JPH07183522A - 横型ｓｏｉ装置 - Google Patents
横型ｓｏｉ装置Info
- Publication number
- JPH07183522A JPH07183522A JP6272454A JP27245494A JPH07183522A JP H07183522 A JPH07183522 A JP H07183522A JP 6272454 A JP6272454 A JP 6272454A JP 27245494 A JP27245494 A JP 27245494A JP H07183522 A JPH07183522 A JP H07183522A
- Authority
- JP
- Japan
- Prior art keywords
- lateral
- region
- conductivity type
- soi device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 29
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 239000002019 doping agent Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 20
- 238000009413 insulation Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 108091006146 Channels Proteins 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 208000036758 Postinfectious cerebellitis Diseases 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 既知の処理技術を用いて容易に実現可能な装
置構体で、高降伏電圧、低“オン”抵抗その他所望の動
作特性を有する横型ＳＯＩ装置を提供せんとするもので
ある。 【構成】 横型ＳＯＩ装置は、基板２０と、この基板上
に設けられた埋設絶縁層２２と、この絶縁層上に設けら
れたＬＤＭＯＳトランジスタのような横型半導体装置１
２；１４とを具え、この半導体装置は第１導電型のソー
ス領域２６と、第１導電型とは反対の第２導電型のチャ
ネル領域２８と、このチャネル領域上に設けられた絶縁
ゲート電極３６と、前記埋設絶縁層上に設けられた第１
導電型の横型ドリフト領域４２；４２ａと、前記チャネ
ル領域から横方向に分離されるとともに前記ドリフト領
域によってチャネル領域に接続された第１導電型のドレ
イン領域３０とを具える。かかる横型ＳＯＩ装置におい
て、前記半導体装置の一部分を第１半導体材料に形成
し、且つ前記横型ドリフト領域は広いバンドギャップの
第２半導体材料を具えるようにする。
置構体で、高降伏電圧、低“オン”抵抗その他所望の動
作特性を有する横型ＳＯＩ装置を提供せんとするもので
ある。 【構成】 横型ＳＯＩ装置は、基板２０と、この基板上
に設けられた埋設絶縁層２２と、この絶縁層上に設けら
れたＬＤＭＯＳトランジスタのような横型半導体装置１
２；１４とを具え、この半導体装置は第１導電型のソー
ス領域２６と、第１導電型とは反対の第２導電型のチャ
ネル領域２８と、このチャネル領域上に設けられた絶縁
ゲート電極３６と、前記埋設絶縁層上に設けられた第１
導電型の横型ドリフト領域４２；４２ａと、前記チャネ
ル領域から横方向に分離されるとともに前記ドリフト領
域によってチャネル領域に接続された第１導電型のドレ
イン領域３０とを具える。かかる横型ＳＯＩ装置におい
て、前記半導体装置の一部分を第１半導体材料に形成
し、且つ前記横型ドリフト領域は広いバンドギャップの
第２半導体材料を具えるようにする。
Description
【０００１】
【産業上の利用分野】本発明は基板と、この基板上に設
けられた埋設絶縁層と、この絶縁層上に設けられた横型
半導体装置とを具え、この半導体装置は第１導電型のソ
ース領域と、第１導電型とは反対の第２導電型のチャネ
ル領域と、このチャネル領域上にに設けられた絶縁ゲー
ト電極と、前記埋設絶縁層上に設けられた第１導電型の
横型ドリフト領域と、前記チャネル領域から横方向に分
離されりとともに前記ドリフト領域によってチャネル領
域に接続された第１導電型のドレイン領域とを具える横
型ＳＯＩ装置に関するものである。かかる横型ＳＯＩ装
置（絶縁物上に形成された横方向半導体装置）は高電圧
および出力の用途に用いられる。
けられた埋設絶縁層と、この絶縁層上に設けられた横型
半導体装置とを具え、この半導体装置は第１導電型のソ
ース領域と、第１導電型とは反対の第２導電型のチャネ
ル領域と、このチャネル領域上にに設けられた絶縁ゲー
ト電極と、前記埋設絶縁層上に設けられた第１導電型の
横型ドリフト領域と、前記チャネル領域から横方向に分
離されりとともに前記ドリフト領域によってチャネル領
域に接続された第１導電型のドレイン領域とを具える横
型ＳＯＩ装置に関するものである。かかる横型ＳＯＩ装
置（絶縁物上に形成された横方向半導体装置）は高電圧
および出力の用途に用いられる。
【０００２】
【従来の技術】高電圧出力装置の製造に当たり、降伏電
圧、寸法、“オン”抵抗並びに製造の簡易性および信頼
性のような分野において協定や妥協を行う必要がある。
降伏電圧のような１つのパラメータを改善することは
“オン”抵抗のような他のパラメータを劣化させるよう
になる場合がしばしばある。理想的には、かかる装置は
動作および製造の欠点を最小にして全ての分野において
良好な特性を有するようにするのが好適である。
圧、寸法、“オン”抵抗並びに製造の簡易性および信頼
性のような分野において協定や妥協を行う必要がある。
降伏電圧のような１つのパラメータを改善することは
“オン”抵抗のような他のパラメータを劣化させるよう
になる場合がしばしばある。理想的には、かかる装置は
動作および製造の欠点を最小にして全ての分野において
良好な特性を有するようにするのが好適である。
【０００３】著しい折衷策をを示すこれら出力装置の１
つのカテゴリは絶縁層上に半導体装置を横型構造で設け
ることである。ＳＯＩ構造の代表的な横型二重拡散ＭＯ
Ｓ（ＬＤＭＯＳ）トランジスタを米国特許第5,059,547
号に示す。かかる装置は、早期の装置を改善するもので
はあるが、降伏電圧と“オン”抵抗との間の協定による
妥協である。
つのカテゴリは絶縁層上に半導体装置を横型構造で設け
ることである。ＳＯＩ構造の代表的な横型二重拡散ＭＯ
Ｓ（ＬＤＭＯＳ）トランジスタを米国特許第5,059,547
号に示す。かかる装置は、早期の装置を改善するもので
はあるが、降伏電圧と“オン”抵抗との間の協定による
妥協である。
【０００４】
【発明が解決しようとする課題】炭化珪素（ＳｉＣ）の
ような広いバンドギャップ材料で装置を完全に製造する
ことによってＳＯＩ装置の動作特性をさらに改善するこ
とが試みられている。米国特許第4,983,538 号には例え
ば絶縁体上の炭化珪素層に慣例のＭＯＳＦＥＴが示され
ている。しかし、上記米国特許に記載されているよう
に、ＳｉＣを用いることによって種々の製造問題および
複雑性を伴うようになり、横型ＳＯＩ出力装置を製造す
るかかる材料は入手するのが困難である。
ような広いバンドギャップ材料で装置を完全に製造する
ことによってＳＯＩ装置の動作特性をさらに改善するこ
とが試みられている。米国特許第4,983,538 号には例え
ば絶縁体上の炭化珪素層に慣例のＭＯＳＦＥＴが示され
ている。しかし、上記米国特許に記載されているよう
に、ＳｉＣを用いることによって種々の製造問題および
複雑性を伴うようになり、横型ＳＯＩ出力装置を製造す
るかかる材料は入手するのが困難である。
【０００５】従って、既知の処理技術を用いて容易に実
現可能な装置構体で良好な動作特性を有する横型ＳＯＩ
装置を設けることが要求されている。
現可能な装置構体で良好な動作特性を有する横型ＳＯＩ
装置を設けることが要求されている。
【０００６】本発明の目的は既知の処理技術を用いて容
易に実現可能な装置構体で、高降伏電圧、低“オン”抵
抗その他所望の動作特性を有する横型ＳＯＩ装置を提供
せんとするものである。
易に実現可能な装置構体で、高降伏電圧、低“オン”抵
抗その他所望の動作特性を有する横型ＳＯＩ装置を提供
せんとするものである。
【０００７】
【課題を解決するための手段】本発明は基板と、この基
板上に設けられた埋設絶縁層と、この絶縁層上に設けら
れた横型半導体装置とを具え、この半導体装置は第１導
電型のソース領域と、第１導電型とは反対の第２導電型
のチャネル領域と、このチャネル領域上に設けられた絶
縁ゲート電極と、前記埋設絶縁層上に設けられた第１導
電型の横型ドリフト領域と、前記チャネル領域から横方
向に分離されるとともに前記ドリフト領域によってチャ
ネル領域に接続された第１導電型のドレイン領域とを具
える横型ＳＯＩ装置において、前記半導体装置の一部分
を第１半導体材料に形成し、且つ前記横型ドリフト領域
は広いバンドギャップの第２半導体材料を具えることを
特徴とする。珪素またはゲルマニウムあるいはその組合
せのような第１半導体材料は処理が容易であるが、広い
バンドギャップの第２材料はその降伏電圧を高くすると
ともにその動作特性を良好なとする。
板上に設けられた埋設絶縁層と、この絶縁層上に設けら
れた横型半導体装置とを具え、この半導体装置は第１導
電型のソース領域と、第１導電型とは反対の第２導電型
のチャネル領域と、このチャネル領域上に設けられた絶
縁ゲート電極と、前記埋設絶縁層上に設けられた第１導
電型の横型ドリフト領域と、前記チャネル領域から横方
向に分離されるとともに前記ドリフト領域によってチャ
ネル領域に接続された第１導電型のドレイン領域とを具
える横型ＳＯＩ装置において、前記半導体装置の一部分
を第１半導体材料に形成し、且つ前記横型ドリフト領域
は広いバンドギャップの第２半導体材料を具えることを
特徴とする。珪素またはゲルマニウムあるいはその組合
せのような第１半導体材料は処理が容易であるが、広い
バンドギャップの第２材料はその降伏電圧を高くすると
ともにその動作特性を良好なとする。
【０００８】
【作用】第１例では、半導体装置の部分、即ち、ソース
領域、チャネル領域の少なくとも一部分およびドレイン
領域は広いバンドギャップの第２半導体材料のドリフト
領域の頂部に設けられた第１半導体材料の層に設ける。
この例の利点は慣例の珪素層とし得る第１半導体層で主
処理工程の全部を行うことができ、従って標準の製造技
術を用いることができる点である。しかし、この例の主
な欠点は、珪素と（ＳｉＣのような）広いバンドギャッ
プ材料との間のバンドオフセットに依存し、電流の流れ
を妨害するこれら２つの材料間の界面に形成すべきヘテ
ロ接合の電位が存在することである。
領域、チャネル領域の少なくとも一部分およびドレイン
領域は広いバンドギャップの第２半導体材料のドリフト
領域の頂部に設けられた第１半導体材料の層に設ける。
この例の利点は慣例の珪素層とし得る第１半導体層で主
処理工程の全部を行うことができ、従って標準の製造技
術を用いることができる点である。しかし、この例の主
な欠点は、珪素と（ＳｉＣのような）広いバンドギャッ
プ材料との間のバンドオフセットに依存し、電流の流れ
を妨害するこれら２つの材料間の界面に形成すべきヘテ
ロ接合の電位が存在することである。
【０００９】従って、本発明の第２の例では、ソース領
域およびチャネル領域を含む半導体装置のソース側を広
いバンドギャップのドリフト領域に設ける。所望に応
じ、これら領域の部分、例えばソース領域への接点領域
を第１半導体材料に設けることができる。このアプロー
チによってヘテロ接点を形成する危険性を防止するが、
広いバンドギャップ材料のある処理が必要となり、従っ
て製造処理が幾分困難となる。しかし、この例において
も多数の処理を珪素のような第１半導体材料で行い、従
って必要となりバンドギャップの第２材料に全体的に形
成する場合よりもそちを一層容易に形成することができ
る。
域およびチャネル領域を含む半導体装置のソース側を広
いバンドギャップのドリフト領域に設ける。所望に応
じ、これら領域の部分、例えばソース領域への接点領域
を第１半導体材料に設けることができる。このアプロー
チによってヘテロ接点を形成する危険性を防止するが、
広いバンドギャップ材料のある処理が必要となり、従っ
て製造処理が幾分困難となる。しかし、この例において
も多数の処理を珪素のような第１半導体材料で行い、従
って必要となりバンドギャップの第２材料に全体的に形
成する場合よりもそちを一層容易に形成することができ
る。
【００１０】第１半導体材料にはさらに他の半導体装置
を設けるのが好適である。例えば、出力集積回路（ＰＩ
Ｃ）に本発明横型ＳＯＩ装置を用いる場合には何れかの
例の低電圧素子のような他の装置の全部を珪素に形成す
ることができる。
を設けるのが好適である。例えば、出力集積回路（ＰＩ
Ｃ）に本発明横型ＳＯＩ装置を用いる場合には何れかの
例の低電圧素子のような他の装置の全部を珪素に形成す
ることができる。
【００１１】本発明の双方の例は既知の処理技術を用い
て容易に実現可能な構体で低い“オン”抵抗を有する良
好な降伏電圧特性を有する。
て容易に実現可能な構体で低い“オン”抵抗を有する良
好な降伏電圧特性を有する。
【００１２】降伏電圧を増大した基本ＳＯＩ構体はドリ
フト領域にほぼ直線状の横型ドーピングプロフィールを
設けることによって改善することができる。このＳＯＩ
装置では、横型ＳＯＩ装置のチャネル領域およびドレイ
ン領域間のドリフト領域にドレイン領域に向かって増大
する直線状の横型ドーピング密度プロフィールを設け、
これにより降伏電圧特性を著しく増大させるようにして
いる。砒化ガリウムのような種々の広バンドギャップ半
導体材料を用いることができるが、炭化珪素が好適な材
料である。その理由はこれを珪素上にエピタキシヤル成
長させることができるためである。この炭化珪素は（対
応する高い降伏電界強度で）広いバンドギャップ、高い
熱伝導度および小さな誘電率を有し、従って従来の珪素
処理技術を用いることができる。
フト領域にほぼ直線状の横型ドーピングプロフィールを
設けることによって改善することができる。このＳＯＩ
装置では、横型ＳＯＩ装置のチャネル領域およびドレイ
ン領域間のドリフト領域にドレイン領域に向かって増大
する直線状の横型ドーピング密度プロフィールを設け、
これにより降伏電圧特性を著しく増大させるようにして
いる。砒化ガリウムのような種々の広バンドギャップ半
導体材料を用いることができるが、炭化珪素が好適な材
料である。その理由はこれを珪素上にエピタキシヤル成
長させることができるためである。この炭化珪素は（対
応する高い降伏電界強度で）広いバンドギャップ、高い
熱伝導度および小さな誘電率を有し、従って従来の珪素
処理技術を用いることができる。
【００１３】
【実施例】図面につき本発明の実施例を説明する。図中
一般に同一導電型の半導体領域には同一方向のハッチン
グで示し、且つ図は実寸で示すものではない。代表的な
従来のＬＤＭＯＳトランジスタ１０を図１に示す。この
トランジスタはドーピング濃度が１０12−１０20原子／
ｃｍ3 の代表的にはｎ型珪素材料の基板２０を具え、そ
の上に厚さが約０. １μｍ乃至５. ０μｍの埋設絶縁層
２２、代表的には酸化珪素層を設ける。この埋設絶縁層
２２上には厚さが約０. ３μｍ乃至３. ０μｍの半導体
層２４、本例ではｎ型珪素層を設ける。埋設絶縁層２２
上の（しばしば“頂部層”と称される）半導体層２４に
は横型半導体装置、この場合、ＬＤＭＯＳトランジスタ
を設ける。半導体層２４に設け得る他の型の横型半導体
装置には横型絶縁ゲートバイポーラトランジスタ（ＬＩ
ＧＢＴ）、横型トランジスタまたは横型高電圧ダイオー
ドをも設ける。
一般に同一導電型の半導体領域には同一方向のハッチン
グで示し、且つ図は実寸で示すものではない。代表的な
従来のＬＤＭＯＳトランジスタ１０を図１に示す。この
トランジスタはドーピング濃度が１０12−１０20原子／
ｃｍ3 の代表的にはｎ型珪素材料の基板２０を具え、そ
の上に厚さが約０. １μｍ乃至５. ０μｍの埋設絶縁層
２２、代表的には酸化珪素層を設ける。この埋設絶縁層
２２上には厚さが約０. ３μｍ乃至３. ０μｍの半導体
層２４、本例ではｎ型珪素層を設ける。埋設絶縁層２２
上の（しばしば“頂部層”と称される）半導体層２４に
は横型半導体装置、この場合、ＬＤＭＯＳトランジスタ
を設ける。半導体層２４に設け得る他の型の横型半導体
装置には横型絶縁ゲートバイポーラトランジスタ（ＬＩ
ＧＢＴ）、横型トランジスタまたは横型高電圧ダイオー
ドをも設ける。
【００１４】図１に示すＬＤＭＯＳトランジスタは、１
０15原子／ｃｍ2 の高ドーピング量を有するｎ型ソース
領域２６、１０15原子／ｃｍ2 乃至５×１０17原子／ｃ
ｍ2のドーピング濃度を有するｐ型チャネル領域２８
と、１０15原子／ｃｍ2 のドーピング量を有する高ドー
プｎ型領域３０を含むドレイン領域とを具える。
０15原子／ｃｍ2 の高ドーピング量を有するｎ型ソース
領域２６、１０15原子／ｃｍ2 乃至５×１０17原子／ｃ
ｍ2のドーピング濃度を有するｐ型チャネル領域２８
と、１０15原子／ｃｍ2 のドーピング量を有する高ドー
プｎ型領域３０を含むドレイン領域とを具える。
【００１５】当業者にとって既知のように、半導体装置
のソースおよびドレイン領域間の半導体層２４にＬＯＣ
ＯＳ酸化物層３２のような絶縁層を設け、チャネル領域
およびソース領域の一部分上に肉薄のゲート酸化物絶縁
層３４を設ける。ＬＯＣＯＳ絶縁層（フィールド酸化物
層）３２はその厚さを代表的には約０．５−２．０μｍ
とするが、薄いゲート酸化物はその厚さを０．０３−
０．１μｍとする。代表的にはポリシリコンのゲート電
極３６はＬＯＣＯＳフィールド酸化物３２およびゲート
酸化物３４上に設け、代表的にはアルミニウムその他の
金属より成るソース電極３８およびドレイン電極４０は
ソース領域およびドレイン領域上にそれぞれ設ける。
のソースおよびドレイン領域間の半導体層２４にＬＯＣ
ＯＳ酸化物層３２のような絶縁層を設け、チャネル領域
およびソース領域の一部分上に肉薄のゲート酸化物絶縁
層３４を設ける。ＬＯＣＯＳ絶縁層（フィールド酸化物
層）３２はその厚さを代表的には約０．５−２．０μｍ
とするが、薄いゲート酸化物はその厚さを０．０３−
０．１μｍとする。代表的にはポリシリコンのゲート電
極３６はＬＯＣＯＳフィールド酸化物３２およびゲート
酸化物３４上に設け、代表的にはアルミニウムその他の
金属より成るソース電極３８およびドレイン電極４０は
ソース領域およびドレイン領域上にそれぞれ設ける。
【００１６】図１に示す装置では、チャネル領域２３お
よびドレイン領域３０は薄いドリフト領域４２によって
結合する。図示の従来の装置では、このドリフト領域を
半導体層２４の一部分で構成し、従ってｎ型珪素材料で
構成する。このドリフト領域４２はその長さの大部分に
亘りフィールド酸化物３２により被覆し、ゲート電極３
６の一部分によってフィールド酸化物３２の大部分を被
覆する。
よびドレイン領域３０は薄いドリフト領域４２によって
結合する。図示の従来の装置では、このドリフト領域を
半導体層２４の一部分で構成し、従ってｎ型珪素材料で
構成する。このドリフト領域４２はその長さの大部分に
亘りフィールド酸化物３２により被覆し、ゲート電極３
６の一部分によってフィールド酸化物３２の大部分を被
覆する。
【００１７】図１に示すような装置により高電圧特性を
良好とするが、この場合にも多数の欠点がある。代表的
には降伏電圧および“オン”抵抗間のトレードオフによ
り妥協を行う必要があるとともに熱伝導率および誘電率
のような他の特性は最適化する必要はない。
良好とするが、この場合にも多数の欠点がある。代表的
には降伏電圧および“オン”抵抗間のトレードオフによ
り妥協を行う必要があるとともに熱伝導率および誘電率
のような他の特性は最適化する必要はない。
【００１８】図２において、ＬＤＭＯＳトランジスタ１
２はその大部分が図１に示す従来の半導体装置１０と同
様であり、便宜上、同一部分には同一符号を付して示
す。さらに、比較し得る領域に対するドーピングレベル
および層厚のような物理的パラメータは図１につき説明
する。
２はその大部分が図１に示す従来の半導体装置１０と同
様であり、便宜上、同一部分には同一符号を付して示
す。さらに、比較し得る領域に対するドーピングレベル
および層厚のような物理的パラメータは図１につき説明
する。
【００１９】図２の装置は図１に示すようにドリフト領
域４２に対し珪素半導体層２４の一部分を用いるよりも
ＳｉＣ（炭化珪素）のような広いバンドギャップ半導体
材料の横型ドリフト領域４２ａを設けることによって改
善することができる。ＳｉＣが好適な材料であり、図示
の例に使用するが、その代わりに砒化ガリウムのような
スタッグドバンドオフセットを有する他の広いバンドギ
ャップ半導体材料を用いることができる。
域４２に対し珪素半導体層２４の一部分を用いるよりも
ＳｉＣ（炭化珪素）のような広いバンドギャップ半導体
材料の横型ドリフト領域４２ａを設けることによって改
善することができる。ＳｉＣが好適な材料であり、図示
の例に使用するが、その代わりに砒化ガリウムのような
スタッグドバンドオフセットを有する他の広いバンドギ
ャップ半導体材料を用いることができる。
【００２０】ＳｉＣのような広いバンドギャップ半導体
材料のドリフト領域４２ａを用いることにより、図１の
従来の構成に対しいくつかの重要な利点を得ることがで
きる。降伏電圧が使用する半導体材料のバンドギャップ
の量に依存するため、ＳｉＣのような広いバンドギャッ
プ材料を同一の装置構造に対し珪素のような材料よりも
高い降伏電圧を有するようにすることができる。しか
し、ＳｉＣその他の広いバンドギャップ材料は処理およ
び製造問題のため、従来広く用いられてはいなかった。
図２に示す装置では、これらの問題は、珪素層およびＳ
ｉＣ層の組合せに半導体装置を形成し、広いバンドギャ
ップ材料を埋設絶縁層２２に隣接させ、半導体層２４の
珪素部分を半導体装置の表面に隣接させることによって
解決することができる。斯様にしてＳｉＣを広範囲に処
理する必要なく、降伏電圧特性および“オン”抵抗特性
を著しく改善することができる。種々の広バンドギャッ
プ半導体材料をドリフト領域２４ａに対して用いること
ができるが、炭化珪素が特に有利である。その理由はこ
れを珪素上にエピタキシヤル成長させることができるか
らであり、その結果この炭化珪素は対応する高い降伏電
界強度で広いバンドギャップ、高い熱伝導度および小さ
な誘電率を有し、従って従来の珪素処理技術を用いるこ
とができる。
材料のドリフト領域４２ａを用いることにより、図１の
従来の構成に対しいくつかの重要な利点を得ることがで
きる。降伏電圧が使用する半導体材料のバンドギャップ
の量に依存するため、ＳｉＣのような広いバンドギャッ
プ材料を同一の装置構造に対し珪素のような材料よりも
高い降伏電圧を有するようにすることができる。しか
し、ＳｉＣその他の広いバンドギャップ材料は処理およ
び製造問題のため、従来広く用いられてはいなかった。
図２に示す装置では、これらの問題は、珪素層およびＳ
ｉＣ層の組合せに半導体装置を形成し、広いバンドギャ
ップ材料を埋設絶縁層２２に隣接させ、半導体層２４の
珪素部分を半導体装置の表面に隣接させることによって
解決することができる。斯様にしてＳｉＣを広範囲に処
理する必要なく、降伏電圧特性および“オン”抵抗特性
を著しく改善することができる。種々の広バンドギャッ
プ半導体材料をドリフト領域２４ａに対して用いること
ができるが、炭化珪素が特に有利である。その理由はこ
れを珪素上にエピタキシヤル成長させることができるか
らであり、その結果この炭化珪素は対応する高い降伏電
界強度で広いバンドギャップ、高い熱伝導度および小さ
な誘電率を有し、従って従来の珪素処理技術を用いるこ
とができる。
【００２１】図示の型のＳＯＩ装置の高電界は埋設酸化
物と半導体層との界面にドリフト領域に沿って発生する
ため、この箇所にＳｉＣのような広いバンドギャップ材
料を用いることにより降伏電圧特性を著しく改善し、高
電圧における漏洩電流を極めて低くし、“オン”抵抗を
減少させることができる。さらに、ＳｉＣのドリフト領
域層を用いることにより薄い埋設酸化物を用いることが
でき、これにより処理を簡単化し、装置および基板間の
熱インピーダンスを減少させることができる。また、ソ
ース、チャネルおよびドレインの全てを上側の半導体層
２４に形成するため、慣例の珪素処理技術を用いて酸化
物、拡散領域および接点を形成することができる。この
特徴は特にＰＩＣのようとに特に重要である。その理由
は、これによって関連する低電圧回路の全てを珪素に集
積化して製造処理を著しく簡単化するからである。
物と半導体層との界面にドリフト領域に沿って発生する
ため、この箇所にＳｉＣのような広いバンドギャップ材
料を用いることにより降伏電圧特性を著しく改善し、高
電圧における漏洩電流を極めて低くし、“オン”抵抗を
減少させることができる。さらに、ＳｉＣのドリフト領
域層を用いることにより薄い埋設酸化物を用いることが
でき、これにより処理を簡単化し、装置および基板間の
熱インピーダンスを減少させることができる。また、ソ
ース、チャネルおよびドレインの全てを上側の半導体層
２４に形成するため、慣例の珪素処理技術を用いて酸化
物、拡散領域および接点を形成することができる。この
特徴は特にＰＩＣのようとに特に重要である。その理由
は、これによって関連する低電圧回路の全てを珪素に集
積化して製造処理を著しく簡単化するからである。
【００２２】第２半導体層４２ａはほぼ直線状の傾斜し
た横方向ドーピングプロフィールを有し、その左側（ソ
ース側）のドーピング量をほぼ１０11−５×１０12原子
／ｃｍ2 とし、右側（ドレイン側）のドーピング量を１
０13−１０15原子／ｃｍ2 とするのが有利である。斯様
にして降伏電圧を著しく増大させることができる。
た横方向ドーピングプロフィールを有し、その左側（ソ
ース側）のドーピング量をほぼ１０11−５×１０12原子
／ｃｍ2 とし、右側（ドレイン側）のドーピング量を１
０13−１０15原子／ｃｍ2 とするのが有利である。斯様
にして降伏電圧を著しく増大させることができる。
【００２３】さらに、本発明横型ＳＯＩ装置は横型ドリ
フト領域の大部分に亘りフィールド酸化物層を具え、ゲ
ート電極をこのフィールド酸化物の少なくとも一部分上
に延在させるのが好適である。さらに、これによって半
導体装置の降伏電圧を改善することができる。図２に示
す装置は、ＳｉＣが珪素よりも充分に低い酸化速度を有
し、これによって大きな処理窓を設けてＳｉＣドリフト
領域４２ａ上に位置する層２４の珪素の全部を酸化して
酸化処理中下側のドリフト領域の厚さの均一性に悪影響
を与えることなく厚いフィールド酸化物層３２を形成す
るため、製造が比較的容易である。
フト領域の大部分に亘りフィールド酸化物層を具え、ゲ
ート電極をこのフィールド酸化物の少なくとも一部分上
に延在させるのが好適である。さらに、これによって半
導体装置の降伏電圧を改善することができる。図２に示
す装置は、ＳｉＣが珪素よりも充分に低い酸化速度を有
し、これによって大きな処理窓を設けてＳｉＣドリフト
領域４２ａ上に位置する層２４の珪素の全部を酸化して
酸化処理中下側のドリフト領域の厚さの均一性に悪影響
を与えることなく厚いフィールド酸化物層３２を形成す
るため、製造が比較的容易である。
【００２４】等価の降伏電圧に対しては上述したように
ＳｉＣを用いて特定の“オン”抵抗を珪素に比較しほぼ
１／２に減少させ得ることを確かめた。
ＳｉＣを用いて特定の“オン”抵抗を珪素に比較しほぼ
１／２に減少させ得ることを確かめた。
【００２５】図２に示す半導体装置の主な欠点は珪素お
よびＳｉＣ間のバンドオフセットに依存して電流の流れ
を妨害する珪素／ＳｉＣ界面に形成すべきヘテロ接合の
電位が存在することである。この電位の問題を解決する
ために、図３に示す変形例を用いる用いることができ
る。図３に示すＬＤＭＯＳトランジスタ１４は、ソース
領域２６およびチャネル領域２８が上側の半導体層２４
に形成されるよりもドリフト領域４２ａのＳｉＣ（また
は同様の広いバンドギャップ材料）に形成される点が図
２に示す半導体装置１２とは相違する。本例によれば半
導体装置のソース側の珪素／ＳｉＣ界面、従ってヘテロ
接合を形成する電位を除去するが、ＳｉＣ層にある処理
を施す必要のある欠点がある。それにもかかわらず、代
表的なＰＩＣ装置では処理の大部分を珪素で行うことが
でき、従って採算性のある装置を形成することができ
る。
よびＳｉＣ間のバンドオフセットに依存して電流の流れ
を妨害する珪素／ＳｉＣ界面に形成すべきヘテロ接合の
電位が存在することである。この電位の問題を解決する
ために、図３に示す変形例を用いる用いることができ
る。図３に示すＬＤＭＯＳトランジスタ１４は、ソース
領域２６およびチャネル領域２８が上側の半導体層２４
に形成されるよりもドリフト領域４２ａのＳｉＣ（また
は同様の広いバンドギャップ材料）に形成される点が図
２に示す半導体装置１２とは相違する。本例によれば半
導体装置のソース側の珪素／ＳｉＣ界面、従ってヘテロ
接合を形成する電位を除去するが、ＳｉＣ層にある処理
を施す必要のある欠点がある。それにもかかわらず、代
表的なＰＩＣ装置では処理の大部分を珪素で行うことが
でき、従って採算性のある装置を形成することができ
る。
【００２６】図２および３において、ドリフト領域４２
ａを有する炭化珪素は代表的にはその厚さをほぼ０．０
５μｍ乃至２．０μｍとするとともに左側（ソース側）
のドーピング量がほぼ１０11−５×１０12原子／ｃｍ2
で、右側（ドレイン側）のドーピング量が１０13−１０
15原子／ｃｍ2 のほぼ直線状の傾斜した横方向ドーピン
グプロフィールでドープされたエピタキシヤル成長炭化
珪素で造るようにする。しかし、これら領域の導電型は
全て同時に逆とすることができる。
ａを有する炭化珪素は代表的にはその厚さをほぼ０．０
５μｍ乃至２．０μｍとするとともに左側（ソース側）
のドーピング量がほぼ１０11−５×１０12原子／ｃｍ2
で、右側（ドレイン側）のドーピング量が１０13−１０
15原子／ｃｍ2 のほぼ直線状の傾斜した横方向ドーピン
グプロフィールでドープされたエピタキシヤル成長炭化
珪素で造るようにする。しかし、これら領域の導電型は
全て同時に逆とすることができる。
【００２７】要約するに、本発明によれば既知の処理技
術を用いて製造し得る装置構体における高降伏電圧、低
“オン”抵抗その他の所望の動作特性を有する横型ＳＯ
Ｉ装置を提供することができる。上述したようにこれら
の利点は、ドリフト領域がＳｉＣまたは他の広いバンド
ギャップ材料とするとともに装置の少なくとも一部分を
珪素内に形成する横型装置を設けることによって得るこ
とができる。
術を用いて製造し得る装置構体における高降伏電圧、低
“オン”抵抗その他の所望の動作特性を有する横型ＳＯ
Ｉ装置を提供することができる。上述したようにこれら
の利点は、ドリフト領域がＳｉＣまたは他の広いバンド
ギャップ材料とするとともに装置の少なくとも一部分を
珪素内に形成する横型装置を設けることによって得るこ
とができる。
【００２８】本発明は上述した例にのみ限定されるもの
ではなく、要旨を変更しない範囲内で種々の変形や変更
が可能である。
ではなく、要旨を変更しない範囲内で種々の変形や変更
が可能である。
【図１】従来のＬＤＭＯＳトランジスタの構成を示す断
面図である。
面図である。
【図２】本発明ＬＤＭＯＳトランジスタの第１例の構成
を示す断面図である。
を示す断面図である。
【図３】ＬＤＭＯＳトランジスタの第２例の構成を示す
断面図である。
断面図である。
１０ ＬＤＭＯＳトランジスタ ２０ 基板 ２２ 埋設絶縁層 ２４ 半導体層 ２６ ソース領域 ２８ チャネル領域 ３０ ドレイン領域 ３２ フィールド酸化物層 ３４ ゲート酸化物絶縁層 ３６ ゲート電極 ３８ ソース電極 ４０ ドレイン電極 ４２ ドリフト領域 ４２ａ ドリフト領域
Claims (10)
- 【請求項１】 基板と、この基板上に設けられた埋設絶
縁層と、この絶縁層上に設けられた横型半導体装置とを
具え、この半導体装置は第１導電型のソース領域と、第
１導電型とは反対の第２導電型のチャネル領域と、この
チャネル領域上に設けられた絶縁ゲート電極と、前記埋
設絶縁層上に設けられた第１導電型の横型ドリフト領域
と、前記チャネル領域から横方向に分離されるとともに
前記ドリフト領域によってチャネル領域に接続された第
１導電型のドレイン領域とを具える横型ＳＯＩ装置にお
いて、前記半導体装置の一部分を第１半導体材料に形成
し、且つ前記横型ドリフト領域は広いバンドギャップの
第２半導体材料を具えることを特徴とする横型ＳＯＩ装
置。 - 【請求項２】 前記半導体装置部分はドレイン領域を具
えるとともにこのドレイン領域は前記ドリフト領域の頂
部に設けられた第１半導体材料の層に設けるようにした
ことを特徴とする請求項１に記載の横型ＳＯＩ装置。 - 【請求項３】 前記半導体装置部分はソース領域および
前記チャネル領域の少なくとも一部分を具え、これら領
域をも前記ドリフト領域の頂部に設けられた第１半導体
材料の層に設けるようにしたことを特徴とする請求項２
に記載の横型ＳＯＩ装置。 - 【請求項４】 前記ソース領域およびチャネル領域は前
記広いバンドギャップの第２半導体材料に少なくとも部
分的に設けるようにしたことを特徴とする請求項２に記
載の横型ＳＯＩ装置。 - 【請求項５】 前記第１の半導体材料には他の半導体装
置を設けるようにしたことを特徴とする請求項１〜４の
何れかの項に記載の横型ＳＯＩ装置。 - 【請求項６】 前記ドレイン領域は、ドレイン領域への
ドーパントを増大しながら、ほぼ直線状にグレードされ
た横型ドーププロフィールを有することを特徴とする請
求項１〜５の何れかの項に記載の横型ＳＯＩ装置。 - 【請求項７】 前記ドリフト領域はそのドーピング量を
前記チャネル領域に隣接する箇所でほぼ１０11原子／ｃ
ｍ2 および５×１０12原子／ｃｍ2 の間とし、且つ前記
ドレイン領域に隣接する箇所でほぼ１０13原子／ｃｍ2
および１０15原子／ｃｍ2 の間とすることを特徴とする
請求項６に記載の横型ＳＯＩ装置。 - 【請求項８】 前記第１半導体材料は珪素を具え、且つ
前記広いバンドギャップの第２半導体材料は炭化珪素を
具えることを特徴とする請求項１〜７の何れかの項に記
載の横型ＳＯＩ装置。 - 【請求項９】 前記ドリフト領域はその厚さをほぼ０．
０５μｍおよび２．０μｍとすることを特徴とする請求
項１〜８の何れかの項に記載の横型ＳＯＩ装置。 - 【請求項１０】 前記横型ドリフト領域の大部分の上に
フィールド酸化物の層を設けるとともにこのフィールド
酸化物の一部分上に前記ゲート電極を延在させるように
したことを特徴とする請求項１〜９の何れかの項に記載
のようにしたことをＳＯＩ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/151,075 US5378912A (en) | 1993-11-10 | 1993-11-10 | Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region |
| US08/151075 | 1993-11-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183522A true JPH07183522A (ja) | 1995-07-21 |
Family
ID=22537221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6272454A Pending JPH07183522A (ja) | 1993-11-10 | 1994-11-07 | 横型ｓｏｉ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5378912A (ja) |
| EP (1) | EP0652599B1 (ja) |
| JP (1) | JPH07183522A (ja) |
| KR (1) | KR100359712B1 (ja) |
| DE (1) | DE69403306T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307232B1 (en) | 1997-06-06 | 2001-10-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having lateral high breakdown voltage element |
| KR100878509B1 (ko) * | 2006-10-13 | 2009-01-13 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 하이 브레이크다운 전압 및 로우 온 저항을 갖는 수평형전력 ｍｏｓｆｅｔ |
| JP2013115144A (ja) * | 2011-11-25 | 2013-06-10 | Toyota Motor Corp | 半導体装置およびその製造方法 |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510275A (en) * | 1993-11-29 | 1996-04-23 | Texas Instruments Incorporated | Method of making a semiconductor device with a composite drift region composed of a substrate and a second semiconductor material |
| US5777363A (en) * | 1993-11-29 | 1998-07-07 | Texas Instruments Incorporated | Semiconductor device with composite drift region |
| US5521105A (en) * | 1994-08-12 | 1996-05-28 | United Microelectronics Corporation | Method of forming counter-doped island in power MOSFET |
| JPH08213607A (ja) * | 1995-02-08 | 1996-08-20 | Ngk Insulators Ltd | 半導体装置およびその製造方法 |
| JP3581447B2 (ja) * | 1995-08-22 | 2004-10-27 | 三菱電機株式会社 | 高耐圧半導体装置 |
| US5569937A (en) * | 1995-08-28 | 1996-10-29 | Motorola | High breakdown voltage silicon carbide transistor |
| US5877515A (en) * | 1995-10-10 | 1999-03-02 | International Rectifier Corporation | SiC semiconductor device |
| US5648671A (en) * | 1995-12-13 | 1997-07-15 | U S Philips Corporation | Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile |
| TW360982B (en) * | 1996-01-26 | 1999-06-11 | Matsushita Electric Works Ltd | Thin film transistor of silicon-on-insulator type |
| US5710451A (en) * | 1996-04-10 | 1998-01-20 | Philips Electronics North America Corporation | High-voltage lateral MOSFET SOI device having a semiconductor linkup region |
| SE513284C2 (sv) * | 1996-07-26 | 2000-08-14 | Ericsson Telefon Ab L M | Halvledarkomponent med linjär ström-till-spänningskarasterik |
| KR100225411B1 (ko) * | 1997-03-24 | 1999-10-15 | 김덕중 | LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법 |
| CA2295248C (en) * | 1997-06-23 | 2006-08-29 | James Albert Cooper Jr. | Power devices in wide bandgap semiconductor |
| US6211551B1 (en) | 1997-06-30 | 2001-04-03 | Matsushita Electric Works, Ltd. | Solid-state relay |
| WO1999013512A1 (de) * | 1997-09-10 | 1999-03-18 | Infineon Technologies Ag | Halbleiterbauelement mit einer driftzone |
| US6011278A (en) * | 1997-10-28 | 2000-01-04 | Philips Electronics North America Corporation | Lateral silicon carbide semiconductor device having a drift region with a varying doping level |
| US6160290A (en) * | 1997-11-25 | 2000-12-12 | Texas Instruments Incorporated | Reduced surface field device having an extended field plate and method for forming the same |
| US6310378B1 (en) * | 1997-12-24 | 2001-10-30 | Philips Electronics North American Corporation | High voltage thin film transistor with improved on-state characteristics and method for making same |
| US6150697A (en) * | 1998-04-30 | 2000-11-21 | Denso Corporation | Semiconductor apparatus having high withstand voltage |
| DE19820956A1 (de) * | 1998-05-11 | 1999-11-18 | Daimler Chrysler Ag | Halbleiter-Bauelement und Verfahren zu seiner Herstellung sowie Verwendung des Halbleiter-Bauelements |
| US5969387A (en) * | 1998-06-19 | 1999-10-19 | Philips Electronics North America Corporation | Lateral thin-film SOI devices with graded top oxide and graded drift region |
| US6096663A (en) * | 1998-07-20 | 2000-08-01 | Philips Electronics North America Corporation | Method of forming a laterally-varying charge profile in silicon carbide substrate |
| US6028337A (en) * | 1998-11-06 | 2000-02-22 | Philips North America Corporation | Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region |
| US6232636B1 (en) * | 1998-11-25 | 2001-05-15 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) device having multiple doping profile slopes in the drift region |
| US6023090A (en) * | 1998-12-07 | 2000-02-08 | Philips Electronics North America, Corporation | Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region |
| WO2000035020A1 (de) * | 1998-12-07 | 2000-06-15 | Infineon Technologies Ag | Laterales hochvolt-halbleiterbaulement mit reduziertem spezifischem einschaltwiderstand |
| US6624030B2 (en) * | 2000-12-19 | 2003-09-23 | Advanced Power Devices, Inc. | Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region |
| US6127703A (en) * | 1999-08-31 | 2000-10-03 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region |
| US6221737B1 (en) * | 1999-09-30 | 2001-04-24 | Philips Electronics North America Corporation | Method of making semiconductor devices with graded top oxide and graded drift region |
| US6323506B1 (en) | 1999-12-21 | 2001-11-27 | Philips Electronics North America Corporation | Self-aligned silicon carbide LMOSFET |
| US6461902B1 (en) | 2000-07-18 | 2002-10-08 | Institute Of Microelectronics | RF LDMOS on partial SOI substrate |
| US6506641B1 (en) * | 2000-08-17 | 2003-01-14 | Agere Systems Inc. | Use of selective oxidation to improve LDMOS power transistors |
| US6512269B1 (en) | 2000-09-07 | 2003-01-28 | International Business Machines Corporation | High-voltage high-speed SOI MOSFET |
| US6468878B1 (en) * | 2001-02-27 | 2002-10-22 | Koninklijke Philips Electronics N.V. | SOI LDMOS structure with improved switching characteristics |
| JP2002270614A (ja) * | 2001-03-12 | 2002-09-20 | Canon Inc | Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法 |
| US6551937B2 (en) | 2001-08-23 | 2003-04-22 | Institute Of Microelectronics | Process for device using partial SOI |
| US6661059B1 (en) * | 2002-09-30 | 2003-12-09 | Koninklijke Philips Electronics N.V. | Lateral insulated gate bipolar PMOS device |
| US7217950B2 (en) * | 2002-10-11 | 2007-05-15 | Nissan Motor Co., Ltd. | Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same |
| US6825506B2 (en) * | 2002-11-27 | 2004-11-30 | Intel Corporation | Field effect transistor and method of fabrication |
| KR100489802B1 (ko) * | 2002-12-18 | 2005-05-16 | 한국전자통신연구원 | 고전압 및 저전압 소자의 구조와 그 제조 방법 |
| US20040201078A1 (en) * | 2003-04-11 | 2004-10-14 | Liping Ren | Field plate structure for high voltage devices |
| KR100761825B1 (ko) * | 2005-10-25 | 2007-09-28 | 삼성전자주식회사 | 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법 |
| DE102006001922B3 (de) * | 2006-01-14 | 2007-05-03 | Infineon Technologies Austria Ag | Lateraler Leistungstransistor und Verfahren zu dessen Herstellung |
| CN101431097B (zh) * | 2008-12-11 | 2010-10-13 | 电子科技大学 | 一种薄层soi ligbt器件 |
| CN101872786B (zh) * | 2010-06-11 | 2012-06-27 | 东南大学 | 带浮置埋层的碳化硅高压n型金属氧化物半导体管及方法 |
| CN101916784B (zh) * | 2010-08-13 | 2012-03-14 | 四川长虹电器股份有限公司 | Soi变埋氧层厚度器件及其制备方法 |
| CN102254902B (zh) * | 2011-06-30 | 2013-03-06 | 江苏宏微科技有限公司 | Igbt功率半桥模块 |
| US8896021B2 (en) * | 2011-09-14 | 2014-11-25 | United Microelectronics Corporation | Integrated circuit device |
| CN103094337B (zh) * | 2011-10-27 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | Ldnmos结构及其制造方法 |
| US9083327B2 (en) * | 2012-07-06 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
| US8994105B2 (en) | 2012-07-31 | 2015-03-31 | Azure Silicon LLC | Power device integration on a common substrate |
| US10290702B2 (en) | 2012-07-31 | 2019-05-14 | Silanna Asia Pte Ltd | Power device on bulk substrate |
| US9412881B2 (en) | 2012-07-31 | 2016-08-09 | Silanna Asia Pte Ltd | Power device integration on a common substrate |
| US8928116B2 (en) | 2012-07-31 | 2015-01-06 | Silanna Semiconductor U.S.A., Inc. | Power device integration on a common substrate |
| US8847310B1 (en) | 2012-07-31 | 2014-09-30 | Azure Silicon LLC | Power device integration on a common substrate |
| US8674440B2 (en) | 2012-07-31 | 2014-03-18 | Io Semiconductor Inc. | Power device integration on a common substrate |
| CN104701268B (zh) * | 2013-12-10 | 2017-06-16 | 江苏宏微科技股份有限公司 | 智能功率模块 |
| CN104733527A (zh) * | 2013-12-23 | 2015-06-24 | 上海华虹宏力半导体制造有限公司 | 耐压40伏特以上的ldmos器件的结构 |
| DE102015106688B4 (de) * | 2015-04-29 | 2020-03-12 | Infineon Technologies Ag | Schalter mit einem feldeffekttransistor, insbesondere in einer integrierten schaltung zur verwendung in systemen mit lasten |
| US9923059B1 (en) | 2017-02-20 | 2018-03-20 | Silanna Asia Pte Ltd | Connection arrangements for integrated lateral diffusion field effect transistors |
| US10083897B2 (en) | 2017-02-20 | 2018-09-25 | Silanna Asia Pte Ltd | Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact |
| CN109888015A (zh) | 2017-12-06 | 2019-06-14 | 无锡华润上华科技有限公司 | Ldmos器件及其制备方法 |
| CN108493243B (zh) * | 2018-03-23 | 2021-04-06 | 西安理工大学 | 一种具有变掺杂短基区的碳化硅光触发晶闸管 |
| CN113196546A (zh) | 2018-12-20 | 2021-07-30 | 株式会社半导体能源研究所 | 半导体装置及电池组 |
| JP7157691B2 (ja) * | 2019-03-20 | 2022-10-20 | 株式会社東芝 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1252225A (en) * | 1985-11-27 | 1989-04-04 | Sel Colak | Lateral insulated gate transistors with coupled anode and gate regions |
| US4963951A (en) * | 1985-11-29 | 1990-10-16 | General Electric Company | Lateral insulated gate bipolar transistors with improved latch-up immunity |
| US5059547A (en) * | 1986-12-20 | 1991-10-22 | Kabushiki Kaisha Toshiba | Method of manufacturing double diffused mosfet with potential biases |
| JPH067594B2 (ja) * | 1987-11-20 | 1994-01-26 | 富士通株式会社 | 半導体基板の製造方法 |
| US4922327A (en) * | 1987-12-24 | 1990-05-01 | University Of Toronto Innovations Foundation | Semiconductor LDMOS device with upper and lower passages |
| US5113236A (en) * | 1990-12-14 | 1992-05-12 | North American Philips Corporation | Integrated circuit device particularly adapted for high voltage applications |
| US5246870A (en) * | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
| US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
-
1993
- 1993-11-10 US US08/151,075 patent/US5378912A/en not_active Expired - Fee Related
-
1994
- 1994-11-03 EP EP94203200A patent/EP0652599B1/en not_active Expired - Lifetime
- 1994-11-03 DE DE69403306T patent/DE69403306T2/de not_active Expired - Fee Related
- 1994-11-07 JP JP6272454A patent/JPH07183522A/ja active Pending
- 1994-11-09 KR KR1019940029224A patent/KR100359712B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307232B1 (en) | 1997-06-06 | 2001-10-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having lateral high breakdown voltage element |
| KR100878509B1 (ko) * | 2006-10-13 | 2009-01-13 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 하이 브레이크다운 전압 및 로우 온 저항을 갖는 수평형전력 ｍｏｓｆｅｔ |
| JP2013115144A (ja) * | 2011-11-25 | 2013-06-10 | Toyota Motor Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69403306T2 (de) | 1997-12-11 |
| KR950015611A (ko) | 1995-06-17 |
| EP0652599B1 (en) | 1997-05-21 |
| US5378912A (en) | 1995-01-03 |
| DE69403306D1 (de) | 1997-06-26 |
| KR100359712B1 (ko) | 2003-01-24 |
| EP0652599A1 (en) | 1995-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07183522A (ja) | 横型ｓｏｉ装置 | |
| KR100675990B1 (ko) | 드레인 확장 영역을 갖는 측면 박막 실리콘 온 절연체(ｓｏｉ) ｐｍｏｓ 디바이스 | |
| US8492771B2 (en) | Heterojunction semiconductor device and method | |
| KR100474214B1 (ko) | 실리콘 카바이드 수평 채널이 버퍼된 게이트 반도체 소자 | |
| US5057884A (en) | Semiconductor device having a structure which makes parasitic transistor hard to operate | |
| US3936857A (en) | Insulated gate field effect transistor having high transconductance | |
| US5073519A (en) | Method of fabricating a vertical FET device with low gate to drain overlap capacitance | |
| JPH1093087A (ja) | 横ゲート縦ドリフト領域トランジスタ | |
| JP4145352B2 (ja) | 直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス | |
| US7256453B2 (en) | Semiconductor device | |
| KR100883795B1 (ko) | 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법 | |
| US6323506B1 (en) | Self-aligned silicon carbide LMOSFET | |
| JP4634546B2 (ja) | 半導体デバイスの製造方法 | |
| US6127695A (en) | Lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor | |
| US6221737B1 (en) | Method of making semiconductor devices with graded top oxide and graded drift region | |
| US5451536A (en) | Power MOSFET transistor | |
| US5923051A (en) | Field controlled semiconductor device of SiC and a method for production thereof | |
| US5773849A (en) | Field of the invention | |
| US5670396A (en) | Method of forming a DMOS-controlled lateral bipolar transistor | |
| US6150671A (en) | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications | |
| US6593594B1 (en) | Silicon carbide n-channel power LMOSFET | |
| JPH09199721A (ja) | 電界効果トランジスタ | |
| CA2361752C (en) | A lateral field effect transistor of sic, a method for production thereof and a use of such a transistor | |
| JPH02135781A (ja) | 絶縁ゲート形縦形半導体装置 | |
| JPS6055995B2 (ja) | 接合型電界効果トランジスタ |