JPH05315545A - 半導体装置における電源パッドの構造 - Google Patents
半導体装置における電源パッドの構造Info
- Publication number
- JPH05315545A JPH05315545A JP11913192A JP11913192A JPH05315545A JP H05315545 A JPH05315545 A JP H05315545A JP 11913192 A JP11913192 A JP 11913192A JP 11913192 A JP11913192 A JP 11913192A JP H05315545 A JPH05315545 A JP H05315545A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pad
- active region
- semiconductor device
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、半導体装置における電源パッドの
構造に関するもので、電源ノイズを低減するための構造
を提供することを目的とするものである。 【構成】 前記目的のために本発明は、電源パッド１０
１，１０２の下部の半導体基板１０３にアクティブ領域
１０４（１０７含む），１０５を設け、前記電源パッド
１０１，１０２とアクティブ領域１０４，１０５との間
をコンタクト１０６で接続するようにしたものである。
即ち、電源パッド部の容量を増加させてノイズを吸収さ
せるものである。
構造に関するもので、電源ノイズを低減するための構造
を提供することを目的とするものである。 【構成】 前記目的のために本発明は、電源パッド１０
１，１０２の下部の半導体基板１０３にアクティブ領域
１０４（１０７含む），１０５を設け、前記電源パッド
１０１，１０２とアクティブ領域１０４，１０５との間
をコンタクト１０６で接続するようにしたものである。
即ち、電源パッド部の容量を増加させてノイズを吸収さ
せるものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置における
電源パッドに関するもので、電源ノイズを低減する構造
を提供するものである。
電源パッドに関するもので、電源ノイズを低減する構造
を提供するものである。
【０００２】
【従来の技術】従来の半導体装置の電源パッドの構造を
図２に模式的に示し以下に説明する。
図２に模式的に示し以下に説明する。
【０００３】同図に示すように、半導体装置の電源パッ
ドである金属プレート２０２，２０３は半導体基板２０
１上に、一般に絶縁膜２１０（他の層が間にある場合も
ある）を介して設けられており、普通この金属プレート
２０２，２０３はＡｌあるいはＡｌ系合金である。ま
た、この電源パッド２０２，２０３は片方、例えば２０
２が低位電源（一般にグランドあるいは−電位）であ
り、もう一方この場合２０３が高位電源（＋）である。
ドである金属プレート２０２，２０３は半導体基板２０
１上に、一般に絶縁膜２１０（他の層が間にある場合も
ある）を介して設けられており、普通この金属プレート
２０２，２０３はＡｌあるいはＡｌ系合金である。ま
た、この電源パッド２０２，２０３は片方、例えば２０
２が低位電源（一般にグランドあるいは−電位）であ
り、もう一方この場合２０３が高位電源（＋）である。
【０００４】周知のように、この電源パッド２０２，２
０３から半導体装置内部の電源線が配線されている。
０３から半導体装置内部の電源線が配線されている。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
構造では、相対的に電源線（電源としての配線）の容量
が小さいために、電源線にノイズが生じやすいという問
題点があった。
構造では、相対的に電源線（電源としての配線）の容量
が小さいために、電源線にノイズが生じやすいという問
題点があった。
【０００６】一例として半導体基板がＰ型の場合で説明
すると、一般的に基板２０１は、低位電源にバイアスさ
れるため、低位電源パッド２０２と基板２０１との間に
は、容量が存在せず、一方高位電源パッド（金属プレー
ト）２０３と基板２０１との間には金属プレートの面積
Ｓ、金属プレートと基板２０１との距離ｄ、及び両者を
絶縁する絶縁膜２１０の比誘電率ε、真空の誘電率ε0
からきまるＣ＝Ｓε・ε0 ／ｄという容量が存在するだ
けである。その値は通常の半導体集積回路においては、
金属プレートの単位面積当り３×１０-5（ＰＦ／μ
ｍ2 ）程度である。
すると、一般的に基板２０１は、低位電源にバイアスさ
れるため、低位電源パッド２０２と基板２０１との間に
は、容量が存在せず、一方高位電源パッド（金属プレー
ト）２０３と基板２０１との間には金属プレートの面積
Ｓ、金属プレートと基板２０１との距離ｄ、及び両者を
絶縁する絶縁膜２１０の比誘電率ε、真空の誘電率ε0
からきまるＣ＝Ｓε・ε0 ／ｄという容量が存在するだ
けである。その値は通常の半導体集積回路においては、
金属プレートの単位面積当り３×１０-5（ＰＦ／μ
ｍ2 ）程度である。
【０００７】図３は半導体集積回路における電源線と入
出力バッファの関係を示したものであり、半導体集積回
路中に構成された入力バッファ３０１や出力バッファ３
０２は電源パッド３０３を通して外部電源３０４と接続
されている。ところが一般的には、外部電源と電源パッ
ド３０３を接続するパッケージのリードやワイヤ線が有
するインダクタンス３０５及び半導体集積回路中に形成
されるところの、電源パッド３０３と入力バッファ３０
１，出力バッファ３０２を接続する電源線金属が有する
インダクタンス３０６のために、これらの電源線にはノ
イズが発生する。その結果、ノイズの乗った電源線につ
ながるバッファ３０１や３０２には、遅延時間の変動が
引き起こされたり、あるいはそれらのバッファの出力ノ
ードにノイズが発生したりして、誤動作を生じるという
問題があった。
出力バッファの関係を示したものであり、半導体集積回
路中に構成された入力バッファ３０１や出力バッファ３
０２は電源パッド３０３を通して外部電源３０４と接続
されている。ところが一般的には、外部電源と電源パッ
ド３０３を接続するパッケージのリードやワイヤ線が有
するインダクタンス３０５及び半導体集積回路中に形成
されるところの、電源パッド３０３と入力バッファ３０
１，出力バッファ３０２を接続する電源線金属が有する
インダクタンス３０６のために、これらの電源線にはノ
イズが発生する。その結果、ノイズの乗った電源線につ
ながるバッファ３０１や３０２には、遅延時間の変動が
引き起こされたり、あるいはそれらのバッファの出力ノ
ードにノイズが発生したりして、誤動作を生じるという
問題があった。
【０００８】この発明は、電源線の容量が相対的に小さ
いために、ノイズが発生しやすいという問題を除去する
ため、電源パッドの下部にアクティブ領域を形成するこ
とにより、半導体集積回路のチップサイズの増加を招か
ず、かつ製造プロセスにも何らの変更を必要とせずに電
源容量を増加させる電源パッドの構成を提供することを
目的とする。
いために、ノイズが発生しやすいという問題を除去する
ため、電源パッドの下部にアクティブ領域を形成するこ
とにより、半導体集積回路のチップサイズの増加を招か
ず、かつ製造プロセスにも何らの変更を必要とせずに電
源容量を増加させる電源パッドの構成を提供することを
目的とする。
【０００９】
【課題を解決するための手段】この発明は前記目的のた
め、半導体集積回路における電源パッドの下にアクティ
ブ領域を設けることで、接合容量による電源線容量を増
加させ、電源ノイズを減らすようにしたものである。
め、半導体集積回路における電源パッドの下にアクティ
ブ領域を設けることで、接合容量による電源線容量を増
加させ、電源ノイズを減らすようにしたものである。
【００１０】
【作用】前述したように本発明は、半導体装置における
電源パッドの金属プレートの下部にアクティブ領域を設
けたので、金属プレート単体で構成する電源パッド構造
に比べて、電源線の容量が増加するため、電源線に発生
するノイズが低減される。
電源パッドの金属プレートの下部にアクティブ領域を設
けたので、金属プレート単体で構成する電源パッド構造
に比べて、電源線の容量が増加するため、電源線に発生
するノイズが低減される。
【００１１】
【実施例】図１はこの発明の実施例を示すパッドの構造
であり、電源パッドの金属プレート１０１，１０２の下
部半導体基板１０３上（無論、その間に従来同様絶縁膜
１１０が介在する）に、アクティブ領域１０４，１０５
を設置し、前記金属プレート１０１，１０２とコンタク
ト１０６を通して接続したものである。
であり、電源パッドの金属プレート１０１，１０２の下
部半導体基板１０３上（無論、その間に従来同様絶縁膜
１１０が介在する）に、アクティブ領域１０４，１０５
を設置し、前記金属プレート１０１，１０２とコンタク
ト１０６を通して接続したものである。
【００１２】今、従来例と同様に半導体基板１０３がＰ
型の場合で説明する。低位電源パッド（金属プレート）
１０１の下部にはＰ+ 型のアクティブ領域１０４を設置
し、金属プレート１０１との間をコンタクト１０６で接
続し、さらにＰ+ アクティブ領域１０４を囲むようにＮ
- ウェル領域１０７を設置し、高位電源にバイアスす
る。
型の場合で説明する。低位電源パッド（金属プレート）
１０１の下部にはＰ+ 型のアクティブ領域１０４を設置
し、金属プレート１０１との間をコンタクト１０６で接
続し、さらにＰ+ アクティブ領域１０４を囲むようにＮ
- ウェル領域１０７を設置し、高位電源にバイアスす
る。
【００１３】これにより、Ｐ+ アクティブ領域１０４と
Ｎ- ウェル領域１０７との間には空乏層による接合容量
が生じる。その大きさは、アクティブ領域１０４の面積
Ｓ、半導体基板の比誘電率εsi、真空の誘電率ε0 、Ｎ
- ウェル領域１０７の濃度Ｎ、電子の電荷量ｑ、接合に
かかる電圧Ｖとすれば、
Ｎ- ウェル領域１０７との間には空乏層による接合容量
が生じる。その大きさは、アクティブ領域１０４の面積
Ｓ、半導体基板の比誘電率εsi、真空の誘電率ε0 、Ｎ
- ウェル領域１０７の濃度Ｎ、電子の電荷量ｑ、接合に
かかる電圧Ｖとすれば、
【００１４】
【数１】
【００１５】と表わされる。この値は通常の半導体集積
回路の場合アクティブ領域の単位面積当り３×１０
-4（ＰＦ／μｍ2 ）程度であり、金属プレート単独の場
合に比べて約１０倍の値となる。
回路の場合アクティブ領域の単位面積当り３×１０
-4（ＰＦ／μｍ2 ）程度であり、金属プレート単独の場
合に比べて約１０倍の値となる。
【００１６】なお、前述のコンタクト１０６の形成は、
絶縁膜１１０に通常の方法でコンタクトホールを形成し
てそこを金属プレート１０１，１０２と同じ金属（一般
にはＡｌかＡｌ合金）で埋め、金属プレート１０１，１
０２と基板１０３を接続すればよい。またアクティブ領
域１０４，１０５，１０７も通常の拡散法で形成する。
絶縁膜１１０に通常の方法でコンタクトホールを形成し
てそこを金属プレート１０１，１０２と同じ金属（一般
にはＡｌかＡｌ合金）で埋め、金属プレート１０１，１
０２と基板１０３を接続すればよい。またアクティブ領
域１０４，１０５，１０７も通常の拡散法で形成する。
【００１７】同様に、高位電源パッド（金属プレート）
１０２の下部にはＮ+ 型のアクティブ領域１０５を設置
し、やはり金属プレート１０２との間をコンタクト１０
６で接続する。これによりＮ+ アクティブ領域１０５と
Ｐ型半導体基板１０３との間に接合容量が生じる。
１０２の下部にはＮ+ 型のアクティブ領域１０５を設置
し、やはり金属プレート１０２との間をコンタクト１０
６で接続する。これによりＮ+ アクティブ領域１０５と
Ｐ型半導体基板１０３との間に接合容量が生じる。
【００１８】こうして生じた接合容量は、金属プレート
単独によるパッド構造に比べて約１０倍と大きいため、
本実施例のパッド構造を用いた半導体集積回路は、その
電源線のノイズを小さく押えることができる。
単独によるパッド構造に比べて約１０倍と大きいため、
本実施例のパッド構造を用いた半導体集積回路は、その
電源線のノイズを小さく押えることができる。
【００１９】なお上記実施例は、半導体基板がＰ型の場
合で説明したが、基板がＮ型の場合でも考え方は同じで
あり、高位電源パッド下部のＮ+ アクティブ領域を囲む
ようにＰ- ウェル領域を設置し、低位電源レベルにバイ
アスすれば同じく接合容量が付加される。
合で説明したが、基板がＮ型の場合でも考え方は同じで
あり、高位電源パッド下部のＮ+ アクティブ領域を囲む
ようにＰ- ウェル領域を設置し、低位電源レベルにバイ
アスすれば同じく接合容量が付加される。
【００２０】さらに前記説明では、高位電源パッド、低
位電源パッドの両者にアクティブ領域を付加する構造を
示したが、どちらか一方の電源パッドだけに付加する構
造としても電源線のノイズ低減という本発明の目的から
ははずれない。
位電源パッドの両者にアクティブ領域を付加する構造を
示したが、どちらか一方の電源パッドだけに付加する構
造としても電源線のノイズ低減という本発明の目的から
ははずれない。
【００２１】また、アクティブ領域の設置方法について
は、接合容量を付加するという主旨を満たしていれば種
々の変形が可能である。すなわち、接合容量を増やすた
めに、図４（ａ）に示すように、アクティブ領域の形状
を分割してもよいし、また図４（ｂ）のようにパッドの
金属プレート領域から外へはみだすような形状にしても
よい。
は、接合容量を付加するという主旨を満たしていれば種
々の変形が可能である。すなわち、接合容量を増やすた
めに、図４（ａ）に示すように、アクティブ領域の形状
を分割してもよいし、また図４（ｂ）のようにパッドの
金属プレート領域から外へはみだすような形状にしても
よい。
【００２２】
【発明の効果】以上、詳細に説明したように、この発明
によれば、電源パッドの金属プレートの下部にアクティ
ブ領域を設けたので、金属プレート単体で構成する電源
パッド構造に比べて、電源線の容量が増加するため、電
源線に発生するノイズが低減される。
によれば、電源パッドの金属プレートの下部にアクティ
ブ領域を設けたので、金属プレート単体で構成する電源
パッド構造に比べて、電源線の容量が増加するため、電
源線に発生するノイズが低減される。
【００２３】また、電源パッド下部にアクティブ領域を
設けるという構造のため、チップサイズの増大を招か
ず、また、プロセスの変更を必要としない。
設けるという構造のため、チップサイズの増大を招か
ず、また、プロセスの変更を必要としない。
【図１】本発明の実施例
【図２】従来例
【図３】回路例
【図４】アクティブ領域の設置方法例
１０１ 低位電源パッド １０２ 高位電源パッド １０３ 基板 １０４，１０５ アクティブ領域 １０６ コンタクト １１０ 絶縁膜
Claims (1)
- 【請求項１】 半導体装置における電源パッドとしての
金属プレートの下部の半導体基板に、アクティブ領域が
設けられており、かつ該金属プレートとアクティブ領域
とを導体で接続していることを特徴とする半導体装置に
おける電源パッドの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11913192A JPH05315545A (ja) | 1992-05-12 | 1992-05-12 | 半導体装置における電源パッドの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11913192A JPH05315545A (ja) | 1992-05-12 | 1992-05-12 | 半導体装置における電源パッドの構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315545A true JPH05315545A (ja) | 1993-11-26 |
Family
ID=14753710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11913192A Pending JPH05315545A (ja) | 1992-05-12 | 1992-05-12 | 半導体装置における電源パッドの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987309B2 (en) | 2001-12-27 | 2006-01-17 | Kabushiki Kaisha Toshiba | Semiconductor device applied to a variable capacitance capacitor and amplifier |
-
1992
- 1992-05-12 JP JP11913192A patent/JPH05315545A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987309B2 (en) | 2001-12-27 | 2006-01-17 | Kabushiki Kaisha Toshiba | Semiconductor device applied to a variable capacitance capacitor and amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5994849A (ja) | 半導体集積回路装置 | |
| JPH0513663A (ja) | 半導体装置と半導体チツプの実装方法 | |
| EP0817272A2 (en) | Integrated circuit | |
| US5670815A (en) | Layout for noise reduction on a reference voltage | |
| JPH05315545A (ja) | 半導体装置における電源パッドの構造 | |
| US5514838A (en) | Circuit structure with non-migrating silver contacts | |
| US4539490A (en) | Charge pump substrate bias with antiparasitic guard ring | |
| JPS6173367A (ja) | 半導体装置 | |
| US5008731A (en) | Integrated semiconductor circuit with decoupled D.C. wiring | |
| JPH073642Y2 (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH01255262A (ja) | Ｍｏｓキャパシタ | |
| JPS61251064A (ja) | 半導体集積回路 | |
| JPH0447974B2 (ja) | ||
| JPH10313095A (ja) | 半導体装置 | |
| KR100189989B1 (ko) | 패드를 이용한 커패시터를 갖춘 반도체 장치 | |
| JP3283709B2 (ja) | バイパスコンデンサの接続方法 | |
| JPH04113639A (ja) | 半導体装置 | |
| JP2006128319A (ja) | 半導体集積回路装置 | |
| JPH0194639A (ja) | 半導体装置 | |
| JPS6379350A (ja) | 半導体装置 | |
| JPH088362A (ja) | 半導体装置 | |
| JPH07106524A (ja) | 半導体集積回路装置 | |
| JPS59124743A (ja) | 半導体装置 | |
| JPH04154152A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001212 |