CN1425203A - 形成互连 - Google Patents

形成互连 Download PDF

Info

Publication number
CN1425203A
CN1425203A CN00818590A CN00818590A CN1425203A CN 1425203 A CN1425203 A CN 1425203A CN 00818590 A CN00818590 A CN 00818590A CN 00818590 A CN00818590 A CN 00818590A CN 1425203 A CN1425203 A CN 1425203A
Authority
CN
China
Prior art keywords
solvent
layer
described method
hole
previous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00818590A
Other languages
English (en)
Other versions
CN100379048C (zh
Inventor
翰宁·瑟林浩斯
理查德·H·费莱恩德
塔克·卡瓦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Not Rec Yin Ai Greensboro company limited
Original Assignee
Plastic Logic Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9930217.6A external-priority patent/GB9930217D0/en
Application filed by Plastic Logic Ltd filed Critical Plastic Logic Ltd
Publication of CN1425203A publication Critical patent/CN1425203A/zh
Application granted granted Critical
Publication of CN100379048C publication Critical patent/CN100379048C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种形成电子器件的方法，包括：形成第一导体或半导体层，在第一导体或半导体层上制作一系列的至少一个绝缘层和至少一个半导体层；在绝缘层的部分区域局部沉积溶剂以溶解该区域中的系列绝缘层和半导体层而留下穿过这些层的孔隙；并将导体或半导体材料沉积在孔隙中。

Description

形成互连
本发明涉及形成互连，特别是其通过溶液处理。
近来在集成在塑料衬底上的廉价逻辑电路(C.Drury等人，应用物理快报73，108(1998))和光电子集成器件以及高分辨率有源矩阵显示器中的象素晶体管开关(H.Sirringhaus等人，科学280，1741(1998)，Dodabalapur等人，应用物理快报，73，142(1998))中，半导体共轭聚合物薄膜晶体管(TFT)的应用越来越引起人们的关注。在具有聚合物半导体和无机材料电极以及栅电介质层的检测器件配置中，已经论证了高性能的TFT。电荷载流子迁移率高达0.1cm2/Vs，并且开关电流比为106-108，这可与非晶硅的TFT的性能相比(H.Sirringhaus等人，固态物理进展39，101(1999))。
将有机溶剂中的聚合物溶液涂覆在衬底上可以形成共轭聚合物半导体的器件性能的薄膜。因此这种技术与弹性的塑料衬底相适应可以理想地适于进行廉价地大面积的溶液加工。为了完全利用潜在的成本以及加工优点的便利，需要包括半导体层、电介质层以及导电电极和互连在内的所有的器件元件从溶液中沉积出来。
为了制作全聚合物TFT器件和电路，必须解决下列的主要问题：
-多层结构的完整性：在随后的半导体、绝缘和/或导电层的溶液沉积中，下面的层不应该被溶解掉，或者被沉积随后的层所用的溶剂膨胀。如果溶剂结合到下面的层中就会发生膨胀，这就导致该层的性能下降。
-高分辨率地制作电极的图案：需要制作导电层的图形，以形成确定的互连以及沟道长度≤10μm的TFT沟道。
-为了制作TFT电路，需要形成垂直的互连区域(通孔)以电连接器件不同层中的电极。
在WO 99/10939 A2中阐明了一种制作全聚合物TFT的方法，它依赖于经溶液处理的器件的层在沉积器件随后的层之前转换成不溶解的形式。这就克服了下面的层的溶解和膨胀问题。然而，它将可以使用的半导体材料的选择严格地局限于一小类前驱体聚合物并且从几个方面来说不合乎需要的前驱体聚合物。另外，电介质栅绝缘层的交联使得制作穿过电介质层中的通孔比较困难，而不得不使用诸如机械冲孔的技术(WO 99/10939 A1)。
根据本发明的第一个方面，提供一种制作电子器件的方法，包括：制作第一导体或半导体层，在第一导体或半导体层上制作一系列的至少一个绝缘层和至少一个半导体层；在绝缘层的部分区域局部沉积溶剂以溶解该区域中的系列绝缘层和半导体层而留下穿过这些层的通孔；并将导体或半导体材料沉积在通孔中。
溶剂合适地在同一时间沉积出。另一选择，溶剂也可以相继沉积出。
根据本发明的第二个方面，提供一种制作电子器件的方法，包括：制作第一导体或半导体层；在第一导体或半导体层上制作能够溶解的绝缘层；在绝缘层的部分区域上局部沉积一种溶剂以便溶解此区域中的第一绝缘层而留下贯穿此绝缘层的通孔；并将导体或半导体材料沉积在通孔中。
第一层优选为基本不溶于所述溶剂或溶剂混合物中。
第一层可包括一种半导体共轭聚合物，例如F8T2或TFB。
第一层适宜为电子器件的有源层。
该方法适宜地包括在第一层下面沉积导体层的步骤。导体层为电子器件的一个电极。
第一层优选包括一种导电共轭聚合物。
所述溶剂或溶剂混合物的体积适宜大于溶解该区域中的系列绝缘和半导体层所需溶剂的体积。这种溶解适宜为这一系列层全部深度的溶解。
该方法包括在这一系列的绝缘和半导体层或绝缘层上制作另一导体或半导体层，并与通孔中的材料相接触。
第一导体或半导体层可形成一个电极或一个互连。
另一导体或半导体层可形成一个电极或一个互连。
所述溶剂或溶剂混合物是通过喷墨印刷沉积出。所述溶剂或溶剂混合物可作为一种单一的液滴经喷墨印刷而沉积出。
所述溶剂或溶剂混合物可适宜地作为多个液滴经喷墨印刷而沉积出。
所述溶剂或溶剂混合物具有适当的沸点，高于80℃或100℃。也可以低于100℃。
所述每一层在所述的一种或多种溶剂中具有适当的溶解度，大于每体积1或2重量百分比浓度。
第一绝缘层在所说的溶剂中具有适宜的溶解度，大于每体积1或2重量百分比。
沉积的溶剂的体积可小于50pl或20pl或5pl。
在要溶解的聚合物层上沉积溶剂的接触角适宜于大于5°，但小于90°；或大于20°，小于90°；或大于50°，小于90°。
要溶解的聚合物的表面优选已经被处理过，以提高其对沉积溶剂液滴的排斥力。这种表面处理可适宜地由沉积自组装单层提供。
电子器件可为晶体管，沉积于通孔内的材料可形成电极之间的通孔互连和/或器件不同层中的互连线。
溶剂或溶剂混合物中的一种可以为醇，如IPA或甲醇。
该方法包括形成限制结构来凭借润湿性将溶剂或溶剂混合物限制在特定区域内的步骤。这种限制结构可由自组装单层提供。
根据本发明的另一方面，提供制作一种电子器件的方法，包括：制作第一导体或半导体层；在第一导体或半导体层上制作一系列的绝缘和半导体层；在绝缘层的部分区域上从溶液中局部沉积一种扩散的掺杂剂以便改性该区域中的绝缘和半导体层，从而制作贯穿这一系列层的导电材料的沟道。
扩散掺杂剂适宜通过喷墨印刷沉积出。
电子器件适宜为一种晶体管，所述沟道形成电极之间的通孔互连和/或器件不同层中的互连线。
绝缘层可包括PVP。
绝缘层和紧邻其下的层中的一个适宜于能够溶解于极性溶剂中，绝缘层和紧邻其下的层中的另一个能够溶解于非极性溶剂中。
根据本发明的还一方面提供一种经由上述方法制作的电子器件。
根据本发明的还一方面提供包括上述多个器件的逻辑电路，显示器或存储器件。
根据本发明的还一方面提供包括相互连接的这类多个器件的逻辑电路以执行逻辑功能。
凭借贯穿第一器件的至少一层形成的通孔内的导电材料，至少第一器件可与另一器件相连。
一种显示器可包括能够被这种电子器件开关的光有源区域，并且凭借贯穿器件的至少一层形成的通孔内的导电材料该电子器件被电耦合到光有源区域上。
根据本发明的再一方面提供具有多个电介质层并由上述方法制作出的电子器件，以便使通孔穿过至少一个电介质层，该器件包括被所述的电介质层之一空间分开的互连层，其中凭借位于通孔内的导电材料在一个层中的至少一个互连被电连接到另一层中的一个互连上。
将用实例的方式对本发明进行描述，关于附图说明如下：
图1所示为溶液加工的全聚合物TFT的不同器件的配置；
图2所示为根据图1c具有F8T2有源层、PVP栅绝缘层和PEDOT/PSS栅电极的聚合物TFT的传输特性。
图3所示为利用保持在室温(a)和约50℃(b)条件下的样品沉积的，根据图1c具有F8T2活性层、PVP栅绝缘层和PEDOT/PSS栅电极的聚合物TFT的传输特性；
图4所示为包含图1(a)中所示的F8扩散势垒区和PVP表面改性层的F8T2全聚合物TFT的输出(a)和传输特性(b)；
图5所示为如图1(a)中的具有TFB(a)和聚苯乙烯(b)扩散势垒区以及PVP表面改性层的F8T2全聚合物TFT的传输特性；
图6所示为根据图1(a)具有F8T2有源层和直接印刷于裸露玻璃衬底上的源-漏电极的全聚合物TFT的光学显微照片；
图7所示为通过衬底表面构图到疏水和亲水区的具有小沟道长度和小重叠电容的TFT的制作；
图8所示为位于疏水性聚酰亚胺簇(bank)附近IJP沉积PEDOT/PSS源/漏电极之后，L＝20μm(a)和L＝5μm(b)的晶体管沟道区域的光学显微照片；
图9所示为在聚酰亚胺簇附近墨滴沉积时的光学显微照片；
图10和11所示为如图7(c)所示制作的晶体管输出和传输特性，晶体管的沟道长度分别为L＝20μm和L＝7μm；
图12所示为通过将甲醇液滴连续沉积在1.3μm厚的PVP栅电介质层上而制作通孔的工艺的一种示意图(a)Dektak纵断面测绘图和光学显微照片(b)以及通孔外径和内径与喷墨液滴直径和PVP层厚度的依赖性(c)；
图13所示为用底部PEDOT电极和顶部电极测得的通过通孔的电流-电压特征；
图14所示为制作通孔的不同方法；
图15所示为通孔的应用，如逻辑转换器(耗尽负载(a)、增强负载(b)和阻抗负载(c))和多能级互连方案(d)；
图16所示为如图1(a)的增强负载转换器电路的特征，该电路是由印刷的全聚合物TFT制作的，这两个晶体管具有不同的W/L尺寸比例；
图17所示为可作为选择的另一底部栅器件的配置；
图18所示为有源矩阵像素的示意图，其中显示器或存储元件由电压(a)或电流(b)控制；
图19所示为有源矩阵像素的可能配置；
图20所示为取向F8T2 TFT偏振光吸收；
图21所示为(a)具有通过印刷半导体和电介质层制作的具有图形的有源层岛的聚合物TFT以及(b)被印刷的绝缘岛分隔的两个导电互连之间的重叠区域；
图22所示为由IJP互连的网路连接的晶体管器件矩阵，以制作用户定义的电子电路。
在此描述的优选制作方法准许制作全部为有机的经溶解加工的薄膜晶体管，其中所有的层均不转换或交联成不能溶解的形式。这种器件的每一层均保持在能在它沉积出的溶剂中溶解掉的形式，正如以下所要进一步描述的那样，能够根据溶剂的局部沉积利用简单的方式制作穿过电介质绝缘层的通孔。例如，这种器件可包括以下元件中的一种或多种：
-具有图形的导电源-漏和栅电极以及互连。
-半导体层，其电荷载流子迁移率超过0.01cm2/Vs，高开关电流转换率超过104。
-薄的栅绝缘层。
-扩散势垒区层，其阻止半导体层和绝缘层不受杂质和离子扩散的偶然掺杂。
-表面改性层，凭借印刷技术它能使栅电极获得高分辨率的图形。
-贯穿电介质层的互连的通孔。
然而，应当理解在此描述的方法并不局限于制作具有上述所有特点的器件。
参照图1将描述第一个说明性的器件的制作。图1的器件是配置得具有顶部栅结构的薄膜场效应晶体管(TFT)。
在干净的7059玻璃衬底1上，源-漏电极2、3和在电极与接触垫片(未示出)之间的互连线是通过喷墨印刷导体聚合物聚乙烯二羟基噻吩/聚苯乙烯磺酸酯(PEDOT(0.5重量％)/PSS(0.8重量％))的溶液而沉积出的。其它的溶剂如甲醇、乙醇、异丙醇或丙酮也可加入以改变该油墨的表面张力、粘度和润湿性。PEDOT/PSS可从Bayer商业购得(以“Baytron P”商标)。IJP打印机是压电型的。它由一个精密的二维平移平台和一个显微镜平台装配而成，能够使前后印刷的图形相互校准。IJP头由脉冲电压驱动。喷射出每滴通常含0.4ng固体的液滴的合适驱动条件为脉冲高值为20V，上升时间为10μs，下降时间为10μs。在玻璃衬底上干燥后它们可形成PEDOT液滴，其直径通常为50μm，厚度通常为500。
源-漏电极的IJP是在空气中进行的。然后这些样品送到惰性氛围的手套式操作箱系统中。然后衬底在有机溶剂中旋装干燥，该溶剂将随后用于沉积有源半导体层，如在聚芴聚合物的情况下为混合的二甲苯。接着在惰性氮气氛围下于200℃退火20分钟以除去残余溶剂和PEDOT/PSS电极中的其它易挥发性物质。然后通过旋转涂覆沉积出200-1000厚的有源半导体聚合物4的薄膜。已经使用了各种半导体聚合物，诸如区域规则(regioregular)的聚-3-已基噻吩(P3HT)，聚芴共聚物诸如聚-9，9’-二辛基芴-co-二芴(F8T2)。由于在空气中沉积栅电极的过程中F8T2在空气中显示出优良的稳定性而成为优选物质。5-10mg/ml的F8T2的无水混合二甲苯(从Romil购买)溶液以1500-2000rpm旋转涂覆。在P3HT的情况下使用1wt％的混合二甲苯的溶液。下面的PEDOT电极在非极性有机溶剂如二甲苯中是不溶的。然后薄膜在溶剂中旋装干燥，该溶剂将随后用于沉积栅绝缘层5，诸如异丙醇或甲醇。
随后可以进行退火步骤以增强半导体聚合物的电荷传输性能。对于在升高温度时显示液晶相的聚合物，在高于液晶转换的温度下进行退火导致聚合物支链的方向相互平行。在F8T2情况下，可在惰性N2氛围下，于275-285℃下退火5-20分钟。然后试样快速骤冷至室温冻结聚合物支链的方向并制成非晶态玻璃。如果试样制备在没有校准层的普通玻璃衬底上，那么聚合物采用多晶畴构型，其中具有随机取向的多种液晶晶畴存在于TFT沟道中。其中通过从液晶相骤冷而将F8T2制备成玻璃态的晶体管器件，显示出的迁移率近似为5-10-3cm2/Vs，这比具有初纺(as-spun)F8T2薄膜的器件的迁移率高出一个数量级，如此沉积的器件也显示出较高的接通电压Vo。这是由于与其为部分晶相的同样沉积相相比，在玻璃相中局域化电子捕获态有更低的密度。
如果在单畴态制备聚合物，使聚合物支链的单轴取向平行于晶体管沟道，那么通常还可以使迁移率提高3-5的一个因子。这可以通过涂覆具有适当校准层诸如经机械摩擦的聚酰亚胺层(图1(b)的9)的玻璃衬底获得。在单畴态，聚合物支链被单轴取向，平行于下面聚酰亚胺层的摩擦方向。这就导致了器件中的电荷载流子迁移率的进一步增强，在该器件中TFT沟道平行于支链的取向方向。在我们共同未决的UK专利申请号9914489.1中更详细地描述这种方法。
在半导体层沉积之后，栅绝缘层5是通过旋转涂覆多羟基苯乙烯(也称为聚乙烯苯(PVP))与极性溶剂的溶液而沉积的，在该溶剂中下面的半导体聚合物是不溶的。溶剂优选为醇类物质如甲醇、2-丙醇或丁醇，在这些溶剂中非极性聚合物如F8T2的溶解度极低且不膨胀。栅绝缘层的厚度在300nm(溶液浓度30mg/ml)和1.3μm(溶液浓度100mg/ml)之间。满足溶解度需要的其他的绝缘聚合物和溶剂也是可以使用的，如聚乙烯醇(PVA)溶于水或聚-甲基-异丁烯酸(PMMA)溶于丁基醋酸酯或丙二醇甲基醚醋酸酯。
然后栅电极6沉积在栅绝缘层上。栅电极层可以直接沉积在栅绝缘层上(见图1(c))或者可以有一个或多个中间层(见图1(a)和(b))，例如由于表面改性、扩散势垒区或者加工原因，如溶剂的相容性。
为了制作图1(c)的较为简单的器件，PEDOT/PSS栅6可以直接印刷在PVP绝缘层5的顶部。衬底在大气中再次转变为IJP状态，此时的PEDOT/PSS栅电极图形是从一种水溶液印刷得到的。下面的PVP栅绝缘层在水中的溶解度低，使得在印刷PEDOT/PSS栅电极的过程中栅电介质能保持完好。尽管PVP含有大密度的极性羟基基团，但由于强的非极性聚苯乙烯系列主链的存在，使得它在水中的溶解度低。类似地，PMMA在水中也是不溶的。图2示出了IJP TFT的传输特性，该晶体管具有F8T2半导体层、PVP栅绝缘层、IJP PEDOT/PSS源-漏和栅电极，器件的特性是在氮气氛围下测得的。显示的是分别在栅电压上升(向上的三角形)和下降(向下的三角形)时的连续测定值。这些特性属于由一批最近制备(a)的和一批已经一年(b)的PEDOT/PSS(Baytron P)制作的器件。晶体管的作用清晰可见，然而，该器件显示出不寻常的正常开启(normally-on)现象，正阈值电压Vo＞10V，而由蒸发金的源-漏电极和栅电极制作的参照器件则显示出正常关闭(normally-off)现象(Vo＜0)。在由“旧”的那批PEDOT制作的器件(图2(b))中可观测到强的滞后效应，这是由于高浓度的迁移离子型杂质造成的(见下文)。如果在深度耗尽(Vg＝+40V)的条件下开始扫描(sweep)，则晶体管在Vf o≈+20V时开启(向上的三角形)。然而，在相反的条件下扫描(向下的三角形)，晶体管只在Vr o＞+35V时关闭。
这种正常开启现象和滞后效应可能是离子种类在器件的一个层中扩散造成的。不寻常的高的正电压Vo表明离子是负的。希望正电物质能用于补偿积累层中的一些迁移电荷，并导致Vo向更高的负值偏移。为了确定离子物质的起源而制作器件，其中顶部栅IJP PEDOT电极被蒸发的金电极替代，而其他层和PEDOT源/漏电极则如上述制得。发现在这种配置中，器件是正常关闭的并且显示出稳定的电压阈值，这就意味着在全聚合物器件中掺杂和滞后效应与导体聚合物顶部栅电极的溶液沉积、迁移的离子杂质从PEDOT溶液/薄膜到器件下面的层的可能的扩散有关。
发现通过将栅电极沉积到加热的衬底上，有可能控制电压的阈值和减小滞后量。这也减少了衬底上液滴的干燥时间。图3(b)示出了一种TFT器件的传输特性，该器件的衬底在沉积栅电极时加热到了50℃。在此可见滞后效应远低于在室温下沉积栅的滞后效应(图3b)，并且Vo具有相对较小的正值6V。通过控制沉积温度，可将电压阈值调至Vo＝1-20V的范围。
图1(c)所示的栅电极直接沉积到PVP层上的器件是耗尽型的。这种正常开启现象对于耗尽型逻辑电路如简易耗尽负载逻辑转换器(图14(a))是有益的。
为制作增强型正常关闭的TFT，通过结合扩散势垒区层可以防止栅沉积过程中的半导体的掺杂。在图1(a)和(b)所示的器件中，非极性聚合物的薄层7在导体聚合物栅电极沉积之前沉积在PVP栅绝缘层的顶部。该层被认为是阻止离子通过中等极性PVP绝缘体扩散的扩散势垒区。PVP包含大密度的极性羟基类基团，它们有助于提高离子通过薄膜的传导率和扩散率。已经使用了几种非极性聚合物，诸如聚-9，9’-二辛基芴(F8)、聚苯乙烯(PS)、聚(9，9’-二辛基芴-co-N-(4-丁基苯基)二苯胺)(TFB)或F8T2。约为50-100nm的这些聚合物的薄膜可从诸如二甲苯的非极性有机溶剂的溶液中沉积在PVP栅绝缘层表面上，在此溶剂中PVP是不溶的。
已经发现由于低的润湿性和大的接触角，从水的极性溶液直接将PEDOT/PSS印刷在非极性扩散势垒区层的顶部或者中等极性聚合物如PMMA的顶部是成问题的。为解决该问题，可在非极性聚合物上沉积表面改性层8。该层提供了亲水性表面而非疏水性表面，在此表面上更易于制作PEDOT/PSS。这能够高分辨率地印刷栅电极的图形。为制作表面改性层，可从异丙醇溶液中沉积出PVP薄层，在异丙醇溶液中下面的扩散势垒区层是不溶的。PVP层的厚度优选低于50nm。在PVP的表面上高分辨率地印刷PEDOT/PSS是可能的。也可以使用另外的表面改性层。这包括皂类表面活性剂或含有亲水和疏水官能团的聚合物的薄层。这些分子将有助于相分离，亲水基团和疏水基团分别被吸引到下面的非极性聚合物的界面和自由面的界面。另一种可能是非极性扩散势垒区层的表面短暂暴露在适度的O2等离子体中而使表面呈现亲水性。不会降低TFT器件性能的适当等离子体的处理是暴露于13.5MHz的O2等离子体中，功率为50W持续12s。
如果栅电极是从一种极性低于水的溶剂诸如分子式包含醇类(异丙醇、甲醇等)的物质中印刷出的，那么就不再需要非极性扩散势垒区上的表面改性层。
层顺序的完整性依赖于聚合物材料从极性和非极性溶剂中的交替沉积。希望第一层在用于沉积第二层的溶剂中的溶解度低于每体积0.1％的重量，优选低于每体积0.01％的重量。
溶剂相容性的判据可由Hildebrand溶解度参数来度量，根据此参数可以度量极性度(D.W.van Krevelen，聚合物性质，Elsevier，Amsterdam(1990))。每种聚合物(溶剂)的溶解性能可由三个特性参数δd、δp、δh来描述，它们表征相互作用分散程度、极性、液态下聚合物(溶剂)分子之间的氢键相互作用。如果已知分子结构，通过加算聚合物不同官能团的贡献，可以计算这些参数的值。对于多数通常的聚合物这些参数的值用表列出。通常δp和δd合并成δv 2＝δd 2+δp 2。
混合自由能的表示ΔGm＝ΔHm-T·ΔSm，此处ΔSm＞0是混合熵，且ΔHm＝V·ΦP·ΦS·((δV P-δV S)2+(δh P-δh S)2)。(V：体积；ΦP，ΦS：混合物中聚合物(P)/溶剂(S)的体积分数)。从中希望聚合物(P)在溶剂(S)中溶解越好则ΔHm越小，即D＝((δV P-δV S)2+(δh P-δh S)2)1/2越小。作为一种近似的判据，如果相互作用参数D近似小于5，则聚合物能够溶解在溶剂中。如果D在5-10之间，则常出现膨胀。如果D大于10，则聚合物在溶剂中基本不溶解，也不出现溶胀现象。
为在经溶液加工过的TFT器件中获得足够陡峭的界面，就需要每个聚合物层和紧邻层的溶剂的各自的D值都应该近似大于10。这对于半导体聚合物层和栅电介质溶液尤其重要。就F8T2和异丙醇(丁基醋酸酯)而言，我们估计其D值约为16(12)。
就一些器件配置而言，整个多层结构可由主要包含极性基团并溶解在强极性溶剂如水中的聚合物以及仅含有少数或不含有任何极性基团并溶解在非极性溶剂如二甲苯中的聚合物交替次序制得。在这种情况下，相互作用参数D是很大的，因为聚合物层和紧邻层的溶剂δp具有差异。一种实例为晶体管器件，它包括强极性PEDOT/PSS源-漏电极，非极性半导体层如F8T2，强极性栅电介质层如从水溶液中沉积的聚乙烯醇，非极性TFB扩散势垒区层，它也用作允许其后的层沉积的缓冲层，以及PEDOT/PSS栅电极。
然而，通常便利的是使非极性半导体层和极性栅电极层由单一电介质层隔开。通过使用夹在强极性和非极性聚合物层之间的从中等极性溶剂沉积出的中等极性聚合物层，这种层的次序也是可能的。中等极性聚合物是一种包含极性和非极性基团的聚合物，并且在强极性溶剂中是基本不溶解的。类似地，中等极性溶剂含有极性和非极性基团，但基本不溶解非极性聚合物。根据溶解度参数，中等极性溶剂可以定义为其溶解度参数δh与下面聚合物的参数有极大不同的溶剂。在这种情况下，即使溶剂的极性溶解度参数δP(δV)与下面的聚合物层的相似，也可以避免膨胀现象(D值大)。中等极性聚合物可包含特征官能团如羟基，从而使其能够溶解在含有能被聚合物官能团吸引的官能团的溶剂中。这种吸引可能是氢键相互作用。聚合物的这种特性可用于提高其在中等极性溶剂中的溶解度，降低其在极性溶剂中的溶解度。中等极性聚合物的一种实例为夹在非极性半导体层和PEDOT/PSS栅电极层之间的PVP栅电介质层(图1c)。中等极性溶剂的一种实例为烷基醇如IPA(δh＝8；F8T2：δh≈0)。
图4所示为全聚合物F8T2 IJP TFT的输出特性(a)和传输特性(b)，该TFT具有PVP栅绝缘层、F8扩散势垒区层和PVP表面改性层，如图1(a)(L＝50μm)所示。在开启电压Vo≤0V时，该器件显示出清晰的、接近理想的正常关闭的晶体管作用。在上压(三角形向上)和下压(三角形向下)扫描之间漂移的电压阈值范围≤1V。器件特征非常类似于在惰性气体条件下制作的具有Au源-漏电极和栅电极的那些标准器件的特征。场效应迁移率约为0.005-0.01cm2/Vs量级，在Vg＝0和-60V之间测得的开关电流比约为104-105。
已经利用广泛的非极性扩散屏障层，如F8、TFB(图5(a)所示为传输特性)、PS(图5(b)所示为传输特性)以及F8T2制作了器件。在每种情况下，都可观测到清晰的正常关闭现象、低滞后效应和电压阈值漂移，它们与具有金源-漏电极的参照器件的数量级相同。这就支持了非极性聚合物插入栅电极下阻障了离子杂质在栅绝缘层溶液沉积过程中及其后的扩散的解释。已经发现这能导致可重现的TFT电压阈值和优良的操作稳定性。
与上述的耗尽型器件相比，包含扩散势垒区的正常关闭的器件是优选的，这是因为后者由于抑制离子扩散而显示出更好的长期电压阈值稳定性和更好的长寿命。
对于半导体层，可以使用任何的能溶液加工的共轭聚合材料或显示出超过10-3cm2/Vs，优选超过10-2cm2/Vs的适当的场效应迁移率的低聚材料。例如在H.E.Kater.材料化学7，369(1997)或Z.Bao，先进材料12，227(2000)中可以查看到合适的材料。
制作具有高稳定性和高开关电流比的印刷的TFT所需的一个重要条件是在加工和印刷步骤中，半导体材料对于空气中的氧和水的无意掺杂表现出优良的稳定性。已经利用广泛的半导体聚合物作为有源半导体层，诸如F8T2(见上)，或自混合二甲苯溶液中沉积的区域规则P3HT制作出印刷的TFT。在以检测器件配置的形式在惰性气体氛围下制作的P3HT TFT的情况下，场效应迁移率为0.05-0.1cm2/Vs，略高于在F8T2情况下的迁移率。然而，区域规则P3HT对于氧气和/或水的掺杂是不稳定的，从而导致了在大气下印刷过程中薄膜传导率的提高和低的开关电流比。这与P3HT相对较低的电离势有关，IP≈4.9eV。对于P3HT，已经证实了大于106的高开关电流比，但这需要在沉积后有还原除杂过程，如暴露在肼蒸汽中(H.Sirringhaus，等人，固态物理进展39，101(1999))。然而，在上述的IJP TFT中，可以不实施这种后期加工的还原步骤，因为它将导致PEDOT电极的除杂并显著降低它们的传导率。因此，为了获得高的电流开关比，使用对于氧或水的无意掺杂而具有优良稳定性的聚合物半导体是重要的。
为获得具有优良环境稳定性和高迁移率，材料的优选种类是含有按规则次序排列的A嵌段和B嵌段的A-B刚性杆状嵌段共聚物。合适的A嵌段是结构完整定义的，宽带隙的梯形各部分(moieties)，作为均聚物具有大于5.5eV的高电离势，并具有优良的环境稳定性。合适的A嵌段的实例为芴衍生物(US 5,777,070)、茚并芴衍生物(S.Setayesh，微分子33，2016(2000))、苯撑或梯形芴衍生物(J.Grimme等人，先进材料7，292(1995))。合适的B嵌段是含有杂原子如硫或氮的窄带隙的空穴迁移部分(moieties)，作为均聚物具有小于5.5eV的电离势。空穴迁移B嵌段的实例为噻吩衍生物或三芳基胺衍生物。B嵌段的作用是降低嵌段共聚物的电离势。嵌段共聚物的电离势优选在4.9eV≤IP5.5eV范围内。这种共聚物的实例为F8T2(电离势5.5eV)或TFB(US 5,777,070)。
其他合适的空穴迁移聚合物是电离势大于5eV的聚噻吩衍生物的均聚物，如具有烷氧基或氟化支链的聚噻吩(R.D.McCullough，先进材料10，93(1998))。
除了空穴迁移半导体聚合物，也可以使用能够溶解的电子迁移材料。这需要高电子亲合势大于3eV，优选大于3.5eV，以阻止残余的大气杂质如氧气来作为载流子陷阱。合适的材料可包括可溶液加工的电子迁移小分子半导体(H.E.Katz等人，自然404，478(2000))，或具有电子缺失的氟化支链的聚噻吩衍生物。具有结构完整定义的梯形A嵌段和电子迁移的B嵌段的AB型嵌段共聚物也是合适的，A嵌段具有大于5.5eV的高电离势，B嵌段提高了共聚物的电子亲合势，其值大于3eV，优选大于3.5eV。A嵌段的实例为芴衍生物(US5,777,070)、茚并芴衍生物(S.Setayesh，微分子33，2016(2000))、苯撑或梯形芴衍生物(J.Grimme等人，先进材料.7，292(1995))。电子迁移的B嵌段的实例为苯并噻二唑衍生物(US 5,777,070)、二萘嵌苯衍生物、邻萘四甲酰二亚胺衍生物(H.E.Katz等人，自然404，478(2000))或氟化噻吩衍生物。
为了逻辑电路的操作快捷，晶体管的沟道长度L和源/漏与栅之间的重叠部分d应尽可能的小，通常为几个微米。最关键的尺寸是L，因为晶体管电路的运转速率近似与L-2成正比。这一点对于相对迁移率较低的半导体层而言是尤其重要。
如此高分辨率的图形通过目前的喷墨印刷技术是不可能得到的，即使利用当今水平的IJP技术(图6)，目前的喷墨印刷技术也只局限于10-20μm的特征尺寸。如果需要更快捷的操作和特征的更密集封装，那么就必须使用允许更精细的特征分辨率的技术。下述的这项技术使用油墨表面的相互作用以限定衬底表面上的喷墨液滴。这项技术能用于获取比由常规喷墨印刷获得的更小的沟道长度。
这种限定技术能用于允许沉积材料高分辨率地沉积到衬底上。衬底的表面是预处理过的，以便使它的选择部分对于要沉积的材料呈现出相对的吸引和相对的排斥。例如，衬底可以预先具有图形，以便在一些区域是部分疏水的而在另一些区域是部分亲水的。在高分辨率和/或精确定位下进行预制作图形的步骤，可以精确地限定随后的沉积。
在图7中示出了预制作图形的一种实施例。图7说明了图1(c)所示类型的但具有特别精巧的沟道长度L的器件的构成。相似的部分与图1(c)的编号相同。图7(a)说明了预先具有图形的衬底的一种制作方法。图7(b)说明了在预先具有图形的衬底上的印刷和油墨限制。
在源-漏电极2，3沉积前，薄的聚酰亚胺层10形成在玻璃片1上。这种聚酰亚胺层被精细地制作图形，以便在形成这些源-漏电极的地方将它除去。除去步骤能通过光刻加工实现，以得到精确的特征分辨力和/或精确的定位。在这种加工的一个实例中，聚酰亚胺可以覆盖上一层光致抗蚀剂11。光致抗蚀剂可由光刻绘制图形，以在聚酰亚胺要被除去的地方将光致抗蚀剂除去。接着，用光致抗蚀剂抗蚀的技术将聚酰亚胺除去。然后将光致抗蚀剂除去，留下具有精确图形的聚酰亚胺。选择聚酰亚胺是因为它的相对疏水性，而玻璃衬底则是相对亲水的。在下一个步骤中，制作源-漏电极的PEDOT材料通过喷墨印刷沉积在亲水性衬底区域12上。当油墨液滴在玻璃衬底区域上扩展而碰到疏水性聚酰亚胺区域10的边缘时，油墨就被排斥并阻止流入疏水性表面区域。通过这种限制效应可将油墨只沉积到亲水性表面区域，并且可以限定具有小狭缝的高分辨率图形和沟道长度小于10μm的晶体管(图7(b))。
在图7(a)中示出了一种加工方法的实例，通过该方法可以除去聚酰亚胺或者该方法可用于在除去聚酰亚胺之后增强相关的表面效应。聚酰亚胺层10和光致抗蚀剂11暴露在氧等离子体中。氧等离子体刻蚀薄(500)聚酰亚胺层快于刻蚀厚(1.5μm)的光致抗蚀剂层。通过在除去光致抗蚀剂之前暴露于O2中，位于源-漏电极区域中的暴露的裸玻璃表面12被做得具有强的亲水性。注意到在除去聚酰亚胺的过程中聚酰亚胺的表面被光致抗蚀剂保护而保持疏水性。
如果需要，通过另外暴露于CF4等离子体中聚酰亚胺表面能获得更强的疏水性。CF4等离子体氟化聚酰亚胺表面，但不与亲水性玻璃衬底发生作用。这种附加的等离子体处理可在除去光致抗蚀剂之前进行，在这种情况下只有聚酰亚胺图形10的侧壁被氟化，或者在除去抗蚀剂之后进行。
在水中PEDOT/PSS在O2等离子体处理的7059玻璃上的接触角为θ玻璃≈20°，而在聚酰亚胺表面上的接触角为θPI≈70°-80°，在水中PEDOT/PSS在氟化聚酰亚胺上的接触角为120°。
当PEDOT/PSS从水溶液中沉积到上述的预先具有图形的聚酰亚胺层上时，即使沟道长度L仅为几个微米，PEDOT/PSS油墨也被局限于源-漏电极区域内(图7(b))。
为了利于油墨液滴的限定，油墨液滴的动能应保持的尽可能小。液滴的尺寸越大则动能越大，同时油墨液滴“不顾”亲水性限制结构并溢流进邻近亲水性区域的几率也越大。
油墨液滴13优选沉积到亲水性衬底区域12上，液滴中心与聚酰亚胺边界之间的距离为d。一方面d必须足够小，使得扩展的油墨能达到边界，同时PEDOT薄膜向四周延伸直到聚酰亚胺边界。另一方面，d必须足够大，使得快速扩展的涂料不会“溢出”到疏水性表面区域。这将提高PEDOT沉积在限定TFT沟道的聚酰亚胺区域10顶部上的风险，并且能导致源和漏电极之间的短路。对于固体含量为0.4ng的PEDOT液滴，其在两个连续液滴之间的横向节距为12.5μm时沉积到O2等离子体处理过的7059玻璃上，发现d≈30-40μm是合适的。d的最佳值取决于在表面上和沉积节距上的润湿性，(沉积节距为相继沉积液滴间的横向距离)，液滴沉积的频率和溶液的干燥时间。
限定晶体管的沟道长度的疏水性界限层也可以提供第二功能性。它可以作为校准模板用于晶体管沟道中半导体聚合物随后的沉积。聚酰亚胺层10可经机械磨面或光对准后可以用作校准层9(图1(b))来提供液晶半导体聚合物4的单畴校准。
栅电极6能由具有图形的层14类似地加以限制，该层制作在栅绝缘层5顶部上，它为栅电极沉积出的溶液提供吸引和排斥表面区域。相对于源-漏图形可校准具有图形的层6，以将源/漏电极和栅电极间的重叠减至最小(图7(c))。
除了聚酰亚胺其他的材料可用于预先具有图形的层。除光刻法之外也可使用其他的预先精确制作图形的技术。
图8论证了相对的疏水层和亲水层的结构限制喷墨印刷沉积的液体“油墨”的能力。图8示出了衬底的光学显微照片，包括已经经上述处理为相对疏水的聚酰亚胺10的薄条以及已经经上述处理为相对亲水的裸露玻璃衬底12的较大区域。通过喷墨印刷在靠近条10的线2和3中运行的一系列液滴已经沉积出源和漏电极的PEDOT材料。尽管喷墨的材料表现出了低的对比度，但是可以从沉积材料的端面2和3的突出的尖端形状中看见它，该沉积的材料已经被条10限定了，即使条的厚度下至L＝5μm。
图9示出了在聚酰亚胺条10的附近喷墨沉积处理的照片。该图像是用安装在透明衬底下面的频闪观测照相机拍摄的。聚酰亚胺图形10的边缘可以看作白色的线。油墨液滴21从油墨喷头20的喷嘴中喷射出，落下的位置为它们的中心距聚酰亚胺条10的距离为d。这样的图像可以相对于条图形10用来喷墨沉积的精确的局部校准，并且也可用来自动进行使用图形识别的局部校准程序(看下文)。
图10和11示出了如图7(c)中形成的晶体管的输出和传输特征，该晶体管分别具有20μm和7μm的沟道长度L，并且凭借上述的不同润湿处理对其进行限定。在这两种情况下沟道宽度W为3mm。图10(a)示出了20μm器件的输出特征。图10(b)示出了7μm器件的输出特征。图11(a)示出了20μm器件的传输特征。图11(b)示出了7μm器件的传输特征。7μm器件示出了特征的短沟道行为，在小的源-漏电压时具有减小的电流，并在饱和段具有有限的输出电导。短沟道器件的迁移率和开关电流比与上述的长沟道器件的相似，既μ＝0.005-0.01cm2/Vs以及I开/I关＝104-105。
油墨的限制是疏水和亲水表面上的润湿性质差异的结果，并不需要存在地形分布。在上述的实施例中，聚酰亚胺膜可以制作的非常薄(500)，这比处于液相的油墨液滴的尺寸(几个微米)还要薄。因此，可以使用制作衬底预先图形的另一技术，诸如具有图形的自组装单层(SAM)的玻璃衬底的表面的官能作用，该SAM例如为含有疏水烃基或者诸如三氟丙基-三甲氧基硅烷的氟基团或者诸如烷氧基基团的极性基团的SAM。通过合适的技术诸如通过遮光板的UV光的曝光(H.Sugimura等人，Langmuie 2000，885(2000))或者微接触印刷(Brittain等人，物理世界，1998年5月，31页)可以制作该SAM的图形。
由于在沉积TFT的层之前进行了预先图形的制作，因此衬底的预先图形的制作很容易地与上述的加工流程相符。因此，可以使用广泛的图形制作和印刷技术来产生高分辨率的预先图形，而没有有源聚合物层降解的风险。
在沉积栅电极之前相似的技术可以应用于制作栅绝缘层的表面或者表面改性层的预先图形，以得到小的叠加电容。如图7(c)所示，栅电极6可被具有图形的层14限定。这种预先图形的一种可能的实施例为微接触或者UV光刻包含氯硅烷或者甲氧基硅烷基团诸如十八烷基三氯硅烷的自组装单层(SAM)。这些分子在SiO2或者玻璃衬底上形成稳定的单层，在衬底上它们以化学键结合极性表面上的羟基基团，使表面呈现出疏水性。我们发现在诸如PVP或者PMMA的栅电介质聚合物的表面也能形成相似的单层。认为这是由于这些分子与PVP表面上的羟基基团的结合造成的。通过软光刻冲压可以很容易地限定表面自由能图形，它包含精细的亲水线，这些线与被SAM涂覆的疏水区域包围的源-漏电极具有确定的较小的重叠。冲压可以在光学显微镜或者掩膜对准器下进行，以相对于下面的源-漏电极对准冲压图形。当导电的水基聚合物油墨被沉积在上面时，沉积物被限定为由自组装单层定义的精细的亲水线。这样，在没有制作图形的栅电介质层上可以得到比正常线宽还要小的线宽。这就导致了源/漏-栅叠加电容的下降。
在具有预先图形的衬底的帮助下，在此描述的TFT和通孔制作方法的基础上能够制作高速逻辑电路。
制作大面积的晶体管电路的一个关键条件是相对于衬底上的图形来定位和排列沉积物。在面积大了会出现扭曲的弹性衬底上得到足够的定位是非常困难的。如果在随后的制作图形的步骤中衬底扭曲，在光刻处理过程中的下一个掩膜层将不再与下面的图形重叠。在这里提出的高分辨率喷墨印刷方法适合于即使在塑料衬底上也能得到大面积的精确定位，这是由于相对衬底上的图形可以局部调整油墨喷头的位置(图9)。使用图形识别技术可以自动进行该局部排列过程，该技术使用如图9的图像结合反馈装置来校正油墨喷头的位置。
为了制作使用上述类型的器件的多重晶体管集成电路，需要通孔互连能够直接贯串器件的厚度。这就使得这样的电路能够制作得特别紧密。制作这种互连的一种方法是使用通过溶剂形成的通孔，如现在就要描述的。该方法利用上述的TFT的溶液处理的层都没有转换成不能溶解的形式的事实。这就使得通过局部沉积溶剂而打开通孔。
为了制作溶剂形成的通孔(图12(a))，一些合适量的溶剂29被局部沉积在形成的通孔贯串的这些层的上面。选择溶剂使得它能够溶解下面的层，形成的通孔要贯串下面的这些层。通过逐步的溶解，溶剂渗透穿过这些层直到形成通孔。溶解的材料被沉积在通孔的侧壁W上。对于单独的应用可以选择溶剂的类型和沉积的方法。然而，三个优选的方面为：
1.溶剂和加工条件为溶剂蒸发或者以别的方式很容易地除去使得它不影响随后的处理并且不会引起器件的过多或不足的溶解；以及
2.溶剂被选择的方法诸如IJP沉积，由此精确地控制溶剂的体积可以精确地应用到衬底所需的位置上；以及
3.通孔的直径受溶剂液滴的表面张力和溶剂浸湿衬底的能力的影响；以及
4.溶剂不溶解将制造电连接的下面的层。
图12(a)示出了在图1(c)示出的通常类型的部分形成的晶体管器件上甲醇溶剂(每滴含有20ng)的液滴29的沉积。图12(a)的部分器件包括1.3μm厚的PVP绝缘层28、F8T2半导体层27、PEDOT电极层26和玻璃衬底25。在该实例中，需要形成穿过绝缘PVP层的通孔。选择甲醇作为溶剂是因为它能够容易地溶解PVP；因为它能够容易地被蒸发掉而不妨碍随后的处理；还因为它对PVP具有满意的润湿性。在实例中为了形成通孔，IJP印刷头移动到衬底上想要形成通孔的位置。然后所需数量的合适尺寸的甲醇液滴从IJP头中滴下，直到完成通孔。选择液滴连续滴下的时间间隔，以与甲醇溶解器件的层的速率相符。在下一个液滴沉积之前每个液滴优选被全部或几乎全部蒸发掉。注意到在通孔到达底部的非极性半导体层时，停止刻蚀使得不除去下面的层。也可以使用其他的溶剂例如异丙醇、乙醇、丁醇或者丙酮。为了得到高产出量，希望通过沉积单一溶剂液滴的沉积完成通孔。对于300nm厚的薄膜和体积30pl和直径50μm的液滴，这就需要溶剂中层的溶解度要高于每体积1-2％的重量。如果需要用单一液滴形成通孔那么较高的沸点也是需要的。在PVP的情况中，可以使用沸点为225℃的1，2-二甲基-2-咪唑烷酮(DMI)。
图12(b)示出了将几滴甲醇液滴依次滴在通孔位置上的效果。右面的平板示出了已经滴下1、3和10滴液滴之后的器件的显微照片。左面的平板显示出了已经形成的通孔两侧的相同器件的Dektak表面分布测量结果。(在每个平板中通常在位置“V”指出通孔的位置)。当几滴液滴依次沉积在相同的位置上时，在PVP薄膜中出现一个坑。坑的深度随着连续液滴的作用而增加，在大约6滴之后露出下面的T8T2的表面。溶解的PVP材料沉积在通孔侧面上的壁W中。通孔的直径近似50μm，它受液滴的尺寸限制。这种尺寸适合于多种用途例如逻辑电路和大面积显示器。
通孔的直径由喷墨溶剂液滴的尺寸确定。经观测孔的直径直接与液滴的直径成正比(看图12c)。侧壁的外径由第一液滴的尺寸和其扩展确定，与溶解的聚合物层的厚度无关。侧壁的内径随着聚合物厚度的增加而减小。在需要即使很小的孔的应用中，例如在高分辨率显示器中，也可以使用很小的液滴尺寸，或者通过合适的技术可以对衬底表面进行预先图形的制作，以如上所述来限定表面上的液滴。也可以使用其他的溶剂。
从表面轮廓测量结果中可以看出通孔的形成引起了材料的溶解并转移到通孔的边缘，在溶剂蒸发后它保留在那里(在图12(b)中以W指出)。应当注意转移的材料是比图12(b)示出的要平滑的形成物，图12(b)的表面轮廓线的x轴和y轴刻度不同(x轴以μm为单位，y轴以为单位)。
形成通孔的机制即材料向侧壁的移动被认为是与已知的咖啡着色效应相似，如果干燥包含溶质的液滴的接触线被固定住(pinning)那么就会发生这种效应。可以固定住是由于例如表面粗糙或者化学不均匀性。注意到在溶解时好的溶剂沉积总是产生表面粗糙度。当溶剂蒸发时，毛细流动发生以替换接触线附近的溶剂蒸发。由于接触线附近具有较大的表面对块体的比例，因此在接触线附近蒸发更多的溶剂。与通常的扩散速度相比毛细流动速度大，使得溶质被带到液滴的边缘，并且只在边缘附近发生溶质的沉积，而在干燥液滴的中心处不发生(R.D.Deegan等人，自然389，827(1997))。在干燥溶剂时溶质的扩散将趋于有利于整个区域上的聚合物的均匀再沉淀，而不是有利于形成侧壁。理论预测毛细流动速度v(r)(r：距中心的距离；R：液滴半径)与(R-r)-λ成正比，其中λ＝(π-2θc)/(2π-2θc)。因此，随着λ增加V也增加，这就增加了接触角θc。因而，接触角越小在边缘处的大量沉积发生的就越快。
为了打开通孔，下列这些是重要的：(a)起始液滴的接触线被固定住，(b)在要被溶解的聚合物顶部上的液滴的接触角要足够小，以及(c)溶剂的蒸发足够快使得可以忽略聚合物溶质的扩散。在PVP上的IPA的情况中，接触角近似12°，而液滴的干燥通常在1s之内。
接触角越小，液滴内部的毛细流动速度越快，即将更加可靠地形成侧壁。然而，另一方面，接触角越小液滴直径越大。因此存在一个最佳的接触角来得到具有确定侧壁的小直径通孔。对于良好溶剂来说为了得到较大的接触角，可以处理衬底的表面，例如利用对于溶剂具有较大排斥力的自组装单层。自组装单层可以具有图形，例如为了将溶剂的沉积限定到小的区域中而提供疏水和亲水表面区域。
通过控制滴下的溶剂的滴数，它们沉积的频率以及溶剂蒸发的速率对比它们溶解衬底的速率的组合可以控制通孔的深度和刻蚀速率。沉积发生的环境和衬底的温度会影响蒸发速率。一层不溶于溶剂或者在溶剂中溶解很慢的材料可以用于限制溶解的深度。
由于TFT的层的顺序由交替的极性和非极性层组成，因此能够选择溶剂和溶剂组合使得刻蚀停止在确定的深度上。
为了制作穿过通孔的接触，导电层可以沉积在通孔上面，使得它延伸到通孔里面并与通孔底部的材料电连接。图13(a)示出了图12(a)示出的那种类型的器件，但是它包括在如制作上述通孔后形成的金电极25。
图13以曲线30示出了底部PEDOT电极25和沉积在PVP栅绝缘层28顶上的导电电极29之间测量的电流电压特征。通孔的直径为50μm。为了比较，曲线31示出一个参照样，其中在顶部和底部电极之间的重叠区域中没有通孔。这些特征明显地示出通过通孔的电流比没有通孔时的通过栅绝缘体的漏电流大几个数量级。如从进行单独PEDOT电极的导电测量中可以看出，通过通孔的测量电流被PEDOT电极的导电性限制。它不受通孔的电阻限制，使得可以从这些测量结果中得到通孔电阻Rv的较低的限制估计：Rv＜500kΩ。
与图12有关的上述形成通孔的方法可以直接应用到没有扩散势垒区的耗尽型器件(如图1(c)中的)和应用到打开通孔后沉积扩散势垒区的器件上。图14(a)示出了一种器件，其中通孔已经形成然后沉积栅电极但它们之间没有扩散势垒区层。图14(b)示出了一种相似的器件，其中在形成通孔后，扩散势垒区聚合物7在沉积栅电极6之前已经形成。在这种情况下，扩散势垒区层需要具有良好的电荷传输性质，以将通孔电阻Rv最小化。合适的扩散势垒区为如图5(a)所示的TFB的薄层。
如果即使需要较低的接触电阻，那么半导体层也可以在通孔的位置上被除去。这在形成扩散势垒区后进行是优选的。通过IJP沉积它们的良好溶剂诸如在该实例中为二甲苯，可以局部溶解扩散势垒区7和半导体聚合物4。通过混和半导体和绝缘材料的良好溶剂，这两个层在同一时间都可以被溶解掉。在图14(c)中示出了一种器件，其中这些已经完成并且后面还沉积了栅电极。
通过增加溶剂混合物与要被溶解的层的接触角，溶剂混合物可以用于减小通孔的直径。
形成通孔互连然后沉积导电材料使其桥接的另一技术为局部沉积一种能够局部改性下面的层衬底的材料，以便使它们呈现导电性。一种实例是局部IJP沉积一种含有流动掺杂剂的溶液，掺杂剂能够扩散到一个和几个层中。这示出在图14(d)中，在该图中区域32所指的是通过用掺杂剂处理已经呈现导电性的材料。掺杂剂可以为小的共轭分子，例如三芳基胺，如N，N′-二苯基-N，N′-双(3-甲苯基)-(1，1′-二苯基)-4，4′-二胺(TPD)。关于溶剂情况，掺杂剂优选地被传送。
按照需要，例如对于图15示出的逻辑反相器，穿过PVP电介质层形成通孔的方法可以用于连接TFT的栅电极和下面的层中的源或漏电极。在许多逻辑晶体管电路中需要相似的通孔连接。图16示出了用两个如图15(b)中的正常关闭晶体管器件形成的增强负载反相器器件的特征曲线。示出了对于两个晶体管不同沟道宽度对沟道长度比例(W/L)的两个反相器(曲线35比例为3∶1，曲线36比例为5∶1)。可以看出，在输入电压从逻辑低变化到逻辑高时，输出电压从逻辑高(-20V)变化到逻辑低(≈0V)状态。反相器的增益即特征的最大斜度大于1，这是制作比较复杂的电路如环形振荡器的必须条件。
上述的通孔可以用于提供不同层之间的相互连接线之间的电连接。对于复杂的电路来说需要多级相互连接的电路图。这可以通过沉积相互连接系列72和从相容性溶剂中沉积出的不同电介质层70、71制作完成(图15(d))。通孔73可以以上述的方式形成，并且相互连接线提供刻蚀自动停止。
合适的电介质材料的实例为极性聚合物(70)如PVP和非极性电介质聚合物(71)如聚苯乙烯。这些也可以从极性和非极性溶剂中交替沉积出来。通过局部沉积各自电介质层的良好溶剂可以打开通孔，而下面的电介质层提供了刻蚀停止层。
在对于上述类型的器件选择材料和沉积过程中，应当记住如果每层都是从基本不溶解紧挨着的下面的层的溶剂中沉积出来那么可以得到很大的利益。这样通过溶液处理可以形成连续的层。简化这样的材料和加工步骤的一种方式是打算交替从极性和非极性溶剂中沉积出两层和多层，如上述的层顺序的例子示出的。这样可以容易地形成包含可溶解的、导电的、半导体的和绝缘的各层的多层器件。这就防止了下面的层的溶解和膨胀问题。
上述的器件结构、材料和方法只是说明性的。应当理解它们也可以变化。
也可以使用图1示出的顶部电极配置之外的其他的器件配置。另一配置为图17示出的比较标准的底部电极配置，其中如果需要的话结合扩散势垒区7和表面改性层8也是可能的。在图17中相似的部分用图1相同的号码标出。也可以使用具有不同层顺序的其他器件配置。以相似的方式也可以形成晶体管之外的其他器件。
PEDOT/PSS可以被从溶液中沉积出的任何的导电聚合物代替。实例包括聚苯胺或者聚吡咯。然而，PEDOT/PSS具有一些有吸引力的特征，为：(a)具有固有的低扩散率的聚合掺杂剂(PSS)，(b)良好的热稳定性和在空气中的稳定性，以及(c)功函数≈5.1eV，它很好地匹配通常空穴传输的半导体聚合物的电离势，允许有效的空穴电荷载流子注入。
特别是对于沟道长度＜10μm的短沟道的晶体管器件来说足够的电荷载流子注入是至关重要的。在这样的器件中，源-漏接触电阻效应会限制小的源-漏电压的TFT电流(图10(b))。在相当的沟道长度的器件中，发现从PEDOT源/漏电极中的注入要比从无机金电极中的注入更加有效。这就意味着具有很好地匹配半导体的电离势的聚合物源-漏电极比无机电极材料优选。
从水溶液(Baytron P)中沉积出来的PEDOT/PSS的电导率近似0.1-1S/cm量级。利用含有溶剂(Bayer CPP 105T，含有异丙醇和N-甲基-2-吡咯烷酮(NMP))混合物的配方可以得到高达100S/cm的较高电导率。在后者的情况中，需要注意配方的溶剂组成与层顺序的溶解度要求相适应。对于需要较高电导率的应用，也可以使用其他的导电聚合物或者经溶液处理的无机导体例如液体中的金属无机颗粒的胶体悬浮体。
在此描述的方法和器件并不局限于用溶液处理的聚合物制作的器件。TFT的一些导电电极和/或电路或显示器(看下文)中的互连也可以从无机导体中形成，无机导体例如可以是通过印刷胶体悬浮液或者通过电镀到预先具有图形的衬底上沉积出的。在不是所有的层都从溶液中沉积出的器件中，器件的一个或多个PEDOT/PSS部分可以被不溶解的导电材料例如真空沉积的导体取代。
半导体层也可以被另一溶液处理的半导体材料代替。可能的材料包括具有可溶性侧链的小的共轭分子(J.G.Laquindanum等人，美国化学世界.120，664(1998))，从溶液中自组装的半导体有机-无机杂化材料(C.R.Kagan等人，科学286，946(1999))，或者溶液沉积的无机半导体例如CdSe纳米颗粒(B.A.Ridley等人，科学286，746(1999))。
通过喷墨印刷之外的其他技术也可以对电极进行制作图形。合适的技术包括软光刻印刷(J.A.Rogers等人，应用物理快报75，1010(1999)；S.Brittain等人，物理世界1998年5月31页)，丝网印刷(Z.Bao等人，化学材料9，12999(1997))，光刻图形(参照WO 99/10939)或者电镀，或者简单浸涂具有疏水和亲水表面区域的具有图形的衬底。喷墨印刷被认为是特别适合于大面积制作图形并且具有良好的定位，特殊是对于弹性塑料衬底来说更是如此。
除了玻璃薄片，器件可以沉积在另外的衬底材料上，例如塑胶或者弹性塑料衬底例如聚乙醚砜。这样的材料优选以薄片的形式，优选为聚合物材料的形式，并且可为透明和/或弹性的。
尽管器件和电路的所有的层和元件优选由溶液处理和印刷技术沉积和制作图形，但是一个或多个元件例如半导体层也可以由真空沉积技术沉积出和/或由光刻方法制作图形。
诸如按上述制作的TFT的器件可为较复杂电路或器件的一部分，在该电路和器件中一个或多个这样的器件可以集成在一起或与其他器件集成在一起。应用实例包括逻辑电路和显示器或存储器的有源矩阵电路或者用户定义的栅阵列电路。
逻辑电路的基本元件为图15示出的反相器。如果衬底上所有的晶体管或者为耗尽型或者为积累型的，那么可能存在三种可能的配置。耗尽负载反相器(图15(a))适合于正常开启的器件，(图1(c)和3)，增强负载配置(图15(b))适用于正常关闭的晶体管(图1(a/b)和4)。这两种配置分别需要负载晶体管的栅电极和它的源和漏电极之间的通孔。另一配置为电阻负载反相器(图15(c))。后一种器件可以通过印刷一种足够长度和电导率的薄并且窄的PEDOT线而制作出，作为负载电阻器。通过减小PEDOT的电导率，例如通过增加PSS与PEDOT的比例，可以最小化电阻器线的长度。对于刚沉积的薄膜，PEDOT/(PEDOT+PSS)重量比为0.4的Baytron PPEDOT/PSS的电导率经测量近似为0.2S/cm。通过在N2氛围280℃温度下退火20分钟，电导率增加到2S/cm。通过用PSS稀释溶液，电导率可以减小几个数量级。对于PEDOT/(PEDOT+PSS)重量比为0.04，在280℃退火后电导率经测量为10-3S/cm。电阻为50MΩ的电阻器是通过喷墨印刷宽度近似60μm长度500μm的PEDOT线制作出的。
已经形成的不同的喷墨印刷元件即晶体管、通孔互连、电阻器、电容器和多层互连电路等可以集成在一起通过直接印刷和溶液处理的结合制作集成电路。喷墨印刷可以用于需要制作横向图形的所有处理步骤中。上述的简单反相器电路为比较复杂的逻辑电路的构件块。
上述的经溶液处理的TFT可以用作有源矩阵显示器诸如液晶显示器(LCD)或者电泳显示器的象素开关晶体管(B.Comiskey等人，自然394，253(1998))，它的一个合适的电路示出在图18(a)中；并用作发光二极管显示器(H.Sirringhaus等人，科学280，1741(1998)，它的一个合适的电路示出在图18(b)中；或者用作存储器诸如随机存取存储器(RAM)的有源矩阵寻址元件。在图18(a)和(b)中，晶体管T1和/或T2可以由上述的晶体管组成。部件40代表显示器或者具有电流和电压供应垫(pad)的存储元件。
在图19中示出了控制LCD或电泳显示器的电极上电压的可能器件的配置实例，其中与图1相似的部分用相同的号码标出。在图19中的图中(例如关于图7、14和17)，栅绝缘层可以包括含有扩散势垒区和/或表面改性层的多层结构，如图1(a)。
参考图18，TFT的源和栅电极2、3连接到有源矩阵的数据44和寻址43线，这两个线可以由不同的导电材料做成，以得到较长长度上的足够电导率。TFT的漏电极3也可以为象素电极41。象素电极可以由不同的导电材料做成，如图19。在依靠电场的应用而不是电荷载流子注入的器件中，不需要这个电极41直接与显示元件40如液晶或电泳油墨等接触。在这种配置中，被TFT和相互连接线占据的总的象素面积必须要小，以得到足够的孔径比并减小显示元件40和数据以及寻址线43和44上的信号之间的潜在的串音。
图19(b)中的配置较为复杂。然而，整个象素或者大部分的象素区域是可以用于TFT和相互连接线的，并且显示元件被象素电极41屏蔽不受数据和寻址线44和43上的信号影响。这种配置的制作需要另外的电介质层42和用导电材料45填充的通孔来连接象素电极41和TFT漏电极3。通过上述的程序可以制作通孔。
注意到在该配置中孔径比可以最大化并可以接近100％。该配置也可以用于具有背光的显示器诸如透射LCD显示器，这是由于在这里制作的全聚合物TFT在可见光谱范围内是高度透明的。图20示出了对T8F2聚合物TFT测量的光吸收谱，其中通过将液晶半导体聚合物沉积在摩擦的聚酰亚胺取向层上聚合物支链被单轴排列，该取向层也用作高分辨率印刷的预先构图层。可以看出，由于T8T2的相对较高的带隙，这种器件在大部分的可见光谱范围内是高度透明的。如果使用半导体层例如F8或者TFB或者其他具有较高带隙的多芴衍生物(US5777070)那么也可以得到更好的透明度。聚合物支链的取向导致了光的各向异性，使得平行于取向方向(标有 “||”的曲线)的偏振光比垂直于取向方向(标有“⊥”的曲线)的偏振光被吸收的多。光的各向异性可以用于LCD显示器中，以通过确定聚合物支链的取向方向平行于玻璃底板和背光之间的起偏镜进一步增加TFT的光透明度。如果F8T2层的厚度小于500，那么在偏振光下晶体管器件在可见光范围内几乎是没有颜色的。包括PEDOT的TFT的所有其他的层在可见光范围内具有低的光吸收。
半导体层的低的光吸收的另一优点为减小了TFT特征对于可见光的光敏性。在非晶硅TFT的情况中，必须使用黑色矩阵来阻止光照射下的大的关闭电流。在具有宽带隙半导体的聚合物TFT的情况中，不需要保护TFT免于受周围光线和受显示器背光的影响。
图19(b)中的配置也比较适合于LED显示器的驱动晶体管T1(图18(b))，这是由于通过利用象素电极41下面的全部区域制作具有大的沟道宽度W的源-漏电极的相互交叉的阵列，它允许TFT的驱动电流增加。
另一方案，图17的底部栅TFT配置也可以用于所有的上述应用(图19(c))。
制作有源矩阵电路的一个重要的技术问题是PEDOT/PSS TFT和象素电极2、3、6和金属互连线43、44和41之间的接触。由于它的强酸性，PEDOT/PSS不兼容许多的普通无机金属例如铝。接触PEDOT/PSS时铝容易氧化。一种可能的方案为从铟锡氧化物(ITO)或者钽、钨和其他难熔的金属或者在这样的环境中比较稳定的另一种材料中制作互连线和象素电极43、44和41，或者使用合适的阻挡层。
在显示器应用的情况下，也需要如上所述通过印刷到图19中的10标出的预先图形衬底上制作具有小沟道长度的TFT。
如果要被控制的象素元件不是显示元件而是存储元件例如电容器或者二极管，例如在动态随机存取存储器中的实例，那么对于有源矩阵晶体管开关也可以使用相似的器件配置。
除了导电电极，通过直接印刷方法例如丝网印刷或者IJP也可以制作TFT的其他的层的图形。图21(a)(其中与图1相同的部分用相同的号码标记出)示出了一种器件，其中半导体层4的有源层岛和栅绝缘层5可以被直接印刷。在这种情况下不需要通孔，但是通过直接印刷合适的栅电极图形6可以形成连接。在寻址或者互连线43、44重叠电介质聚合物46的厚的岛的区域可以被印刷以提供电隔离(图21(b))。
上述形成的多个器件可以形成在单个衬底上并被导电层互连。这些器件可以形成在单个层次或者多个层次上，一些器件形成在另一些器件的上面。通过使用上述的互连条和通孔可以形成特别紧密的电路布置。
通过喷墨印刷，在此提出的用于制作喷墨印刷的晶体管、通孔和互连线的技术可以用于制作集成电路。可以使用预制的含有疏水和亲水表面区域阵列的衬底，这就限制晶体管的沟道长度和/或互连线的宽度。衬底还可以含有导电性强的金属互连线。结合使用喷墨印刷和从溶液中沉积连续的层，晶体管器件的阵列被限定在定制的位置上，并具有定制的沟道宽度。然后通过使用喷墨印刷的通孔和导电线，形成晶体管对之间的电连接和合适的互连而制作集成电路。
预制作的衬底已经包含一个或多个晶体管器件的元件也是可能的。衬底可以包含例如每个至少具有一个暴露电极的完全无机的晶体管器件的阵列。在这种情况下，集成电路的制作会包括晶体管对之间的电连接的形成以及使用喷墨印刷的通孔、互连线和隔离垫的单层或多层电路的沉积(见图15(d))。
除了晶体管器件，电路还可包括其他的有源和无源元件如显示器或者存储器元件或者电容或电阻元件。
使用上述的技术，凭借基于溶液的处理可以形成具有多个晶体管的单元然后被配置用于随后的特殊应用。例如，具有多个如图1(a)、(b)或(c)示出的以栅阵列形式的这种类型的晶体管50的衬底，例如可以被制作在塑料薄片上(图22)。其他的器件诸如二极管或电容器也可以形成在这个薄片上。然后这个薄片可以放置在喷墨印刷机中，该印刷机对于形成通孔52的合适溶剂(例如甲醇)和形成导电轨迹53和填充通孔的合适的材料(例如PEDOT)具有印刷头。喷墨印刷机可以在合适的编程计算机的控制下已知薄片上的晶体管的位置和配置而工作。然后，通过结合通孔形成和互连步骤，通过以所需的方式互连晶体管，喷墨打印头可以配置电路来执行所需的电子或者逻辑功能。因此该技术允许使用小的廉价的装置形成衬底上的特殊逻辑电路。
这种电路应用的一个实例为印刷有效电子票、行李和识别标签。票或者标签印刷设备可以装载多个非配置的单元，每个单元包括带有多个晶体管的衬底。票印刷设备包括计算机，它能够如上述来控制喷墨印刷头并且它能够确定电子电路，该电路指示为票的有效功能。当需要印刷票时，通过印刷通孔和/或导电材料，印刷设备为合适的电子电路配置衬底，使得衬底上的晶体管被合适地配置。衬底然后被封装，例如用粘性塑料薄片密封，留下电连接端54、55暴露出来。然后票被分发出去。当要验证票时，输入信号被施加到一个或多个输入端并监视在一个或多个输出端的电路的输出，以验证它的功能。票可以优选印刷在弹性塑料衬底上以便利地使用。
用相似的方式可以制作除了定价和标记目的之外的用户定义的电路。通过使用例如无线电频率辐射的远端探测可以进行电路的验证和读取(物理世界1999年3月31页)。
与工厂设计的电路相比，终端用户通过将合适的连接简单喷墨印刷到标准阵列上而限定电路的能力提供了显著增加的灵活性。
本发明并不局限于先前的实例。本发明的方面包括在此描述的所有的新颖和/或创造性方面以及在此描述的所有新颖和/或创造性的特征组合。
本申请人提醒对本发明可以暗含或者明白地包括在此描述的任何特征或者特征组合或者任何的一般化，不限制上述列出的任何确定的范围。考虑到先前的描述，对于本领域中的技术人员来说在不脱离本发明的范围基础上可以进行多种修改。

Claims (49)

1.一种形成电子器件的方法，包括：
形成第一导体或半导体层；
在第一导体或半导体层上形成一系列的至少一个绝缘层和至少一个半导体层；
在绝缘层的局域化区域局部沉积溶剂以溶解该区域中的系列绝缘层和半导体层而留下穿过这些系列层的孔隙；以及
将导体或半导体材料沉积在孔隙中。
2.根据权利要求1所述的方法，其中的溶剂是同时沉积的。
3.根据权利要求1所述的方法，其中的溶剂是顺序沉积的。
4.一种形成电子器件的方法，包括：
形成第一导体或半导体层；
在第一导体或半导体层上形成能够溶解的绝缘层；
在绝缘层的局域化区域上局部沉积一种溶剂以便溶解此区域中的第一绝缘层而留下贯穿此绝缘层的孔隙；以及
将导体或半导体材料沉积在孔隙中。
5.根据权利要求1至4中任何权利要求所述的方法，其中第一层基本不溶于所述一种或多种溶剂。
6.根据权利要求5所述的方法，其中第一层包括一种半导体共轭聚合物。
7.根据权利要求5所述的方法，其中第一层包括F8T2或TFB。
8.根据权利要求5至7中任何权利要求所述的方法，其中第一层为电子器件的有源层。
9.根据权利要求5至8中任何权利要求所述的方法，包括在第一层下面沉积导体层的步骤。
10.根据权利要求9所述的方法，其中导体层为电子器件的电极。
11.根据权利要求5所述的方法，其中第一层包括一种导电共轭聚合物。
12.根据权利要求5所述的方法，所述一种或多种溶剂的体积大于溶解该区域中的系列绝缘和半导体层所需溶剂的体积。
13.根据先前任何权利要求所述的方法，包括在这一系列的绝缘和半导体层或者绝缘层上形成另一导电或半导体层并与孔隙中的材料相接触。
14.根据权利要求13所述的方法，其中第一导体或半导体层形成电极或互连。
15.根据权利要求13或14所述的方法，其中另一导体或半导体层形成电极或互连。
16.根据先前任何权利要求所述的方法，其中所述一种或多种溶剂是通过喷墨印刷沉积出的。
17.根据权利要求16所述的方法，其中所述一种或多种溶剂是作为单一液滴通过喷墨印刷沉积出的。
18.根据权利要求16所述的方法，其中所述一种或多种溶剂是作为多个液滴通过喷墨印刷沉积出的。
19.根据先前任何权利要求所述的方法，其中所述溶剂或所述溶剂混合物的沸点高于80℃。
20.根据先前任何权利要求所述的方法，其中所述溶剂或所述溶剂混合物的沸点高于100℃。
21.根据权利要求1至18中任何权利要求所述的方法，其中所述溶剂或所述溶剂混合物的沸点低于100℃。
22.根据权利要求1或者直接或间接从属于权利要求1的权利要求5至20中任何权利要求所述的方法，其中所述的每一层在所述的一种或多种溶剂中都具有大于每体积1个重量百分比的溶解度。
23.根据权利要求1或者直接或间接从属于权利要求1的权利要求5至20中任何权利要求所述的方法，其中所述的每一层在所述的一种或多种溶剂中都具有大于每体积2个重量百分比的溶解度。
24.根据权利要求4或者直接或间接从属于权利要求4的权利要求5至20中任何权利要求所述的方法，其中第一绝缘层在所述溶剂中具有大于每体积1个重量百分比的溶解度。
25.根据权利要求4或者直接或间接从属于权利要求4的权利要求5至20中任何权利要求所述的方法，其中第一绝缘层在所述溶剂中具有大于每体积2个重量百分比的溶解度。
26.根据先前任何权利要求所述的方法，其中沉积的溶剂的体积小于50pl。
27.根据先前任何权利要求所述的方法，其中沉积的溶剂的体积小于20pl。
28.根据先前任何权利要求所述的方法，其中沉积的溶剂的体积小于5pl。
29.根据先前任何权利要求所述的方法，其中沉积的溶剂在要溶解的聚合物层上的接触角大于5°，但小于90°。
30.根据先前任何权利要求所述的方法，其中沉积的溶剂在要溶解的聚合物层上的接触角大于20°，但小于90°。
31.根据先前任何权利要求所述的方法，其中沉积的溶剂在要溶解的聚合物层上的接触角大于50°，但小于90°。
32.根据先前任何权利要求所述的方法，其中要溶解的聚合物层的表面是经过处理的，以便对沉积的溶剂液滴提供更大的排斥力。
33.根据权利要求32所述的方法，其中表面处理是由自组装单层的沉积提供的。
34.根据先前任何权利要求所述的方法，其中电子器件为晶体管，沉积在孔隙中的材料形成电极之间的通孔互连和/或器件不同层中的互连线。
35.根据先前任何权利要求所述的方法，其中溶剂或各溶剂中的一种是一种醇。
36.根据先前任何权利要求所述的方法，其中溶剂或各溶剂中的一种是IPA或甲醇。
37.根据先前任何权利要求所述的方法，包括形成限制结构并借助它的润湿特性限制溶剂或多种溶剂于局部区域的步骤。
38.根据权利要求37所述的方法，其中限制结构由自组装单层提供。
39.一种形成电子器件的方法，包括：
形成第一导体或半导体层；
在第一导体或半导体层上形成一系列的绝缘和半导体层；
在绝缘层的局域化区域上从溶液中局部沉积一种扩散的掺杂剂以便改性该区域中的绝缘和半导体层，从而形成贯穿这一系列层的导电材料的沟道。
40.根据权利要求39所述的方法，其中扩散掺杂剂是通过喷墨印刷沉积出的。
41.根据权利要求39或40所述的方法，其中电子器件为晶体管，并且所述沟道形成电极之间的通孔互连和/或器件不同层中的互连线。
42.根据先前任何权利要求所述的方法，其中绝缘层包括PVP。
43.根据先前任何权利要求所述的方法，其中绝缘层和紧邻其下的一个层中的一个溶于极性溶剂，绝缘层和紧邻其下的一个层中的另一个溶于非极性溶剂。
44.一种电子器件，根据以上权利要求的方法形成。
45.一种逻辑电路、显示器或存储器件，包括根据权利要求44所述的多个器件。
46.一种逻辑电路，包括相互连接的根据权利要求44所述的多个器件以执行逻辑功能。
47.根据权利要求46所述的逻辑电路，其中凭借孔隙内的导电材料器件的至少第一个与器件的另一个连接，该孔隙是贯穿器件的第一个的至少一个层形成的。
48.一种显示器件，包括可被权利要求44所述的电子器件转换的光有源区域，凭借孔隙中的导体材料该电子器件被耦合到光有源区域上，该孔隙是贯穿器件的至少一个层形成的。
49.一种电子器件，具有多个电介质层并由权利要求1至43中任何权利要求所述的方法形成，以便具有穿过至少一个电介质层的孔隙，该器件包括被所述的电介质层之一空间分开的各个互连层，其中凭借位于孔隙内的导电材料在一个层中的至少一个互连被电连接到另一层中的一个互连上。
CNB008185905A 1999-12-21 2000-12-21 形成互连 Expired - Lifetime CN100379048C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GBGB9930217.6A GB9930217D0 (en) 1999-12-21 1999-12-21 Solutiion processed transistors
GB9930217.6 1999-12-21
GB0009917.6 2000-04-20
GBGB0009917.6A GB0009917D0 (en) 1999-12-21 2000-04-20 Forming interconnects
PCT/GB2000/004940 WO2001047044A2 (en) 1999-12-21 2000-12-21 Forming interconnects

Publications (2)

Publication Number Publication Date
CN1425203A true CN1425203A (zh) 2003-06-18
CN100379048C CN100379048C (zh) 2008-04-02

Family

ID=26244157

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008185905A Expired - Lifetime CN100379048C (zh) 1999-12-21 2000-12-21 形成互连

Country Status (8)

Country Link
US (2) US7098061B2 (zh)
EP (1) EP1243035B1 (zh)
JP (1) JP5073141B2 (zh)
CN (1) CN100379048C (zh)
AU (1) AU779878B2 (zh)
BR (1) BR0016661B1 (zh)
CA (1) CA2394895C (zh)
WO (1) WO2001047044A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144368A (zh) * 2013-03-14 2015-12-09 尼斯迪格瑞科技环球公司 互连为电路的三端印刷装置

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1007308B1 (en) * 1997-02-24 2003-11-12 Superior Micropowders LLC Aerosol method and apparatus, particulate products, and electronic devices made therefrom
US6723394B1 (en) * 1999-06-21 2004-04-20 Cambridge University Technical Services Limited Aligned polymers for an organic TFT
JP2004506985A (ja) 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 封入された有機電子構成素子、その製造方法および使用
GB2367788A (en) * 2000-10-16 2002-04-17 Seiko Epson Corp Etching using an ink jet print head
GB2374202A (en) 2001-04-03 2002-10-09 Seiko Epson Corp Patterning method
US6973710B2 (en) 2001-08-03 2005-12-13 Seiko Epson Corporation Method and apparatus for making devices
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
JP2003309268A (ja) * 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
JP2003258256A (ja) * 2002-02-27 2003-09-12 Konica Corp 有機ｔｆｔ装置及びその製造方法
JP4572501B2 (ja) * 2002-02-27 2010-11-04 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法
NL1020312C2 (nl) * 2002-04-05 2003-10-07 Otb Groep B V Werkwijze en inrichting voor het vervaardigen van een display, zoals bijvoorbeeld een polymere OLED display, een display en een substraat ten gebruike bij de werkwijze.
DE10226370B4 (de) 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
EP1525630A2 (de) 2002-07-29 2005-04-27 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
KR101191632B1 (ko) 2002-09-30 2012-10-17 나노시스, 인크. 대형 나노 인에이블 매크로전자 기판 및 그 사용
US20040110326A1 (en) * 2002-11-20 2004-06-10 Charles Forbes Active matrix thin film transistor array backplane
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US7005088B2 (en) 2003-01-06 2006-02-28 E.I. Du Pont De Nemours And Company High resistance poly(3,4-ethylenedioxythiophene)/poly(styrene sulfonate) for use in high efficiency pixellated polymer electroluminescent devices
US7317048B2 (en) 2003-01-06 2008-01-08 E.I. Du Pont De Nemours And Company Variable resistance poly(3,4-ethylenedioxythiophene)/poly(styrene sulfonate) for use in electronic devices
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
KR100745570B1 (ko) * 2003-01-14 2007-08-03 폴리아이씨 게엠베하 운트 코. 카게 유기 전계 효과 트랜지스터 및 집적회로
EP1592052A4 (en) * 2003-02-05 2014-04-23 Semiconductor Energy Lab PROCESS FOR DISPLAY PRODUCTION
EP1592054A4 (en) * 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
WO2004070810A1 (ja) 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
JP4437544B2 (ja) 2003-02-05 2010-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4526951B2 (ja) * 2003-02-06 2010-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2004070809A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
KR101113773B1 (ko) 2003-02-06 2012-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 제조장치
KR101145350B1 (ko) * 2003-02-06 2012-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 표시장치의 제조 방법
WO2004075279A1 (ja) * 2003-02-18 2004-09-02 Konica Minolta Holdings, Inc. 有機薄膜トランジスタ素子及びその製造方法
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2007288203A (ja) * 2003-05-28 2007-11-01 Seiko Epson Corp 薄膜トランジスタ
JP2005013986A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
EP1642348A2 (de) 2003-07-01 2006-04-05 Konarka Technologies, Inc. Verfahren zur herstellung von organischen solarzellen oder photodetektoren
GB0320491D0 (en) * 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
DE10340641A1 (de) * 2003-09-03 2005-04-07 Siemens Ag Strukturierung von Gate-Dielektrika in organischen Feldeffekt-Transistoren
DE10340643B4 (de) 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
EP1665353A4 (en) 2003-09-09 2006-11-29 Csg Solar Ag IMPROVED SILICON ETCHING METHOD
WO2005024959A1 (en) 2003-09-09 2005-03-17 Csg Solar, Ag Adjustment of masks by re-flow
AU2004271225B2 (en) * 2003-09-09 2010-01-21 Csg Solar Ag Improved method of forming openings in an organic resin material
WO2005024920A1 (en) * 2003-09-09 2005-03-17 Csg Solar, Ag Improved method of forming openings in an organic resin material
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
KR101166358B1 (ko) 2003-10-28 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 형성 방법, 박막 트랜지스터 제조 방법, 및 액적 토출방법
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP4266842B2 (ja) * 2004-02-02 2009-05-20 セイコーエプソン株式会社 電気光学装置用基板の製造方法及び電気光学装置の製造方法
KR100592503B1 (ko) * 2004-02-10 2006-06-23 진 장 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법
JP4661065B2 (ja) * 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
US7067841B2 (en) * 2004-04-22 2006-06-27 E. I. Du Pont De Nemours And Company Organic electronic devices
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
JP4055171B2 (ja) * 2004-05-19 2008-03-05 セイコーエプソン株式会社 カラーフィルタ基板の製造方法、電気光学装置の製造方法、電気光学装置、電子機器
US20050282308A1 (en) * 2004-06-22 2005-12-22 Albrecht Uhlig Organic electroluminescent display device and method of producing the same
EP1610399A1 (de) * 2004-06-22 2005-12-28 Samsung SDI Co., Ltd. Substrat zum Tintenstrahldrucken und Verfahren zu dessen Herstellung
DE102004040831A1 (de) 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
JP2006100325A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 薄膜トランジスタの製造方法
KR100671813B1 (ko) * 2004-10-15 2007-01-19 세이코 엡슨 가부시키가이샤 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
GB0423006D0 (en) 2004-10-15 2004-11-17 Cambridge Display Tech Ltd Organic transistor
CA2587729C (en) 2004-11-16 2014-06-10 Battelle Memorial Institute Solution based enhancements of fuel cell components and other electrochemical systems and devices
DE102004059465A1 (de) 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059464A1 (de) 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
US8167393B2 (en) * 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
WO2006076608A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation A system and process for manufacturing custom electronics by combining traditional electronics with printable electronics
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
WO2006076607A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of passive electricalcomponents
US20060190917A1 (en) * 2005-01-14 2006-08-24 Cabot Corporation System and process for manufacturing application specific printable circuits (ASPC'S) and other custom electronic devices
WO2006076605A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Circuit modeling and selective deposition
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
WO2006076604A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
US20060189113A1 (en) * 2005-01-14 2006-08-24 Cabot Corporation Metal nanoparticle compositions
US20060158497A1 (en) * 2005-01-14 2006-07-20 Karel Vanheusden Ink-jet printing of compositionally non-uniform features
JP2006195863A (ja) * 2005-01-17 2006-07-27 Fujitsu Ten Ltd エラー検出装置
JP2006216297A (ja) * 2005-02-02 2006-08-17 Dainippon Screen Mfg Co Ltd 有機ｅｌ用基板およびその製造方法
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
US7341680B2 (en) 2005-03-02 2008-03-11 Hewlett-Packard Development Company, L.P. Printable composition with nanostructures of first and second types
JP4349307B2 (ja) * 2005-03-16 2009-10-21 セイコーエプソン株式会社 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
US7670882B2 (en) * 2005-04-05 2010-03-02 Hewlett-Packard Development Company, L.P. Electronic device fabrication
DE102005017655B4 (de) 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
KR20060116534A (ko) * 2005-05-10 2006-11-15 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR101137862B1 (ko) * 2005-06-17 2012-04-20 엘지디스플레이 주식회사 평판표시소자의 제조방법
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005044306A1 (de) 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
KR100768199B1 (ko) * 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US7795145B2 (en) 2006-02-15 2010-09-14 Basf Aktiengesellschaft Patterning crystalline compounds on surfaces
US7485561B2 (en) * 2006-03-29 2009-02-03 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
GB2439594A (en) * 2006-06-07 2008-01-02 Seiko Epson Corp A method for forming a predetermined pattern of an organic semiconductor
JP5013167B2 (ja) * 2006-09-08 2012-08-29 ソニー株式会社 絶縁膜の表面改質方法および半導体装置の製造方法
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
JP5264089B2 (ja) 2006-12-07 2013-08-14 三星ディスプレイ株式會社 半導体要素、これを備えた有機発光ディスプレイ装置及び該半導体要素の製造方法
EP1930963B1 (en) * 2006-12-07 2016-03-02 Samsung Display Co., Ltd. Method of manufacturing a semiconducting device and semiconducting device
KR101287735B1 (ko) * 2006-12-08 2013-07-18 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한액정표시장치의 제조 방법
JP4801037B2 (ja) 2006-12-13 2011-10-26 三星モバイルディスプレイ株式會社 電子素子、及びその製造方法
JP5101097B2 (ja) * 2006-12-14 2012-12-19 株式会社リコー 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ
EP2137754A1 (en) * 2007-04-19 2009-12-30 Basf Se Method for forming a pattern on a substrate and electronic device formed thereby
GB2448730A (en) * 2007-04-25 2008-10-29 Innos Ltd Fabrication of Planar Electronic Circuit Devices
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
US7754542B2 (en) * 2007-12-19 2010-07-13 Palo Alto Research Center Incorporated Printed TFT array
KR20110020760A (ko) * 2008-02-01 2011-03-03 뉴사우스 이노베이션즈 피티와이 리미티드 선택된 물질의 패턴 식각 방법
FR2937181B1 (fr) * 2008-10-10 2011-01-14 Commissariat Energie Atomique Structuration en surface de couches minces par ejection localisee de liquide immiscible.
US7884016B2 (en) * 2009-02-12 2011-02-08 Asm International, N.V. Liner materials and related processes for 3-D integration
EP2244315A1 (en) * 2009-04-22 2010-10-27 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method of manufacturing an organic light emitting diode (OLED)
IT1394959B1 (it) 2009-07-28 2012-07-27 St Microelectronics Srl Fabbricazione di interconnessioni verticali in stack di integrazione, contattate da strato metallico superiore depositato
WO2011032218A1 (en) * 2009-09-18 2011-03-24 Newsouth Innovations Pty Limited Method for texturing surfaces
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
JP2011159885A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 薄膜の製造方法
JP2012186455A (ja) 2011-02-16 2012-09-27 Ricoh Co Ltd ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
JP5811560B2 (ja) * 2011-03-25 2015-11-11 セイコーエプソン株式会社 回路基板の製造方法
JP2013161878A (ja) * 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
US10128441B2 (en) * 2012-09-07 2018-11-13 The Regents Of The University Of California Field-effect transistors based on macroscopically oriented polymers
US20180023552A1 (en) * 2012-09-18 2018-01-25 Elliot En-Yu Hui Microfluidic oscillator pump
US9680097B2 (en) 2013-04-06 2017-06-13 Indian Institute Of Technology Kanpur Organic thin film transistors and methods for their manufacturing and use
JP6197418B2 (ja) 2013-07-05 2017-09-20 株式会社リコー 積層配線の形成方法、積層配線、及び電子素子
JP6180975B2 (ja) * 2014-03-19 2017-08-16 株式会社東芝 電子デバイス及びその製造方法
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US10211072B2 (en) * 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140572A (en) * 1976-09-07 1979-02-20 General Electric Company Process for selective etching of polymeric materials embodying silicones therein
JPH0325937A (ja) * 1989-06-22 1991-02-04 Mitsubishi Electric Corp 半導体装置の製造方法
EP0587231B1 (en) 1992-09-09 1998-07-08 Koninklijke Philips Electronics N.V. Method of chemically modifying a surface in accordance with a pattern
US5952840A (en) * 1996-12-31 1999-09-14 Micron Technology, Inc. Apparatus for testing semiconductor wafers
JP3978255B2 (ja) * 1997-06-24 2007-09-19 Ａｚエレクトロニックマテリアルズ株式会社 リソグラフィー用洗浄剤
WO1999010939A2 (en) * 1997-08-22 1999-03-04 Koninklijke Philips Electronics N.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
GB9718516D0 (en) * 1997-09-01 1997-11-05 Cambridge Display Tech Ltd Methods of Increasing the Efficiency of Organic Electroluminescent Devices
KR20010031169A (ko) 1997-10-17 2001-04-16 더 리전트 오브 더 유니버시티 오브 캘리포니아 잉크젯 인쇄기술을 사용한 유기 반도체 디바이스 제조방법및 디바이스 및 이를 사용하는 시스템
US5777070A (en) 1997-10-23 1998-07-07 The Dow Chemical Company Process for preparing conjugated polymers
EP0919850B1 (en) * 1997-11-25 2008-08-27 NEC LCD Technologies, Ltd. Active matrix liquid-crystal display device and method for making the same
JP3161438B2 (ja) * 1997-11-25 2001-04-25 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
DE69928146T2 (de) * 1998-01-28 2006-08-03 Interuniversitair Microelektronica Centrum Vzw Metallisierungsstruktur auf einem fluorhaltigen Dielektrikum und Herstellungsverfahren dafür
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
KR100940110B1 (ko) * 1999-12-21 2010-02-02 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
JP3896770B2 (ja) * 2000-07-07 2007-03-22 セイコーエプソン株式会社 配線間接続孔の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144368A (zh) * 2013-03-14 2015-12-09 尼斯迪格瑞科技环球公司 互连为电路的三端印刷装置
CN105144368B (zh) * 2013-03-14 2018-03-02 尼斯迪格瑞科技环球公司 互连为电路的三端印刷装置

Also Published As

Publication number Publication date
WO2001047044A3 (en) 2001-12-06
US20030060038A1 (en) 2003-03-27
AU2206901A (en) 2001-07-03
CA2394895A1 (en) 2001-06-28
US7098061B2 (en) 2006-08-29
WO2001047044A2 (en) 2001-06-28
US20060286726A1 (en) 2006-12-21
CN100379048C (zh) 2008-04-02
CA2394895C (en) 2014-01-28
JP2003518755A (ja) 2003-06-10
US7763501B2 (en) 2010-07-27
EP1243035B1 (en) 2016-03-02
BR0016661A (pt) 2003-02-25
AU779878B2 (en) 2005-02-17
JP5073141B2 (ja) 2012-11-14
BR0016661B1 (pt) 2013-11-26
EP1243035A2 (en) 2002-09-25

Similar Documents

Publication Publication Date Title
CN1245769C (zh) 溶液加工
CN1425203A (zh) 形成互连
CN1425204A (zh) 喷墨制作的集成电路
CN1425201A (zh) 经溶液加工的器件
US8735871B2 (en) Organic thin film transistors
CN106663736B (zh) 可光图案化组合物、经图案化的高介电薄膜电介质及相关装置
CN1877863A (zh) 具有多层电极的有机薄膜晶体管
CN1761067A (zh) 有机薄膜晶体管阵列及其制造方法
KR20050032114A (ko) 유기 전기 소자
CN1855569A (zh) 有机半导体装置
CN1782841A (zh) 有源矩阵基板及其制造方法、电光学装置、电子器件
CN1240537A (zh) 导电聚合物图形及其作为电极或电接触的应用
KR20100004258A (ko) 잉크젯 프린트 잉크 및 이를 이용한 유기박막 트랜지스터
JP2011510478A (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
JP2007251093A (ja) ゲート絶縁膜、有機薄膜トランジスタ、該トランジスタの製造方法及び表示装置
CN1716060A (zh) 有机薄膜晶体管阵列面板及其制造方法
US20120138909A1 (en) Stacked structure and organic thin film transistor and array having the same
CN101627464A (zh) 层叠结构体及其制造方法
CN1945845A (zh) 有机薄膜晶体管阵列面板及其制备方法
CN1716059A (zh) 有机薄膜晶体管阵列面板及其制造方法
US20240008294A1 (en) Organic thin film transistor
CN1790727A (zh) 有机薄膜晶体管阵列板及其制造方法
US7968871B2 (en) Organic thin film transistor
KR20060123535A (ko) 전도성 고분자들의 배치
US20100108996A1 (en) Composition for organic thin film transistor, organic thin film transistor formed by using the same, and method for forming the organic film transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1053011

Country of ref document: HK

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: cambridge

Patentee after: Not Rec Yin Ai Greensboro company limited

Address before: cambridge

Patentee before: Plastic Logic Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080402