CN1178236C - 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件 - Google Patents
叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件 Download PDFInfo
- Publication number
- CN1178236C CN1178236C CNB011431938A CN01143193A CN1178236C CN 1178236 C CN1178236 C CN 1178236C CN B011431938 A CNB011431938 A CN B011431938A CN 01143193 A CN01143193 A CN 01143193A CN 1178236 C CN1178236 C CN 1178236C
- Authority
- CN
- China
- Prior art keywords
- ceramic
- compound crude
- conductor
- electronic components
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 301
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 claims abstract description 37
- 230000008093 supporting effect Effects 0.000 claims abstract description 14
- 238000003475 lamination Methods 0.000 claims abstract description 13
- 239000002131 composite material Substances 0.000 claims abstract description 11
- 150000001875 compounds Chemical class 0.000 claims description 120
- 239000004020 conductor Substances 0.000 claims description 81
- 239000002002 slurry Substances 0.000 claims description 44
- 239000012528 membrane Substances 0.000 claims description 36
- 238000007639 printing Methods 0.000 claims description 25
- 238000002360 preparation method Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005245 sintering Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 description 14
- 238000004804 winding Methods 0.000 description 12
- 238000007634 remodeling Methods 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000001684 chronic effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F2017/0093—Common mode choke coil
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
Abstract
制备第一转移片和第二转移片,在第一转移片中具有非磁性和磁性陶瓷区的复合生片用支承膜支承,在第二转移片中陶瓷生片用支承膜支承。本发明的方法包括:第一转移步骤,把陶瓷生片顺序转移到叠层平台上;第二转移步骤,转移复合生片;第三转移步骤,转移第二转移片的陶瓷生片;和制成叠层体的步骤。
Description
技术领域
本发明涉及诸如叠层电感器、叠层共模扼流圈之类的叠层陶瓷电子元件的制造方法,特别是涉及通过转移实施叠层工艺的叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件。
背景技术
通常,用陶瓷整体烧结技术制造叠层线圈作为电感部件已是公知的,这能减小尺寸。例如,日本特许公开56-155516公开了作为上述类型的叠层电感器的一个例子的开磁路型叠层线圈。该情况下,首先,多次印刷磁性陶瓷浆料,形成电感器的外下层部分,之后,交替印刷构成线圈的一部分的导体和磁性浆料,形成线圈导体。在印刷形成线圈导体的同时,印刷非磁性浆料代替磁性浆料。印刷线圈导体后,多次印刷磁性浆料,形成上外层。这样制成的叠层体按厚度方向对其加压和烧结,制成开磁路型叠层线圈。
按上述开磁路型叠层线圈的制造方法,印刷和叠层磁性或非磁性浆料和导电浆料,制成叠层体。在印刷和叠层技术中,在预先已印刷过的区域上进一步印刷。因此,例如印刷构成线圈导体的导体区域的高度与其它区域的高度不同。这就造成印刷基体的平坦度差的问题。为此,在印刷磁性浆料、非磁性浆料或导体时会出现模糊不清的问题。因此很难形成高精度的所需叠层线圈。
而且,在上述的印刷和叠层技术中,必须分别用与印刷基体有高兼容性的材料制备磁性浆料、非磁性浆料和导体浆料。因此可用的这些浆料的类型受到限制。
另外,按上述的印刷和叠层技术,浆料印刷后在下一次印刷前需要干燥到一定程度。因此完成这种复杂工艺所需的时间很长。因而难以降低叠层线圈的生产成本。
发明内容
因此,本发明的目的是提供叠层陶瓷电子元件及其制造方法,这种元件和方法能克服常规技术的上述缺点并且导体形成在烧结体内。更具体地讲,本发明的目的是提供叠层陶瓷电子元件及其制造方法,其中,能按需要高精度构成烧结陶瓷体的导体和内部结构,简化工艺降低生产成本,具有高可靠性和低成本。
按本发明,提供了叠层陶瓷电子元件的制造方法,包括以下步骤:制备包括用第一支承膜支承的复合生片的第一转移片,复合生片具有导体以及在除设有导体的区域外的区域中形成的第一陶瓷区和/或第二陶瓷区;制备包括用第二支承膜支承的陶瓷生片的第二转移片;第一转移步骤,把至少一个第二转移片中的陶瓷生片转移到叠层平台上;第二转移步骤,把复合生片从至少一个第一转移片转移到预先转移和叠置的至少一个陶瓷生片上;第三转移步骤把至少一个第二转移片的陶瓷生片转移到预先转移和叠置的复合生片上;烧结由第一、第二和第三转移步骤制成的叠层体。
最好制备多个第一转移片和形成多个导体,以便通过叠层,使多个复合生片的导体连接构成线圈。
而且,多个导体中的至少一个导体最好是连接上下导体的通孔电极。
第一陶瓷区用磁性陶瓷制成,第二陶瓷区用非磁性陶瓷制成。
叠层陶瓷电子元件的制造方法还包括通过印刷磁性陶瓷浆料和非磁性陶瓷浆料分别形成磁性陶瓷区和非磁性陶瓷区。
叠层陶瓷电子元件的制造方法还包括:在除要形成通孔电极的区域外形成第一和/或第二陶瓷区;之后用导电浆料填充该区域形成通孔电极。
叠层陶瓷电子元件的制造方法还包括:在制备复合陶瓷生片后在要形成通孔电极的位置形成通孔;和用导电浆料填充通孔形成通孔电极。
叠层陶瓷电子元件的制造方法还包括:制备第三转移片,其中具有磁性陶瓷区和非磁性陶瓷区的第二复合生片用第三支承膜支承;和在第一与第三转移步骤之间从至少一个第三转移片转移第二复合生片。
按本发明,提供了用上述叠层陶瓷电子元件制造方法制成的叠层陶瓷电子元件,它包括烧结陶瓷体和多个外电极,外电极形成在烧结陶瓷体外表面上并电连接到烧结陶瓷体中的导体。
附图说明
图1是按本发明第一实施例的叠层陶瓷电子元件的外形图;
图2A、2B和2C分别是沿图1中A-A、B-B和C-C线截取的剖视图;
图3A和3B是说明按第一实施例的第二转移片的制造工艺的平面示意图;
图4A至4F是展示用于制造第一实施例的叠层陶瓷电子元件而制备的复合生片的平面图;
图5A至5E是展示用于制造第一实施例的叠层陶瓷电子元件而制备的复合生片的平面图;
图6A至6F是说明按第一实施例制备的复合生片的制造方法的平面图;
图7A至7C是说明按第一实施例制备的第三转移片的制造方法的平面图;
图8A至8D是说明按第一实施例制备的第一转移片的制造方法的平面图;
图9A至9D是说明按第一实施例制备的有通孔电极的复合生片的制造方法的平面图;
图10A至10D是说明按第一实施例的第一转移片的制造方法的平面图;
图11A至11C是说明按第一实施例的分别从第二转移片和第一转移片转移陶瓷生片和复合生片的工艺的剖视图;
图12A和12B是说明按第一实施例的从第一转移片转移复合生片的工艺的剖视图;
图13是按第二实施例的叠层陶瓷电子元件的透视图;
图14A和14B分别是沿图13中A-A和B-B线截取的剖视图;
图15A至15F是第二实施例中要叠层的陶瓷生片和复合生片的平面图;
图16A和16B是按第二实施例制备的复合生片的平面图;
图17A至17D是用在形成第二实施例中的第二线圈用的叠层部件中的复合生片的平面图;
图18是展示按本发明的改型的叠层陶瓷电子元件的外形的透视图;
图19是展示按第三实施例的叠层陶瓷电子元件的外形的透视图;
图20A至20C分别是沿图19中A-A、B-B和C-C线截取的剖视图;
图21是按第四实施例的叠层陶瓷电子元件的透视图;
图22A至22C分别是沿图20中A-A、B-B和C-C线截取的剖视图;
图23是按第五实施例的叠层陶瓷电子元件的透视图;
图24A、24B和24C是沿图23中A-A、B-B和C-C线截取的剖视图;
图25是按第六实施例的叠层陶瓷电子元件的纵向剖视图;
图26是展示图25所示叠层电感器的一种改型的纵向剖视图;
图27是图25所示叠层电感器的另一种改型的纵向剖视图。
具体实施方式
通过以下对本发明实施例的说明,将能更清楚地理解本发明。
图1是按本发明第一实施例的叠层陶瓷电子元件的外形透视图。叠层陶瓷电子元件1是闭合磁路型叠层共模扼流圈。
叠层陶瓷电子元件1包括矩形平行六面体烧结陶瓷体2。第一和第二外电极3和4以及第三和第四外电极5和6形成在烧结陶瓷体2的外表面上。外电极3和4形成在烧结陶瓷体2的侧面2a上。外电极5和6形成在与侧面2a相对的烧结陶瓷体2的侧面2b上。
图2A至2C分别是沿图1中A-A、B-B和C-C线截取的剖视图。
烧结陶瓷体2包括磁性陶瓷7和非磁性陶瓷8。第一和第二线圈9和10形成在烧结陶瓷体2的由非磁性陶瓷8构成的部分内。线圈9和10卷绕成按烧结陶瓷体2的厚度方向延伸。线圈9上面的引出部分9a引到烧结陶瓷体2的侧面2a,线圈9下面的引出部分9b引到侧面2b。而且,线圈10上面的引出部分10a引到侧面2a,下面的引出部分10b引到侧面2b。
图2B是沿图1中的B-B线截取的剖视图,图2中用虚线分别标出线圈引出部分9a和9b。图中未示出线圈引出部分10a和10b,因为它们所处的位置比图2B中所示各部分更接近纸前面。但是,为了容易理解,它们的位置用长短交替的虚线指示。
图14B、20B、22B和24B与图2表示同样的位置。
引到侧面2a的线圈9和10的引出部分9a和10a电连接到外电极3和4。另一方面,线圈9和10的引出部分9b和10b分别电连接到侧面2b上的外电极5和6。
由此,第一和第二线圈9和10形成为在烧结陶瓷体2的厚度方向上彼此分离。而且,在非磁性陶瓷8中形成的线圈9和10的上、下部分用磁性陶瓷7构成。
以下将参见图3至12说明按本发明的叠层陶瓷电子元件1的制造方法。
首先,形成图2A至2C所示电子元件1的外层部分2c和2d,制备多个第二转移片。具体地讲,第二支承膜11用合成树脂制成,如用聚对苯二甲酸乙二酯等制成,如图3A所示。之后,在第二支承膜11的上侧丝网印刷磁性陶瓷浆料,形成矩形陶瓷生片12,如图3B所示。这样就制备了包括用支承膜11支承的磁性陶瓷生片12的第二转移片13。
另一方面,形成夹置在外层部分2c和2d之间的电子元件1的一部分,制备图4A至4F、5A至5E、6A至6F所示的材料片。图4A所示第三复合生片14包括作为第一陶瓷区的磁性陶瓷区15和作为第二陶瓷区的非磁性陶瓷区16。图4A至4F中用不同方向的剖面线表示磁性陶瓷和非磁性陶瓷,如图4A所示。
制备用诸如聚对苯二甲酸乙二酯之类的合成树脂制成的第三支承膜17,以获得复合陶瓷生片14,如图7A所示。之后,在支承膜17上印刷磁性陶瓷浆料,制成作为第一陶瓷区的磁性陶瓷区15,如图7B所示。
之后,在支承膜17上不形成磁性陶瓷区15的部分,印刷非磁性陶瓷浆料,。由此形成作为第二陶瓷区的非磁性陶瓷区16,如图7C所示。
因此,制成按本发明的第三转移片18,其中,第二生片14用支承膜17支承。
同样,形成作为按本发明第一生片的复合生片21,如图4B所示。即,制备用诸如聚对苯二甲酸乙二酯之类的合成树脂构成的支承膜22,如图8B所示。之后,在第一支承膜22的上表面丝网印刷磁性陶瓷浆料,形成磁性陶瓷区23。之后,在支承膜22的上表面上除磁性陶瓷区23和要印刷导体的区域之外的部分丝网印刷非磁性陶瓷浆料,形成非磁性陶瓷区24,如图8C所示。而且,在剩余区域上丝网印刷导电浆料,形成导体25,如图8D所示。导体25构成线圈9的上端部分。导体25的外端构成引出部分9a。
在复合生片21中形成不覆盖的导体25、磁性陶瓷区23和非磁性陶瓷区24。由此形成复合生片21。
图8D示出上述方法形成的第一转移片26。
形成与复合生片21相似的第一复合生片31(图4C所示),只是导体的形状不同。即,图4C中形成通孔电极35作为复合生片31中的导体。以下参见图9A至9D说明复合生片31的制造方法。
首先,制备第一支承膜32,如图9A所示。之后,在第一支承膜32上丝网印刷磁性陶瓷浆料,形成磁性陶瓷区33,如图9B所示。而且,在第一支承膜32上除磁性陶瓷区33外的区域丝网印刷非磁性陶瓷浆料,形成非磁性陶瓷区34,如图9C所示。之后,用激光打孔或冲孔法形成通孔。通孔中填充导电浆料,形成通孔电极35,如图9D所示。
可以在第一支承膜32上除要形成通孔电极35之外的区域印刷非磁性陶瓷浆料,之后,在没印刷非磁性陶瓷浆料的部分填充导电浆料,来形成通孔电极35。
图4D示出叠置在复合生片31下面的复合生片41。复合生片41是与复合生片21和31相似地形成的,只是它的导体形状与生片21和31的导体形状不同。设置导体45,构成线圈9的绕组部分。
图10A-10D示出复合生片41的制造方法。首先,制备第一支承膜42,见图10A。在第一支承膜42的上表面上印刷磁性陶瓷浆料,形成磁性陶瓷区43,见图10B。之后,在第一支承膜42上表面上除要形成导体的区域外印刷非磁性陶瓷浆料,形成非磁性陶瓷区44。最后,印刷导电浆料,形成导体45,如图10D所示。
导体45构成为在叠置后能电连接到通孔35,如图4C所示。通过叠置,通孔35电连接到叠置在它上面的复合生片21的导体25。即通孔电极35有使上和下导体25和45相互电连接的功能。
制备多个第一转移片,其中,用第一支承膜分别支承图4E和4F、5A至5D所示的第一复合生片51至56。
复合生片51、53和55像复合生片31一样均有通孔35。而且,复合生片52和54用于构成线圈9的绕组部分中的导体。因此,重复包括复合生片52、其中形成有通孔电极的复合生片53和复合生片54的叠层结构,很容易增加线圈9的匝数。
在复合生片56中设有构成线圈9的下端部分的导体57,导体57的外端构成线圈9的下引出部分9b。
用适当数量的图5E所示复合生片58叠置到复合生片56的下边。复合生片58包括磁性陶瓷区59和非磁性陶瓷区60。复合陶瓷生片58可与复合生片14相似地形成。该情况下,非磁性陶瓷区60形成在覆盖复合生片56上表面上的非磁性陶瓷区的区域中。
而且,图6A至6F所示的复合陶瓷生片61至66叠置到复合生片58的下面。复合生片61至66构成本发明的第一复合生片,并且叠置形成电子元件1的构成下线圈10的部分。因此,复合生片61和66分别相当于线圈10的上部和下部。导体67和70的外端分别引到复合生片61和66的侧边缘,构成线圈10的引出部分10a和10b。复合生片62和65有分别电连接叠置在其上、下侧的导体的通孔电极35。复合生片63和64与复合生片41和52因小失大构成。因此,重复包括夹置在复合生片63和64之间的复合生片62或65的结构,能制成有所需匝数的线圈10。
而且,图3B所示的至少两片陶瓷生片12叠置在复合生片66的下边,构成外层部分2d,见图2。
通过叠置上述的生片、按叠层体厚度方向加压并且随后烧结,制成本实施例的叠层陶瓷电子元件1的烧结体2。
以下将参见图11和12说明上述生片的叠层方法。
制备构成下外层部分的第二转移片71,如图11A所示。在转移片71中,用第二支承膜72支承矩形磁性陶瓷生片73。
之后,第二转移片71的磁性陶瓷生片73压粘到平的叠层平台74上,如图11B所示。之后,剥离支承膜72。按该方式,磁性陶瓷生片73从转移片71转移到叠层平台74上。
之后,重复上述工艺,叠置多层磁性陶瓷生片73,如图11C所示。之后,同样用转移方法叠置图6F所示复合陶瓷生片66。该情况下,用构成第一转移片82的支承膜81支承复合生片66,该转移片82的复合生片66构成为在加压条件下与预先叠置的磁性陶瓷生片73接触,之后,剥离支承膜81。复合生片66从转移片82转移。
同样,用转移法叠置复合生片65,如图12A所示。即,制备其中用支承膜83支承复合生片65的第一转移片84。第一转移片84的复合生片65叠置到预先叠置的复合生片66上,并加压粘接在复合生片66上。之后,剥离支承膜83。象这样,用转移法叠置复合生片65。这时,复合生片65的非磁性陶瓷区的一部分设在与其对应的导体70上,通孔电极35连接到导体70。而且,同样用转移法叠置有导体的生片64,如图12B所示。复合生片64的导体设在复合生片65的非磁性陶瓷区的与它相对应的部分上,通孔电极35连接到复合生片64的导体。因此,经复合生片65的非磁性陶瓷区设置复合生片64和66的导体。复合生片64和66的导体经通孔电极35连接。经上述工艺得到了能制成上述烧结陶瓷体2的叠层体。
即,按叠层陶瓷电子元件1的制造方法,重复进行以下步骤:第一转移步骤,叠置用第二支承膜支承的磁性陶瓷生片;第二转移步骤,从具有复合生片叠置在第一支承膜上的结构的第一转移片转移复合生片;第三转移步骤,从具有用第二支承膜支承的磁性陶瓷生片的第二转移片转移磁性陶瓷生片,由此可容易地得到能制成烧结陶瓷体2的叠层体。
图13是作为本发明第二实施例的叠层陶瓷电子元件的片型叠层共模扼流圈的透视图。图14A和14B分别是沿图13中A-A线和B-B线的剖视图。
叠层陶瓷电子元件101包括烧结陶瓷体102。本实施例中,第一和第二线圈9和10设在烧结陶瓷体102的上侧面和下侧。烧结陶瓷体102包括磁性陶瓷103和非磁性陶瓷104。与烧结陶瓷体2相似。线圈9和10的绕组部分形成在非磁性陶瓷104内。
按第二实施例,非磁性陶瓷104形成为只包括线圈9和10的绕组部分,不包括线圈9和10的引出部分9a、9b、10a和10b。而其它方面,叠层陶瓷电子元件101与第一实施例的叠层陶瓷电子元件1相同。
通过烧结包括叠置在一起的图15A至15F、16A和16B所示各生片的叠层体,能制成烧结陶瓷体102。
用适当数量的图15A所示矩形磁性陶瓷生片111叠置,构成叠层体最上面和最下面上的外层部分。
图15B至15F所示的复合生片112、113、114、115和116以及图16A所示的复合陶瓷生片117按从上至下的顺序叠置,构成上线圈9。
复合生片112包括磁性陶瓷区122和导体121。即,导体121构成线圈9的上部。导体121引到外边的部分构成引出部分9a。该情况下,导体121构成为避免覆盖复合生片112。即,在复合生片112中除磁性陶瓷区112外的区域中形成导体121。
在复合生片113中,非磁性陶瓷浆料印刷在矩形框区域上,形成非磁性陶瓷区124。矩形框形的非磁性陶瓷区124中形成作为导体的通孔电极125。通孔电极125设置成经叠置通孔电极125的上端电连接到导体121。此外,在除矩形框形非磁性陶瓷区124之外的区域中形成磁性陶瓷区126。
图15C中的矩形框形区域是对应于线圈9的绕组部分的平面图示出的。
在图15D所示的复合生片114中,在对应于矩形框性区域的半匝区域中形成导体127。在对应于剩下的半匝区域中印刷非磁性陶瓷浆料,形成非磁性陶瓷区128。之后,剩下的区域印刷形成磁性陶瓷区129。由此,用复合生片114形成构成线圈9的半匝的导体127。
与复合生片113相同,复合生片115也有通孔125。而且,复合生片116包括构成线圈半匝的导体、构成半匝的非磁性陶瓷区132和磁性陶瓷区133。
因此,通过重复包括复合生片114至116的叠层结构,能制成有规定匝数的线圈。
在图16A所示的复合生片117中,形成构成线圈9的下部的导体133。导体133的外端构成线圈9的引出部分9b。在线圈9的平面图中所示的矩形框形区域中,非磁性陶瓷浆料印刷在除设置导体133外的构成半匝的区域上,由此形成非磁性陶瓷区。除导体133和非磁性陶瓷区138之外的区域上印刷磁性陶瓷浆料,形成磁性陶瓷区139。
复合生片141叠置在复合生片117下面,使线圈9和10彼此分离,如图16B所示。复合生片141的结构与复合生片113的结构相似,只是复合生片141无通孔电极25。即,复合生片141包括矩形框形非磁性陶瓷区142和除非磁性陶瓷区142外的剩余区域的磁性陶瓷区143。
图17A至17D所示的复合生片144至147以及没有具体画出的有通孔的复合生片叠置到复合生片141的下面。由此,这些生片的用于形成线圈10的部分叠置。
复合生片144至147的结构与用于形成线圈9的复合生片112至117的结构相同。但是,线圈10的引出部分10a和10b所处的位置应避免与线圈9的引出部分9a和9b重叠。
在线圈10中,复合生片145和146包括导体148和149,用于分别形成构成半匝的线圈导体部分。由此,复合生片144和145的结构与形成线圈9的复合生片114和116的结构相同。而且,在形成线圈10的部分中,有通孔的复合生片叠置在复合144至147之间,以连接上导体和下导体。
如上所述,适当数量的磁性陶瓷生片111叠置在复合生片146下面。
与第一实施例相同,用转移法叠置上述的多片复合生片,制成叠层体。而且,用转移法叠置多片磁性陶瓷生片111,把磁性陶瓷生片111设在下面和上面。制成的叠层体按厚度方向加压和烧结,制成按第二实施例的烧结陶瓷体102。
在第一和第二实施例中,烧结陶瓷体2和102的外表面上分别形成4个外电极3至6。烧结陶瓷体152的外表面上形成至少6个外电极153-158。该情况下,按与第一或第二实施例相同的方式,在烧结陶瓷体152中按厚度方向形成3个线圈。
本发明中对设置在烧结陶瓷体中的线圈数和内电极数没有具体的限制。
图19示出按本发明第三实施例的叠层陶瓷电子元件的外形。图20A至20C是沿图19中A-A、B-B和C-C线的剖视图。在第三实施例的叠层陶瓷电子元件201中,与第一和第二实施例相同,叠层烧结陶瓷体202中包括磁性陶瓷203和非磁性陶瓷204。同样,在烧结陶瓷体202中形成第一和第二线圈9和10。磁性陶瓷204形成的区域与第二实施例不同。即,在第二实施例的叠层陶瓷电子元件1中,线圈9和10的每个引出部分9a、9b、10a和10b的上面和下面不形成非磁性陶瓷层。在第三实施例中,线圈9和10包括绕组部分以及分别连接到绕组部分的第一和第二引出部分9a、9b、10a和10b。引出部分9a、9b、10a和10b的周边形成有非磁性陶瓷层204a和204b。在其它方面,第三实施例与第二实施例相同。而且,第三和第二实施例中相同的部分用相同数字指示,在此不再重复说明。
线圈引出部分9a、9b、10a和10b的周边涂覆非磁性陶瓷层204a和204b可使额定阻抗减小。
而且,在第一实施例中线圈引出部分9a、9b、10a和10b的周边用非磁性陶瓷构成。因此,与第三实施例相同,也能减小额定阻抗。
图21是按本发明第四实施例的叠层陶瓷电子元件的透视图。图22A至22C是沿图21中A-A、B-B和C-C线的剖视图。
在第四实施例的叠层陶瓷电子元件251中,线圈9和10的引出部分9a、9b、10a和10b的周边用非磁性陶瓷层204c和204d构成。第四实施例与第三实施例的区别在于:在烧结陶瓷体252中,围绕线圈引出部分9a和10a的非磁性陶瓷层204c和204d的周边形成为在不同的高度按宽度方向从一个端面延伸到另一端面。在第三实施例中,只有线圈引出部分9a和10a的周边用非磁性陶瓷层204a和204b构成。另一方面,在第四实施例中,非磁性陶瓷层202c和204d在线圈引出部分中形成为从烧结陶瓷体252的一侧延伸到另一侧。
图23是第五实施例的叠层陶瓷电子元件的透视图。图24A至24C是沿图23中A-A、B-B和C-C线的剖视图。
在第五实施例的叠层电子元件301中,烧结陶瓷体302包括磁性陶瓷303和非磁性陶瓷304,如图24A所示。非磁性陶瓷304还在穿过烧结陶瓷体302的两个端面的长度方向上延伸到线圈9和10的绕组部分之外。即,磁性陶瓷303设在烧结陶瓷体302的中心。非磁性陶瓷304设在烧结陶瓷体302长度方向的两侧。而且,在设置磁性陶瓷的区域中,非磁性陶瓷304按长度方向在中心面上延伸达到线圈9和10的绕组部分。因此,线圈9和10的引出部分9a、9b、10a和10b被非磁性陶瓷304包围。烧结陶瓷体302长度方向上的附近区域由非磁性陶瓷304构成。在其它方面,第五实施例与第二实施例相同。
而且,在第五实施例的叠层陶瓷电子元件301中,非磁性陶瓷304设在线圈9和10的引出部分9a、9b、10a和10b的周边中,因此,改善了高频特性,降低了阻抗。
图25是本发明第六实施例的叠层陶瓷电子元件的纵向剖视图。
在叠层陶瓷电子元件401中,第一和第二线圈9和10形成在烧结陶瓷体402中。一个线圈403形成在叠层陶瓷电子元件401的烧结陶瓷体402中。线圈403的上端引到烧结陶瓷体402的端面402a,下端引到另一端面402b。与第一至第五实施例相同,线圈403的周边用非磁性陶瓷405构成。烧结陶瓷体402的其它部分用磁性陶瓷406构成。而且,非磁性陶瓷层407形成为在高度上在线圈403的上部403a与下部403b之间从烧结陶瓷体402的一个端面延伸到另一端面。
参考数字408和409指示外电极。外电极408和409形成为分别覆盖端面402a和402b,并且电连接到线圈导体403的上端和下端。用转移法叠置复合生片,将磁性生片叠置到上侧和下侧,并且烧结制成的叠层体,可以制成本实施例的叠层陶瓷电子元件401。因此,与第一实施例的叠层陶瓷电子元件1相同,可用较简单的工艺制成比常规叠层电感器价格便宜的本实施例的叠层陶瓷电子元件401。而且,就印刷导体而言,能提高印刷导电浆料的精度,其原因是,复合生片的上表面平坦。
而且,在本实施例的叠层陶瓷电子元件401中,线圈403的上部403a与下部分403b之间形成非磁性陶瓷层407。由此,电子元件401用作开磁路结构电感器。因此,能抑制在上部403a与下部403b之间产生的磁通量。由此叠层电感器具有高的电流叠加特性,并且可以抑制电感下降。
图26是图25所示叠层电感器401的一种改型的纵向剖视图。在叠层电感器401中,非磁性陶瓷层407形成为在烧结陶瓷体402的中间高度从一个端面延伸到另一端面。非磁性陶瓷层407A可形成为在线圈403的绕组部分内延伸,如图26所示。该情况下,叠层电感器401的改型是开磁路结构电感器。
图27是叠层电感器401的另一改型的纵向剖视图。
在图27所示叠层电感器421中,非磁性陶瓷层407B构成在线圈403的绕组部分之外。该情况下,叠层电感器401的另一改型是开磁路结构电感器。
在磁通量中断的位置形成非磁性陶瓷层,如所示的非磁性陶瓷层407、407A和407B,以抑制大的磁通量穿过线圈上部403a和线圈下部403b。非磁性陶瓷层的位置不限于实施例及其改型中所示的位置。
按本发明的叠层陶瓷电子元件的制造方法,制备第一和第二转移片,并且执行第一、第二和第三转移工艺,由此制成叠层体。因此,与进行重复印刷的常规印刷叠层工艺相比,工艺可简化。因此能降低叠层陶瓷电子元件的生产成本。
而且,按常规的印刷叠层工艺,由于基体不够平坦,因此,印刷中会出现(印刷图形)模糊,造成特性不一致。按本发明,要印刷导体的基体是平坦的,而且,用转移法叠置复合生片和陶瓷生片。因此,叠层陶瓷电子元件中的特性不一致性小,可靠性高。
在至少一个第一转移片的复合生片中形成通孔电极而使复合生片的导体连接的情况下,多个导体经通孔电极相互电连接。由此,例如很容易形成有电感元件功能的线圈导体。
在第一陶瓷区用磁性陶瓷构成,第二陶瓷区用非磁性陶瓷构成的情况下,通过在例如非磁性陶瓷部分中形成构成线圈的导体,能容易地制成开磁路结构叠层线圈。
当陶瓷生片用作第二转移材料时,使用磁性陶瓷可构成叠层陶瓷电子元件的上侧和下侧的外层部分。
在通过印刷磁性陶瓷浆料和非磁性陶瓷浆料形成磁性陶瓷区和非磁性陶瓷区的情况下,要避免两个陶瓷区重叠。因此,容易制成上表面平坦的复合陶瓷生片。
当形成复合陶瓷生片时,第一和第二陶瓷区形成为不包括要形成通孔电极的部分,并且导电浆料填充到通孔电极部分中。该情况下,能形成有高可靠性电连接的通孔电极。
在复合生片形成后,当通过在要形成通孔电极的部分中形成通孔,并给通孔填充导电浆料,由此构成通孔电极时,能简化通孔电极形成工艺。
当制备第三转移片时,其中,最好用第三支承膜支承有磁性陶瓷区和非磁性陶瓷区的第二复合生片。该情况下,磁性和非磁性陶瓷区可形成为与线圈等的导体的上侧和下侧接触。
用本发明的叠层陶瓷电子元件的制造方法能制成本发明的叠层陶瓷电子元件。因此,叠层陶瓷电子元件有在烧结陶瓷体中形成的第一和第二陶瓷区。可容易制成有不同功能的叠层陶瓷电子元件,如有开磁路结构的叠层线圈。
在本发明的叠层陶瓷电子元件中,不仅仅是线圈导体绕组部分,而且第一引出部分均覆盖非磁性陶瓷。因此,这种电子元件用作例如叠层电感器时,能减小额定阻抗。
Claims (10)
1、一种叠层陶瓷电子元件的制造方法,包括以下步骤:
制备包括用第一支承膜支承的复合生片的第一转移片,所述复合生片具有导体和在除设置导体的区域外的区域中形成的第一和/或第二陶瓷区;
制备包括用第二支承膜支承的陶瓷生片的第二转移片;
第一转移步骤,把至少一个第二转移片的陶瓷生片转移到叠层平台上;
第二转移步骤,把至少一个第一转移片的复合生片转移到预先叠置的至少一个陶瓷生片上;
第三转移步骤,把至少一个第二转移片的陶瓷生片转移到预先叠置的复合生片上;
烧结经第一、第二和第三转移步骤制成的叠层体。
2、按权利要求1的叠层陶瓷电子元件的制造方法,其中,制备多个第一转移片,并且形成导体,以便通过叠置多个复合生片的导体连接而形成线圈。
3、按权利要求2的叠层陶瓷电子元件的制造方法,其中,多个导体中至少一个导体是连接上和下导体的通孔电极。
4、按权利要求1的叠层陶瓷电子元件的制造方法,其中,第一陶瓷区由磁性陶瓷构成,第二陶瓷区用非磁性陶瓷制成。
5、按权利要求1的叠层陶瓷电子元件的制造方法,其中,第二转移片的陶瓷生片用磁性陶瓷构成。
6、按权利要求4的叠层陶瓷电子元件的制造方法,还包括以下步骤:通过分别印刷磁性和非磁性陶瓷浆料,形成第一和第二陶瓷区。
7、按权利要求3的叠层陶瓷电子元件的制造方法,还包括以下步骤:
在除要形成通孔电极的区域外的区域,形成第一和/或第二陶瓷区;和
此后,在要形成通孔电极的区域填充导电浆料,形成通孔电极。
8、按权利要求3的叠层陶瓷电子元件的制造方法,还包括:
在制备复合陶瓷生片后,形成要形成通孔电极用的通孔;和
用导电浆料填充通孔,形成通孔电极。
9、按权利要求1的叠层陶瓷电子元件的制造方法,还包括:
制备第三转移片,其中,用第三支承膜支承有磁性和非磁性陶瓷区的第二复合生片;和
在第一转移步骤与第三转移步骤之间,从至少一个第三转移片转移第二复合生片。
10、一种叠层陶瓷电子元件,包括烧结陶瓷体和多个外电极,外电极形成在烧结陶瓷体的外表面上并且电连接到烧结陶瓷体中的导体,其中按照以下步骤制成烧结陶瓷体:
制备包括用第一支承膜支承的复合生片的第一转移片,所述复合生片具有导体和在除设置导体的区域外的区域中形成的第一和/或第二陶瓷区;
制备包括用第二支承膜支承的陶瓷生片的第二转移片;
第一转移步骤,把至少一个第二转移片的陶瓷生片转移到叠层平台上;
第二转移步骤,把至少一个第一转移片的复合生片转移到预先叠置的至少一个陶瓷生片上;
第三转移步骤,把至少一个第二转移片的陶瓷生片转移到预先叠置的复合生片上;
烧结经第一、第二和第三转移步骤制成的叠层体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000342221A JP3449351B2 (ja) | 2000-11-09 | 2000-11-09 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
JP342221/00 | 2000-11-09 | ||
JP342221/2000 | 2000-11-09 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100769710A Division CN1305081C (zh) | 2000-11-09 | 2001-11-09 | 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1359116A CN1359116A (zh) | 2002-07-17 |
CN1178236C true CN1178236C (zh) | 2004-12-01 |
Family
ID=18816817
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011431938A Expired - Lifetime CN1178236C (zh) | 2000-11-09 | 2001-11-09 | 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件 |
CNB2004100769710A Expired - Lifetime CN1305081C (zh) | 2000-11-09 | 2001-11-09 | 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100769710A Expired - Lifetime CN1305081C (zh) | 2000-11-09 | 2001-11-09 | 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6871391B2 (zh) |
JP (1) | JP3449351B2 (zh) |
KR (1) | KR100447043B1 (zh) |
CN (2) | CN1178236C (zh) |
TW (1) | TW544698B (zh) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3449350B2 (ja) * | 2000-11-09 | 2003-09-22 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
KR100479625B1 (ko) * | 2002-11-30 | 2005-03-31 | 주식회사 쎄라텍 | 칩타입 파워인덕터 및 그 제조방법 |
JP2004343084A (ja) * | 2003-04-21 | 2004-12-02 | Murata Mfg Co Ltd | 電子部品 |
JP2005072539A (ja) * | 2003-08-28 | 2005-03-17 | Tdk Corp | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 |
JP4870913B2 (ja) * | 2004-03-31 | 2012-02-08 | スミダコーポレーション株式会社 | インダクタンス素子 |
JP4479353B2 (ja) * | 2004-05-28 | 2010-06-09 | 株式会社村田製作所 | 積層型電子部品 |
JP2006066763A (ja) * | 2004-08-30 | 2006-03-09 | Tdk Corp | 積層型インダクタの製造方法 |
KR100596502B1 (ko) * | 2005-01-24 | 2006-07-05 | 한명희 | 적층형 칩 타이프 파워 인덕터 및 그 제조 방법 |
TW200717549A (en) * | 2005-10-14 | 2007-05-01 | Murata Manufacturing Co | Multiplayer coil component |
WO2007086109A1 (ja) * | 2006-01-25 | 2007-08-02 | Sumida Corporation | 磁性素子およびその製造方法 |
JP2007324555A (ja) * | 2006-06-01 | 2007-12-13 | Taiyo Yuden Co Ltd | 積層インダクタ |
JP2007324554A (ja) * | 2006-06-01 | 2007-12-13 | Taiyo Yuden Co Ltd | 積層インダクタ |
JPWO2008093568A1 (ja) * | 2007-02-02 | 2010-05-20 | 株式会社村田製作所 | 積層コイル部品 |
JP4674590B2 (ja) | 2007-02-15 | 2011-04-20 | ソニー株式会社 | バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 |
WO2009057276A1 (ja) * | 2007-10-31 | 2009-05-07 | Panasonic Corporation | インダクタンス部品およびその製造方法 |
US7889026B2 (en) * | 2008-01-08 | 2011-02-15 | Harris Corporation | Electronically variable inductor, associated tunable filter and methods |
JP5029466B2 (ja) * | 2008-03-31 | 2012-09-19 | カシオ計算機株式会社 | コイル状電子部品 |
KR101247229B1 (ko) * | 2009-01-22 | 2013-03-25 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 인덕터 |
KR101072784B1 (ko) * | 2009-05-01 | 2011-10-14 | (주)창성 | 자성시트를 이용한 적층형 인덕터 및 그 제조방법 |
US20110285494A1 (en) * | 2010-05-24 | 2011-11-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer type inductor |
KR20120025236A (ko) * | 2010-09-07 | 2012-03-15 | 삼성전기주식회사 | 적층형 인덕터 및 그 제조 방법 |
JPWO2012140805A1 (ja) * | 2011-04-11 | 2014-07-28 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
KR101862409B1 (ko) * | 2011-12-22 | 2018-07-05 | 삼성전기주식회사 | 칩 인덕터 및 칩 인덕터 제조방법 |
CN102568798B (zh) * | 2012-02-23 | 2013-11-20 | 深圳顺络电子股份有限公司 | 一种片式共模扼流器排 |
US10312007B2 (en) * | 2012-12-11 | 2019-06-04 | Intel Corporation | Inductor formed in substrate |
JP5999119B2 (ja) * | 2014-02-10 | 2016-09-28 | 株式会社村田製作所 | インダクタ |
KR101719908B1 (ko) * | 2015-07-01 | 2017-03-24 | 삼성전기주식회사 | 코일 전자부품 및 그 제조방법 |
US10269481B2 (en) * | 2016-05-27 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked coil for wireless charging structure on InFO package |
JP6911369B2 (ja) * | 2017-02-15 | 2021-07-28 | Tdk株式会社 | 積層コイル部品の製造方法 |
JP6911386B2 (ja) * | 2017-03-02 | 2021-07-28 | Tdk株式会社 | 電子部品の製造方法 |
JP6828555B2 (ja) | 2017-03-29 | 2021-02-10 | Tdk株式会社 | コイル部品およびその製造方法 |
JP7037294B2 (ja) * | 2017-07-24 | 2022-03-16 | 太陽誘電株式会社 | コイル部品 |
JP7200958B2 (ja) * | 2020-02-04 | 2023-01-10 | 株式会社村田製作所 | コモンモードチョークコイル |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56155516A (en) | 1980-05-06 | 1981-12-01 | Tdk Corp | Laminated coil of open magnetic circuit type |
US5206620A (en) * | 1987-07-01 | 1993-04-27 | Tdk Corporation | Sintered ferrite body, chip inductor, and composite LC part |
US5349743A (en) * | 1991-05-02 | 1994-09-27 | At&T Bell Laboratories | Method of making a multilayer monolithic magnet component |
JPH0645307A (ja) | 1992-07-24 | 1994-02-18 | Hitachi Electron Eng Co Ltd | ワーク洗浄処理装置 |
JP3257532B2 (ja) * | 1992-07-27 | 2002-02-18 | 株式会社村田製作所 | 積層電子部品の製造方法およびその特性測定方法 |
JPH0645307U (ja) * | 1992-11-20 | 1994-06-14 | 太陽誘電株式会社 | 積層チップインダクタ |
JP3201900B2 (ja) | 1993-12-28 | 2001-08-27 | 太陽誘電株式会社 | 積層電子部品の製造方法 |
JP3146872B2 (ja) * | 1994-08-31 | 2001-03-19 | 株式会社村田製作所 | セラミックグリーンシートへの電極形成方法及び積層セラミック電子部品の製造方法 |
JP3239659B2 (ja) * | 1994-12-28 | 2001-12-17 | 松下電器産業株式会社 | 積層インダクタ部品の製造方法 |
JPH09283336A (ja) * | 1996-04-16 | 1997-10-31 | Murata Mfg Co Ltd | 積層型複合インダクタ |
JPH09330819A (ja) * | 1996-06-10 | 1997-12-22 | Murata Mfg Co Ltd | セラミックインダクタと複合セラミックの製造方法またはセラミックインダクタの製造方法 |
US5948200A (en) * | 1996-07-26 | 1999-09-07 | Taiyo Yuden Co., Ltd. | Method of manufacturing laminated ceramic electronic parts |
JP3097569B2 (ja) * | 1996-09-17 | 2000-10-10 | 株式会社村田製作所 | 積層チップインダクタの製造方法 |
JP3731275B2 (ja) * | 1997-02-24 | 2006-01-05 | 株式会社村田製作所 | 積層型チップインダクタ |
JP3362764B2 (ja) * | 1997-02-24 | 2003-01-07 | 株式会社村田製作所 | 積層型チップインダクタの製造方法 |
JPH11102817A (ja) * | 1997-09-26 | 1999-04-13 | Murata Mfg Co Ltd | インダクタ |
US6362716B1 (en) * | 1998-07-06 | 2002-03-26 | Tdk Corporation | Inductor device and process of production thereof |
CN1220994C (zh) * | 1998-10-22 | 2005-09-28 | 太阳诱电株式会社 | 积层电子元件 |
JP3357308B2 (ja) * | 1998-12-28 | 2002-12-16 | エフ・ディ−・ケイ株式会社 | セラミック積層部品 |
JP2000331831A (ja) * | 1999-05-18 | 2000-11-30 | Tokin Corp | 積層型インピーダンス素子 |
JP3551876B2 (ja) * | 2000-01-12 | 2004-08-11 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP3449350B2 (ja) * | 2000-11-09 | 2003-09-22 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
-
2000
- 2000-11-09 JP JP2000342221A patent/JP3449351B2/ja not_active Expired - Lifetime
-
2001
- 2001-11-06 TW TW090127462A patent/TW544698B/zh not_active IP Right Cessation
- 2001-11-09 US US10/041,065 patent/US6871391B2/en not_active Expired - Lifetime
- 2001-11-09 CN CNB011431938A patent/CN1178236C/zh not_active Expired - Lifetime
- 2001-11-09 KR KR10-2001-0069722A patent/KR100447043B1/ko active IP Right Grant
- 2001-11-09 CN CNB2004100769710A patent/CN1305081C/zh not_active Expired - Lifetime
-
2004
- 2004-01-08 US US10/752,533 patent/US6956455B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3449351B2 (ja) | 2003-09-22 |
KR100447043B1 (ko) | 2004-09-07 |
KR20020036756A (ko) | 2002-05-16 |
JP2002151341A (ja) | 2002-05-24 |
US20040141297A1 (en) | 2004-07-22 |
US20020105788A1 (en) | 2002-08-08 |
CN1359116A (zh) | 2002-07-17 |
CN1305081C (zh) | 2007-03-14 |
TW544698B (en) | 2003-08-01 |
US6956455B2 (en) | 2005-10-18 |
US6871391B2 (en) | 2005-03-29 |
CN1591710A (zh) | 2005-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1178236C (zh) | 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件 | |
CN1207738C (zh) | 叠层陶瓷电子元件的制造方法和叠层陶瓷电子元件 | |
CN1235336C (zh) | 多层lc复合元件及其制造方法 | |
CN1236658C (zh) | 单片陶瓷电子元件及其制造方法和电子器件 | |
CN1255824C (zh) | 电感元件、叠层电子元件、叠层电子元件模块及制造这些元件和模块的方法 | |
CN1497619A (zh) | 堆叠线圈装置及其制造方法 | |
CN1914699A (zh) | 电子元件的制造方法、母板和电子元件 | |
CN101040354A (zh) | 层叠型陶瓷电子部件的制造方法及复合层叠体 | |
JP2013084871A (ja) | 積層セラミック電子部品及びその製造方法 | |
CN1860833A (zh) | 多层层叠电路基板 | |
CN1457527A (zh) | 介电滤波器、天线收发转换装置和使用滤波器的通讯装置 | |
CN1856846A (zh) | 超薄挠性电感器 | |
CN1701397A (zh) | 层叠线圈及其生产方法 | |
US11456109B2 (en) | Coil component | |
KR20210042251A (ko) | 코일 부품 및 그 제조 방법 | |
JP3554784B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
CN1661736A (zh) | 感应元件及其制造方法 | |
US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
CN1178237C (zh) | 叠层陶瓷电子元件的制造方法以及叠层电感器的制造方法 | |
WO2022130739A1 (ja) | 電子部品および電子部品に対する樹脂層形成方法 | |
JP2001110640A (ja) | 積層インダクタ及びその製造方法 | |
US20200411228A1 (en) | Laminated coil component | |
JP6635241B2 (ja) | セラミック積層体 | |
JP2008092454A (ja) | 積層電子部品及びその製造方法 | |
JP3168691B2 (ja) | Lc複合電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20041201 |