CN1220994C - 积层电子元件 - Google Patents

Abstract

一种使用相同厚度的陶瓷印刷电路薄膜就可制造电感值不同的多规格的积层电子元件，且欲获得线圈的圈数少低电感值的积层电子元件时，可使浮游电容变小，具有积层体11，内部电极5a～5d，引出电极4，外部电极14。并具有不具内部电极5a～5d的陶瓷层1’，贯通孔导体所填充的贯通孔6’。

Description

积层电子元件

本发明是关于积层具有内部电极的陶瓷层，在此陶瓷层的积层体内部将具有把上述内部电极连成环绕状的电感器的积层电子元件。换言之，是关于在积层体内部将内部电板连成线圈状，构成电感器元件的积层电子元件。

上述的积层电子元件的制造所得到积层体的方法，具有浆液嵌入(slurry bult-in)法与薄膜贴合(sheet laminate)法2种。前者的浆液嵌入法，是将陶瓷浆(ceramic paste)与导电浆使用网版印刷等依序重叠涂敷而交替地形成陶瓷层与内部电极图案的方法。而后者的薄膜贴合法，是预先成型薄板状的陶瓷印刷电路薄膜，在此陶瓷印刷电路薄膜使用网版印刷等通过导电浆印刷内部电极图案，而将这些陶瓷印刷电路薄膜积层。

在包含由前一方法所制造的积层陶瓷电感器的积层复合电子元件中，形成于各陶瓷层的内部电极图案，除了其欲连接的端部外印刷陶瓷浆后，重叠于其内部电极图案端部藉助印刷导电浆，依序连接内部电极图案，最后连接成线圈状。

另外，包括由后一方法所制造的积层陶瓷电感器或将电感器积层的复合电子元件中，成形为各陶瓷印刷薄膜的内部电极图案，用设在陶瓷印刷薄膜的贯通导体依序连接成线圈状。

无论由何种方法所得到的积层体，最后都被烧成，再在露出于导体的两端面烧附导电浆，以形成外部电极。藉此就可获得积层电子元件。

像这样所制造的积层电子元件之中，例如，积层陶瓷电感器，是重叠于其积层体的积层方向以形成环绕的线圈状的内部电极，此部分内部电极的端部，作为引出电极导出于上述积层体的端面，在积层体端面连接外部电极。

第14图表示由薄膜贴合法所制造的积层陶瓷电感器的陶瓷层的积层构造。如第14图所示，积层体11积层多个陶瓷层1，1…，1，1’…，而成为一体。

在磁性体陶瓷层1，形成有内部电极5a～5d。这些内部电极5a～5d，经由贯通孔6，6……所设的贯通孔导体依序连接，在积层体11内部，重叠于其积层方向而环绕连成线圈状。由磁性陶瓷所成的陶瓷层1，1…将变成此线圈的磁心。

具有内部电极5a～5d的陶瓷层1，1…中，在第14图形成于上下端的陶瓷层1，1的内部电极5c，5d端部变成在积层体11所对向的一对端面分别导出的引出电极4，4。

在形成于上述内部电极5a～5d的陶瓷层1，1…两侧，积层有没有形成内部电极的陶瓷层1’，1’…即所谓空白的陶瓷层1’，1’…。

在这种积层体11的两端涂敷银浆等的导电浆，将此烧焙，并且，视其需要在其上电镀镍或施加软焊等以形成外部电极。在此外部电极电连接于导出在积层体11端面的上述引出电极4，4。藉此，如图所示，在由内部电极5a～5d所形成的电感两端外部电极变成连接状态。

并且，除了这种电感部分之外，也有组合电容器等而积层如LC元件的复合积层电子元件。

像这样的积层电子元件，若欲得到电感值不同的积层电子元件时，使在积层体11内部的内部电极5a～5d的圈数不同，或必须改变磁性体的导磁率。积层电子元件的外径尺寸，因被规格化，所以，若欲减少内部电极5a～5d的圈数时，就必需改变陶瓷层厚度，或减少形成内部电极5a～5d的陶瓷层1，1…的积层数，其结果没有形成内部电极5a～5d的空白陶瓷层1’，1’将由两侧积层更多。

当制造积层电子元件时，为了提高生产效率，实现形成陶瓷层1，1’的陶瓷印刷电路薄膜的标准化，必须用通用陶瓷印刷电路薄膜制造具有不同电感值的多规格的积层电子元件。这就意味着为使用透磁率不同的陶瓷层，或使用厚度不同的陶瓷层，制造不同规格的积层电子元件，必须预先准备许多种类的陶瓷印刷电路薄膜，则生产效率会降低。

另外，使用与制造高电感值的积层电子元件相同薄的陶瓷印刷电路，欲制造内部电极5a～5d的圈数少且更低电感值的积层电子元件时，必须减少形成内部电极5a～5d的陶瓷层1，1…的积层数。因此必须将积层于积层体11两侧的空白的陶瓷层1’，1’的积层数增多。

然而，若由薄积层陶瓷层制造具有低电感值的积层电子元件时，经由陶瓷层1，1…由所对向的内部电极间所获得的静电电容的存在，不能忽视积层电子元件的浮游电容。亦即，在得到内部电极5a～5d的圈数少，电感值小的积层陶瓷电感时，浮游电容已大到不能忽视程度，不能避免特性的降低。

本发明监于如现有技术的积层电子元件的问题，其目的是使用相同厚度的陶瓷印刷电路薄膜就可制造电感值不同的多规格的积层电子元件。并且，本发明的目的，是欲获得线圈的圈数少，电感值低的积层电子元件时，可使浮游电容更小。

为了达成上述目的，本发明采用相同厚度的陶瓷就可获得内部电极5a～5d的圈数不同，电感值不同的多个积层电子元件。并且，关于内部电极5a～5d的圈数少，电感值低的积层电子元件，在内部电极5a～5d间，存在不具内部电极5a～5d的陶瓷层1”，将在此陶瓷层1”两侧所积层的陶瓷层1，1…的内部电极5a～5d，用连接装置，例如使用上述设于陶瓷层1”的贯通孔6’的贯通孔导体所连接。

依据本发明的积层电子元件，具有：积层复数层的陶瓷层1，1’的积层体11，形成于此积层体11的陶瓷层1的层间，而在该积层体11的内部可连成线圈状依序连接的内部电极5a～5d，与至少能够连接于一部分内部电极5a，5d并设于积层体11端部的外部电极14。并且，具有：位于具有内部电极5a～5d的陶瓷层间不具有内部电极5a～5d的陶瓷层1”与将邻接于此陶瓷层1”两端所积层的上述陶瓷1，1所形成的内部电极5a～5d连成线圈状的连接装置。

此连接装置，是由例如设于不具有内部电极5a～5d的陶瓷层1”的贯通孔6’的贯通导体所构成。

没有内部电极5a～5d的陶瓷层1”由1片或复数片的陶瓷膜所构成。此时，预先由激光加工在所对应的位置穿孔贯通孔6’准备复数片的陶瓷膜9，而将这些复数的陶瓷膜9预先重叠成为一层使用。

若使用激光加工在陶瓷膜9钻孔贯通孔6’时，激光的入射侧的主面的贯通孔6’的开口孔径，较他方的主面侧大。此两主面的开口孔径的差值，随陶瓷膜9厚度变大。于是，使用某程度厚度的陶瓷层1”时，在厚度薄的陶瓷膜9所对应的位置分别钻孔贯通孔6’，将这些复数的陶瓷膜9重叠复数片，成为贯通孔6’统一连成的一层的陶瓷层1”，据此就可将陶瓷层1”的两主面的贯通孔6’的开口孔径差值实质上变小。

没有内部电极5a～5d的上述陶瓷层1’，位于内部电极5a～5d的每1圈的陶瓷层1，1之间，或位于内部电极5a-5d的每半圈的陶瓷层1，1之间。没有此内部电极5a～5d的上述陶瓷层1”的存在层数，由该积层电子元件的内部电极5a～5d的圈数来决定。

积层体11的陶瓷层1，1’，1”的积层方向，与外部电极14，14所对向方向成垂直的方向，或也可以为与外部电极14，14对向的方向。

这种积层电子元件，因在具有内部电极5a～5d的陶瓷层1，1…间，存在没有内部电极5a～5d的陶瓷层1’，所以，内部电极5a～5d的间隔变宽，内部电极5a～5d间的浮游电容会变小。因此，即使是积层薄陶瓷层1，1’，1”的积层电子元件，也可将其浮游电容变小。并且，通过设于上述陶瓷层1”的贯通孔6’的贯通导体，也可以实现在内部电极5a～5d的积层体11的内部连接。

并且，因可积层薄陶瓷层1，1’，1”，所以，内部电极5a～5d的圈数少，电感值小的积层元件，与内部电极5a～5d的圈数多，且电感值大的积层电子元件，都可共用陶瓷印刷电路薄膜。亦即，可在相同陶瓷印刷电路薄膜上制造电感值不同的多规格的积层电子元件。

附图的简单说明

第1图是依据本发明的积层电子元件的实施形态的积层陶瓷电感器的积层体的陶瓷层分开表示的透视图。

第2图是作为该积层电子元件的例表示积层陶瓷电感器的外观的透视图。

第3图是表示构成该积层电子元件的积层体的一部分的陶瓷层的平面图。

第4图是将依据本发明的积层电子元件的其他实施形态的积层陶瓷电感器的积层体分开表示的透视图。

第5图是表示在该实施形态所使用不具内部电极的陶瓷层之例的要部纵侧剖面图。

第6图是表示薄陶瓷薄膜与比其厚的陶瓷薄膜分别施加激光加工穿孔贯通孔状态之例的要部纵侧剖面图。

第7图是作为依据本发明的积层电子元件的其他实施例的积层陶瓷电感器的积层体的陶瓷层分开表示的透视图。

第8图是作为依据本发明的积层电子元件的其他实施形态的积层LC复合元件的积层体的陶瓷层分开表示的透视图。

第9图是作为依据本发明的积层电子元件的其他实施例的积层陶瓷电感器的积层体的陶瓷层分开表示的透视图。

第10图是表示作为该积层电子元件之例的积层陶瓷电感器的外观透视图。

第11图是表示构成该积层电子元件的部分陶瓷层的平面图。

第12图是作为依据本发明的积层电子元件的其他实施例的积层陶瓷电感器的积层体的陶瓷层分开表示的透视图。

第13图是作为依据本发明的积层电子元件的其他实施例的积层陶瓷电感器的积层体的陶瓷层分开表示的透视图。

第14图是表示积层陶瓷电感器的现有技术例的积层体的陶瓷层分开所示的透视图。

【发明的实施形态】

接着，参照附图就本发明的实施形态，具体且详细地说明如下。

第1图是作为由本发明的积层电子元件为例，表示积层陶瓷电感器的积层体的积层构造的分解概念图。这种积层体，通常如下述那样同时地制造多数个。

首先使用铁氧磁体(ferrite)粉末等的磁性体粉末分散于粘合剂中的磁性体浆，用刮刀(doctor blade)法，押出成形法等的手段制造薄磁性体陶瓷印刷电路薄膜。在这些陶瓷印刷电路薄膜的既定位置预先穿孔贯通孔(通孔via hole)。其后，使用银浆等的导电浆，在此陶瓷印刷电路薄膜上将环绕状的内部电极图案纵横排列印刷成多个，并且，在上述贯通孔吸引导电浆，而印刷贯通孔导体。

接着，积层这些磁性体陶瓷印刷电路薄膜。首先，积层数片没有印刷内部电极图案的磁性体陶瓷印刷电路薄膜，在其上根据所需线圈的圈数，依序积层不同形状的具有内部电极图案的陶瓷印刷电路薄膜。并且，在这些陶瓷印刷电路薄膜上积层没有印刷内部电极图案的陶瓷印刷电路薄膜。

压接该积层体之后，依各个晶片加以剪断，藉烧成此未烧成的积层晶片，就可得到已烧成的积层体11。

像这样所获得的积层体11的积层构造分解所示于第1图。如第1图所示，此积层体11积层复数的磁性体陶瓷层1，1…，1’，1’…，1”，1”…而成为一体。

上述陶瓷层1，1…，1’，1’…，1”，1”…中，在陶瓷层1，1…形成有环绕状的内部电极5a～5d。

具有内部电极5a～5d的陶瓷层1，1…中，在第1图形成于上下端的陶瓷层1，1的内部电极5c，5d端部，形成为在积层体11所对向的一对端面分别导出的引出电极4，4。在第1图，具有下端内部电极5c的陶瓷层1的平面图示于第3(a)图。在第1图的上端的内部电极5d端部，穿孔有与第1图其下的另一陶瓷层1的内部电极5a连接的贯通孔6，在此贯通孔6填充有贯通孔导体。

具有上述的内部电极5c，5d的陶瓷层1，1之间形成有陶瓷层1，1…的内部电极5a，5b，线圈的一半形成为L字形。这些内部电极5a，5b端部，穿孔有与所积层的其他内部电极5a，5b，5c端部连接所需的贯通孔6，而在此贯通孔6填充有贯通孔导体。将具有这些内部电极5a，5b的陶瓷层1，1的平面图分别表示于第3(b)与(d)图。

并且，在具有这些内部电极5a～5d的各陶瓷层1，1…间，存在不具有内部电极5a～5d而只具有贯通孔6’的陶瓷层1”。将该陶瓷层1”的平面图表示于第3(c)图。在第1图的例，在具有1圈内部电极5a～5d的2层陶瓷层1，1之间分别具有2层的陶瓷层1”，1”。设于该陶瓷层1”，1”的贯通孔6’，6’于第1图中，对应于积层其陶瓷层1”，1”上而设于陶瓷层1的贯通孔6位置。

设于构成上述积层体11的陶瓷层1，1…的内部电极5a～5d，经由设于这些陶瓷层1，1…与其间的陶瓷层1”，1”的贯通孔6’，6’的贯通孔导体依序连接，而在积层体11内部重叠可以环绕连成线圈状。磁性体陶瓷所构成的陶瓷层1，1…，将变成此线圈的磁芯。

并且，在形成有上述内部电极5a～5d的磁性体陶瓷层及贯通孔6’，6’的陶瓷层1”，1”的两侧，积层有没有形成内部电极的陶瓷层1’，1’…的所谓空白陶瓷层1’，1’。

如第2图所示，在这种积层体11的两端涂敷银浆等导电浆，并将其烧焙，再视其需要在其上电镀镍或施加软焊电镀等以形成外部电极14，14。此外部电极14，14与在积层体11端面所导出的上述引出电极4，4(参照第1图)以电气方式连接。藉此，如图所示，由内部电极5a～5d所形成的电感器的两端变成外部电极14，14连接的状态。在第2图，将陶瓷层1，1’的积层状态以二点虚线表示。

这种积层陶瓷电感器，在内部电极5a～5d的每1圈因存在没有内部电极的2层陶瓷层1”，1”，所以每圈内部电极5a～5d的对向间隔由2层陶瓷层扩展，从而在其间所获得的静电电容会变小。因此，即使由较薄的陶瓷层1，1…，1’，1’…，1”，1”…，制造内部电极5a～5d的圈数较少的积层陶瓷电感时，也可将浮游电容抑制为很小。

在上例中，在内部电极5a～5d的每1圈的陶瓷层1，1之间存在只具有贯通孔6’，6’的陶瓷层1”，1”2层，但是，此陶瓷层1”，1”的具有层数由所需的内部电极5a～5d的总圈数决定。若内部电极5a～5d的总圈数少时，就增多陶瓷层1”，1”的具有数目，若内部电极5a～5d的总圈数多时，就减少所具陶瓷层1”，1”的数目，从而将第2图所示积层陶瓷电感器的外形尺寸调整为既定的尺寸。

下面第4图表示本发明的积层陶瓷电感的积层体11的其他实施形态。在此实施形态中作为不具内部电极5a～5d的陶瓷层1”而使用重叠复数陶瓷薄膜9成为一层的结构。其他点则与第1图-第3图所示实施形态相同。

如第5图所示，在构成陶瓷层1”的陶瓷薄膜9分别在所对应的既定位置由激光加工穿孔贯通孔6’，这些复数片的陶瓷薄膜9重叠成为一层的陶瓷层1”的状态下，上述贯通孔6’是连成一起而贯通陶瓷层1”的贯通孔6。

第6图表示由激光加工对于薄陶瓷薄膜9与比其厚的陶瓷薄膜9分别穿孔贯通孔6’的例。

若使用激光加工穿孔贯通孔6’时，如箭头所示激光的射入侧的开口孔径D1，D2，较激光的射出侧的开口孔径d大。此时例如，如第6(b)图所示陶瓷薄膜9的厚度为如第6(a)所示陶瓷薄膜9的3倍时，为了将激光孔的射出侧的最小开口孔径d取成相同大小，必须将前者的激光射入侧的开口孔径D2变成后者的开口径D1的约3倍。亦即，欲将激光的射出侧的最小开口孔径d，变成贯通孔导体的接触所需要大小时，在厚的陶瓷薄膜9情况下，其结果必须取大的激光孔的射入侧主面的开口孔径D2。因此，贯通孔6”占有陶瓷层1”边缘(margin)部分或磁心部分变多，而导致积层电子元件的特性降低。

因此，若使用某程度厚度的陶瓷层1”时，在厚度薄的陶瓷薄膜9所对应的既定位置分别穿孔贯通孔6’，多次重叠这些复数陶瓷薄膜9成为1层的陶瓷层1”。藉此，如第5图所示，陶瓷层1”一方的主面贯通孔6’的开口孔径将变成D1，与将相同厚度的单一层的陶瓷薄膜9作为陶瓷层1”使用时的情形相比，就可将开口径变成约1/n。在此，n为构成陶瓷层1”的陶瓷薄膜9的积层数，例如在第5图中n为9。

陶瓷层1”的贯通孔6’的口径大时，结果只有抵消变成陶瓷层1”的磁心的部分或其外则的边缘部分的容积，从而导致电感等积层电子元件的特性的降低，例如，若为电感时将导致Q值的降低等。

如通过在上述厚度薄的陶瓷薄膜9所对应的既定位置分别穿孔贯通孔6’，将这些复数陶瓷薄膜9重叠复数片成为一层陶瓷层1”，就可解决这个问题。

接着，第7图表示依本发明的积层陶瓷电感器的积层体11的其他实施形态。于此实施形态，在具有半圈的内部电极5a～5d的1层的陶瓷层1间，置放各1层的陶瓷层1”的点，与第1图所示实施形态不同。

亦即，设于构成上述积层体11的陶瓷层1，1…的内部电极5a～5d，经由设于这些陶瓷层1，1…与其间的陶瓷层1”的贯通孔6’的贯通孔导体依序连接，在积层体11内部连成线圈状。并且，内部电极5a～5d的各半圈不具有内部电极，只具有将被积层的陶瓷层1，1…的内部电极5a～5d连接所需的贯通孔6’的1层陶瓷层1”。除此之外，则与第1图所示实施形态相同。

即使这种积层陶瓷电感，因置放有内部电极5a-5d的各半圈不具内部电极的1层陶瓷层1”，各半圈的内部电极5a～5d的对向间隔由于陶瓷层1”扩展，从而其间的静电电容也会变小。所以，就可获得浮游电容小的积层电感。

即使在此实施形态，若内部电极5a～5d的总圈数更少时，也可将陶瓷层1，1间的陶瓷层1”的置放层数更加增多，而置放复数层的陶瓷层1”。另外，即使在此实施形态，与上述第4图及第5图所示实施形态同样，可以在厚度薄的陶瓷薄膜9所对应的既定位置分别穿孔贯通孔6’，而使用这些复数陶瓷薄膜9重叠复数片成为一层的陶瓷层1。

接着，第8图表示依据本发明的积层电子元件的实施形态，作为积层复合电子元件的积层LC元件适用本发明的例。在积层体11的第8图左侧的电感部分，因与第1图所示实施形态相同，所以，从略其详细说明。

当欲制造此积层复合电子元件时，除了上述磁性体陶瓷印刷电路薄膜外，准备包含氧化钛等的电介质粉末的介电体陶瓷印刷电路薄膜，使用银浆等的导电浆，在此介电体陶瓷印刷电路薄膜的一部分将内部电极图案纵横排列印刷多组。

接着，与制造积层陶瓷电感器时同样在所积层的磁性体陶瓷印刷电路薄膜上，没有印刷内部电极的介电体陶瓷印刷电路薄膜积层多片，在其上具有互相偏移的内部电极图形的陶瓷印刷电路薄膜交替地积层。根据需要的具有此内部电极的介电体陶瓷印刷电路薄膜的静电电容，积层适当数片。并且，在其介电体陶瓷印刷电路薄膜上，积层没有印刷内部电极图形的介电体陶瓷印刷电路薄膜。

介电体陶瓷印刷电路薄膜与磁性体陶瓷印刷电路薄膜的积层顺序，也可以一前一后。亦即，将介电体陶瓷印刷电路薄膜预先积层，在其上积层磁性体陶瓷印刷电路薄膜当然也可以。

压接积层体之后，剪断成各个晶片，通过烧成此未烧成的积层晶片，就可得到已烧成的积层体11。

像这样分解所得到的积层体11的积层构造示于第8图。如第8图所示，此积层体11积层复数陶瓷层1，1’，1”，7，7’而变成一体。

在磁性体陶瓷层1，1…，形成环绕状的内部电极5a～5d，其1圈的陶瓷层1，1间置放只具有贯通孔6’，6’的2层的陶瓷层1”，1”。

设于构成上述积层体11的陶瓷层1，1…的内部电极5a～5d，经由设于这些陶瓷层1，1…与其间的陶瓷层1”，1”的贯通孔6’，6的贯通孔导体依序连接，而在积层体11内部连成线圈状。

具有内部电极5a～5d的陶瓷层1，1之中，第8图形成于上下端的陶瓷层1，1的内部电极5a～5d端部，成为分别对向于积层体11的一对端面所导出的引出电极4，4。

形成有内部电极5a～5d的陶瓷层1，1…两侧，积层有没有形成内部电极的陶瓷层1，1的所谓空白的陶瓷层1’，1’。

在此空白的陶瓷层1’，1’…上，积层有不具有内部电极8a～8d的所谓空白介电体陶瓷层7’，在其上积层具有内部电极8a～8d的介电体陶瓷层7，7…，并且，在其上积层有不具内部电极8a～8d的介电体陶瓷层7’。

设于介电体陶瓷层7，7…的内部电极8a～8d，经由该介电体陶瓷层7，7…相对向，并且，交替地导出于上述内部电极5e，5d的积层体11所对向的一对端面。

此积层LC部分，也与上述积层陶瓷电感器同样，在积层体11两端形成第2图所示外部电极14，14。藉此，电感部分与电容器部分并联连接以构成LC部分。

即使在此积层LC元件，也与上述同样可抑制电感部分的浮游电容。

即使于此实施形态，也与上述第4图及第5图所示实施形态同样，在厚度薄的陶瓷薄膜9所对应的既定位置分别穿孔贯通孔6，而使用复数片重叠这些复数陶瓷薄膜9成为一层的陶瓷层1”。

接着，图9表示依据本发明的积层陶瓷电感的其他实施形态，表示积层体11的积层构造。

上述实施形态，都是在与外部电极14，14所对向的方向成垂直的方向，积层复数的陶瓷层1，1，1’，1’，1”，1”，外部电极14，14与线圈状的内部电极5a～5d的连接，经由连于两端内部电极5c，5d的引出电极4，4所构成。

与此相反，第9图所示的实施形态，将上述陶瓷层1，1，1’，1’，1”，1”…积层于一对外部电极14，14(参照第10图)所对向的方向。

在此积层体，不具内部电极5a，5b的积层体11两端所积层的空白的陶瓷层1’，1’设贯通孔6”，6”，在此贯通孔6”，6”填充贯通孔导体。

如第9图所示，形成于位于上述陶瓷层1’，1’间的陶瓷层1，1的内部电极5a、5b，与上述实施形态相同，是线圈的半圈。将具有这些内部电极5a、5b的陶瓷层1，1的平面图分别表示于第11图(a)，(b)。

并且，在具有这些内部电极5a～5d的各陶瓷层1，1…间，不具内部电极5a、5b，而只具有贯通孔6’的陶瓷层1’。将此陶瓷层1”的平面图表示于第11图(c)。在第9图的例中，在具有1圈的内部电极5a、5b的2层陶瓷层1，1之间分别具有2层的陶瓷层1”，1”。设于此陶瓷层1”，1”的贯通孔6’，6’，于第1图设于其陶瓷层1”，1”的层积的陶瓷层1所设的贯通孔6的位置相对应。

设于构成上述积层体11的陶瓷层1，1…的内部电极5a，5b，经由这些陶瓷层1，1…和设于其间的陶瓷层1”，1”的贯通孔6，6’的贯通孔导体依序连接，在积层体11内部重叠连成如环绕线圈状。

并且，形成内部电极5a、5b的陶瓷层1，1…及具有贯通孔6’，6’…的陶瓷层1”，1”的两侧，没有形成内部电极积层有具有贯通孔6的陶瓷层1’，1’即所谓空白的陶瓷层1’，1’。并且，在最外侧积层有对于上述贯通孔6”填充贯通孔导体的空白陶瓷层1’，1’。将此空白陶瓷层1’的平面图表示于第11(d)图。

如第10图所示导出这种积层体11的贯通孔6’，6的贯通孔导体的陶瓷层1’，1’侧的端部涂敷银浆等的导电浆，将其烧焙，再根据需要在其上电镀镍或施加软焊电镀以形成外部电极14，14。此外部电极14，14，与填充于积层体11最外侧的陶瓷层1’，1’的贯通孔6”，6”的贯通孔导体以电气方式连接。藉此，如图所示，在由内部电极5a、5b所形成的电感的两端变成连接外部电极14，14的状态。在第10图，将陶瓷层1，1’的积层状态以二点虚线表示。

依据本实施形态的积层陶瓷电感，也因内部电极5a、5b的各1圈置放有不具内部电极的2层陶瓷层1”，1”，所以，各1圈的内部电极5a、5b的对向间隔，由于2层陶瓷层1”，1”而扩展，在其间所得到的静电电容会变小。因此，由较薄的陶瓷层1，1…，1’，1’…1”，1”…，制造内部电极5a、5b圈数较少的积层陶瓷电感时，也可抑制浮游电容。

即使于此实施形态，当内部电极5a～5d的总圈数更少时，也可增加陶瓷层1，1间的陶瓷层1’、1’置放数，而置放复数个的陶瓷层1”。

第12图，与第9图～第11图所示实施形态同样，将陶瓷层1，1…，1’，1’…1”，1”…，沿一对外部电极14，14(参照第10图)所对向的方向积层。但是，于此实施形态，如上述的第4图及第5图所示实施形态同样，也可在厚度薄的陶瓷薄膜9所对应的既定位置分别穿孔贯通孔6’，而使用将这些复数的陶瓷薄膜9重叠复数片成为一层的陶瓷层1”。其他点，与第9图～第11图所示实施形态相同。

第13图也与第9图所示实施形态同样，将上述陶瓷层1，1…1’，1’…1”，1”…，其一对的外部电极14，14(参照第10图)向对向的方向积层。但是此实施形态，在各半圈具有内部电极5a、5b的1层陶瓷层1，分别置放有1层陶瓷层1”这一点，与上述第9图所示实施形态不同。除此之外，与第9图所示实施形态相同。

依据此实施形态的积层陶瓷电感器，也因在各内部电极5a、5b的半圈置放有不具内部电极的1层的陶瓷层1”，所以各半圈的内部电极5a、5b的对向间隔由于陶瓷层1”而扩展，其间的静电电容会变小。因此，可得到浮游电容小的积层电感器。

即使在此实施形态，内部电极5a～5d的总圈数更少时，也可增多陶瓷层1，1间的陶瓷层1”的置放层数，而置放复数层的陶瓷层1”。另外，即使在此实施形态，也与上述的第12图所示实施形态同样，在厚度薄的陶瓷薄膜9所对应的既定位置分别穿孔贯通孔6’，可使用将这些复数的陶瓷薄膜9重叠复数片成为一层的陶瓷层1”。

在上述的实施形态，作为导电浆的导体成分使用了银粉末，但是作为导电浆除此之外，即使是铜，镍，钯，或它们的合金等也同样可适用于本发明。

上述实施形态，以薄膜贴合法的积层电子元件的制造方法为例做了说明，但是使用浆液嵌入法，也同样地可适用本发明。在得到未烧成的陶瓷的积层体的工序，积层已经形成的陶瓷印刷电路薄膜，或重新涂敷陶瓷浆这一点为不同的处。另外，在浆液嵌入法，将内部电极连接成线圈状的并非如上述的贯通孔导体，而是在除了欲连接内部电极的端部的部分，同时涂敷陶瓷浆以制作积层体这一点不同。除此之外，基本上没有相异之处。

并且，积层体11的烧成与外部电极14，14的烧焙也可同时进行。亦即，在未烧成11的积层体端部为了预先形成外部电极14，14涂敷导电浆，而将此导电浆的烧焙与积层体11的烧焙同时进行。但是这种情形时，就必须使用可高温烧成的导电浆。

如以上所说明的那样，若依据本发明，使用同厚度的陶瓷印刷电路薄膜就可制造电感相异的多规格的积层电子元件。并且，欲获得线圈圈数少，低电感值的积层电子元件时，可使浮游电容变小。藉此，提高生产效率，与浮游电容成为问题的低电感值的积层电子元件的特性保持的相反要求可同时实现。

Claims (9)

1.一种积层电子元件，具有：积层多层陶瓷层(1，1’)的积层体(11)，形成于此积层体(11)的陶瓷层(1)的层间、在该积层体(11)的内部连成线圈状而依序连接的内部电极(5a～5d)，至少与一部分内部电极(5a～5d)连接、设于积层体(11)端部的外部电极(14)，其特征为具有：位于具有内部电极(5a～5d)的陶瓷层(1，1)之间的不具内部电极(5a～5d)的陶瓷层(1”)，将邻接于此陶瓷层(1”)两侧所积层形成于上述陶瓷层(1，1)的内部电极(5a～5d)连成线圈状的连接装置。

2.一种积层电子元件，具有：积层多层陶瓷层(1，1’)的积层体(11)，形成于此积层体(11)的陶瓷层(1)的层间、在该积层体(11)的内部连成线圈状而依序连接的内部电极(5a～5d)，至少与一部分内部电极(5a～5d)连接、设于积层体(11)端部的外部电极(14)，其特征为具有：位于具有内部电极(5a～5d)的陶瓷层(1，1)之间的不具有内部电极(5a～5d)的陶瓷层(1”)，和设于这些陶瓷层(1”)上、将在其两侧邻接所积层的上述陶瓷层(1，1)所形成的内部电极(5a～5d)连成线圈状用于填充所连接的贯通孔导体的贯通孔(6’)。

3.如权利要求2所述的积层电子元件，其特征在于，不具有内部电极(5a～5d)的陶瓷层(1”)为将多片陶瓷薄膜(9)重叠成为一层。

4.如权利要求3所述的积层电子元件，其特征在于，在构成不具有内部电极(5a～5d)的陶瓷层(1”)的多片陶瓷薄膜(9)所对应的位置预先形成有贯通孔(6’)。

5.如权利要求4所述的积层电子元件，其特征在于，陶瓷薄膜(9)的贯通孔(6’)由激光加工穿孔。

6.如权利要求2至5任一项所述的积层电子元件，其特征在于，所述没有内部电极(5a～5d)而只具有贯通孔(6’)的陶瓷层(1”)位于具有内部电极(5a～5d)的每一圈的陶瓷层(1，1)之间。

7.如权利要求2至5任一项所述的积层电子元件，其特征在于，所述没有内部电极(5a～5d)而只具有贯通孔(6’)的陶瓷层(1”)位于具有内部电极(5a～5d)的每半圈的陶瓷层(1，1)之间。

8.如权利要求2至5任一项所述的积层电子元件，其特征在于，外部电极设置在叠层结构的顶表面和底表面上。

9.如权利要求2至5任一项所述的积层电子元件，其特征在于，两相对侧表面垂直于顶表面和底表面，且外部电极设置在两相对侧表面上。

Images