JP2001110640A - 積層インダクタ及びその製造方法 - Google Patents
積層インダクタ及びその製造方法Info
- Publication number
- JP2001110640A JP2001110640A JP28433199A JP28433199A JP2001110640A JP 2001110640 A JP2001110640 A JP 2001110640A JP 28433199 A JP28433199 A JP 28433199A JP 28433199 A JP28433199 A JP 28433199A JP 2001110640 A JP2001110640 A JP 2001110640A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- composite sheet
- sintered body
- ceramic sintered
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims abstract description 152
- 239000000919 ceramic Substances 0.000 claims abstract description 76
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000002131 composite material Substances 0.000 claims description 70
- 238000010030 laminating Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000010304 firing Methods 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims 2
- 238000004804 winding Methods 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】
【課題】 異なる高さ位置にある導体パターン間の浮遊
容量を低減することができ、ノイズ除去特性に優れた積
層インダクタを得る。 【解決手段】 セラミックスよりなるセラミック焼結体
２内にコイル導体３が配置されており、該コイル導体３
が異なる高さ位置に形成された複数の導体パターン３ａ
〜３ｃと、導体パターン３ａ〜３ｃを電気的に接続して
いるビアホール電極６，７とを有し、厚み方向において
隣り合う導体パターン３ａ〜３ｃ間にセラミック焼結体
を構成しているセラミックスよりも誘電率の低い低誘電
率材料層８〜１２が介在されている、積層インダクタ
１。
容量を低減することができ、ノイズ除去特性に優れた積
層インダクタを得る。 【解決手段】 セラミックスよりなるセラミック焼結体
２内にコイル導体３が配置されており、該コイル導体３
が異なる高さ位置に形成された複数の導体パターン３ａ
〜３ｃと、導体パターン３ａ〜３ｃを電気的に接続して
いるビアホール電極６，７とを有し、厚み方向において
隣り合う導体パターン３ａ〜３ｃ間にセラミック焼結体
を構成しているセラミックスよりも誘電率の低い低誘電
率材料層８〜１２が介在されている、積層インダクタ
１。
Description
【０００１】
【発明の属する技術分野】本発明は、積層セラミック一
体焼成技術を用いた積層インダクタ及びその製造方法に
関し、より詳細には、コイル導体を構成している導体パ
ターン間に低誘電率材料層が配置されている積層インダ
クタ及びその製造方法に関する。
体焼成技術を用いた積層インダクタ及びその製造方法に
関し、より詳細には、コイル導体を構成している導体パ
ターン間に低誘電率材料層が配置されている積層インダ
クタ及びその製造方法に関する。
【０００２】
【従来の技術】従来より、インダクタンス部品として、
磁性体セラミックスを用いた積層インダクタが広く用い
られている。図８及び図９は、従来の積層インダクタを
説明するための断面図及び斜視図である。
磁性体セラミックスを用いた積層インダクタが広く用い
られている。図８及び図９は、従来の積層インダクタを
説明するための断面図及び斜視図である。
【０００３】積層インダクタ５１は、磁性体セラミック
スよりなるセラミック焼結体５２を有する。セラミック
焼結体５２の内部には、コイル導体５３が埋設されてい
る。コイル導体５３は、セラミック焼結体５２内におい
て、らせん状の巻回路を構成しており、一方端部５３ａ
が端面５２ａに引き出されており、他方端部５３ｂが端
面５２ｂに引き出されている。端面５２ａ，５２ｂを覆
うように、それぞれ、端子電極５４，５５が形成されて
いる。従って、端子電極５４，５５間にコイル導体５３
が接続されている。
スよりなるセラミック焼結体５２を有する。セラミック
焼結体５２の内部には、コイル導体５３が埋設されてい
る。コイル導体５３は、セラミック焼結体５２内におい
て、らせん状の巻回路を構成しており、一方端部５３ａ
が端面５２ａに引き出されており、他方端部５３ｂが端
面５２ｂに引き出されている。端面５２ａ，５２ｂを覆
うように、それぞれ、端子電極５４，５５が形成されて
いる。従って、端子電極５４，５５間にコイル導体５３
が接続されている。
【０００４】上記セラミック焼結体５２を得るに際して
は、磁性体グリーンシート上にコイル導体を構成する導
体パターンを印刷し、該導体パターンが印刷された磁性
体グリーンシートを複数枚積層し、上下に無地の磁性体
グリーンシートを積層する。このようにして得られた積
層体を焼成することにより、セラミック焼結体５２が得
られている。すなわち、周知の積層セラミックス一体焼
成技術を用いてセラミック焼結体５２が構成される。
は、磁性体グリーンシート上にコイル導体を構成する導
体パターンを印刷し、該導体パターンが印刷された磁性
体グリーンシートを複数枚積層し、上下に無地の磁性体
グリーンシートを積層する。このようにして得られた積
層体を焼成することにより、セラミック焼結体５２が得
られている。すなわち、周知の積層セラミックス一体焼
成技術を用いてセラミック焼結体５２が構成される。
【０００５】上記導体パターンの例を、図９を参照して
説明する。図９には、コイル導体５３の最上部の導体パ
ターン５３ｃ及びその下方に位置する導体パターン５３
ｄを示す。磁性体グリーンシート５６上に導体パターン
５３ｃが印刷されている。導体パターン５３ｃの端部５
３ａは、磁性体グリーンシート５６の一方端縁５６ａに
引き出されている。他方、導体パターン５３ｃの内側端
近傍にはビアホール電極５７が形成されている。
説明する。図９には、コイル導体５３の最上部の導体パ
ターン５３ｃ及びその下方に位置する導体パターン５３
ｄを示す。磁性体グリーンシート５６上に導体パターン
５３ｃが印刷されている。導体パターン５３ｃの端部５
３ａは、磁性体グリーンシート５６の一方端縁５６ａに
引き出されている。他方、導体パターン５３ｃの内側端
近傍にはビアホール電極５７が形成されている。
【０００６】磁性体グリーンシート５８の上面には導体
パターン５３ｄが形成されている。導体パターン５３ｄ
の一方端部５３ｄ1 近傍は、ビアホール電極５７が重な
り合うように形成されている。すなわち、磁性体グリー
ンシート５６，５８を積層した際に、導体パターン５３
ｃ，５３ｄは、ビアホール電極５７を介して電気的に接
続される。また、導体パターン５３ｄの他方端部近傍に
は、ビアホール電極５９が形成されている。ビアホール
電極５９は、導体パターン５３ｄの下方に位置する導体
パターンに電気的に接続される。このようにして、複数
の導体パターンを磁性体グリーンシートを介して積層す
ることにより、上記コイル導体５３が構成されている。
パターン５３ｄが形成されている。導体パターン５３ｄ
の一方端部５３ｄ1 近傍は、ビアホール電極５７が重な
り合うように形成されている。すなわち、磁性体グリー
ンシート５６，５８を積層した際に、導体パターン５３
ｃ，５３ｄは、ビアホール電極５７を介して電気的に接
続される。また、導体パターン５３ｄの他方端部近傍に
は、ビアホール電極５９が形成されている。ビアホール
電極５９は、導体パターン５３ｄの下方に位置する導体
パターンに電気的に接続される。このようにして、複数
の導体パターンを磁性体グリーンシートを介して積層す
ることにより、上記コイル導体５３が構成されている。
【０００７】
【発明が解決しようとする課題】積層インダクタ５１
は、積層セラミックス一体焼成技術を用いているので、
コイル導体５３のターン数の調整が容易であり、かつ小
型のインダクタンス部品を構成することができる。
は、積層セラミックス一体焼成技術を用いているので、
コイル導体５３のターン数の調整が容易であり、かつ小
型のインダクタンス部品を構成することができる。
【０００８】しかしながら、コイル導体５３のうち、異
なる高さ位置にある導体パターンが磁性体セラミック層
を介して重なり合っているので、異なる高さ位置の導体
パターン間で浮遊容量が発生することを避けることがで
きない。そのため、積層インダクタ５１では、上記浮遊
容量の影響によりノイズ除去特性が低下しがちであっ
た。
なる高さ位置にある導体パターンが磁性体セラミック層
を介して重なり合っているので、異なる高さ位置の導体
パターン間で浮遊容量が発生することを避けることがで
きない。そのため、積層インダクタ５１では、上記浮遊
容量の影響によりノイズ除去特性が低下しがちであっ
た。
【０００９】本発明の目的は、コイル導体を構成してい
る異なる高さ位置にある導体パターン間の浮遊容量を低
減することができ、それによってノイズ除去特性に優れ
た積層インダクタを提供することにある。
る異なる高さ位置にある導体パターン間の浮遊容量を低
減することができ、それによってノイズ除去特性に優れ
た積層インダクタを提供することにある。
【００１０】
【課題を解決するための手段】本発明は、セラミックス
よりなるセラミック焼結体と、前記セラミック焼結体内
に配置されたコイル導体とを備える積層インダクタであ
って、セラミックスよりなるセラミック焼結体と、前記
セラミック焼結体内に配置されており、両端がセラミッ
ク焼結体の外表面に引き出されたコイル導体と、前記セ
ラミック焼結体のコイル導体が引き出されている部分に
形成された第１，第２の外部電極とを備え、前記コイル
導体が、前記セラミック焼結体内の異なる高さ位置に形
成された複数の導体パターンと、セラミック焼結体の高
さ方向に隣接する導体パターン間を電気的に接続するビ
アホール電極とを有し、少なくとも１つの導体パターン
の厚み方向両側に積層されており、セラミック焼結体を
構成している前記セラミックスよりも誘電率の低い低誘
電率材料層をさらに備えることを特徴とする。
よりなるセラミック焼結体と、前記セラミック焼結体内
に配置されたコイル導体とを備える積層インダクタであ
って、セラミックスよりなるセラミック焼結体と、前記
セラミック焼結体内に配置されており、両端がセラミッ
ク焼結体の外表面に引き出されたコイル導体と、前記セ
ラミック焼結体のコイル導体が引き出されている部分に
形成された第１，第２の外部電極とを備え、前記コイル
導体が、前記セラミック焼結体内の異なる高さ位置に形
成された複数の導体パターンと、セラミック焼結体の高
さ方向に隣接する導体パターン間を電気的に接続するビ
アホール電極とを有し、少なくとも１つの導体パターン
の厚み方向両側に積層されており、セラミック焼結体を
構成している前記セラミックスよりも誘電率の低い低誘
電率材料層をさらに備えることを特徴とする。
【００１１】本発明の特定の局面では、前記コイル導体
を平面視したときに、１つの導体パターンが形成されて
いる高さ位置において、導体パターンと、低誘電率材料
層とにより、コイル導体の１ターンに相当する環状路が
構成されており、前記ビアホール電極が形成されている
高さ位置においては、該ビアホール電極と前記低誘電率
材料層とにより、コイル導体の１ターンに相当する環状
路が構成されている。
を平面視したときに、１つの導体パターンが形成されて
いる高さ位置において、導体パターンと、低誘電率材料
層とにより、コイル導体の１ターンに相当する環状路が
構成されており、前記ビアホール電極が形成されている
高さ位置においては、該ビアホール電極と前記低誘電率
材料層とにより、コイル導体の１ターンに相当する環状
路が構成されている。
【００１２】本発明に係る積層インダクタの製造方法
は、セラミックスよりなるセラミック焼結体内にコイル
導体が形成されている積層インダクタの製造方法であ
り、以下の工程を備えることを特徴とする。支持フィル
ム上に、前記コイル導体の一部を構成する導体パターン
と、該導体パターンに連ねられて形成されており、導体
パターンと共にコイル導体の１ターン分に相当する環状
路を構成する低誘電率材料パターンと、前記導体パター
ン及び低誘電率材料パターンを除く部分にセラミックグ
リーン層が形成されてなる第１の複合シートを用意する
工程と、支持フィルム上に、ビアホール電極と、前記ビ
アホール電極と共にコイル導体の１ターン分に相当する
環状路を構成するように形成された低誘電率材料パター
ンと、前記ビアホール電極及び低誘電率材料パターンを
除く領域に付与されたセラミックグリーン層とが形成さ
れた第２の複合シートを用意する工程と、前記第１，第
２の複合シートを、間に位置する支持フィルムを剥離し
つつ、第１の複合シートの導体パターンと、第２の複合
シートのビアホール電極とが重なり合うように積層する
積層工程と、前記積層工程を繰り返した後、複数の導体
パターン及びビアホール電極からなるコイル導体が内部
に構成されており、かつコイル導体の両端が外表面に露
出されている積層体を得る工程と、前記積層体を焼成
し、セラミック焼結体を得る工程と、前記セラミック焼
結体の外表面に、コイル導体の両端に電気的に接続され
る第１，第２の外部電極を形成する工程とを備えること
を特徴とする。
は、セラミックスよりなるセラミック焼結体内にコイル
導体が形成されている積層インダクタの製造方法であ
り、以下の工程を備えることを特徴とする。支持フィル
ム上に、前記コイル導体の一部を構成する導体パターン
と、該導体パターンに連ねられて形成されており、導体
パターンと共にコイル導体の１ターン分に相当する環状
路を構成する低誘電率材料パターンと、前記導体パター
ン及び低誘電率材料パターンを除く部分にセラミックグ
リーン層が形成されてなる第１の複合シートを用意する
工程と、支持フィルム上に、ビアホール電極と、前記ビ
アホール電極と共にコイル導体の１ターン分に相当する
環状路を構成するように形成された低誘電率材料パター
ンと、前記ビアホール電極及び低誘電率材料パターンを
除く領域に付与されたセラミックグリーン層とが形成さ
れた第２の複合シートを用意する工程と、前記第１，第
２の複合シートを、間に位置する支持フィルムを剥離し
つつ、第１の複合シートの導体パターンと、第２の複合
シートのビアホール電極とが重なり合うように積層する
積層工程と、前記積層工程を繰り返した後、複数の導体
パターン及びビアホール電極からなるコイル導体が内部
に構成されており、かつコイル導体の両端が外表面に露
出されている積層体を得る工程と、前記積層体を焼成
し、セラミック焼結体を得る工程と、前記セラミック焼
結体の外表面に、コイル導体の両端に電気的に接続され
る第１，第２の外部電極を形成する工程とを備えること
を特徴とする。
【００１３】本発明の積層インダクタの製造方法の特定
の局面では、前記導体パターンが、環状路の１／ｎ長を
有するように構成されており、前記複数枚の第１の複合
シートを第２の複合シートを介して積層するにあたり、
下方の第１の複合シートに対して、上方の第１の複合シ
ートを、環状路の中心の周りに３６０／ｎ°の角度回転
させて積層される。
の局面では、前記導体パターンが、環状路の１／ｎ長を
有するように構成されており、前記複数枚の第１の複合
シートを第２の複合シートを介して積層するにあたり、
下方の第１の複合シートに対して、上方の第１の複合シ
ートを、環状路の中心の周りに３６０／ｎ°の角度回転
させて積層される。
【００１４】本発明の積層インダクタの製造方法のさら
に特定の局面では、前記第１，第２の複合シートが矩形
の平面形状を有し、前記導体パターンが前記環状路の約
１／２長を構成しており、前記複数枚の第１の複合シー
トを第２の複合シートを介して積層する工程において、
下方の第１の複合シートに対して上方の第１の複合シー
トを環状路の中心の周りに１８０°回転させて積層され
る。
に特定の局面では、前記第１，第２の複合シートが矩形
の平面形状を有し、前記導体パターンが前記環状路の約
１／２長を構成しており、前記複数枚の第１の複合シー
トを第２の複合シートを介して積層する工程において、
下方の第１の複合シートに対して上方の第１の複合シー
トを環状路の中心の周りに１８０°回転させて積層され
る。
【００１５】
【発明の実施の形態】以下、図面を参照しつつ本発明の
具体的な実施例を説明することにより、本発明を明らか
にする。
具体的な実施例を説明することにより、本発明を明らか
にする。
【００１６】図１は、本発明の一実施例に係る積層イン
ダクタの要部を説明するための略図的斜視図であり、図
２は外観を示す斜視図である。図１では、想像線で示す
セラミック焼結体２内に、コイル導体３が配置されてい
る。セラミック焼結体２は、例えばフェライトなどの磁
性体セラミックスよりなり、本実施例では矩形板状の形
状を有する。もっとも、セラミック焼結体２の形状は、
矩形板状に限定されず、適宜の直方体、立方体あるいは
多角形板などの形状とし得る。また、セラミック焼結体
２は、磁性体セラミックス以外の誘電性や絶縁性セラミ
ックスを用いて構成されてもよい。
ダクタの要部を説明するための略図的斜視図であり、図
２は外観を示す斜視図である。図１では、想像線で示す
セラミック焼結体２内に、コイル導体３が配置されてい
る。セラミック焼結体２は、例えばフェライトなどの磁
性体セラミックスよりなり、本実施例では矩形板状の形
状を有する。もっとも、セラミック焼結体２の形状は、
矩形板状に限定されず、適宜の直方体、立方体あるいは
多角形板などの形状とし得る。また、セラミック焼結体
２は、磁性体セラミックス以外の誘電性や絶縁性セラミ
ックスを用いて構成されてもよい。
【００１７】図２に示すように、セラミック焼結体２の
対向し合う一対の端面２ａ，２ｂ（図１参照）を覆うよ
うに第１，第２の外部電極４，５が形成されている。外
部電極４，５は、ＡｇやＣｕなどの適宜の導電性材料
を、導電ペーストの塗布・焼付け、蒸着、めっきもしく
はスパッタリングなどの適宜の方法により付与すること
により形成される。
対向し合う一対の端面２ａ，２ｂ（図１参照）を覆うよ
うに第１，第２の外部電極４，５が形成されている。外
部電極４，５は、ＡｇやＣｕなどの適宜の導電性材料
を、導電ペーストの塗布・焼付け、蒸着、めっきもしく
はスパッタリングなどの適宜の方法により付与すること
により形成される。
【００１８】本実施例の積層インダクタ１の特徴は、上
記コイル導体３の後述の導体パターンに、セラミック焼
結体２を構成しているセラミックスよりも誘電率の低い
低誘電率材料層が積層されていることにある。
記コイル導体３の後述の導体パターンに、セラミック焼
結体２を構成しているセラミックスよりも誘電率の低い
低誘電率材料層が積層されていることにある。
【００１９】すなわち、図１から明らかなように、コイ
ル導体３は、複数の導体パターン３ａ〜３ｃをビアホー
ル電極６，７を介して電気的に接続した構造を有する。
また、セラミック焼結体２内に低誘電率材料層８〜１２
が形成されている。導体パターン３ａ〜３ｃには、厚み
方向において少なくとも一方側に低誘電率材料層９，１
１が積層されており、それによって異なる高さ位置にあ
る導体パターン間の浮遊容量が低減されている。これ
を、図３〜図７を参照しつつ本実施例の積層インダクタ
の製造方法を説明することにより明らかにする。
ル導体３は、複数の導体パターン３ａ〜３ｃをビアホー
ル電極６，７を介して電気的に接続した構造を有する。
また、セラミック焼結体２内に低誘電率材料層８〜１２
が形成されている。導体パターン３ａ〜３ｃには、厚み
方向において少なくとも一方側に低誘電率材料層９，１
１が積層されており、それによって異なる高さ位置にあ
る導体パターン間の浮遊容量が低減されている。これ
を、図３〜図７を参照しつつ本実施例の積層インダクタ
の製造方法を説明することにより明らかにする。
【００２０】積層インダクタ１の製造に際しては、先
ず、図３（ａ）に示す第１の複合シート１３を用意す
る。第１の複合シート１３は、ポリエチレンテレフタレ
ート（以下、ＰＥＴ）などの合成樹脂からなる支持フィ
ルム１４上に、導体パターン３ａ、低誘電率材料層８及
び磁性体グリーン層１５を形成することにより構成され
ている。
ず、図３（ａ）に示す第１の複合シート１３を用意す
る。第１の複合シート１３は、ポリエチレンテレフタレ
ート（以下、ＰＥＴ）などの合成樹脂からなる支持フィ
ルム１４上に、導体パターン３ａ、低誘電率材料層８及
び磁性体グリーン層１５を形成することにより構成され
ている。
【００２１】導体パターン３ａは、Ａｇ、Ａｇ−Ｐｄ、
Ｃｕ、Ｎｉなどの導電ペーストを印刷することにより形
成される。この導体パターン３ａは、矩形の巻回路の１
ターン分の１／２に相当する形状とされている。もっと
も、導体パターン３ａは、コイル導体３の最下層に位置
するものであるため、引き出し部３ａ1 を有する。引き
出し部３ａ1 は、複合シート１３の一方端縁１３ａに引
き出されている。
Ｃｕ、Ｎｉなどの導電ペーストを印刷することにより形
成される。この導体パターン３ａは、矩形の巻回路の１
ターン分の１／２に相当する形状とされている。もっと
も、導体パターン３ａは、コイル導体３の最下層に位置
するものであるため、引き出し部３ａ1 を有する。引き
出し部３ａ1 は、複合シート１３の一方端縁１３ａに引
き出されている。
【００２２】また、低誘電率材料層８は、セラミック焼
結体２を構成している磁性体セラミックスよりも低誘電
率の材料、例えばガラスにより構成されている。低誘電
率材料層８は、上記誘電体セラミックペーストをＬ字状
に印刷することにより形成されている。低誘電率材料層
８と、導体パターン３ａの引き出し部３ａ1 を除いた部
分とにより、本実施例の積層インダクタ１におけるコイ
ル導体３を平面視した際の巻回路に相当する矩形の環状
路が構成される。
結体２を構成している磁性体セラミックスよりも低誘電
率の材料、例えばガラスにより構成されている。低誘電
率材料層８は、上記誘電体セラミックペーストをＬ字状
に印刷することにより形成されている。低誘電率材料層
８と、導体パターン３ａの引き出し部３ａ1 を除いた部
分とにより、本実施例の積層インダクタ１におけるコイ
ル導体３を平面視した際の巻回路に相当する矩形の環状
路が構成される。
【００２３】支持フィルム１４上においては、上記導体
パターン３及び低誘電率材料層８が形成されている領域
を除いて、磁性体グリーン層１５が形成されている。な
お、図３（ｂ）及び（ｃ）から明らかなように、上記導
体パターン３ａ及び磁性体グリーン層１５は同じ厚みと
されている。また、図３では、明瞭ではないが、低誘電
率材料層８の厚みもまた、導体パターン３ａ及び磁性体
グリーン層１５と同じ厚みとされている。
パターン３及び低誘電率材料層８が形成されている領域
を除いて、磁性体グリーン層１５が形成されている。な
お、図３（ｂ）及び（ｃ）から明らかなように、上記導
体パターン３ａ及び磁性体グリーン層１５は同じ厚みと
されている。また、図３では、明瞭ではないが、低誘電
率材料層８の厚みもまた、導体パターン３ａ及び磁性体
グリーン層１５と同じ厚みとされている。
【００２４】上記第１の複合シート１３とは別に、図４
に示す第２の複合シート１６を用意する。第２の複合シ
ート１６は、第１の複合シート１３と同様に、適宜の合
成樹脂からなる支持フィルム１７を有する。支持フィル
ム１７上に、ビアホール電極６が形成されている。ビア
ホール電極６は、本実施例では平面形状が矩形の形状と
されているが、円形の形状であってもよい。ビアホール
電極６は、導体パターン３ａと同じ導電性材料を用いて
構成される。もっとも、他の導電性材料を用いて構成さ
れてもよい。
に示す第２の複合シート１６を用意する。第２の複合シ
ート１６は、第１の複合シート１３と同様に、適宜の合
成樹脂からなる支持フィルム１７を有する。支持フィル
ム１７上に、ビアホール電極６が形成されている。ビア
ホール電極６は、本実施例では平面形状が矩形の形状と
されているが、円形の形状であってもよい。ビアホール
電極６は、導体パターン３ａと同じ導電性材料を用いて
構成される。もっとも、他の導電性材料を用いて構成さ
れてもよい。
【００２５】ビアホール電極６が形成されている部分に
連なるように、低誘電率材料層９が形成されている。低
誘電率材料層９は、コイル導体３を平面視した場合の矩
形の巻回路と同じ形状の矩形の環状路を構成するように
印刷されている。すなわち、低誘電率材料層９により構
成される環状路の一部に、上記ビアホール電極６が形成
されていることになる。上記ビアホール電極６及び低誘
電率材料層９が形成されている部分を除いて、支持フィ
ルム１７上に磁性体グリーン層１８が形成されている。
連なるように、低誘電率材料層９が形成されている。低
誘電率材料層９は、コイル導体３を平面視した場合の矩
形の巻回路と同じ形状の矩形の環状路を構成するように
印刷されている。すなわち、低誘電率材料層９により構
成される環状路の一部に、上記ビアホール電極６が形成
されていることになる。上記ビアホール電極６及び低誘
電率材料層９が形成されている部分を除いて、支持フィ
ルム１７上に磁性体グリーン層１８が形成されている。
【００２６】次に、第１の複合シート１３上に、第２の
複合シート１６を、ビアホール電極６、低誘電率材料層
９及び磁性体グリーン層１８が形成されている側の面か
ら積層する。この場合、ビアホール電極６が導体パター
ン３ａの一方端部３ａ2 近傍に重ね合わされるように、
第２の複合シート１６は、環状路の中心の周りに１８０
°反転されて積層される。
複合シート１６を、ビアホール電極６、低誘電率材料層
９及び磁性体グリーン層１８が形成されている側の面か
ら積層する。この場合、ビアホール電極６が導体パター
ン３ａの一方端部３ａ2 近傍に重ね合わされるように、
第２の複合シート１６は、環状路の中心の周りに１８０
°反転されて積層される。
【００２７】上記のようにして、図５に示す積層シート
１９が得られる。積層シート１９では、図５のＦ−Ｆ線
及びＧ−Ｇ線に沿う断面図である図６（ａ）及び（ｂ）
から明らかなように、導体パターン３ａ上に、ビアホー
ル電極６が接続されており、かつ導体パターン３ａの厚
み方向片側に低誘電率材料層９が積層されている。
１９が得られる。積層シート１９では、図５のＦ−Ｆ線
及びＧ−Ｇ線に沿う断面図である図６（ａ）及び（ｂ）
から明らかなように、導体パターン３ａ上に、ビアホー
ル電極６が接続されており、かつ導体パターン３ａの厚
み方向片側に低誘電率材料層９が積層されている。
【００２８】また、導体パターン３ａが形成されている
高さ位置では、導体パターン３ａと、低誘電率材料層８
とにより矩形の巻回路に相当する環状路が構成されてお
り、ビアホール電極６が形成されている高さ位置におい
ても、ビアホール電極６と低誘電率材料層９とにより同
じく矩形の環状路が構成されていることになる。
高さ位置では、導体パターン３ａと、低誘電率材料層８
とにより矩形の巻回路に相当する環状路が構成されてお
り、ビアホール電極６が形成されている高さ位置におい
ても、ビアホール電極６と低誘電率材料層９とにより同
じく矩形の環状路が構成されていることになる。
【００２９】次に、図７（ａ）示す別の第１の複合シー
ト２０を用意する。複合シート２０では、支持フィルム
上に、導体パターン３ｂと低誘電率材料層１０とが矩形
の環状路を構成するように形成されている。導体パター
ン３ｂ及び低誘電率材料層１０が形成されている部分以
外の領域には、磁性体グリーン層２１が形成されてい
る。導体パターン３ｂは、矩形の環状路の１／２長とな
るように構成されている。
ト２０を用意する。複合シート２０では、支持フィルム
上に、導体パターン３ｂと低誘電率材料層１０とが矩形
の環状路を構成するように形成されている。導体パター
ン３ｂ及び低誘電率材料層１０が形成されている部分以
外の領域には、磁性体グリーン層２１が形成されてい
る。導体パターン３ｂは、矩形の環状路の１／２長とな
るように構成されている。
【００３０】前述した積層シート１９の上部に位置する
支持フィルム１７を剥離し、第１の複合シート２０を上
記導体パターン３ｂが形成されている面側から積層す
る。この場合、導体パターン３ｂの端部がビアホール電
極６に電気的に接続されるように積層する。
支持フィルム１７を剥離し、第１の複合シート２０を上
記導体パターン３ｂが形成されている面側から積層す
る。この場合、導体パターン３ｂの端部がビアホール電
極６に電気的に接続されるように積層する。
【００３１】しかる後、複合シート２０の支持フィルム
を剥離する。さらに、図７（ｂ）に示す第２の複合シー
ト２２を用意する。第２の複合シート２２では、支持フ
ィルム上に、ビアホール電極７及び低誘電率材料層１１
からなる矩形の環状路が構成されている。この矩形の環
状路以外の部分には磁性体グリーン層２３が形成されて
いる。
を剥離する。さらに、図７（ｂ）に示す第２の複合シー
ト２２を用意する。第２の複合シート２２では、支持フ
ィルム上に、ビアホール電極７及び低誘電率材料層１１
からなる矩形の環状路が構成されている。この矩形の環
状路以外の部分には磁性体グリーン層２３が形成されて
いる。
【００３２】第１の複合シート２０の支持フィルムを剥
離し、上記第２の複合シート２２をビアホール電極７が
形成されている面側から積層する。この場合、ビアホー
ル電極７が導体パターン３ｂのビアホール電極６が接続
されている側とは反対側の端部に重なり合うように第２
の複合シート２２を積層する。
離し、上記第２の複合シート２２をビアホール電極７が
形成されている面側から積層する。この場合、ビアホー
ル電極７が導体パターン３ｂのビアホール電極６が接続
されている側とは反対側の端部に重なり合うように第２
の複合シート２２を積層する。
【００３３】同様に、特に図示はしないが、最上部の導
体パターン３ｃを構成するために、導体パターン３ｃ及
び低誘電率材料層１２からなる環状路が構成された第１
の複合シートを用意し、同様にして積層する。このよう
にして、導体パターン３ａ〜３ｃがビアホール電極６，
７を介して接続されているコイル導体３を有する積層体
が得られる。
体パターン３ｃを構成するために、導体パターン３ｃ及
び低誘電率材料層１２からなる環状路が構成された第１
の複合シートを用意し、同様にして積層する。このよう
にして、導体パターン３ａ〜３ｃがビアホール電極６，
７を介して接続されているコイル導体３を有する積層体
が得られる。
【００３４】上記のようにして得られた積層体の上下に
適宜の枚数の無地の磁性体グリーンシートを積層し、積
層体を得る。得られた積層体を厚み方向に加圧し、焼成
することによりセラミック焼結体２を得ることができ
る。
適宜の枚数の無地の磁性体グリーンシートを積層し、積
層体を得る。得られた積層体を厚み方向に加圧し、焼成
することによりセラミック焼結体２を得ることができ
る。
【００３５】上記セラミック焼結体２の端面２ａ，２ｂ
に外部電極４，５を前述した方法により形成することに
より、積層インダクタ１が得られる。本実施例の製造方
法によれば、上記のようにコイル導体３の異なる高さ位
置にある導体パターン３ａ〜３ｃ及びビアホール電極
６，７が、低誘電率材料層８ａ〜８ｄと共に前述した環
状路を構成するように形成されている。従って、各導体
パターン３ａ〜３ｃの厚み方向において少なくとも一方
側に低誘電率材料層が配置されることになり、言い換え
れば、導体パターン間に低誘電率材料層が介在されるこ
とになる。従って、導体パターン間の浮遊容量を低減す
ることができ、それによってノイズ除去特性を高めるこ
とができる。
に外部電極４，５を前述した方法により形成することに
より、積層インダクタ１が得られる。本実施例の製造方
法によれば、上記のようにコイル導体３の異なる高さ位
置にある導体パターン３ａ〜３ｃ及びビアホール電極
６，７が、低誘電率材料層８ａ〜８ｄと共に前述した環
状路を構成するように形成されている。従って、各導体
パターン３ａ〜３ｃの厚み方向において少なくとも一方
側に低誘電率材料層が配置されることになり、言い換え
れば、導体パターン間に低誘電率材料層が介在されるこ
とになる。従って、導体パターン間の浮遊容量を低減す
ることができ、それによってノイズ除去特性を高めるこ
とができる。
【００３６】なお、導体パターンが、環状路の１／２ｎ
長を有するように構成した場合には、下方の第１の複合
シートに対して、上方の第１の複合シートを３６０／ｎ
°の角度をなすように、環状路の中心の周りに回転させ
て積層していけば、上下の導体パターンを確実にビアホ
ール電極を介して電気的に接続することができ、余分な
長さの導体パターンを必要としない。
長を有するように構成した場合には、下方の第１の複合
シートに対して、上方の第１の複合シートを３６０／ｎ
°の角度をなすように、環状路の中心の周りに回転させ
て積層していけば、上下の導体パターンを確実にビアホ
ール電極を介して電気的に接続することができ、余分な
長さの導体パターンを必要としない。
【００３７】また、上記実施例では、導体パターン及び
低誘電率材料層により矩形の環状路を構成し、従ってコ
イル導体３として、平面視した場合に矩形の巻回路を構
成したが、本発明に係る積層インダクタでは、コイル導
体の巻回路の平面形状は矩形に限定されず、円形などの
他の形状であってもよい。
低誘電率材料層により矩形の環状路を構成し、従ってコ
イル導体３として、平面視した場合に矩形の巻回路を構
成したが、本発明に係る積層インダクタでは、コイル導
体の巻回路の平面形状は矩形に限定されず、円形などの
他の形状であってもよい。
【００３８】
【発明の効果】本発明に係る積層インダクタでは、セラ
ミックスよりなるセラミック焼結体内に配置されたコイ
ル導体において、該コイル導体を構成しており、セラミ
ック焼結体内の異なる高さ位置に形成されている複数の
導体パターン間に、セラミック焼結体を構成しているセ
ラミックスよりも誘電率の低い低誘電率材料層が介在さ
れている。従って、複数の導体パターン間の浮遊容量を
著しく低減することができ、それによってノイズ除去特
性に優れた積層インダクタを提供することが可能とな
る。
ミックスよりなるセラミック焼結体内に配置されたコイ
ル導体において、該コイル導体を構成しており、セラミ
ック焼結体内の異なる高さ位置に形成されている複数の
導体パターン間に、セラミック焼結体を構成しているセ
ラミックスよりも誘電率の低い低誘電率材料層が介在さ
れている。従って、複数の導体パターン間の浮遊容量を
著しく低減することができ、それによってノイズ除去特
性に優れた積層インダクタを提供することが可能とな
る。
【００３９】また、本発明に係る積層インダクタにおい
て、導体パターンが形成されている高さ位置に、導体パ
ターンと、低誘電率材料層とによりコイル導体の１ター
ンに相当する環状路が構成されており、ビアホール電極
が形成されている高さ位置においては、該ビアホール電
極と低誘電率材料層とにより、コイル導体の１ターンに
相当する環状路が構成されている場合には、異なる高さ
位置にある導体パターンをビアホール電極を介して接続
した場合、上下の導体パターン間に確実に低誘電率材料
層が介在される。
て、導体パターンが形成されている高さ位置に、導体パ
ターンと、低誘電率材料層とによりコイル導体の１ター
ンに相当する環状路が構成されており、ビアホール電極
が形成されている高さ位置においては、該ビアホール電
極と低誘電率材料層とにより、コイル導体の１ターンに
相当する環状路が構成されている場合には、異なる高さ
位置にある導体パターンをビアホール電極を介して接続
した場合、上下の導体パターン間に確実に低誘電率材料
層が介在される。
【００４０】本発明に係る積層インダクタの製造方法で
は、上記第１，第２の複合シートを積層し、積層シート
を得、複数枚の積層シートを、上下の積層シートのビア
ホール電極同士が重なり合うように、かつ複数枚の積層
シートの導体パターンがコイル導体を構成するように積
層されている積層体が得られる。従って、この積層体を
焼成し、セラミック焼結体を得、第１，第２の外部電極
を形成することにより、本発明に係る積層インダクタ
を、積層セラミックス一体焼成技術を用いて容易に製造
することができる。
は、上記第１，第２の複合シートを積層し、積層シート
を得、複数枚の積層シートを、上下の積層シートのビア
ホール電極同士が重なり合うように、かつ複数枚の積層
シートの導体パターンがコイル導体を構成するように積
層されている積層体が得られる。従って、この積層体を
焼成し、セラミック焼結体を得、第１，第２の外部電極
を形成することにより、本発明に係る積層インダクタ
を、積層セラミックス一体焼成技術を用いて容易に製造
することができる。
【００４１】導体パターンが、環状路の１／ｎ長を有す
るように構成されている場合には、複数枚の第１の複合
シートを第２の複合シートを介して積層するにあたり、
下方の第１の複合シートに対して上方の第１の複合シー
トを環状路の中心の周りに３６０／ｎ°の角度回転させ
て積層することにより、容易に上下の導体パターンによ
りコイル導体を形成することができる。
るように構成されている場合には、複数枚の第１の複合
シートを第２の複合シートを介して積層するにあたり、
下方の第１の複合シートに対して上方の第１の複合シー
トを環状路の中心の周りに３６０／ｎ°の角度回転させ
て積層することにより、容易に上下の導体パターンによ
りコイル導体を形成することができる。
【００４２】第１，第２の複合シートが矩形の平面形状
を有し、導体パターンが上記環状路の約１／２を構成し
ている場合には、複数枚の第１の複合シートを第２の複
合シートを介して積層する工程において、下方の第１の
複合シートに対して上方の第１の複合シートを反転させ
て積層するだけで、上下の導体パターンをコイル導体を
構成するように容易に積層することができる。
を有し、導体パターンが上記環状路の約１／２を構成し
ている場合には、複数枚の第１の複合シートを第２の複
合シートを介して積層する工程において、下方の第１の
複合シートに対して上方の第１の複合シートを反転させ
て積層するだけで、上下の導体パターンをコイル導体を
構成するように容易に積層することができる。
【図１】本発明の一実施例に係る積層インダクタの用具
を説明するための模式的斜視図。
を説明するための模式的斜視図。
【図２】本発明の一実施例の積層インダクタの外観を示
す斜視図。
す斜視図。
【図３】（ａ）は第１の複合シートの平面図、（ｂ）は
（ａ）のＢ−Ｂ線に沿う断面図、（ｃ）は（ａ）中のＣ
−Ｃ線に沿う断面図。
（ａ）のＢ−Ｂ線に沿う断面図、（ｃ）は（ａ）中のＣ
−Ｃ線に沿う断面図。
【図４】（ａ）は第２の複合シートの平面図、（ｂ）は
（ａ）のＤ−Ｄ線に沿う断面図、（ｃ）は（ａ）中のＥ
−Ｅ線に沿う断面図。
（ａ）のＤ−Ｄ線に沿う断面図、（ｃ）は（ａ）中のＥ
−Ｅ線に沿う断面図。
【図５】（ａ）は本発明の一実施例において用意される
積層シートを示す平面図、（ｂ）は中間高さ位置に配置
される積層シートを説明するための平面図。
積層シートを示す平面図、（ｂ）は中間高さ位置に配置
される積層シートを説明するための平面図。
【図６】（ａ）及び（ｂ）は、図５（ａ）におけるＦ−
Ｆ線及びＧ−Ｇ線に沿う各断面図。
Ｆ線及びＧ−Ｇ線に沿う各断面図。
【図７】（ａ）及び（ｂ）は、第１，第２の複合シート
を示す各平面図。
を示す各平面図。
【図８】従来の積層インダクタの縦断面図。
【図９】従来の積層インダクタのコイル導体を構成する
導体パターンを説明するための分解斜視図。
導体パターンを説明するための分解斜視図。
１…積層インダクタ ２…セラミック焼結体 ３…コイル導体 ３ａ〜３ｃ…導体パターン ４，５…外部電極 ６，７…ビアホール電極 ８〜１２…低誘電率材料層 １３…第１の複合シート １４…支持フィルム １５…磁性体グリーン層 １６…第２の複合シート １７…支持フィルム １８…磁性体グリーン層 １９…積層シート ２０…第１の複合シート ２１…磁性体グリーン層 ２２…第２の複合シート ２３…磁性体グリーン層
Claims (5)
- 【請求項１】 セラミック焼結体と、前記セラミック焼
結体内に配置されたコイル導体とを備える積層インダク
タであって、 セラミックスよりなるセラミック焼結体と、 前記セラミック焼結体内に配置されており、両端がセラ
ミック焼結体の外表面に引き出されたコイル導体と、 前記セラミック焼結体のコイル導体が引き出されている
部分に形成された第１，第２の外部電極とを備え、 前記コイル導体が、前記セラミック焼結体内の異なる高
さ位置に形成された複数の導体パターンと、セラミック
焼結体の高さ方向に隣接する導体パターン間を電気的に
接続するビアホール電極とを有し、 少なくとも１つの導体パターンの厚み方向両側に積層さ
れており、かつセラミック焼結体を構成しているセラミ
ックスよりも誘電率の低い低誘電率材料層をさらに備え
ることを特徴とする、積層インダクタ。 - 【請求項２】 前記コイル導体を平面視したときに、１
つの導体パターンが形成されている高さ位置において、
導体パターンと、低誘電率材料層とにより、コイル導体
の１ターンに相当する環状路が構成されており、 前記ビアホール電極が形成されている高さ位置において
は、該ビアホール電極と低誘電率材料層とにより、コイ
ル導体の１ターンに相当する環状路が構成されている、
請求項１に記載の積層インダクタ。 - 【請求項３】 セラミックスよりなるセラミック焼結体
内にコイル導体が形成されている積層インダクタの製造
方法であって、 支持フィルム上に、前記コイル導体の一部を構成する導
体パターンと、該導体パターンに連ねられて形成されて
おり、導体パターンと共にコイル導体の１ターン分に相
当する環状路を構成する低誘電率材料パターンと、前記
導体パターン及び低誘電率材料パターンを除く部分にセ
ラミックグリーン層が形成されてなる第１の複合シート
を用意する工程と、 支持フィルム上に、ビアホール電極と、前記ビアホール
電極と共にコイル導体の１ターン分に相当する環状路を
構成するように形成された低誘電率材料パターンと、前
記ビアホール電極及び低誘電率材料パターンを除く領域
に付与されたセラミックグリーン層とが形成された第２
の複合シートを用意する工程と、 前記第１，第２の複合シートを、間に位置する支持フィ
ルムを剥離しつつ、第１の複合シートの導体パターン
と、第２の複合シートのビアホール電極とが重なり合う
ように積層する積層工程と、 前記積層工程を繰り返した後、複数の導体パターン及び
ビアホール電極からなるコイル導体が内部に構成されて
おり、かつコイル導体の両端が外表面に露出されている
積層体を得る工程と、 前記積層体を焼成し、セラミック焼結体を得る工程と、 前記セラミック焼結体の外表面に、コイル導体の両端に
電気的に接続される第１，第２の外部電極を形成する工
程とを備えることを特徴とする、積層インダクタの製造
方法。 - 【請求項４】 前記導体パターンが、環状路の１／ｎ長
を有するように構成されており、 前記複数枚の第１の複合シートを第２の複合シートを介
して積層するにあたり、下方の第１の複合シートに対し
て、上方の第１の複合シートを、環状路の中心の周りに
３６０／ｎ°の角度回転させて積層することを特徴とす
る、請求項３に記載の積層インダクタの製造方法。 - 【請求項５】 前記第１，第２の複合シートが矩形の平
面形状を有し、 前記導体パターンが前記環状路の約１／２長を構成して
おり、 前記複数枚の第１の複合シートを第２の複合シートを介
して積層する工程において、下方の第１の複合シートに
対して上方の第１の複合シートを環状路の中心の周りに
１８０°回転させて積層することを特徴とする、請求項
４に記載の積層インダクタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28433199A JP3319449B2 (ja) | 1999-10-05 | 1999-10-05 | 積層インダクタ及びその製造方法 |
| US09/685,861 US6506143B1 (en) | 1999-10-05 | 2000-10-05 | Apparatus for finishing inside diameter of work |
| US09/679,155 US6466120B1 (en) | 1999-10-05 | 2000-10-05 | Laminated inductor and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28433199A JP3319449B2 (ja) | 1999-10-05 | 1999-10-05 | 積層インダクタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110640A true JP2001110640A (ja) | 2001-04-20 |
| JP3319449B2 JP3319449B2 (ja) | 2002-09-03 |
Family
ID=17677190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28433199A Expired - Fee Related JP3319449B2 (ja) | 1999-10-05 | 1999-10-05 | 積層インダクタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6466120B1 (ja) |
| JP (1) | JP3319449B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018133443A (ja) * | 2017-02-15 | 2018-08-23 | Tdk株式会社 | 積層コイル部品の製造方法 |
| JP2018147961A (ja) * | 2017-03-02 | 2018-09-20 | Tdk株式会社 | 電子部品の製造方法 |
| DE102007000064B4 (de) | 2006-02-01 | 2021-08-05 | Denso Corporation | Vorrichtung und Verfahren zur Brennstoffeinspritzung |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3900104B2 (ja) * | 2003-04-10 | 2007-04-04 | 松下電器産業株式会社 | 静電気対策部品 |
| US8174343B2 (en) * | 2006-09-24 | 2012-05-08 | Magvention (Suzhou) Ltd. | Electromechanical relay and method of making same |
| KR102004793B1 (ko) * | 2014-06-24 | 2019-07-29 | 삼성전기주식회사 | 적층 전자부품 및 그 실장기판 |
| DE102014218638A1 (de) * | 2014-09-17 | 2016-03-31 | Siemens Aktiengesellschaft | Herstellen eines Bauteils mit einem Keramikpulverkörper |
| JP7222217B2 (ja) * | 2018-10-30 | 2023-02-15 | Tdk株式会社 | 積層コイル部品 |
| JP6804115B1 (ja) * | 2019-08-09 | 2020-12-23 | 板橋精機株式会社 | プリント基板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849355A (en) * | 1996-09-18 | 1998-12-15 | Alliedsignal Inc. | Electroless copper plating |
| US6120884A (en) * | 1996-07-26 | 2000-09-19 | Tdk Corporation | Conductor paste and multilayer ceramic part using the same |
| US5888662A (en) * | 1996-11-26 | 1999-03-30 | Motorola, Inc. | Modified electrodes for display devices |
| JP3610191B2 (ja) * | 1997-06-03 | 2005-01-12 | Ｔｄｋ株式会社 | 非磁性セラミックおよびセラミック積層部品 |
| US5922514A (en) * | 1997-09-17 | 1999-07-13 | Dale Electronics, Inc. | Thick film low value high frequency inductor, and method of making the same |
| US5977850A (en) * | 1997-11-05 | 1999-11-02 | Motorola, Inc. | Multilayer ceramic package with center ground via for size reduction |
-
1999
- 1999-10-05 JP JP28433199A patent/JP3319449B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-05 US US09/679,155 patent/US6466120B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007000064B4 (de) | 2006-02-01 | 2021-08-05 | Denso Corporation | Vorrichtung und Verfahren zur Brennstoffeinspritzung |
| JP2018133443A (ja) * | 2017-02-15 | 2018-08-23 | Tdk株式会社 | 積層コイル部品の製造方法 |
| US10998129B2 (en) | 2017-02-15 | 2021-05-04 | Tdk Corporation | Method for manufacturing laminated coil component |
| JP2018147961A (ja) * | 2017-03-02 | 2018-09-20 | Tdk株式会社 | 電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3319449B2 (ja) | 2002-09-03 |
| US6466120B1 (en) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686908B2 (ja) | 積層型コイル部品及びその製造方法 | |
| US4322698A (en) | Laminated electronic parts and process for making the same | |
| US6871391B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
| US6730183B2 (en) | Laminated ceramic electronic components and manufacturing method therefor | |
| JP3650949B2 (ja) | 複合電子部品 | |
| JP3449350B2 (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP2001044035A (ja) | 積層インダクタ | |
| JPH08130117A (ja) | 積層インダクタ | |
| JP3319449B2 (ja) | 積層インダクタ及びその製造方法 | |
| JP3554784B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2002343649A (ja) | 積層セラミックチップ部品 | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JP4356300B2 (ja) | 積層型ｌｃ複合部品 | |
| JP2001076952A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2002305123A (ja) | 積層セラミック電子部品の製造方法及び積層インダクタの製造方法 | |
| JP2001307937A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2600127Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP5245645B2 (ja) | 積層型コイル部品の製造方法 | |
| JP2938631B2 (ja) | 積層セラミックインダクタの製造方法 | |
| JPH0115159Y2 (ja) | ||
| JP4635430B2 (ja) | 積層コイル部品 | |
| JP4130347B2 (ja) | 積層電子部品モジュール | |
| JPH03263311A (ja) | 積層複合部品 | |
| JPH05135949A (ja) | 積層チツプインダクタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3319449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |