JP3201900B2 - 積層電子部品の製造方法 - Google Patents

積層電子部品の製造方法

Info

Publication number
JP3201900B2
JP3201900B2 JP35285293A JP35285293A JP3201900B2 JP 3201900 B2 JP3201900 B2 JP 3201900B2 JP 35285293 A JP35285293 A JP 35285293A JP 35285293 A JP35285293 A JP 35285293A JP 3201900 B2 JP3201900 B2 JP 3201900B2
Authority
JP
Japan
Prior art keywords
conductive pattern
ceramic green
green sheet
hole
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35285293A
Other languages
English (en)
Other versions
JPH0745461A (ja
Inventor
睦士 中澤
象一 関口
健一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP35285293A priority Critical patent/JP3201900B2/ja
Publication of JPH0745461A publication Critical patent/JPH0745461A/ja
Application granted granted Critical
Publication of JP3201900B2 publication Critical patent/JP3201900B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば積層チップイ
ンダクタまたは積層複合LCチップ等の積層電子部品の
製造方法に関するものである。
【0002】
【従来の技術】図8は従来の積層チップインダクタの素
体部分の分解斜視図である。この積層チップインダクタ
の素体部分は、積層された複数枚のセラミックグリーン
シート10と、これらのセラミックグリーンシート10
上に各々形成された略コ字状の導電パターン12と、上
下一対の保護シート14,14とからなる。
【0003】セラミックグリーンシート10は磁性体か
らなる。そして、セラミックグリーンシート10の内
で、導電パターン12の一方の端部が形成されている部
分にはスルーホール16が貫通形成されている。
【0004】導電パターン12には、端部が外部電極接
続部18になっているものと、単純な略コ字状のものと
がある。外部電極接続部18を有する導電パターン12
は最外側(同図では最上部および最下部)に位置してい
る。また、これらの導電パターン12は、セラミックグ
リーンシート10を積層させた時に、スパイラル状にな
るパターンとなっている。
【0005】保護シート14,14はセラミックグリー
ンシート10と同材質のセラミックグリーンシートを複
数枚、所定の厚さに積層したものからなる。
【0006】図9は導電パターンの接続部の詳細を示し
た部分拡大斜視図である。セラミックグリーンシート1
0の裏面には廻込部20が、導電パターン12の端部が
スルーホール16の縁から裏側へ廻り込んだ状態で形成
され、導電パターン12はこの廻込部20を介して、隣
り合う導電パターン12と電気的に接続されている。
【0007】次に、この積層チップインダクタの製造方
法について説明する。まず、剥離性のプラスチックフィ
ルム上に磁性体からなるスラリーをドクターブレード法
によって塗布し、この塗布したスラリーを乾燥させて剥
離し、磁性体からなるセラミックグリーンシート10を
得る。
【0008】次に、セラミックグリーンシート10の所
定位置、すなわち、後述する導電パターン12の一方の
端部が印刷されるべき位置にスルーホール16を貫通形
成させる。
【0009】次に、セラミックグリーンシート10上へ
導電ペーストからなる略コ字状の導電パターン12を印
刷して形成する。導電パターン12の印刷は、その一方
の端部がスルーホール16と重なるように正確に位置が
合った状態で行なう。
【0010】この導電パターン12の印刷において、ス
ルーホール16と重なった導電ペーストはスルーホール
16の縁からセラミックグリーンシート10の裏側に廻
り込み、セラミックグリーンシート10の裏面に廻込部
20を形成する。
【0011】次に、上記のようにして導電パターン12
を印刷しながら複数枚のセラミックグリーンシート10
を順次積層する。この積層によって導電パターン12は
廻込部20を介して、隣り合う導電パターン12と電気
的に接続される。
【0012】このセラミックグリーンシート10の積層
においては、導電パターン12が所定の角度、ここでは
270度ずつずれて重なるようにする。これによって、
複数の導電パターン12はスパイラル状に連続すること
になる。
【0013】次に、積層された複数枚のセラミックグリ
ーンシート10を上下一対の保護シート14,14で挟
み、全体を圧着し、格子状にカットして、チップ状の素
体を得る。
【0014】次に、このチップ状の素体を大気中で焼成
し、この焼成した素体の端面に導電ペーストを塗布し、
更に大気中で焼成して、この導電ペーストを外部電極
(図示せず)とする。これによって、積層チップインダ
クタが得られる。
【0015】
【発明が解決しようとする課題】ところで、上記のよう
な従来の製造方法では、セラミックグリーンシートに導
電パターンを印刷する場合、導電パターンとスルーホー
ルとの位置を合わせをすることが極めて困難であり、導
電パターンの端部がスルーホールからずれてしまうこと
があった。
【0016】また、上記のような従来の製造方法では、
導電パターンを、セラミックグリーンシートの裏面のス
ルーホール周辺に形成された廻込部を介して、隣り合う
導電パターンに電気的に接続させるようにしているが、
導電パターンの印刷の具合によっては、この廻込部が完
全に形成されず、途中で断線してしまうことが有り、こ
のため導通の歩留まりが非常に悪かった。
【0017】この発明は、セラミックグリーンシートの
スルーホールに導電パターンを簡単かつ正確に重ねるこ
とができるようにし、導電パターンがスルーホールで確
実に接続されるようにした積層電子部品の製造方法を得
ることを目的とするものである。
【0018】
【課題を解決するための手段】請求項1に記載された発
明は、所定位置にスルーホールが設けられたセラミック
グリーンシートを形成する工程と、透明なベースフィル
ム上に乾燥状態の導電パターンが設けられた転写シート
を形成する工程と、該セラミックグリーンシートへの該
導電パターンの転写と、該セラミックグリーンシートへ
転写された該導電パターン上への該セラミックグリーン
シートの積層・圧着とを交互に繰り返す工程とを備えた
ものである。
【0019】ここで、前記導電パターンの転写は、該ベ
ースフィルムを透かして見ながら該導電パターンと該ス
ルーホールが重なるように該ベースフィルムを動かして
位置合わせをした後に行なう。
【0020】また、該セラミックグリーンシートの積層
・圧着は、該スルーホールから該導電パターンが覗くよ
うに該セラミックグリーンシートを動かして位置合わせ
をした後に行なう。
【0021】また、前記導電パターンの転写と、前記セ
ラミックグリーンシートの積層・圧着を繰り返すことに
よって得た積層体を前記積層・圧着よりも強い圧力で本
圧着するようにしてもよい。
【0022】更に、セラミックグリーンシートは、磁性
体、絶縁体、誘電体のいずれかとしてもよい。
【0023】
【作用】請求項1記載の発明によれば、前記導電パター
ンの転写は、該ベースフィルムを透かして見ながら該導
電パターンと該スルーホールが重なるように該ベースフ
ィルムを動かして位置合わせをした後に行なうので、セ
ラミックグリーンシートに導電パターンを転写する前
に、セラミックグリーンシート上の所望位置に導電パタ
ーンを正確に転写することができる。
【0024】請求項1記載の発明によれば、該セラミッ
クグリーンシートの積層・圧着は、該スルーホールから
該導電パターンが覗くように該セラミックグリーンシー
トを動かして位置合わせをした後に行なうので、セラミ
ックグリーンシートを介して隣り合う導電パターンが確
実に接続される。
【0025】請求項1記載の発明によれば、導電パター
ンが乾燥状態になっているので、ある程度の強度を有し
ており、従って、転写の際にスルーホールの段差で導電
パターンが切れ難い。
【0026】請求項2記載の発明によれば、転写した導
電パターンの上にセラミックグリーシートを予め積層・
圧着させてから本圧着させるので、本圧着の際にセラミ
ックグリーンシート及び導電パターンがずれ難い。
【0027】
【実施例】第1実施例 まず、この発明に係る積層チップインダクタの製造方法
の一例について説明する。
【0028】図1はこの発明に係る積層チップインダク
タの製造方法の一例を示す工程図である。以下、この工
程図の流れに沿って説明する。
【0029】まず、フェライトを主成分とする磁性体に
ポリビニルブチラールを主成分とするバインダーを混合
してスラリーを作り、このスラリーを剥離性のプラスチ
ックフィルム上にドクターブレード法で塗布し、乾燥さ
せ、磁性体からなるセラミックグリーンシートを得る。
【0030】次に、このセラミックグリーンシートの所
定位置(後述する導電パターン12の一方の端部に対応
した位置)に、セラミックグリーンシートを介して隣り
合う導電パターン同士を接続させるためのスルーホール
を形成する。
【0031】一方、剥離性のコーティングを施した透明
なプラスチックフィルム上に導電ペーストからなる導電
パターンを印刷し、乾燥させて、転写シートを得る。
【0032】導電パターンは端部を接続してスパイラル
状になるような複数種類のものを形成しておく。また、
導電パターンの中には外部電極接続部を有するものも形
成しておく。
【0033】次に、スルーホールを形成してない複数枚
のセラミックグリーンシート10を、所定の厚さに積層
圧着して保護シート14を形成する(図5A(a)参
照)。
【0034】次に、保護シート14の上に外部電極接続
部18を有する導電パターン12を形成した転写シート
を積層し、この転写シートから保護シート14にこの導
電パターン12を転写する(図5A(b)参照)。
【0035】次に、このようにして導電パターン12を
転写した上に、スルーホール16を有するグリーンシー
ト10を、下の導電パターン12の端部がスルーホール
16から覗くようにして積層・圧着する(図5A(c)
参照)。
【0036】図2は、導電パターンが行列状に形成され
た転写シートから、グリーンシートへ導電パターンを転
写する一般的な場合を示した説明図、図3は転写シート
からグリーンシートへ導電パターンを転写する場合の様
子を拡大して示した説明図である。
【0037】導電パターン12の転写は、これらの図に
示すように、グリーンシート10上に転写シート22を
重ね、転写シート22のベースフィルム24を透して、
スルーホール16に導電パターン12の端部を重ねて導
電パターン12を転写して、下の導電パターン12に上
の導電パターン12を接続させ、そしてベースフィルム
24を剥すことにより行なう。
【0038】図4は導電パターンの接続部の詳細を示し
た部分拡大斜視図である。同図に示すように、導電パタ
ーン12の端部は転写によりスルーホール16を通し
て、下の導電パターン12に直接的に接続される。
【0039】以下、上記と同様にして、導電パターン1
2の転写とセラミックグリーンシート10の積層・圧着
とを交互に行なう。
【0040】図5Aは導電パターンの接続手順を示す説
明図、図5Bは図5Aの導電パターンの接続手順の続き
の導電パターンの接続手順および外部電極の形成手順を
示す説明図である。
【0041】導電パターン12は、図5A(b)〜
(h)及び図5B(i),(j)に示すように、先に転
写した導電パターン12に対して270度だけ回転させ
た状態で順次接続させて行く。これによって、スパイラ
ル状の導体が形成される。
【0042】セラミックグリーンシート10の積層・圧
着と、導電パターン12の転写を所定のターン数だけ行
なった後、図5B(k)に示すように、スルーホール1
6付きのセラミックグリーンシート10を積層・圧着
し、図5B(1)に示すように、外部電極接続部18を
有する導電パターン12を転写する。
【0043】そして、外部電極接続部18を有する導電
パターン12の上に、スルーホール16を形成してない
セラミックグリーンシートを数層分だけ積層・圧着して
保護シート14とし、全体を温度120℃、圧力500
kg/cmで本圧着する。
【0044】次に、これらを格子状にカットし、図5B
(m)に示すようなチップ状の素体25を得、この素体
25を大気中で900℃に加熱して焼成する。
【0045】次に、外部電極接続部18の露出している
素体25の両端面に外部電極用の導電ペーストを塗布
し、この導電ペーストを大気中で600℃に加熱して焼
き付け、これを外部電極26,26とし、積層チップイ
ンダクタを得る。
【0046】なお、上記実施例では、導電パターンとし
て略コ字状のものを使用したが、この形状に限定される
ものではなく、略円状、略楕円状、略L字状等の形状の
ものを使用してもよい。
【0047】第2実施例 次に、この発明に係る積層複合LCチップの製造方法の
一例について説明する。
【0048】図6は積層複合LCチップの分解斜視図、
図7は積層複合LCチップの斜視図である。
【0049】まず、第1実施例のようにして積層チップ
インダクタの素体25を製造する。
【0050】次に、この素体25の上に、誘電体からな
るセラミックグリーンシート28の積層と、このセラミ
ックグリーンシート28への内部電極パターン30の転
写とを交互に行ない、最後に保護層32となる誘電体シ
ートを数層だけ積層し、圧着する。
【0051】次に、全体を格子状にカットし、素体25
に積層セラミックコンデンサとしての素体33が積層さ
れた複合素体を得、この複合素体を大気中で900℃に
加熱して焼成する。
【0052】次に、外部電極接続部18および内部電極
パターン30の露出している上記複合素体の両端面に外
部電極用の導電ペーストを塗布し、この導電ペーストを
大気中で600℃に加熱して焼き付け、これを外部電極
34,34とし、図7に示すような積層複合LCチップ
を得る。
【0053】なお、上記2つの実施例では、積層チップ
インダクタおよび積層複合LCチップについて説明した
が、この発明はこれらの例に限定されるものではなく、
積層部品一般、例えば圧電部品や多層基板等にも使用で
きるものである。
【0054】
【発明の効果】請求項1記載の発明によれば、導電パタ
ーンとスルーホールの重なり具合を直接見ながらスルー
ホールの上に導電パターンを重ねるので、スルーホール
の上に導電パターンを確実に重ねることができ、また、
導電パターンとスルーホールの重なり具合を直接見なが
ら導電パターンの上にスルーホールを重ねるので、導電
パターンの上にスルーホールを確実に重ねることがで
き、従って、セラミックグリーンシートを介して隣り合
う導電パターン同士がスルーホールを介して確実に接続
された高品質の積層電子部品を歩留良く製造することが
できるという効果がある。
【0055】なお、位置合わせマークを使用して導電パ
ターンとセラミックグリーンシートを積層する場合は、
積層体が厚くなるにつれて上下の位置合わせマーク同士
の間の隙間が拡がり、透かして見る角度の違いによる位
置ずれが大きくなり、またベースフィルムがたわみ易く
なるので、導電パターンとスルーホールとの重ね位置精
度にくるいが生じ易くなるが、請求項1記載の発明は、
積層体が厚くなったとしても、上述したように導電パタ
ーンとスルーホールの重なり具合を直接見ながら重ねる
ので、重ね位置精度にくるいは生じない。
【0056】また、位置合わせマークを使用して導電パ
ターンとセラミックグリーンシートを積層する場合は、
位置合わせマークを形成したり、位置合わせマークの磨
耗を防止する保護層を形成したりしなければならない
が、請求項1記載の発明は、上述したように位置合わせ
マークを使用しないので、位置合わせマークを形成した
り、位置合わせマークの磨耗を防止する保護層を形成し
たりする余分な工程がいらない。
【0057】また、位置合わせマークを使用して導電パ
ターンとセラミックグリーンシートを積層する場合は、
位置合わせマークだけを見ているので、転写パターンの
種類やセラミックグリーンシートの種類を誤っても、そ
れを知ることはできないが、請求項1記載の発明は、導
電パターンとスルーホールを直接見ながら積層している
ので、転写パターンの種類やセラミックグリーンシート
の種類に誤りがあった場合、その誤りをその場で直ちに
知ることができ、従って、直ちに誤りに対応することが
できる。
【0058】また、積層体は積層・圧着の際に横方向
(XY方向)に若干延び、導電パターンとスルーホール
との間の位置関係にずれを生ずる。請求項1記載の発明
は、積層体の周囲を金型で囲むことにより横方向の延び
を抑え、導電パターンとスルーホールとの間の位置関係
のずれを防止することができる。しかし、位置合わせマ
ークを使用して積層する場合は、位置合わせマークが邪
魔になって積層体を囲む 金型を置くことができないの
で、積層・圧着の際のグリーンシートの横方向の伸びを
抑えることができない。
【0059】また、請求項1記載の発明によれば、導電
パターンが乾燥状態になっていてある程度の強度を有し
ているので、転写の際にスルーホールの段差で切れ難
く、従って、セラミックグリーンシートを介して隣り合
う導電パターンがスルーホールにおいて断線することな
く確実に接続された高品質の積層電子部品を製造するこ
とができるという効果がある。
【0060】また、請求項2記載の発明によれば、転写
した導電パターンの上にセラミックグリーシートを予め
積層・圧着させてから本圧着させるので、本圧着の際に
セラミックグリーンシート及び導電パターンがずれ難
く、従って、位置ずれの少ない積層電子部品を製造する
ことができるという効果がある。
【図面の簡単な説明】
【図1】図1はこの発明に係る積層チップインダクタの
製造方法の一例を示す工程図である。
【図2】図2は、導電パターンが行列状に形成された転
写シートから、グリーンシートへ導電パターンを転写す
る一般的な場合を示した説明図である。
【図3】図3は転写シートからグリーンシートへ導電パ
ターンを転写する場合の様子を拡大して示した説明図で
ある。
【図4】図4は導電パターンの接続部の詳細を示した部
分拡大斜視図である。
【図5A】図5Aは導電パターンの接続手順を示す説明
図である。
【図5B】図5Bは図5Aの導電パターンの接続手順の
続きの導電パターンの接続手順および外部電極の形成手
順を示す説明図である。
【図6】図6は積層複合LCチップの分解斜視図であ
る。
【図7】図7は積層複合LCチップの斜視図である。
【図8】図8は従来の積層チップインダクタの素体部分
の分解斜視図である。
【図9】図9は導電パターンの接続部の詳細を示した部
分拡大斜視図である。
【符号の説明】
10 セラミックグリーンシート 12 導電パターン 14 保護シート 16 スルーホール 18 外部電極接続部 20 廻込部 22 転写シート 24 ベースフィルム 25 素体 26 外部電極 28 誘電体グリーンシート 30 内部電極パターン 32 保護シート 33 素体 34 外部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 星 健一 東京都台東区上野6丁目16番20号 太陽 誘電株式会社内 (56)参考文献 特開 昭64−65830(JP,A) 特開 昭58−10810(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 所定位置にスルーホールが設けられたセ
    ラミックグリーンシートを形成する工程と、透明なベー
    スフィルム上に乾燥状態の導電パターンが設けられた転
    写シートを形成する工程と、該セラミックグリーンシー
    トへの該導電パターンの転写と、該セラミックグリーン
    シートへ転写された該導電パターン上への該セラミック
    グリーンシートの積層・圧着とを交互に繰り返す工程と
    を備え、 前記導電パターンの転写は、該ベースフィルムを透かし
    て見ながら該導電パターンと該スルーホールが重なるよ
    うに該ベースフィルムを動かして位置合わせをした後に
    行ない、 該セラミックグリーンシートの積層・圧着は、該スルー
    ホールから該導電パターンが覗くように該セラミックグ
    リーンシートを動かして位置合わせをした後に行なうこ
    とを特徴とする積層電子部品の製造方法。
  2. 【請求項2】 前記導電パターンの転写と、前記セラミ
    ックグリーンシートの積層・圧着を繰り返すことによっ
    て得た積層体を前記積層・圧着よりも強い圧力で本圧着
    することを特徴とする請求項1記載の積層電子部品の製
    造方法。
  3. 【請求項3】 セラミックグリーンシートは、磁性体、
    絶縁体、誘電体のいずれかであることを特徴とする請求
    項1又は2記載の積層電子部品の製造方法。
JP35285293A 1993-12-28 1993-12-28 積層電子部品の製造方法 Expired - Fee Related JP3201900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35285293A JP3201900B2 (ja) 1993-12-28 1993-12-28 積層電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35285293A JP3201900B2 (ja) 1993-12-28 1993-12-28 積層電子部品の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2024864A Division JPH0654743B2 (ja) 1990-02-03 1990-02-03 積層電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH0745461A JPH0745461A (ja) 1995-02-14
JP3201900B2 true JP3201900B2 (ja) 2001-08-27

Family

ID=18426884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35285293A Expired - Fee Related JP3201900B2 (ja) 1993-12-28 1993-12-28 積層電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3201900B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506086B2 (ja) * 2000-01-17 2004-03-15 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3449350B2 (ja) 2000-11-09 2003-09-22 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP3449351B2 (ja) 2000-11-09 2003-09-22 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810810A (ja) * 1981-07-13 1983-01-21 Tdk Corp 積層インダクタの製造方法
JPS6465830A (en) * 1987-09-07 1989-03-13 Matsushita Electric Ind Co Ltd Replication sheet

Also Published As

Publication number Publication date
JPH0745461A (ja) 1995-02-14

Similar Documents

Publication Publication Date Title
US6189200B1 (en) Method for producing multi-layered chip inductor
JP2539367Y2 (ja) 積層型電子部品
JP3635631B2 (ja) 積層セラミック電子部品の製造方法
KR20050084853A (ko) 적층코일부품 및 그 제조방법
WO2019107131A1 (ja) 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
JPH1167554A (ja) 積層型コイル部品及びその製造方法
JP3201900B2 (ja) 積層電子部品の製造方法
JP3554784B2 (ja) 積層セラミック電子部品及びその製造方法
KR100474947B1 (ko) 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법
JP3301564B2 (ja) 積層チップインダクタ
JPWO2018074139A1 (ja) 多層基板およびその製造方法
JP2001319822A (ja) 積層セラミック電子部品の製造方法
JP2001307937A (ja) 積層セラミック電子部品の製造方法
US11924980B2 (en) Method for manufacturing multilayer substrate and multilayer substrate
JP3365287B2 (ja) 積層セラミック電子部品の製造方法
JPH11111551A (ja) 積層型電子部品の製造方法
JP2002050533A (ja) 積層チップ部品の製造方法
JP4461641B2 (ja) 積層型チップサーミスタ及びその製造方法
JP2937781B2 (ja) 積層インダクタの製造方法
JPS63117410A (ja) 積層型インダクタンス素子
JP2000252160A (ja) 積層部品の製造方法
JP2001060515A (ja) 積層チップインダクタ
JPH0654743B2 (ja) 積層電子部品の製造方法
JPH06215947A (ja) 積層インダクタ
JPH06181122A (ja) コイル部品とその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970916

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees