KR20050084853A - 적층코일부품 및 그 제조방법 - Google Patents

Abstract

본 발명은, 소형화 및 박형화를 실현하면서도 높은 L취득효율을 확보하고, 또한, 비어홀간에 있어서의 절연저항의 저하를 방지한 적층코일부품과, 그 제조방법을 제공하는 것을 목적으로 한다.

적층코일부품(1)는, 복수의 띠형상 전극(2)과, 띠형상 전극(2)의 단부끼리를 접속하는 비어홀(3)로 이루어지는 코일 도체(4)가, 대략 직육면체형상을 갖는 세라믹 적층체(5)의 내부에 설치된 것이며, 코일 도체(4)의 축심방향은, 세라믹 적층체(5)의 적층방향(두께방향)(X) 및 길이방향(Y)의 어느 방향과도 직교하는 방향인 세라믹 적층체(5)의 폭방향(Z)과 일치하고 있다. 제조방법은, 띠형상 전극(2) 또는/및 비어홀(3)이 형성된 세라믹 그린시트(7)와, 외부전극(6)의 하지가 되는 도체 패턴이 인쇄된 세라믹 그린시트(7)를 적층한 후, 압착하여 소성하는 공정을 포함하고 있다.

Description

적층코일부품 및 그 제조방법{LAMINATED COIL COMPONENT AND METHOD OF MANUFACTURING THE SAME}

본 발명은 적층코일부품 및 그 제조방법에 관한 것이며, 특히, 세라믹 적층체의 내부에 있어서의 코일 도체의 배치상태에 관한 것이다.

적층코일부품의 일례로서는, 특허문헌1에서 개시된 세로적층 가로감기형의 칩 인덕터가 있다. 도 11에서 나타내는 바와 같이, 칩 인덕터(31)는, 대략 직육면체형상으로 된 세라믹 적층체(32)의 내부에, 적층방향(두께방향)(X)과 직교하는 일방향을 축심방향으로 하는 코일 도체(33)가 설치된 것이다. 즉, 세라믹 적층체(32)의 길이방향(Y)과 일치한 방향을 축심방향으로 하는 코일 도체(33)가 세라믹 적층체(32)의 내부에 설치되어 있다. 또한, 세라믹 적층체(32) 내의 상측위치 및 하측위치에 띠형상 전극(34)이 형성되어 있다. 그리고, 띠형상 전극(34)과 코일 도체(33)는, 세라믹 적층체(32) 내의 각각의 단부끼리가, 세라믹 적층체(32)를 그 두께방향(X)으로 관통해서 형성된 비어홀(35)을 통해서 접속된 구조로 되어 있다.

비어홀(35)은, 세라믹 적층체(32)를 구성하기 위한 세라믹 그린시트 각각의 소정 위치마다 관통구멍을 형성하고, 이들 관통구멍의 내부에 Ag페이스트 등과 같은 도체(도전 페이스트)를 충전해서 형성된 것이다. 세라믹 그린시트로서는, 예컨대, 페라이트 시트 등을 들 수 있다. 또한, 세라믹 적층체(32)의 상측의 단부위치에 형성된 띠형상 전극(34) 각각은, 세라믹 적층체(32)의 길이방향(Y)에 있어서의 끝면까지 인출되어 있고, 세라믹 적층체(32)의 끝면을 피복하여 형성된 외부전극(37)과 각각 별도로 접속되어 있다.

한편, 이 칩 인덕터(31)가 구비하는 세라믹 적층체(32)를 제작하는 때는, 도시하고 있지 않지만, 비어홀(35)만이 형성된 세라믹 그린시트 다수장이 적층방향(X)의 중앙위치에 배치된다. 그리고, 그 상측위치 및 하측위치에 대하여 띠형상 전극(34) 및 비어홀(35)이 형성된 세라믹 그린시트의 복수장이 배치된다. 그리고, 그 상측위치 및 하측위치에 대해서는, 띠형상 전극(34) 및 비어홀(35) 모두가 형성되어 있지 않은 복수장의 세라믹 그린시트가 또한 배치된다.

그 후, 세라믹 그린시트가 적층되어 이루어지는 시트 적층체를 적층방향(X)을 따라 일체적으로 압착하고, 또한, 연달아서 소성하면, 세라믹 적층체(32)가 얻어진다. 또한, 이 세라믹 적층체(32)의 끝면 상에 외부전극(37)을 도전 페이스트를 딥(dip) 처리해서 베이킹하면, 소위 끝면 딥 품으로서의 칩 인덕터(31)가 완성된다.

[특허문헌1] 일본 특허공개 2002-252117호 공보

도 1은 본 발명의 실시예1에 따른 적층코일부품의 일례인 칩 인덕터의 외관구조를 나타내는 사시도이다.

도 2는 그 분해 구조를 나타내는 사시도이다.

도 3은 전류인가시의 L특성을 나타내는 설명도이다.

도 4는 전류인가시의 L변화율을 나타내는 설명도이다.

도 5는 코일 도체의 면적비율과 중첩특성의 관계를 나타내는 설명도이다.

도 6은 칩 인덕터의 제 1 실장구조를 나타내는 측면도이다.

도 7은 칩 인덕터의 제 2 실장구조를 나타내는 측면도이다.

도 8은 칩 인덕터의 제 3 실장구조를 나타내는 측면도이다.

도 9는 본 발명의 실시예2에 따른 적층코일부품의 일례인 칩 인덕터의 외관구조를 나타내는 사시도이다.

도 10은 그 분해 구조를 나타내는 사시도이다.

도 11은 종래예에 따른 적층코일부품의 일례인 칩 인덕터의 외관구조를 나타내는 사시도이다.

(도면의 주요부분에 대한 부호의 설명)

1 … 칩 인덕터(적층코일부품) 2 … 띠형상 전극

3 … 비어홀 4 … 코일 도체

5 … 세라믹 적층체 6 … 외부 전극

7 … 세라믹 그린시트 21 … 칩 인덕터(적층코일부품)

22 … 세라믹 적층체 23 … 외부전극

X … 세라믹 적층체의 적층방향(두께방향)

Y … 세라믹 적층체의 길이방향 Z … 세라믹 적층체의 폭방향

여기서, 적층코일부품에 있어서의 코일의 L(인덕턴스)취득효율에 대해서, 검토한다. 예컨대, 상기 종래의 칩 인덕터(31)에 있어서의 코일 도체(33)의 L취득효율이 양호해지는 것은, 코일 도체(33)의 내측면적과 외측면적이 동등할 때이다. 즉, 이들 면적비율이 1:1에 가깝게 되도록 설계하고 있을 경우에 가장 양호하게 된다.

또한, 칩 인덕터(31)의 설계시에 있어서는, 몇개의 고려해야 할 제약사항이 있다. 즉, 세라믹 적층체(32)의 내부에 배치되는 코일 도체(33)의 두께방향(X)에 있어서의 상측위치 및 하측위치에 배치되어 외장부분이 되는 세라믹 그린시트는, Ag확산을 방지하기 위해서, 어느 정도이상의 외장두께가 있는 것이 필요하게 된다. 또한, 적층 어긋남이나 절단(커트)어긋남이 발생한 경우에도, 띠형상 전극(34)이나 비어홀(35)이 외부에까지 노출해 버리는 것을 방지하는 필요상, 세라믹 적층체(32)의 폭방향(Z)에 있어서의 필요최소한의 사이드 갭을 확보해 두어야만 한다.

그리고, 칩 인덕터(31)의 외형 사이즈가 작은 경우일수록, 이들 제약 사항은 크게 작용한다. 그 결과, 코일 도체(33)의 내측면적과 외측면적이 동등하도록 설계하는 것은 상당히 곤란하다.

또한, 칩 인덕터(31)가 구비하는 세라믹 적층체(32)는, 다수장의 세라믹 그린시트를 적층해서 압착하고, 또한, 커트한 것을 소성함으로써 제작된다. 그런데, 그 압착시에 있어서는, 일반적으로 비어홀(35)이 되는 관통구멍에 충전된 도체쪽이, 세라믹 그린시트보다 찌그러지기 어렵다. 그 때문에, 이들 도체가 말하자면 압착시의 압압력에 저항하는 주체(柱體)와 같이 작용하여, 비어홀(35)이 압압력을 지탱하는 상태로 되어 버린다.

따라서, 비어홀(35)끼리가 서로 근접해서 배치된 주변부에 위치하는 세라믹 부분에는, 비어홀(35)로부터 이간된 위치에 있는 세라믹 부분에 비해서, 보다 작은 압압력밖에 작용할 수 없게 된다. 그리고, 압압력이 부족한 결과, 비어홀(35) 근방의 세라믹 부분에서는, 소성시에 있어서의 소성 부족이나 디라미네이션 등이 발생하기 쉽게 되어 버린다. 또한, 비어홀(35)이 되는 도체의 Ag이 세라믹 부분에 확산하기 쉽게 되어, 비어홀(35)끼리간의 절연저항이 저하하는 일도 일어난다.

본 발명은 이들 문제점을 감안하여 창안된 것으로서, 소형화 및 박형화를 실현하면서도 코일 도체의 내측면적과 외측면적을 동등하게 하여 높은 L취득효율을 확보하는 것을 가능하게 하고, 또한, 비어홀끼리간에 있어서의 절연저항의 저하를 유효하게 방지할 수 있는 적층코일부품과, 그 제조방법을 제공하는 것을 목적으로 하고 있다.

청구항1에 기재된 본 발명에 따른 적층코일부품은, 복수의 띠형상 전극과, 이들 띠형상 전극의 소정의 단부끼리를 접속하는 비어홀로 이루어지는 코일 도체가, 대략 직육면체형상을 갖는 세라믹 적층체의 내부에 설치되어 이루어지는 것으로서, 상기 코일 도체의 축심방향은, 상기 세라믹 적층체의 적층방향(두께방향) 및 길이방향 중 어느 방향과도 직교하는 방향인 상기 세라믹 적층체의 폭방향과 일치하고 있는 것을 특징으로 한다. 즉, 이 때에 있어서의 코일 도체의 축심방향은, 상기 세라믹 적층체의 적층방향(두께방향)과 수직이고, 또한, 상기 세라믹 적층체의 길이방향과도 수직으로 되어 있다.

청구항2에 기재된 본 발명에 따른 적층코일부품은 청구항1에 기재된 것으로서, 상기 코일 도체의 단부와 접속되는 외부전극을, 상기 세라믹 적층체의 적층방향에 있어서의 주표면의 길이방향의 단부위치에 형성하고 있는 것을 특징으로 하는.

청구항3에 기재된 본 발명에 따른 적층코일부품은 청구항2에 기재된 것으로서, 상기 외부전극은, 상기 비어홀이 형성된 영역을 피복한 상태로 형성되는 것을 특징으로 한다.

청구항4에 기재된 본 발명에 따른 적층코일부품의 제조방법은 청구항3에 기재된 적층코일부품을 제조하는 방법으로서, 상기 띠형상 전극 또는/및 비어홀이 형성된 세라믹 그린시트와, 상기 외부전극의 하지가 되는 도체 패턴이 인쇄된 세라믹 그린시트를 적층한 후, 압착하여 소성하는 공정을 포함하고 있는 것을 특징으로 한다.

[발명의 효과]

코일 도체를 내장해서 이루어지는 적층코일부품의 소형화 및 박형화, 특히, 그 저높이화를 실현하기 위해서, 적층코일부품의 두께 치수를 그 길이 치수나 폭치수에 비해서 작게 했을 때, 코일 도체의 축심방향이 세라믹 적층체의 길이방향과 일치하고 있으면, 코일 도체의 내측면적이 그 외측면적보다 극단적으로 작아진다.

본 발명의 적층코일부품에서는, 적층코일부품의 일반적 특성을 이용해서 소형화 및 박형화를 실현했다. 그리고, 본 발명에 따른 적층코일부품은, 그 외장두께와 사이드 갭을 필요최소한까지 작게 한 경우에도 높은 L취득효율을 확보할 수 있고, 이것에 따라 중첩특성을 개선할 수 있고, 또한, 비어홀의 개수가 종래보다 적게 되기 때문에, 가공 비용을 저렴하게 할 수 있다.

청구항1에 기재한 적층코일부품에 있어서는, 코일 도체의 축심방향을 세라믹 적층체의 적층방향(두께방향) 및 길이방향 중 어느 방향과도 직교하는 방향인 세라믹 적층체의 폭방향과 일치시키고 있다. 그 때문에, 코일 도체의 내측면적이 그 외측면적보다 극단적으로 작아지는 것을 방지하고, 이들 면적을 동등하게 하여 코일 도체의 L취득효율을 높게 할 수 있다. 이것에 따라 중첩특성을 개선할 수 있고, 비어홀의 개수가 종래보다 적게 되기 때문에, 가공 비용이 저렴해진다라는 효과도 얻어진다.

청구항2에 기재한 적층코일부품에서는, 코일 도체의 단부와 접속되는 외부전극을 세라믹 적층체의 적층방향에 있어서의 주표면의 길이방향의 단부위치에 형성하고 있다. 즉, 이 적층코일부품에 있어서는, 외부전극을 세라믹 적층체의 길이방향에 있어서의 끝면이 아니라, 그 두께방향의 주표면에 형성하는 것이 행해지고 있다.

종래의 적층코일부품에 있어서의 외부전극은, 세라믹 적층체의 끝면을 딥 처리하여 형성되는 것이 통상이며, 세라믹 적층체의 주표면에 외부전극을 형성하는 것은 실행되지 않고 있었다. 그러나, 본 발명에 따른 적층코일부품에서는, 세라믹 적층체의 주표면에 외부전극을 형성하고 있으므로, 적층코일부품을 기판 등에 실장하는 경우, 즉, 적층코일부품의 외부전극과 기판 등의 배선패턴을 접속하는 경우에 있어서의 접속작업이 용이하게 된다라는 효과가 얻어진다.

즉, 예컨대, 적층코일부품의 외부전극과 기판 등의 배선패턴을 와이어본딩으로 접속하거나, 적층코일부품의 외부전극을 기판 등의 배선패턴에 범프를 통해서 대향시킨 후에 접합하거나 하는 등의 작업을 매우 용이하게 행할 수 있다. 또한, 이 때에 있어서의 외부전극은, 배럴 공정에서 깎이거나 박리되거나 하는 것을 방지하기 위해서, 세라믹 적층체의 주표면의 끝 가장자리보다 내측의 위치에 형성되어 있는 것이 바람직하다. 또한, 이러한 구조이면, 종래의 끝면 딥 품에 비해서 부유 용량이 적어진다라는 이점도 확보된다.

청구항3에 기재된 본 발명에 따른 적층코일부품에서는, 비어홀이 형성된 영역을 외부전극으로 피복하고 있으므로, 세라믹 적층체의 압착시에는, 비어홀뿐만 아니라, 그 주변부의 세라믹 부분에까지도, 외부전극을 통해서 압착시의 압압력이 작용한다. 그 때문에 이들 비어홀의 주변부에 위치하는 세라믹 부분도, 비어홀로부터 이간된 위치에 있는 세라믹 부분과 마찬가지의 압압력에 의해 압압된다.

따라서, 비어홀 근방의 세라믹 부분에 있어서도, 소성시에 있어서의 소성 부족이나 디라미네이션 등의 발생을 방지하기 쉽게 된다. 그 결과, 세라믹 부분에 대한 Ag확산이나 비어홀끼리간의 절연저항이 저하하는 것을 유효하게 방지할 수 있다.

또한, 압착시에 프레스 금형으로 압착하면, 세라믹 적층체의 주표면에 형성된 외부전극의 표면이 평탄하게 된다. 그 때문에 예컨대, 외부전극에 본딩 와이어를 접합하는 경우 등에 있어서는, 종래의 딥 처리에 의해 형성된 외부전극에 비해서, 접합 강도가 향상한다라는 이점도 확보된다.

청구항4에 기재된 본 발명에 따른 적층코일부품의 제조방법에서는, 띠형상 전극 또는/및 비어홀이 형성된 세라믹 그린시트와, 외부전극의 하지가 되는 도체 패턴이 인쇄된 세라믹 그린시트를 적층한 후, 압착하여 소성하는 것이 행해진다. 이렇게 하면, 청구항3에 기재한 적층코일부품을 용이하게 제작할 수 있다.

또한, 이러한 제조방법이면, 비어홀을 통해서 외부전극과 코일 도체를 접속한 후에 세라믹 적층체와 동시에 소성하는 것이 가능하게 된다. 그리고, 동시소성하면, 외부전극이 되는 도전 페이스트를 특별히 별도로 도포해서 베이킹하는 공정이 불필요하게 되므로, 가공 비용을 저감할 수 있다라는 효과도 얻어진다.

적층코일부품의 소형화 및 박형화를 실현하면서 코일 도체의 내측면적과 외측면적을 동등하게 하고, 높은 L취득효율을 확보함과 아울러, 비어홀끼리간에 있어서의 절연저항의 저하를 유효하게 방지한다라는 목적을, 매우 간단한 구조 및 제조방법으로 실현하였다.

[실시예1]

도 1은 실시예1에 따른 적층코일부품의 일례인 칩 인덕터의 외관구조를 나타내는 사시도, 도 2는 그 분해 구조를 나타내는 사시도이며, 도 3은 전류인가시의 L특성을 나타내는 설명도이다. 그리고, 도 4는 전류인가시의 L변화율을 나타내는 설명도이며, 도 5는 코일 도체의 면적비율과 중첩특성의 관계를 나타내는 설명도이다. 또한, 도 6~도 8은 칩 인덕터의 실장구조를 나타내는 측면도이며, 도 6은 제 1 실장구조, 도 7은 제 2 실장구조, 도 8은 제 3 실장구조를 각각 나타내고 있다.

칩 인덕터(1)는, 도 1에서 외관구조를 나타내고, 또한, 도 2에서 분해 구조를 나타내는 바와 같이, 복수의 띠형상 전극(2)과, 각 띠형상 전극(2)의 소정의 단부끼리를 기계적 및 전기적으로 접속하는 다수개의 비어홀(3)로 이루어지는 코일 도체(4)가, 대략 직육면체형상을 갖는 세라믹 적층체(5)의 내부에 설치된 것이다. 즉, 이 칩 인덕터(1)에서는, 세라믹 적층체(5)의 적층방향(두께방향)(X)에 있어서의 상부측 및 하부측의 소정 위치마다 형성된 띠형상 전극(2)의 단부끼리를, 세라믹 적층체(5)의 두께방향(X)으로 관통해서 형성된 비어홀(3)로 서로 접속함으로써 둘레회전한 형상의 코일 도체(4)가 구성되어 있다.

이 때, 코일 도체(4)의 축심방향은, 세라믹 적층체(5)의 적층방향(두께방향)(X)과 직교하고, 또한, 세라믹 적층체(5)의 길이방향(Y)과도 직교하는 방향인 세라믹 적층체(5)의 폭방향(Z)과 일치하고 있다. 즉, 이 코일 도체(4)의 축심방향은, 세라믹 적층체(5)의 적층방향(X)과 수직이고, 세라믹 적층체(5)의 길이방향과도 수직인 것으로 되어 있다. 그리고, 세라믹 적층체(5)의 상부측에 배치되고, 또한, 그 폭방향(Z)을 따르는 가장 외측에 배치된 띠형상 전극(2) 각각의 일방측의 단부는, 세라믹 적층체(5)을 그 두께방향(X)으로 관통해서 형성된 비어홀(3)을 통해서 세라믹 적층체(5)의 두께방향(X)에 있어서의 상측의 주표면에까지 인출되어 있다.

또한, 이 세라믹 적층체(5)의 두께방향(X)에 있어서의 상측의 주표면의 길이방향(Y)의 단부위치에는, 외부전극(6)이 각각 노출된 상태로 형성되어 있다. 비어홀(3)은, 세라믹 적층체(5)의 상측의 주표면에까지 인출되고, 외부전극(6)과 각각 별도로 접속시켜져서 도통하고 있다. 칩 인덕터(1)의 외부전극(6) 각각은, 세라믹 적층체(5)의 적층방향(X)으로부터 바라봤을 때, 비어홀(3)이 형성된 영역을 피복한 상태를 하고 있다.

또한, 띠형상 전극(2) 및 외부전극(6)은, Ag페이스트 등과 같은 도체(도전 페이스트)를 이용하여, 세라믹 적층체(5)을 구성하는 세라믹 그린시트(7)의 표면 상에 형성된다. 도 2에서는 띠형상 전극(2)이 3층에 걸쳐서 형성되어 있지만, 1층만 형성된 것이어도 된다. 또한, 비어홀(3) 각각은, 세라믹 그린시트(7) 각각의 소정 위치마다에 대한 레이저광조사 등에 의해 관통구멍을 형성하고, 또한, 이 관통구멍의 내부에 Ag페이스트 등의 도체를 충전해서 형성된 것이다.

또한, 본 실시예에서는, 외부전극(6)의 각각을 세라믹 적층체(5)의 주표면의 끝 가장자리보다 내측의 위치에 형성하고 있지만, 이러한 형성상태이면, 배럴 공정에서 외부전극(6)이 깍이거나 박리되거나 하는 것을 방지할 수 있게 된다. 단, 이러한 형성상태에 한정되는 것은 아니고, 도시를 생략하고 있지만, 세라믹 적층체(5)의 주표면의 끝 가장자리에까지 이르도록 해서 외부전극(6)의 각각을 형성해도 되는 것은 물론이다.

칩 인덕터(1)에 있어서는, 코일 도체(4)의 축심방향을 세라믹 적층체(5)의 적층방향(두께방향)(X) 및 길이방향(Y) 중 어느 방향과도 직교하는 세라믹 적층체(5)의 폭방향(Z)과 일치시키고 있다. 그리고, 이 칩 인덕터(1)의 소성후의 치수는, 두께 치수가 0.35㎜이고 폭치수가 3.2㎜이며, 또한, 외장두께가 0.04㎜이고 사이드 갭이 0.1㎜이다. 칩 인덕터(1)가 이러한 경우에는, 코일 도체(4)의 내측면적 및 외측면적이 동등하다. 즉, 이들끼리의 면적비율이 1:1.4이기 때문에, 코일 도체(4)의 L취득효율이 1.1μH가 되는 것이 본 발명의 발명자들에 의해 확인되어 있다.

한편, 종래예에 따른 칩 인덕터(31)에서는, 예컨대, 소성후의 두께 치수가 0.35㎜이고 폭치수가 1.6㎜이며, 외장두께가 0.04㎜이고 사이드 갭이 0.1㎜인 칩 인덕터(31)인 경우, 코일 도체(33)에 있어서의 내측면적과 외측면적의 면적비율이 1:1.8이 된다. 그 때문에 코일 도체(33)의 L취득효율은 1.0μH임에 지나지 않고, 본 실시예에 따른 칩 인덕터(1)의 L취득효율이 종래예에 따른 칩 인덕터(31)보다 높게 되는 것도 아울러서 확인되어 있다.

그런데, 본 발명의 발명자들이, 전류인가시의 L특성과, 전류인가시의 L변화율을 측정한 바, 도 3 및 도 4에서 나타내는 바와 같은 측정결과가 얻어진다. 즉, 이들 도면 중에 있어서의 실선은 본 실시예에 따른 칩 인덕터(1)의 경우를, 또한, 파선은 종래예에 따른 칩 인덕터(31)의 경우를 나타내고 있다. 이들 도면으로부터, L특성 및 L변화율 모두 본 실시예에 따른 구조쪽이 종래예에 따른 구조보다 양호한 것을 알았다.

또한, 인덕턴스가 30% 저하할 때의 전류값을 조사해 본 바, 코일 도체(4)의 면적비율과 중첩특성 사이에는, 도 5에서 나타내는 바와 같은 관계가 있는 것이 보여지고 있다. 즉, 조사결과에 의하면, 코일 도체(4)의 내측면적과 외측면적의 면적비율이 1:1에 가까우면, 이들 면적비율이 1:1로부터 먼 경우에 비해서 큰 전류값을 허용가능하고, 많은 전류가 중첩해도 높은 인덕턴스를 유지할 수 있는 것을 알았다. 그 때문에 본 실시예에 따른 구조의 칩 인덕터(1)가면, 외장두께와 사이드 갭을 필요최소한까지 작게 하여도, 높은 L취득효율을 확보하면서 중첩특성을 개선하는 것이 가능하게 된다.

또한, 칩 인덕터(1)에서는, 세라믹 적층체(5)의 주표면에 외부전극(6)이 형성되어 있고, 또한, 세라믹 적층체(5)에 있어서의 비어홀(3)이 형성된 영역은 외부전극(6)에 의해 피복되어 있다. 그래서, 세라믹 적층체(5)의 압착시에는, 비어홀(3)뿐만 아니라, 그 주변부의 세라믹 부분에까지도, 외부전극을 통해서 압착시의 압압력이 작용한다. 그 결과, 비어홀(3)끼리간에 배치된 세라믹 부분도 충분히 압착되게 되고, 세라믹 적층체(5)의 소성시에 있어서의 소성 부족이나 디라미네이션의 발생을 방지하는 것이 가능하게 된다.

즉, 본 발명의 발명자들이, 세라믹 적층체(5)의 주표면에 형성된 외부전극(6)의 두께와 디라미네이션의 발생율의 관계를 조사한 바, 다음과 같은 조사 결과가 얻어졌다. 우선, 세라믹 적층체(5)의 주표면에 외부전극(6)을 형성하지 않은 경우에는, 디라미네이션의 발생율이 15%이었다.

이것에 대해서, 인쇄시의 두께가 5㎛이고 압착후의 두께가 3㎛이 되는 외부전극(6)을 형성한 경우에 있어서의 디라미네이션의 발생율은 10%, 또한, 인쇄시의 두께가 15㎛이고 압착후의 두께가 10㎛이 되는 외부전극(6)을 형성했을 때의 디라미네이션의 발생율은 0%로 되고, 외부전극(6)을 형성하고 있는 경우에는, 디라미네이션의 발생율이 크게 개선되는 것이 확인되었다. 특히, 외부전극(6)의 인쇄시 두께는, 15㎛이상인 것이 바람직하다.

그리고, 세라믹 적층체(5)의 소성시에 있어서의 소성 부족이나 디라미네이션의 발생을 방지하는 것이 가능하면, 비어홀(3)끼리간에 배치된 세라믹 부분에 대한Ag확산이나 비어홀끼리간의 절연저항이 저하하는 것을 유효하게 방지할 수 있다. 또한, 도시는 생략하고 있지만, 세라믹 적층체(5)의 압착시에 프레스 금형으로 압착하는 것을 행하면, 외부전극(6)의 표면이 평탄하게 되기 때문에, 예컨대, 외부전극(6)에 본딩 와이어를 접합할 경우 등에 있어서의 접합 강도가 향상한다라는 이점도 얻어진다.

본 발명의 발명자들은, 칩 인덕터(1)가 구비하는 세라믹 적층체(5)의 주표면의 외부전극(6)에 Ni하지 도금 및 Au도금을 실시한 구조와, 종래예에 따른 칩 인덕터(31)와 같이, 세라믹 적층체(32)의 끝면에 딥 처리해서 베이킹된 외부전극(37)에 Ni하지 도금 및 Au도금을 실시한 구조에 있어서의 접합 강도를 평가해 보았다. 즉, 이들 양 구조에 대하여, Au 와이어본딩 평가인 볼 세어 시험(ball shear test)과 와이어 풀 시험(wire pull test)을 실행했다. 그 결과, 어느 시험에 있어서도, 칩 인덕터(1)의 경우, 즉, 세라믹 적층체(5)의 주표면에 형성된 외부전극(6)에 Ni하지 도금 및 Au도금을 실시해서 되는 구조쪽이 접합 강도는 양호한 것으로 확인되었다.

또한, 칩 인덕터(1)를 구성하는 세라믹 적층체(5)의 두께방향(X)에 있어서의 상측의 주표면의 길이방향(Y)의 단부위치에 외부전극(6)을 형성하고 있는 경우에는, 이하와 같은 각종의 실장구조를 채용하는 것이 가능하게 된다. 우선, 도 6에서 나타내는 제 1 실장구조와 같이 , 칩 인덕터(1)의 외부전극(6)과, 이 칩 인덕터(1)가 실장되는 기판 등의 배선패턴(8)을 Au와이어(9) 등에 의한 와이어본딩으로 접합하는 것이 용이하게 된다.

또한, 도 7에서 나타내는 제 2 실장구조와 같이 , 땜납 볼 또는 Au볼(10)을 이용하여 접합해도 좋다. 즉, 이 경우에는, 우선 최초에, 칩 인덕터(1)의 외부전극(6) 상에 땜납 볼 또는 Au볼(10)을 탑재해 두고, 리플로우 처리하던가 초음파 처리하던가 하여 외부전극(6)에 땜납 볼 또는 Au볼(10)을 접합한다. 그 후, 칩 인덕터(1)를 상하 반전시키고, 땜납 볼 또는 Au볼(10)을 기판 등의 배선패턴(8)에 리플로우 처리 등으로 접합하는 것이 행해진다.

또한, 도 8에서 나타내는 제 3 실장구조와 같이 , Au도금된 칩 인덕터(1)의 외부전극(6)과 기판 등의 배선패턴(8)을 직접적으로 접촉시킨 후의 초음파 처리에 의해 접합해도 좋다. 또한 도시를 생략하고 있지만, 칩 인덕터(1)의 외부전극(6)과, 이 칩 인덕터(1)가 실장되는 기판 등의 배선패턴(8)을 도전성 접착제나 이방성도전 테이프로 접합하는 것도 가능하게 된다. 그리고, 이러한 실장구조인 경우에는, 칩 인덕터(1)에 땜납접합시와 같은 고열이 가해질 일이 없기 때문에, 칩 인덕터(1) 자체의 특성변동을 억제할 수 있다라는 이점이 얻어진다.

다음에, 도 2을 참조하면서 칩 인덕터(1)의 제조방법을 설명한다. 우선 최초에, 자성체 재료인 NiCuZn계 페라이트에 수계 바인더(초산비닐이나 수용성 아크릴 등) 또는 유기계 바인더(폴리비닐부티랄 등)을 더한다. 또한, 분산제나 소포제 등을 첨가한 후, 닥터 브레이드법이나 리버스 롤코터를 사용한 방법에 의해 세라믹 그린시트(7)를 성형한다. 그리고, 세라믹 그린시트(7) 중의 소정 장수에 대해서는 레이저광을 조사하고, 비어홀(3)이 되는 관통구멍을 각 세라믹 그린시트(7)의 소정 위치마다 형성한다.

계속해서, Ag페이스트의 스크린인쇄에 의해 세라믹 그린시트(7)에 형성 종료된 관통구멍 각각에 Ag페이스트를 충전하고, 비어홀(3)을 형성한다. 또한, Ag페이스트의 스크린인쇄에 의해, 각 세라믹 그린시트(7)의 표면 상에 있어서의 소정 위치에 대해서, 코일 도체(4)의 일부분이 되는 띠형상 전극(2)을 형성한다. 또한, 다른 세라믹 그린시트(7)의 표면 상에 있어서의 소정 위치에 대해서, 외부전극(6)의 하지가 되는 도체 패턴을 형성한다.

그 후, 비어홀(3)만이 형성된 소정 장수의 세라믹 그린시트(7)를 적층방향(X)의 중앙위치에 배치한다. 그리고, 이들의 상하 위치 각각에 대해서, 띠형상 전극(2) 및 비어홀(3)이 형성된 소정 장수의 세라믹 그린시트(7)를 배치한다. 또한, 이들의 상측위치에 대해선, 외부전극(6)의 하지가 되는 도체 패턴이 형성된 세라믹 그린시트(7)를 겹쳐서 배치한다. 한편, 그 하측위치에 대해서, 띠형상 전극(2) 및 비어홀(3), 외부전극(6)의 하지가 되는 도체 패턴 모두가 형성되어 있지 않은 세라믹 그린시트(7)를 겹쳐서 배치한다.

또한, 이와 같이 하여 적층된 시트 적층체(11)를 적층방향(X)을 따라 압착하고, 소정의 치수로 커트한 후, 탈지 및 소성하면, 세라믹 적층체(5)가 얻어진다. 계속해서, 외부전극(6)의 하지가 되는 도체 패턴에 대해서, Ni하지 도금 및 Au도금을 실시함으로써 외부전극(6)을 형성하면, 칩 인덕터(1)가 완성된다. 또한, Ni하지 도금 및 Au도금에 한정되지 않고, Ni하지 도금 및 Sn도금이어도 된다. 또한, 시트 적층체(11)의 압착시에 있어서의 인가압력은, 98~120㎫(1.0~1.2t/㎠)로 된다.

이러한 제조방법이면, 비어홀(3)을 통해서 외부전극(6)이 되는 도체 패턴과 코일 도체(4)를 접속한 후에, 세라믹 적층체(5)과 동시에 소성하는 것이 가능하게 된다. 그 때문에 이들을 동시 소성하도록 하면, 외부전극(6)이 되는 도전 페이스트를 특별히 별도로 도포해서 베이킹하는 공정이 불필요하게 된다.

본 실시예에서는, 세라믹 적층체(5)의 내부에 1개의 코일 도체(4)를 설치하여 이루어지는 칩 인덕터(1)가 적층코일부품인 것으로 하고 있지만, 본 발명의 적용 대상이 되는 적층코일부품이 상기 한 칩 인덕터(1)에만 한정되는 것은 아니다. 즉, 세라믹 적층체(5)의 내부에 2개이상의 코일 도체(4)를 병렬상으로 설치하여 이루어지는 구조이어도 좋고, 이러한 구조의 칩 인덕터는 트랜스나 커먼 초크코일로서 이용된다. 또한, 적층형 임피이더나 적층형 LC필터 등과 같은 다른 적층코일부품에 대해서도, 본 발명의 적용이 가능한 것은 물론이다.

[실시예2]

도 9는 본 발명의 실시예2에 따른 칩 인덕터의 외관구조를 나타내는 사시도이며, 도 10은 그 분해 구조를 나타내는 사시도이며, 이들의 도에 있어서의 부호21은 칩 인덕터를 나타내고 있다. 또한, 본 실시예에 따른 칩 인덕터(21)의 구조는, 그 외부전극에 관한 구조를 제외하면, 실시예1에 따른 칩 인덕터(1)와 기본적으로 다르지 않다.

따라서, 도 9 및 도 10에 있어서, 도 1 및 도 2와 서로 동일하게 되는 부분에는 동일한 부호를 붙이고, 여기서의 자세한 설명은 생략하고 있다. 또한, 실시예2에 따른 칩 인덕터(21)의 제조방법 및 기능도 실시예1에 따른 칩 인덕터(1)의 경우와 기본적으로 다르지 않으므로, 여기서의 자세한 설명은 생략한다.

칩 인덕터(21)는, 칩 인덕터(1)와 마찬가지로 구성되어 있다. 즉, 도 9에서 외관구조를 나타내고, 또한, 도 10에서 분해 구조를 나타내는 바와 같이, 복수의 띠형상 전극(2)과, 각 띠형상 전극(2)의 소정의 단부끼리를 기계적 및 전기적으로 접속하는 다수개의 비어홀(3)로 이루어지는 코일 도체(4)가, 대략 직육면체형상을 갖는 세라믹 적층체(22)의 내부에 설치된 것이다. 그리고, 이 때에 있어서의 코일 도체(4)의 축심방향도, 세라믹 적층체(22)의 적층방향(두께방향)(X)과 직교하고, 또한, 세라믹 적층체(22)의 길이방향(Y)과도 직교하는 방향인 세라믹 적층체(22)의 폭방향(Z)과 일치하고 있다.

또한, 세라믹 적층체(22)의 상부측에 배치되고, 또한, 그 폭방향(Z)을 따르는 가장 외측에 배치된 띠형상 전극(2)의 일방측의 단부는, 세라믹 적층체(22)를 그 두께방향(X)으로 관통해서 형성된 비어홀(3)을 통해서 세라믹 적층체(22)의 두께방향(X)에 있어서의 상측의 주표면에까지 인출되어 있다. 또한, 세라믹 적층체(22)의 두께방향(X)에 있어서의 상측의 주표면의 길이방향(Y)의 단부위치에는, 외부전극(23)이 각각 설치되어 있다.

이 때, 외부전극(23) 각각은, 세라믹 적층체(22)의 최상층에 노출되고, 서로 분리해서 형성된 1쌍의 상측전극(24)과, 그 바로 하층에 일체적으로서 형성된 하측전극(25)으로 구성되고 있고, 상측전극(24)과 하측전극(25)은 비어홀(3)을 통해서 접속되어 있다. 그리고, 이들 외부전극(23)은, 세라믹 적층체(22)의 적층방향(X)로부터 바라봤을 때, 비어홀(3)이 형성된 영역을 피복한 상태로 되어 있다.

다음에, 도 10을 참조하면서 칩 인덕터(21)의 제조방법을 설명한다. 우선 최초에, 세라믹 그린시트(7)를 성형한 후, 소정 장수의 세라믹 그린시트(7)에 있어서의 소정 위치마다에 대해서, 비어홀(3)이 되는 관통구멍을 형성한다. 계속해서, 스크린인쇄에 의해 Ag페이스트를 충전해서 비어홀(3)을 형성함과 아울러, Ag페이스트의 스크린인쇄에 의해, 각 세라믹 그린시트(7)의 표면 상에 있어서의 소정 위치에 대해서, 코일 도체(4)의 일부분이 되는 띠형상 전극(2)을 형성한다.

또한, 다른 세라믹 그린시트(7)의 표면 상에 있어서의 소정 위치에 대해서, 외부전극(23)의 상측전극(24) 및 하측전극(25)의 하지가 되는 도체 패턴을 각각 형성한다. 그 후, 비어홀(3)만이 형성된 소정 장수의 세라믹 그린시트(7)를 적층방향(X)의 중앙위치에 배치하고, 이들의 상하 위치 각각에 대해서, 띠형상 전극(2) 및 비어홀(3)이 형성된 소정 장수의 세라믹 그린시트(7)를 배치한다.

또한, 이들의 상측위치에 대해서, 외부전극(23)의 하측전극(25)의 하지가 되는 도체 패턴이 형성된 세라믹 그린시트(7)를 배치한다. 또한, 그 상측위치에 대해서 외부전극(23)의 상측전극(24)의 하지가 되는 도체 패턴이 형성된 세라믹 그린시트(7)를 겹쳐서 배치한다. 한편, 상술한 하측위치에 대해서는, 띠형상 전극(2) 및 비어홀(3), 외부전극(6)의 상측전극(24) 및 하측전극(25)의 하지가 되는 도체 패턴 모두가 형성되어 있지 않은 세라믹 그린시트(7)를 배치한다.

이와 같이 하여 적층된 시트 적층체(27)를 적층방향(X)을 따라 압착하고, 소정의 치수로 커트한 후, 탈지 및 소성하면, 세라믹 적층체(22)가 얻어진다. 그래서, 계속해서, 외부전극(23)의 상측전극(24)의 하지가 되는 도체 패턴에 대해서, Ni하지 도금 및 Au도금을 행함으로써 외부전극(23)을 형성하면, 도 9에서 외관구조를 나타낸 칩 인덕터(21)가 완성된다. 이러한 구조로 된 칩 인덕터(21)이면, 실시예1에 따른 칩 인덕터(1)보다 Au도금의 면적이 적게 되므로, 제조 비용의 저감이 가능하게 된다.

적층코일부품으로서, 칩 인덕터에 한정되는 일없이, 세라믹 적층체의 내부에 2개이상의 코일 도체를 병렬상 등으로 설치해서 이루어지는 구조의 트랜스나 커먼 초크코일로서 이용된다. 또한, 적층형 임피이더나 적층형 LC필터 등과 같은 다른 적층코일부품에 대해서도, 본 발명의 적용이 가능한 것은 물론이다.

Claims (4)

1. 복수의 띠형상 전극과, 이들 띠형상 전극의 소정의 단부끼리를 접속하는 비어홀로 이루어지는 코일 도체가, 대략 직육면체형상을 갖는 세라믹 적층체의 내부에 설치되어 이루어지는 적층코일부품으로서,

   상기 코일 도체의 축심방향은, 상기 세라믹 적층체의 적층방향(두께방향) 및 길이방향 중 어느 방향과도 직교하는 상기 세라믹 적층체의 폭방향과 일치하고 있는 것을 특징으로 하는 적층코일부품.
2. 제1항에 있어서, 상기 코일 도체의 단부와 접속되는 외부전극은, 상기 세라믹 적층체의 적층방향에 있어서의 주표면의 길이방향의 단부위치에 형성되어 있는 것을 특징으로 하는 적층코일부품.
3. 제2항에 있어서, 상기 외부전극은, 상기 비어홀이 형성된 영역을 피복한 상태로 형성되어 있는 것을 특징으로 하는 적층코일부품.
4. 제3항에 기재된 적층코일부품을 제조하는 방법으로서,

   상기 띠형상 전극 또는/및 비어홀이 형성된 세라믹 그린시트와, 상기 외부전극의 하지가 되는 도체 패턴이 인쇄된 세라믹 그린시트를 적층한 후, 압착하여 소성하는 공정을 포함하는 것을 특징으로 하는 적층코일부품의 제조방법.