JPS63117410A - 積層型インダクタンス素子 - Google Patents

積層型インダクタンス素子

Info

Publication number
JPS63117410A
JPS63117410A JP26432586A JP26432586A JPS63117410A JP S63117410 A JPS63117410 A JP S63117410A JP 26432586 A JP26432586 A JP 26432586A JP 26432586 A JP26432586 A JP 26432586A JP S63117410 A JPS63117410 A JP S63117410A
Authority
JP
Japan
Prior art keywords
sheet
conductive pattern
region
element unit
boundary line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26432586A
Other languages
English (en)
Inventor
Harufumi Bandai
治文 万代
Yasuyuki Naito
康行 内藤
Hiroshi Morii
博史 森井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP26432586A priority Critical patent/JPS63117410A/ja
Publication of JPS63117410A publication Critical patent/JPS63117410A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、複数のシートからなる積層体を備え、各シ
ートの界面上に延びる線状の導電パターンが順にコイル
状に接続されることによってインダクタンス成分を作り
出す積層型インダクタンス素子に関するもので、特に、
各シートの界面上に別々に延びる導電パターンの、シー
トを越えての接続態様が改良された積層型インダクタン
ス素子に関するものである。
[従来の技術] 上述したような構造をもつ積層型インダクタンス素子を
得る場合、各シートの界面上に別々に延びる導電パター
ン相互の接続が問題となる。すなわち、これらの導電パ
ターンを順にコイル状に接続するためには、各シートを
越えて次の導電パターンへどのようにして接続するかが
問題となる。
この問題を解決するものとして、米国特許第3゜765
.082号に開示された技術がある。この従来技術では
、シートに相当するフェライトウェハにスルーホールを
形成し、このスルーホールを介して上下に隣り合う導電
パターン相互の電気的接続が行なわれる。
[発明が解決しようとする問題点] しかしながら、上述したスルーホールを用いる導電パタ
ーン相互の接続には、解決されるべき問題点がある。
まず、スルーホールによる2つの導電パターン相互の電
気的な接続の信頼性が比較的低いことである。それは、
スルーホールと各導電パターンとの位置合わせの問題が
1つの原因となる。すなわち、1つのスルーホールに対
して、2つの導電パターンが双方とも適正に位置合わせ
されなければならない。そのため、このような厳密な位
置合わせが必要なことが生産性の低下を招くことになる
この問題点を解決するために、導電パターンの幅を拡げ
、スルーホールと導電パターンとの位置合わせの誤差に
対する許容度を高めることが考えられるが、その場合に
は、インダクタンス素子自体の小型化を阻止する結果を
招く。また、スルーホールと導電パターンとの電気的接
続部分に注目すると、このような電気的接続部分は、必
然的に、フェライトウェハの主表面とこれに直交するス
ルーホールの内周面とが交差して形成されるエツジ上に
存在することになる。しかしながら、このようなエツジ
上に存在する電気的接続部分は、容易に分断される可能
性が高い。このことも、スルーホールを介しての電気的
接続の信頼性が低い原因になっている。
そこで、この発明は、各導電パターン相互間の電気的接
続の信頼性が高く、かつ小型化が容易な積層型インダク
タンス素子を提供しようとするものである。
[問題点を解決するための手段] この発明は、複数のシートからなる積層体を備え、各シ
ートの界面上に延びる線状の導電パターンが順にコイル
状に接続されることによってインダクタンス成分を作り
出すとともに、前記コイル状に接続された導電パターン
の両端部を前記積層体の外表面の相異なる位置に引出し
て外部端子を形成した、積層型インダクタンス素子であ
って、上述した問題点は、次のように解決される。
まず、この発明では、スルーホールを介しての導電パタ
ーン相互間の電気的接続が採用されないことが、基本的
に、前述した従来技術との間で顕著な対照をなす。この
発明では、このようなスルーホールを用いないため、次
のような解決手段が採用されている。
まず、積層体は、第1および第2のシートからなる素子
ユニットを含んでいる。
前記第1のシートは、その一方主表面を二分する第1の
境界線によって分割される第1および第2の領域を備え
るとともに、前記第1の境界線に沿って当該第1の境界
線の一方端から中間部まで延びる第1の切込みを備える
他方、第2のシートも、第1のシートと実質的に同様に
、その一方主表面を二分する第2の境界線によって分割
される第3および第4の領域を備えるとともに、前記第
2の境界線に沿って当該第2の境界線の一方端から中間
部まで延びる第2の切込みを備える。
このような第1のシートと第2のシートとは、前記第1
の切込み内に前記第2のシートを受入れかつ前記第2の
切込み内に前記第1のシートを受入れた状態で、互いに
重ね合わされ、それによって前記第1の領域と第3の領
域とが互いに接触しかつ前記第2の領域と前記第4の領
域とが前記素子ユニットにおける外方に向いた状態とさ
れる。
さらに、前記第1のシートの前記一方主表面上には、前
記第1の境界線を横切りかつ前記第1の領域と前記第2
の領域とにまたがって一連に延びる第1の導電パターン
が形成される。
他方、第2のシートの前記一方主表面上にも、前記第1
のシートの場合と実質的に同様に、前記第2の境界線を
横切りかつ前記第3の領域と前記第4の領域とにまたが
って一連に延びる第2の導電パターンが形成される。
このような第1の導電パターンと第2の導電パターンと
は、前記第1の領域と前記第3の領域とが互いに接触す
る界面において互いに接触して電気的に導通状態とされ
るとともに、前記第2の領域と前記第4の領域とにおい
て、それぞれ、前記素子ユニットにおける外方に向いた
位置まで引出されている。
[作用] この発明によれば、積層体に含まれる1つの素子ユニッ
トを取出して観察したとき、第1のシートの一方主表面
を二分する一方の領域である第1の領域は、第2のシー
トによって覆われ、かつ、他方の領域である第2の領域
は、外方に向いた状態となっている。同様に、第2のシ
ートについても、その一方主表面を二分する一方の領域
である第3の領域は、第1のシートによって隠され、か
つ、他方の領域である第4の領域は、外方に向いた状態
となっている。したがって、第1および第2のシートの
各一方主表面上に前述した態様で形成された第1および
第2の導電パターンは、それぞれ、各−万端が第1のシ
ートと第2のシートとの間の界面上に位置し、各他方端
が素子ユニットの互いに逆方向に向く外面上に位置する
。このような態様で第1および第2の導電パターンが存
在するとき、第1および第2の導電パターン相互間は、
第1のシートと第2のシートとの界面上で互いに接触し
て電気的に接続されるとともに、このように相互に接続
された第1および第2の導電パターンの一連の状態にお
ける各端部は、素子ユニットの相異なる面上に露出する
したがって、このような素子ユニットを複数個積層すれ
ば、さらにコイル状に接続される導電パターンの長さが
増すことになる。また、素子ユニットの外面に引出され
た第1および!li2の導電パターンの端部に外部端子
となるべき適当な導電体を接続すれば、インダクタンス
成分を取出すことができる。
[発明の効果] この発明によれば、積層型インダクタンス素子に備える
積層体に含まれる素子ユニットを構成する第1および第
2のシートのそれぞれに形成される第1および第2の導
電パターン相互の電気的接続が、面接触によって達成さ
れるため、このような電気的接続の信頼性を高めること
ができる。
また、複数個の素子ユニットをさらに積層する場合にお
いても、各素子ユニットの相対向する外面には、それぞ
れ第1または第2の導電パターンの端部が引出された状
態となっているので、このような素子ユニット間での導
電パターン相互間の電気的接続も、面接触により達成す
ることができる。したがって、異なる素子ユニット間で
の導電パターンの電気的接続の信頼性も高めることがで
きる。
また、外部端子を積層体の外表面にまで引出す場合にお
いても、素子ユニットの外表面にまで引出された導電パ
ターンの端部を利用できるので、このような外部端子を
確実な電気的接続をもって容易に付与することが可能で
ある。
また、各素子ユニットを構成する第1および第2のシー
トの積み重ね状態は、第1および第2の切込みが相手側
のシートを受入れた状態で達成される。したがって、一
方のシートの切込みが他方のシートを位置合わせする機
能を果たし、第1および第2のシート相互間の位置合わ
せの精度を容易に高めることができる。
このように、前述した電気的接続の高い信頼性と第1お
よび第2のシート間の位置合わせの正確性とに鑑みれば
、導電パターンの幅を、それほど問題なく、狭くするこ
とができ、得られるべき積層型インダクタンス素子の小
型化に寄与することができる。
[実施例] 第1図ないし第5図は、この発明の一実施例を説明する
ためのものである。第2図に、最終製品となるチップ状
の積層型インダクタンス素子1が斜視図で示されている
が、このインダクタンス素子1は、直方体状の積層体2
を備え、積層体2の外表面の相異なる位置となる相対向
する端面3゜4には、それぞれ、外部端子を構成する外
部電極5.6が形成されている。外部電極5,6の形成
には、周知の種々の方法を適用できるが、たとえば、銀
などを含む金属ペーストを塗布し焼付けたり、めっきを
行なったりして形成することができる。また、内面には
んだ等を付与した金属キャップを積層体2の両端部に嵌
め込んでもよい。さらに、このような外部電極5.6に
端子リード(図示せず)を接続して、インダクタンス素
子1をリード付きのものとしてもよい。
積層体2は、複数の絶縁性または半導電性を示すシート
たとえはフェライトシートを積層することにより得られ
るものであるが、積層体2を構成する複数のシートの組
合わせ状態が、第1図に分解斜視図で示されている。
第1図を参照して、積層体2は、下から順に、外装シー
ト7、外部電極接続用シート8、いくつかの第1の素子
ユニット9、第2の素子ユニット10、および外装シー
ト11を積層することによって形成される。第1の素子
ユニット9は、第1および第2のシート12および13
の組合わせからなる。また、第2の素子ユニット10も
、第1および第2のシート14および15の組合わせか
らなる。第1の素子ユニット9と第2の素子ユニット1
0とは、この発明の特徴となる構成を具備するものであ
り、かつ、それぞれの構成は互いに類似している。以下
に、まず、第1の素子ユニット9の構成の詳細を、第3
図ないし第5図を参照して説明する。
第3図には、第1の素子ユニット9を構成する第1のシ
ート12と第2のシート13とが互いに分離された状態
で斜視図で示されている。なお、第3図において、第1
のシート12と第2のシート13との向きが互いに直交
する状態で示されているのは、第4図以降を参照して説
明するこれらシート12.13の組合わせ状態をより良
く理解できるようにするためである。
第1のシート12は、その一方主表面16を二分する第
1の境界線17(想像上の線)によって分割される第1
および第2の領域18および19を備える。また、第1
のシート12は、第1の境界線17に沿って当該第1の
境界線17の一方端から中間部まで延びる第1の切込み
20を備える。
さらに、第1のシート12の一方主表面16上には、第
1の境界線17を横切りかつ第1の領域18と第2の領
域19とにまたがって一連に延びる第1の導電パターン
21が形成される。この実施例では、導電パターン21
は、L字状に延びている。
他方、第2のシート13は、その一方主表面22を二分
する第2の境界線23(想像上の線)によって分割され
る第3および第4の領域24および25を備える。また
、第2のシート13は、第2の境界線23に沿って当該
第2の境界線23の一方端から中間部まで延びる第2の
切込み26を備える。さらに、第2のシート13の一方
主表面22上には、第2の境界線23を横切りかつ第3
の領域24と第4の領域25とにまたがって一連に延び
る第2の導電パターン27が形成される。
この第2の導電パターン27も、第1の導電パターン2
1と同様、L字状をなしている。
次に、第1のシート12と第2のシート13とは、第3
図に示すような姿勢を保持しながら、第4図に示すよう
に、第1の切込み20内に第2のシート13を受入れか
つ第2の切込み26内に第1のシート12を受入れた状
態に組合わされる。
そして、矢印28で示すように、たとえば第1のシート
12が第2のシート13に対して回転され、第5図に示
すように、第1のシート12と第2のシート13とが互
いに重ね合わされた状態とされる。このようにして、第
4図とともに第5図を参照すれば分かるように、第1の
領域18と第3の領域24とが互いに接触し、かつ第2
の領域19と第4の領域25とが素子ユニット9におけ
る外方に向いた状態とされる。そして、第1の領域18
と第3の領域24とが互いに接触する界面において、第
1の導電パターン21と第2の導電パターン27とが、
互いに面接触して電気的に導通状態とされる。この第1
の導電パターン21と第2の導電パターン27との電気
的接続部分が、第5図において、r29Jで示されてい
る。また、第1の導電パターン21と第2の導電パター
ン27とは、第2の領域19と第4の領域25とにおい
て、それぞれ、素子ユニット9における外方に向いた位
置まで引出されている。この実施例では、第1の導電パ
ターン21が第2の領域19に引出された端部30と第
2の導電パターン27が第4の領域25に引出された端
部31とは、素子ユニット9の厚さ方向に見て、重なり
合う位置に位置されている。
再び第1図を参照して、第2の素子ユニット10は、以
下に述べる点を除いて、第1の素子ユニット9と同様で
ある。すなわち、第1の素子ユニット9における第2の
導電パターン27に相当する、第2の素子ユニット10
の第2の導電パターン27aの端部31aが、第2のシ
ート15の端縁にまで延びており、この端部31aが、
第2図に示した外部電極6との接続部を構成しているこ
とである。
第1図に示した外部電極接続用シート8の一方主表面3
2上には、外部電極接続用導電パターン33が形成され
る。この導電パターン33は、その−万端が、第5図に
示した第1の導電パターン21の端部30と面接触して
電気的接続を達成するとともに、その他方端が、当該シ
ート8の端縁にまで延びている。この導電パターン33
は、第2図に示した外部電極5と電気的に接続されるも
のである。
上述した外装シート?、11、外部電極接続用シート8
、第1および第2のシート12.13、ならびに第1お
よび第2のシート14.15は、たとえば、未焼成のフ
ェライトを含むセラミック材料をもって用意される。フ
ェライトとしては、たとえば、Ni−Znフェライトが
用いられる。
そして、これらのシートの厚みは、たとえば、20〜2
00μm程度に選ばれる。また、導電パターン21.2
7,27a、33等は、銀または銀・パラジウムを含む
金属ペーストを印刷することにより形成される。そして
、第1図に示すような配置状態をもって、一方の外装シ
ート7から他方の外装シート11までの要素が積層され
、加熱圧着される。その後、焼成され、第2図に示すよ
うな積層体2が得られ、外部電極5,6を付与すること
により、チップ状の積層型インダクタンス素子1が得ら
れる。
なお、特に指摘しなかったが、複数個の第1の素子ユニ
ット9.・・・間の導電パターン相互の接続は、第5図
に示すように、第1の導電パターン21の端部30と第
2の導電パターン27の端部31とが、素子ユニット9
の厚さ方向に見て、重なり合う位置に位置されているの
で、複数個の第1の素子ユニット9.・・・を同じ向き
に単に重ね合わせるだけで、相隣り合う一方の素子ユニ
ット9の第1の導電パターン21と懺方の素子ユニット
9の第2の導電パターン27とが、端部30.31にお
いて面接触して、互いに電気的に接続されることになる
。また、詳細な説明を省略するが、第1図において最も
上にある第1の素子ユニット9と第2の素子ユニット1
0との間においても、同様の態様で導電パターン相互間
の接続が達成される。
このようにして、複数の導電パターン33.21.27
.・・−,27aが順にコイル状に接続され、それによ
ってインダクタンス成分を作り出し、このようなインダ
クタンス成分は、外部電極接続用導電パターン33およ
び端部31aを介して、1対の外部電極5および6から
取出される。
第6図ないし第8図には、たとえば第1図に示した第2
の素子ユニット10の第2の導電パターン27aの端部
31aに見られるように、第2図に示した外部電極5ま
たは6のような外部端子に、コイル状に接続された導電
パターンの端部を接続するために考慮された導電パター
ンの変形例がそれぞれ示されている。
第6図は、第1図に示した最も下にある第1の素子ユニ
ット9に含まれる第1のシート12の代わりとして用い
られるシート34を示している。
このシート34には、第1の切込み20に対応する切込
み35が形成されている。そして、−力士表面36を二
分する一方の領域37には、シート34の端縁にまで延
びる外部電極接続用導電パターン38が形成されている
このようなシート34を、前述した第1のシート12と
同様の態様で、第2のシート13と組合わせて第5図に
示すように重ね合わせたとき、外部電極接続用導電パタ
ーン38は、電気的接続部分29(第5図)において第
2の導電パターン27と面接触して電気的接続を達成し
ながら、第5図に示した素子ユニット9における左側手
前の端面にまで到達する。したがって、導電パターン3
8は、第2図に示した外部電極5と電気的に接続される
ことになる。このようなシート34を用いれば、第1図
に示した外部電極接続用シート8は不要となる。
第7図は、たとえば第1図に示した最も上にある第1の
素子ユニット9における第2のシート13の代わりとし
て用いられるシート39を示している。なお、この場合
には、第1図に示した第2の素子ユニット10は不要と
なり、また、次に説明する第8図に示したシート40と
ともに有利に用いられる。
第7図のシート39は、前述した第2のシート13の第
2の切込み26に対応する切込み41を備える。また、
その−力士表面42上には、前述した第2の導電パター
ン27と類似する態様で導電パターン43が形成されて
いる。この導電パターン43は、前述の導電パターン2
7と比べて、その−刃端部44がシート39の側端縁に
まで延びている点で異なっている。この導電パターン4
3の端部44は、たとえば、第2図に示した積層体2に
おける側面45と対向する隠れて図示されない側面46
において露出する。
第8図に示したシート40は、たとえば、第1図に示し
た最も下の第1の素子ユニット9における第1のシート
12の代わりとして用いることができる。すなわち、こ
のシート40には、前述した第1のシート12の第1の
切込み20に対応する切込み47が形成される。また、
その−力士表面48上には、切込み47を通る境界線(
想像上の線)を横切りかつこの境界線によって分割され
る2つの領域49.50にまたがって一連に延びる導電
パターン51が形成される。導電パターン51の、領域
50内にある端部52は、導電パターン40の一方側端
縁にまで延びている。この端部52は、たとえば第2図
に示した積層体2における側面45において露出する。
したがって、第7図に示したシート39を、第1図に示
した最も上にある第1の素子ユニット9における第2の
シート13の代わりに用いながら、第8図に示したシー
ト40を、第1図に示した最も下の第1の素子ユニット
9における第1のシート12の代わりに用いて、第2図
に示した積層体2を構成すれば、この積層体2の各側面
45,46に、それぞれ、端部52,44が引出される
ことになる。したがって、このような側面45,46に
それぞれ外部電極(図示せず)を形成すれば、コイル状
に連なった複数の導電パターンの外部への引出しを行な
う外部端子とすることができる。
なお、第7図および第8図にそれぞれ示したシート39
.40を用いる場合、積層体2を得るのに、第2の素子
ユニット10や外部電極接続用シート8を用いる必要は
ない。
第1図に示した第2の素子ユニット10における導電パ
ターン27a1第6図に示した導電パターン38、第7
図に示した導電パターン43および第8図に示した導電
パターン51は、積層体の外表面に形成される外部電極
5.6等への接続を考慮して形状が決定されたものであ
るが、このような形状は、外部電極が形成される位置に
応じて、その他種々に変更することが可能であろう。
以上述べた説明から分かるように、この発明においては
、たとえば第5図に示すような素子ユニット9の構成に
顕著な特徴が存在する。次に、このような素子ユニット
を能率的に得るための方法の具体例について、第9図お
よび第10図、ならびに第11図および第12図を参照
して説明する。
第9図および第10図に示した例では、まず、第9図に
示すように、第1のテープ53と第2のテープ54とが
用意される。これらテープ53゜54は、それがフェラ
イトを含むセラミックから構成される場合には、この段
階では、未焼成である。第1のテープ53は、たとえば
第3図に示した第1のシート12を縦方向に連結した形
態を有している。また、第2のテープ54は、第2のシ
ート13を縦方向に連結した形態を有している。
このことをより良く理解できるようにするため、第9図
においては、各テープ53.54上に、−点鎖線55.
56が描かれており、第1および第2のシート12およ
び13の各々の1個分が分かるようにされている。なお
、第9図および第10図においては、第3図に示した部
分に相当の部分には同様の参照番号が付されている。
第1のテープ53と第2のテープ54とは、第9図に示
すように、第1の切込み20と第2の切込み26とが向
かい合うように配置されながら、点線で示した矢印57
.58で示すように、隣り合う第1の切込み20.20
で挟まれた部分が、隣り合う第2の切込み26.26で
挟まれた部分の上または下に載るように組合わされる。
この組合わせ後の状態が、第10図に示されている。
第10図に示すように第1および第2のテープ53およ
び54が重ね合わされたとき、前述した−点鎖線55.
56と一致する位置にある一点鎖線59によって分割さ
れた各部分を見れば、それらは、第5図に示した素子ユ
ニット9と同様か実質的に同様の構造物を実現している
。すなわち、第10図において参照番号「9」で示した
部分が、第5図の素子ユニット9と全く同様の構造を持
っている。他方、参照番号「9a」で示した部分は、第
1のシートと第2のシート13との重なり態様が逆では
あるが、第1の導電パターン21(第9図)と第2の導
電パターン2フとが相互に電気的に接続され、コイルの
1ターンを形成していることには変わりはない。
第10図の状態において、各−点鎖線59に沿って切断
されたとき、多数の素子ユニット9または9aが得られ
る。したがって、この方法は、素子ユニットを得るのに
量産性に優れた方法であると言える。
なお、第9図および第10図に示した製造方法の変形例
として、第1のテープ53にあっては、−点鎖線55に
沿って、切込み20と同様の切込みをさらに入れ、第2
のテープ54にあっては、−点鎖線56に沿って切込み
26と同様の切込みをさらに入れた上で、これら切込み
の相隣り合うものの間に挟まれた部分を、矢印57.5
8で示すように、上下交互に重ねるように第1および第
2のテープ53および54を重ね合わせて辱もよい。こ
の場合には、第10図に示した素子ユニット9または9
aのいずれか一方のみが形成されることになる。
第11図および第12図に示す製造方法では、第1のマ
ザーシート60と第2のマザーシート61とが用意され
る。第1のマザーシート60は、前述した第3図に示す
第1のシート12が行および列をなすように連なった形
態をなしている。また、第2のマザーシート61は、第
3図に示した第2のシート13が行および列をなすよう
に配列された形態を有している。なお、これら第1およ
び第2のマザーシート60および61において、各々、
第1および第2のシート12および13の存在がより明
確に確認できるようにするため、−点鎖線62.63お
よび64.65を第1および第2のマザーシート60お
よび61上に描いている。なお、第11図および後述す
る第12図において、第3図に示した部分に相当の部分
は、同様の参照番号を付しておく。
まず、第1のマザーシート60に注目すると、縦方向に
隣り合う2つの切込み20.20は、−点鎖線62に沿
う切込み66によって連結され、一連にU字状に延びる
長手のスリットを形成している。他方、第2のマザーシ
ート61に注目すると、同様に、縦方向に隣り合う切込
み26.26が一点鎖線64に沿って延びる切込み67
によって連結され、U字状に一連に延びるスリットを形
成している。これら切込み66および67の存在により
、隣り合う切込み20.20および26゜26によって
挟まれた部分は、たとえばドアのように紙面の上方また
は下方へ屈曲し得ることができる。この性質を利用して
、たとえば、第1のマザーシート60の切込み20.6
6.20で囲まれた部分が、第2のマザーシート61に
おける切込み26,67.26で囲まれた部分の下方へ
入り込む状態とされながら、第1のマザーシート60と
第2のマザーシート61とが、第12図に示すように重
ね合わされる。
第12図の状態において、前述した一点鎖線62.64
と一致する位置に一点鎖線68を描き、−点鎖線63.
65に一致する位置に一点鎖線69を描いたが、これら
−点鎖線68.69に沿って切断を行なえば、第5図に
示した素子ユニット9またはこれと実質的に同様の素子
ユニット9aが、−挙に多数得られることになる。ここ
で、素子ユニット9aとは、前述した第10図に示した
素子ユニット9aと同様の導電パターンの接続態様を有
するものである。
なお、以上述べた2つの典型的な量産性に優れた素子ユ
ニット9,9aを得る方法において、−点鎖線59また
は68.69による切断は、たとえば第2図に示す積層
体2を得るのに必要な絶縁性シート等をすべて積層した
後で実施してもよい。
このようにすれば、積層工程を多数の積層体につき同時
に実施できることになり、より量産性に優れたものとす
ることができる。
第13図ないし第16図は、1個の素子ユニットを構成
するめのに組合わされる第1および第2のシートにそれ
ぞれ形成される導電パターンの変形例を種々示したもの
である。
第13図においては、第1のシート70と第2のシート
71との各々に、互いに線対称の形状をもつ全体として
C字状の第1の導電パターン72と第2の導電パターン
73とが形成される。
第14図においては、第1のシート74には、四辺形の
ほぼ3辺た沿って延びるC字状の第1の導電パターン7
5が形成される。第2のシート76には、1字状の第2
の導電パターン77が形成される。
第15図においては、第1のシート78には、四辺形の
ほぼ4辺に沿って延びるC字状の第1の導電パターン7
9が形成される。また、第2のシート80には、比較的
短い1字状の第2の導電パターン81が形成される。
第16図においては、第1のシート82には、1字状の
第1の導電パターン83が形成される。
また、第2のシート84には、第1の導電パターン83
と点対称の形状もつ第2の導電パターン85が形成され
る。
これら第13図ないし第16図にそれぞれ示した第1の
シー)?0,74.78.82と第2のシート71.7
6.80.84とも、また、前述した実施例における第
1のシート12および第2のシート13と同様にそれぞ
れ組合わされ、素子ユニットが構成される。そして、こ
れら第13図ないし第16図に示した各実施例において
も、各第1の導電パターン72,75,79.83は、
第1のシート70.74.78.82のそれぞれの一方
主表面上において、切込みを通る第1の境界線を横切り
かつこの境界線によって分割される第1の領域と第2の
領域とにまたがって一連に延びている。第2・の導電パ
ターン73.77.81゜85も、それぞれ、同様の形
成態様である。そして、第1の導電パターン72,75
.79.83と第2の導電パターン73.77.81.
85との電的的接続態様も、素子ユニットにおける外表
面への引出し態様も、前述した実施例と実質的に同様で
ある。
なお、導電パターンの変形例として、第13図ないし第
16図をそれぞれ参照して説明したが、さらに他の種々
の変形例が、当業者の設計事項の範囲内で可能であろう
この発明を、図示された種々の実施例に関連して説明し
たが、その他、図示しないが、多くの変形を施すことが
可能であろう。
たとえば、前述した各実施例は、シートとして、フェラ
イトを含むセラミック材料を用いることを意図していた
が、樹脂材料を用いてもよい。また、このように樹脂材
料を用いる場合、そこにフェライト粉を含をさせて、よ
り大きなインダクタンスを得るようにしてもよい。なお
、シートとして、樹脂材料を用いる場合、この樹脂が熱
可塑性樹脂であれば、シート相互間の接合は、加熱しな
がら圧着するという手法を用いることができる。このよ
うにシート相互間の接合が達成されれば、導電パターン
の電気的接続も同時に達成される。また、たとえば、外
部電極の機能を果たす金具を断面U字状かキャップ状に
しておき、積層体の両端部を機械的に挟みつけることに
より、シート相互間の接合および導電パターン考相互間
の電気的接続を行なってもよい。
また、上述したように、シートとして樹脂材料を用いる
ときには、たとえば銅箔を一方面に形成した樹脂シート
をエツチングして、各種の導電パターンを形成すること
が考えられる。
また、積層体を構成する素子ユニット等の積層時におけ
る配列状態の一例を第1図に示したが、たとえば第1の
素子ユニット9等の積層数は任意である。第1図を参照
しながら説明すると、たとえば、外装シート7.11と
外部電極接続用シート8と第2の素子ユニット10とに
よってのみ積層体を構成するようにしてもよい。また、
外部電極5.6への接続が、第2の素子ユニット10に
形成される第2の導電パターン27aのように直接行な
えるように、第1の導電パターンにおいても第1のシー
トの端縁まで延ばせば、極端な場合、単に1個の第2の
素子ユニット10のみによって積層体2を構成すること
もできる。
また、1個の積層体の中で2つのコイルを別々に形成し
、この2つのコイルのそれぞれにつき、たとえば第1図
に示した端部31aおよび外部電極接続用導電パターン
33を有するようにして、これらの端部31aおよび外
部電極接続用導電パターン33のそれぞれについて別々
の外部電極を形成すれば、モノリシックな構造のトラン
スを構成する積層型インダクタンス素子を得ることもで
きる。なお、上で述べたトランスは、積層体の厚み方向
に2個のコイルを配置したが、積層体の横方向に2個の
コイルを配置したトランスを構成することもできる。こ
の場合、たとえば第10図に示す構造物において、切断
を、すべての−点鎖線59に沿って行なうのではなく、
1つおきの一点鎖線59に沿って行なえば、そのような
トランスを容易に得ることができる。
また、たとえば第1図ないし第5図を参照して説明した
実施例では、第1の導電パターン21が第2の領域19
に引出された端部30と第2の導電パターン27が第4
の領域25に引出された端部31とは、素子ユニット9
の厚さ方向に見て、重なり合う位置に位置されていた。
このことは、第13図ないし第16図に示した実施例で
も言えることである。このような位置関係に選べば、複
数個の素子ユニット9を積層する場合、それぞれの素子
ユニット9を同じ向きに揃えて積層するだけで、隣り合
う素子ユニット9.9間において第1の導電パターン2
1と第2の導電パターン27とが電気的に接続されると
いう利点がある。しかしながら、このような利点を望ま
ないのであれば、第1の導電パターンが素子ユニットの
外表面に現われる端部と第2の導電パターンが素子ユニ
ットの外表面に現われる端部とが、素子ユニットの厚さ
方向に見て、異なる位置に位置されていてもよい。その
場合には、複数個の素子ユニットを積層するとき、互い
の位置関係を第1の導電パターンと第2の導電パターン
とが接続されるように選べばよいことである。
また、第1図ないし第5図を参照して説明した実施例に
見られるように、図示した各実施例は、第1の切込み2
0と第2の切込み26とが一直線上に並ぶように、第1
のシート12と第2のシート13とが重ね合わされた。
しかしながら、第1の切込みと第2の切込みとが互いに
角度をなして第1のシートと第2のシートとが重ね合わ
されていても、この発明の原理を利用できることには変
わりはない。極端に言えば、第1の切込みと第2の切込
みとが互いに直角で交わるように第1および第2のシー
トが重ね合わされても、第1の導電パターンと第2の導
電パターンとは第1および第2のシートが互いに接触す
る界面において互いに接触して電気的に導通状態とされ
るとともに、素子ユニットにおける外方に向いた位置に
まで引出された状態とすることができる。
また、切込みの幅は、図示した寸法より、もっと広く形
成してもよい。
【図面の簡単な説明】
第1図は、この発明の一実施例の積層型インダクタンス
素子に備える積層体2に含まれる素子ユニット9,10
等のエレメントを分解して示す斜視図である。第2図は
、第1図に示した積層体2を用いて構成されたチップ状
の積層型インダクタンス素子1を示す斜視図である。第
3図は、第1図に示した第1の素子ユニット9を構成す
る第1のシート12と第2のシート13とを互いに分離
して示す斜視図である。第4図は、第3図に示した第1
および第2のシート12および13を組合わせた状態で
あるが、重ね合わせ前の状態を示す斜視図である。第5
図は、第1および第2のシート12および13を重ね合
わせて得られた第1の素子ユニット9を示す斜視図であ
る。 第6図ないし第8図は、外部電極への接続を考慮して与
えられた形状をもつ導電パターンを形成したシート34
.39.40をそれぞれ示す平面図である。 第9図および第10図は、素子ユニット9を能率的に得
るための製造方法を説明するための斜視図である。 第11図および第12図は、素子ユニット9を能率的に
得るための製造方法の他の例を説明するための平面図で
ある。 第13図ないし第16図は、素子ユニットを構成する第
1および第2の導電性シートに形成される第1および第
2の導電パターンの変形例をそれぞれ示す平面図である
。 図において、1は積層型インダクタンス素子、2は積層
体、5.6は外部電極(外部端子)、7゜11は外装シ
ート、8は外部電極接続用シート、9.9a、10は素
子ユニット、12,14,70.74.78.82は第
1のシート、13,15.71,76.80.84は第
2のシート、16は第1のシート12の一方主表面、1
7は第1の境界線、18は第1の領域、19は第2の領
域、20は第1の切込み、21,72,75,79゜8
3は第1の導電パターン、22は第2のシート13の一
方主表面、23は3!I2の境界線、24は第3の領域
、25は第4の領域、26は第2の切込み、27,27
a、73.77.81.85は第2の導電パターン、2
9は電気的接続部分、30.311 31aは端部、3
3.38は外部電極接続用導電パターン、34.39.
40はシート、35.41.47は切込み、37.49
.50は領域、43. 51は導電パターンである。 ト す  → 第1!図 第13図 第14−図 第15図 第t7)図

Claims (8)

    【特許請求の範囲】
  1. (1)複数のシートからなる積層体を備え、各シートの
    界面上に延びる線状の導電パターンが順にコイル状に接
    続されることによってインダクタンス成分を作り出すと
    ともに、前記コイル状に接続された導電パターンの両端
    部を前記積層体の外表面の相異なる位置に引出して外部
    端子を形成した、積層型インダクタンス素子において、
    前記積層体は、第1および第2のシートの組合わせから
    なる素子ユニットを含み、 前記第1のシートは、その一方主表面を二分する第1の
    境界線によって分割される第1および第2の領域を備え
    るとともに、前記第1の境界線に沿って当該第1の境界
    線の一方端から中間部まで延びる第1の切込みを備え、 前記第2のシートは、その一方主表面を二分する第2の
    境界線によって分割される第3および第4の領域を備え
    るとともに、前記第2の境界線に沿って当該第2の境界
    線の一方端から中間部まで延びる第2の切込みを備え、 前記第1のシートと前記第2のシートとは、前記第1の
    切込み内に前記第2のシートを受入れかつ前記第2の切
    込み内に前記第1のシートを受入れた状態で、互いに重
    ね合わされ、それによって前記第1の領域と前記第3の
    領域とが互いに接触しかつ前記第2の領域と前記第4の
    領域とが前記素子ユニットにおける外方に向いた状態と
    され、前記第1のシートの前記一方主表面上には、前記
    第1の境界線を横切りかつ前記第1の領域と前記第2の
    領域とにまたがって一連に延びる第1の導電パターンが
    形成され、 前記第2のシートの前記一方主表面上には、前記第2の
    境界線を横切りかつ前記第3の領域と前記第4の領域と
    にまたがって一連に延びる第2の導電パターンが形成さ
    れ、 前記第1の導電パターンと前記第2の導電パターンとは
    、前記第1の領域と前記第3の領域とが互いに接触する
    界面において、互いに接触して電気的に導通状態とされ
    るとともに、前記第2の領域と前記第4の領域とにおい
    て、それぞれ、前記素子ユニットにおける外方に向いた
    位置まで引出されている、 ことを特徴とする、積層型インダクタンス素子。
  2. (2)前記第1の導電パターンが前記第2の領域に引出
    された端部と前記第2の導電パターンが前記第4の領域
    に引出された端部とは、前記素子ユニットに厚さ方向に
    見て、重なり合う位置に位置される、特許請求の範囲第
    1項記載の積層型インダクタンス素子。
  3. (3)前記素子ユニットは、前記積層体内において、複
    数個互いに積層された状態で存在し、前記複数個の素子
    ユニットから選ばれた互いに隣り合う2個の素子ユニッ
    トの前記第1の導電パターンの前記第2の領域に引出さ
    れた端部と前記第2の導電パターンの前記第4の領域に
    引出された端部とは、前記2個の素子ユニット間の界面
    において互いに接触して電気的に導通状態とされる、特
    許請求の範囲第1項または第2項記載の積層型インダク
    タンス素子。
  4. (4)前記第1のシートと前記第2のシートとの重ね合
    わせ状態において、前記第1の切込みと前記第2の切込
    みとは一直線上に並ぶ、特許請求の範囲第1項ないし第
    3項のいずれかに記載の積層型インダクタンス素子。
  5. (5)前記第1または第2の導電パターンの、前記第2
    または第4の領域に引出された端部が、前記第1または
    第2のシートの端縁にまで延びた前記素子ユニットを前
    記積層体内に備える、特許請求の範囲第1項ないし第4
    項のいずれかに記載の積層型インダクタンス素子。
  6. (6)前記シートは、フェライトを含むセラミック材料
    からなる、特許請求の範囲第1項ないし第5項のいずれ
    かに記載の積層型インダクタンス素子。
  7. (7)前記シートは、樹脂材料からなる、特許請求の範
    囲第1項ないし第5項のいずれかに記載の積層型インダ
    クタンス素子。
  8. (8)前記樹脂材料は、フェライト粉を含有する、特許
    請求の範囲第7項記載の積層型インダクタンス素子。
JP26432586A 1986-11-06 1986-11-06 積層型インダクタンス素子 Pending JPS63117410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26432586A JPS63117410A (ja) 1986-11-06 1986-11-06 積層型インダクタンス素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26432586A JPS63117410A (ja) 1986-11-06 1986-11-06 積層型インダクタンス素子

Publications (1)

Publication Number Publication Date
JPS63117410A true JPS63117410A (ja) 1988-05-21

Family

ID=17401615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26432586A Pending JPS63117410A (ja) 1986-11-06 1986-11-06 積層型インダクタンス素子

Country Status (1)

Country Link
JP (1) JPS63117410A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196812A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd コモンモードフィルタ
JP2015018862A (ja) * 2013-07-09 2015-01-29 富士通株式会社 2重螺旋構造電子部品、2重螺旋構造電子部品の製造方法及び多機能シート

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196812A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd コモンモードフィルタ
JP2015018862A (ja) * 2013-07-09 2015-01-29 富士通株式会社 2重螺旋構造電子部品、2重螺旋構造電子部品の製造方法及び多機能シート

Similar Documents

Publication Publication Date Title
JP4905498B2 (ja) 積層型セラミック電子部品
US4322698A (en) Laminated electronic parts and process for making the same
US5251108A (en) Laminated electronic device with staggered holes in the conductors
US6871391B2 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
JP2002252117A (ja) 積層型コイル部品及びその製造方法
KR20050084853A (ko) 적층코일부품 및 그 제조방법
JPH0855726A (ja) 積層型電子部品及びその製造方法
JP2019079844A (ja) 積層コイル部品及びその製造方法
US6675462B1 (en) Method of manufacturing a multi-laminated inductor
JP3201309B2 (ja) 積層型コイル及びその製造方法
JP4831101B2 (ja) 積層トランス部品及びその製造方法
JPH1167554A (ja) 積層型コイル部品及びその製造方法
JP2655657B2 (ja) 積層応用部品の構造
JP6753091B2 (ja) 積層コモンモードフィルタ
JPH02184008A (ja) ヒューズ付積層コンデンサ
JPS63117410A (ja) 積層型インダクタンス素子
JPH11297531A (ja) 積層電子部品
JP2001076952A (ja) 積層セラミック電子部品及びその製造方法
JPH02135715A (ja) 積層型インダクタ
JPH0757935A (ja) 積層チップインダクタ
JP3201900B2 (ja) 積層電子部品の製造方法
JP4635430B2 (ja) 積層コイル部品
JP2002343640A (ja) 積層セラミック型電子部品
US20230230737A1 (en) Multilayer coil component
US20060077029A1 (en) Apparatus and method for constructions of stacked inductive components