CN1136591C - 迭层型陶瓷芯片电感器制造方法 - Google Patents

迭层型陶瓷芯片电感器制造方法 Download PDF

Info

Publication number
CN1136591C
CN1136591C CNB951151681A CN95115168A CN1136591C CN 1136591 C CN1136591 C CN 1136591C CN B951151681 A CNB951151681 A CN B951151681A CN 95115168 A CN95115168 A CN 95115168A CN 1136591 C CN1136591 C CN 1136591C
Authority
CN
China
Prior art keywords
conductor
layer
conductive pattern
thin
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB951151681A
Other languages
English (en)
Other versions
CN1127412A (zh
Inventor
����һ
瓜生英一
牧野治
ɰ���޼�
千葉博伸
横田千砂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1127412A publication Critical patent/CN1127412A/zh
Application granted granted Critical
Publication of CN1136591C publication Critical patent/CN1136591C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F29/00—Variable transformers or inductances not covered by group H01F21/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49071—Electromagnet, transformer or inductor by winding or coiling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49075—Electromagnet, transformer or inductor including permanent magnet or core
    • Y10T29/49076—From comminuted material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

迭层型陶瓷芯片电感器随着噪声抑制器件等数字机器的小型化和薄型化，被广泛地用于高密度分立电路。本发明目的在于使高阻抗和低电阻相互独立，并通过较少的迭层来达到高可靠性和低成本。将电铸法形成的卷绕线圈状电镀导体2、5分别复印至薄页状磁性体层1、6，通过设于薄页状磁性体层3的通孔4连接卷绕线圈状电镀导体2和5，由此可以同时实现低迭层、高阻抗和低电阻。

Description

迭层型陶瓷芯片电感器制造方法
技术领域
本发明涉及多片由磁性体或绝缘体层与导体层组成的薄层经迭层烧结，构成线圈状导体线路的迭层型陶瓷芯片电感器及其制造方法。
背景技术
近年来，迭层型陶瓷芯片电感器随着噪声抑制元件等数字电器的小型化和薄型化，广泛地用于高密度实装电路。
以下说明现有的迭层型陶瓷芯片电感器的制造方法。
一种为人们所知的迭层型陶瓷芯片电感器，如实开昭59-145009号公报所示，它是预先在未烧结的磁性体薄层上印刷不到一匝的导体线路(用导体糊浆)，使印刷有导体线路的各层未烧结磁性体薄层迭层压着，通过设在未烧结磁性体薄层中的通孔在上下层之间用导线进行电气连接，形成线圈状导体线路，再将迭层的未烧结磁性薄层和线圈状导体线路一起烧结而成。
但是，现有的迭层型陶瓷芯片电感器要获得大的电抗(或电感)，就需要增加线圈状导体线路的匝数，因此必须增加迭层数。
可是象这样增加迭层数的话，就有迭层工序次数增加，制造成本增加等问题。此外还带来这样的问题，即各未烧结薄层间的导体连接点增加，连接可靠性也下降。
为了解决这些课题，提出过一种如特开平4-93006号公报所示的迭层型陶瓷芯片电感器，它利用磁性体薄层的磁性体层，用厚膜印刷技术在相同平面内形成一匝以上的导体层，将它们迭层，并且通过预先在磁性体层上形成的通孔使相邻的上下导体层电气连接，由此，即便迭层数少也有比较大的电抗。
但是，这种方案仍然有以下两点不足。
(1)用厚膜导体印刷技术，制造小型迭层型陶瓷芯片电感器(例如外形尺寸2.0mm×1.25mm，1.6mm×0.8mm等)时，由于是微细的印刷，因而考虑制造成品率的话，实际容许印刷匝数在1.5匝以下，如要制造更大电抗的迭层型陶瓷芯片电感器则需要进行更多层的迭层。
(2)印刷厚膜导体时要在相同平面内增加匝数，需要使厚膜导体宽度变细，但若要使导体宽度变细，为了不使导体电阻增加，就需要使印刷厚度变厚。但是，随着印刷导体宽度变细，要保持解像度，又不得不使导体厚度变薄(例如印刷导体宽度为75μm时，一般认为干燥厚度以15μm为限)。
因而，象上述那样单纯地增加厚膜印刷导体匝数的方法虽然可以认为多少有些减少迭层数的效果，但不太实用。
另外，为了减小导体电阻值，特开平3-219605号公报提出在未烧结薄层上先形成凹部，在该凹部内填充导体糊浆，使厚膜导体的膜厚加厚，这对于降低导体电阻的确有针对性，但在未烧结薄层上形成复杂凹部图案的工艺在大批量生产时存在困难。
此外，特开昭60-176208号公报中报导了另一案例，即将磁性体层与用于形成线圈的约半匝的导体交替迭层的迭层元件，该元件中采用金属箔冲切形成的导体图案作为形成线圈用的导体，以降低导体电阻。但近年随着元件的小型化，冲切金属箔时要在微小平面上高精度地形成导体极为困难，况且形成卷绕一匝以上的复杂线圈状图案也不可能。此外，以一定间距高精度地将冲切好的多个金属箔排在薄页状磁性体层上也很困难。另外，对上下相邻夹着薄页状磁性体层的两片金属箔使其图案端部连接时，接合技术不行的话可能有接续不良的情况发生。
作为另一种途径，特公昭64-42809号公报、特开平4-314876号公报中公开了一种将胶片上形成的金属膜复印到陶瓷未烧结薄层上，制造迭层型陶瓷电容器的方法。
具体来说，靠蒸镀于薄膜上的具有脱模性的金属薄膜上，采用湿式电镀法可得到所需金属层，根据需要用蚀刻法将所形成的多余金属层除去，将形成图案的金属层复印到被复印体(陶瓷未烧结薄层)上。
通过应用这种复印技术，使得形成线圈状导体线路，并将它复印到未烧结磁性体薄层上成为可能。
也就是说，利用光致抗蚀剂对形成在薄膜上的较薄的(例如10μm以下的)复印用金属薄膜加以蚀刻，获得精细的导体图案(例如导体宽度40μm，线距40μm等)，由此也就可以获得具有较大电抗的陶瓷迭层芯片型电感器。
不过，利用上述复印技术要想以精密的图案精度获得较厚的(例如10μm以上的)复印用金属膜是很困难的。
其原因是：采用上述湿式电镀的复印技术，既然是利用蚀刻法处理几乎整面金属层来除去多余金属层的工艺，因此金属层的厚度较厚的话，越厚精细导体图案的形成就越困难。
而且，所需的金属图案是留在抗蚀剂下面的，因而把金属图案复印至被复印体之前，必然需要除去抗蚀剂，但剥离蚀刻用的抗蚀剂时，也有抗蚀剂与金属图案一起剥离的情况。这种现象也是金属层厚度越厚越容易发生。可以推论，这是因为金属层厚度越是厚，蚀刻所需时间越是长，这是金属薄膜层遭到蚀刻剂的侵蚀而造成的。
因而，即使采用这种技术，也无法完全解决降低导体电阻值这个问题。
发明内容
为了解决上述问题，本发明的迭层型陶瓷芯片电感器是一种使磁性体层或绝缘体层与导体层交替地多层迭层，通过在各导体层之间的电气连接，构成线圈状导体线路的迭层型芯片电感器，在所述导体层中至少有一层是用电铸法形成图案的电镀导体层。
根据此构成，本发明制造的迭层型陶瓷芯片电感器，其导体图案是按照采用光致抗蚀剂膜等模具的电铸法形成的，因而可以实现一种导体图案，它具有足够低的导体电阻，同时也具有足够薄的厚度，以及高精度的图案线宽。
另一方面，与印刷等所形成的厚膜导体不同，烧结后导体厚度的收缩较小，因而磁性体层和导体层的脱层也都未发生。
本发明第一方面的迭层型陶瓷芯片电感器制造方法，其特征在于，具有：在具有导电性的底板上用电铸法形成电镀导体图案的工序；将所述电镀导体图案复印至薄页状磁性体层或绝缘体层的工序；将多层复印有所述电镀导体图案的薄页状磁性体层或绝缘体层迭层，对相邻各个薄页状磁性体层或绝缘体层上的导体图案之间进行电气连接，形成迭层体的工序；烧制所述迭层体的工序，
其中电铸法所采用的方法是：在具有导电性的底板上形成与所需的电镀导体图案相反图案的抗蚀剂膜，在所述抗蚀剂膜露出底板的部分形成导体材料，然后再将所述抗蚀剂膜从所述底板上剥离，形成所述电镀导体图案。
本发明第二方面的迭层型陶瓷芯片电感器制造方法，其特征在于，具有：在具有导电性的底板上用电铸法形成电镀导体图案的工序；将所述电镀导体图案复印至薄页状磁性体层或绝缘体层，形成第一薄层的工序；将厚膜导体图案印刷形成于薄页状磁性体层或绝缘体层，形成第二薄层的工序；将多层所述第一薄层和第二薄层交替迭层，对相邻第一薄层和第二薄层上的电镀导体图案与厚膜导体图案进行电气连接，形成迭层体的工序；烧制所述迭层体的工序，
其中电铸法所采用的方法是：在具有导电性的底板上形成与所需的电镀导体图案相反图案的抗蚀剂膜，在所述抗蚀剂膜露出底板的部分形成导体材料，然后再将所述抗蚀剂膜从所述底板上剥离，形成所述电镀导体图案。
本发明第三方面的迭层型陶瓷芯片电感器制造方法，其特征在于，具有：在具有导电性的底板上用电铸法形成电镀导体图案的工序；将所述电镀导体图案复印至薄页状磁性体层或绝缘体层，形成第一薄层的工序；在具有通孔的薄页状磁性体层或绝缘体层的前述通孔以及其周围印刷涂覆形成厚膜导体，形成第二薄层的工序；将第二薄层夹在两层第一薄层之间使所述第一薄层和第二薄层交替迭层，对相邻第一薄层与第二薄层上的电镀导体图案与厚膜导体进行电气连接，形成迭层体的工序；烧制所述迭层体的工序，
其中电铸法所采用的方法是：在具有导电性的底板上形成与所需的电镀导体图案相反图案的抗蚀剂膜，在所述抗蚀剂膜露出底板的部分形成导体材料，然后再将所述抗蚀剂膜从所述底板上剥离，形成所述电镀导体图案。
附图说明
图1是本发明第一实施例中迭层型陶瓷芯片电感器构造的分解斜视图。
图2是本发明第一实施例中迭层型陶瓷芯片电感器制造工序的说明图。
图3是本发明实施例中迭层型陶瓷芯片电感器制造工序的说明图。
图4是本发明实施例中迭层型陶瓷芯片电感器制造工序的说明图。
图5是本发明实施例中迭层型陶瓷芯片电感器制造工序的说明图。
图6是本发明各实施例迭层型陶瓷芯片电感器的外观斜视图。
图7是本发明第二，第五和第六实施例中迭层型陶瓷芯片电感器构造的分解斜视图。
图8是本发明第三实施例中迭层型陶瓷芯片电感器构造的分解斜视图。
图9是本发明第四实施例中迭层型陶瓷芯片电感器构造的分解斜视图。
图10是本发明第五实施例中迭层型陶瓷芯片电感器制造工序的说明图。
图11是本发明第六实施例中迭层型陶瓷芯片电感器制造工序的说明图。
图12是本发明第七实施例中迭层型陶瓷芯片电感器构造的分解斜视图。
图13是本发明第一实施例中迭层型陶瓷芯片电感器构造的另一例的部分斜视图。
图14是作为本发明各实施例对比例的迭层型陶瓷芯片电感器制造工序的说明图。
具体实施方式
(实施例1)
以下用附图说明本发明第一实施例。
图1是本发明第一实施例中迭层型陶瓷芯片电感器构造的分解斜视图。
以下附图为方便起见，仅仅示意单个迭层型陶瓷芯片电感器，但实际制造工序是同时在平面上形成多个，迭层后分割为单个的。
图1中1、3、6是薄页状磁性体层。2、5则是形成了所要的图案的抗蚀剂膜之后，利用靠电镀形成导体图案的电铸法形成，分别复印至薄页状磁性体层1、6上的卷绕线圈状电镀导体。4是用以互相连接卷绕线圈状电镀导体2、5的通孔。
以下示出如上所述构成的迭层型陶瓷芯片电感器的制造方法。
首先用图2说明基于电铸法的复印用卷绕线圈状电镀导体2、5的制作法。
如图2所示，在不锈钢底板8整个面上进行触击银电镀，获得一层厚度在0.1μm以下的银脱模层9作为具有导电性的脱膜处理层。
这里，触击银电镀可以采用最为普通的碱氰类银电镀浴。作为碱氰类银电镀浴的一例，表1中示出电镀浴的组成。
表1触击银电镀浴之一例
    AgCN     3.8～4.6g/l
    KCN     75～90g/1
    液温     20～30℃
  电流密度     1.6～3.0A/dm2
在表1的银电镀浴场合，可以在5～20秒时间内得到约0.1μm的银脱模层9。
可是，银脱膜层9之所以具有脱模性，据认为是在与银缺乏密接性的不锈钢底板8上触击(高速)电镀银膜的缘故，所以银膜当中往往发生错位，银膜无法与不锈钢底板8牢固地密接。
而且要得到银脱模层9与不锈钢底板8更为适当的脱模性，希望将不锈钢底板8的表面调整(粗糙)为表面光洁度(Ra)在约0.05μm～1μm范围内。
使表面粗糙的方法可以采用酸处理和喷砂处理等。
表面光洁度(Ra)约为0.05μm以下时，银脱模层9与不锈钢底板8的密接性不够，在以后工序当中有时银脱模层9剥离，而表面光洁度(Ra)约1μm以上时，银脱模层9和不锈钢底板8的密接性过于牢固，有时无法将银脱膜层9良好地复印到磁性体层上，或是造成电镀抗蚀剂膜图案11的解象度下降。
另一方面，适当粗糙不锈钢底板8的表面具有提高下面工序形成的电镀抗蚀剂图案11密接性的效果，并有在电镀抗蚀剂图案11的剥离工序中提高防止银脱模层9脱模的辅助作用。
另外，银脱模层9还可以利用银镜反应来形成。
此外，金属底板也可以采用除不锈钢以外的材料进行脱模处理，使之具有导电性。表2中例举出主要的可用材料及其脱模处理方法。
表2可用作金属底板的金属材料表
 可以采用的金属                    脱模处理方法
  铁镍系   经NaOH(10％)阳极氧化处理。(形成极薄的氧化薄膜)。
  铜镍系          浸渍于重铬酸钾，形成铬酸盐被膜。
    铝         浸渍于锌置换液中，进行锌酸盐处理。
 铜、黄铜             浸渍于0.5％的二氧化硒溶液
此外，除了金属底板以外，在层叠有铜箔的印刷板或小胶片等上面使之带有导电性后，也可以由此取得相同效果，但金属板则不必附加导电性，故而较为有效。
尤其是不锈钢板，化学性稳定，而且表面有铬系氧化膜，脱模性也很好，可能是最容易使用的。
象这样形成角脱膜层9之后，再在银脱模层9上层叠干式薄膜抗蚀剂层，预先制备干燥后，利用可形成宽度70μm约2.5匝的卷绕线圈状导体的光掩模，在2.0×1.25mm2大小的平面内曝光和显像，形成厚度T＝55μm的电镀抗蚀剂图案11。
就光致抗蚀剂而言，可以利用各种电镀抗蚀剂(液状，糊浆状，干式薄膜)。至于干式薄膜，抗蚀剂层厚度一定，可以以比较高的精度控制导体膜的厚度，但从抗蚀剂感度大小来看，最好采用导体图案精确宽度在50μm以上的用于形成图案。
采用液状光致抗蚀剂时，也可以获得导体图案达数微米宽的精度。
采用最普通的糊浆状光致抗蚀剂时，可以获得40μm的导体宽度和30-40μm厚度的导体图案。
这时，可以较容易地在例如2.0×1.25mm2大小的平面内形成5匝卷绕导体图案，以及在1.6×0.8mm2大小的平面内形成3匝圈数的导体图案。
此外，抗蚀剂膜的涂层方法还可以根据各种抗蚀剂的特性选择印刷、旋涂、滚涂、浸涂、叠层等方法。
曝光则采用平行光的UV(紫外线)曝光器进行，曝光时间、光量等条件以符合各种抗蚀剂特性为好。
显像则采用各种抗蚀剂专用显像液为好。
根据需要还可以在显像之后再进行UV光的再曝光和二次成熟工艺，以提高抗蚀剂膜的耐药性。
接着，在形成电镀抗蚀剂的图案11之后，浸渍于银的电镀浴中，形成所需厚度t的复印用银导体图案10。本实施例中形成的t约等于50μm。
本工序最应注意的是不要采用一般碱性的银电镀浴。
这是因为，采用碱浴时，就会起到电镀抗蚀剂膜的剥离液的作用，而破坏在前面工序中图形制作出的电镀抗蚀剂图案11。
因而需要采用弱碱性(中性)或酸性的银电镀浴。弱碱性(中性)的电镀浴可以采用如表3所示的。
表3一例弱碱性(中性)银电镀浴
    KAg(CN)2        30g/l
    KSCN        330g/l
    柠檬酸钾         5g/l
      pH       7.0～7.5
     液温         室温
   电流密度     2.0A/dm2以下
pH调整用氨和柠檬酸进行，pH超过8.5，大部分电镀抗蚀剂层将剥离。因而希望将pH至少设定为8.5以下。其他酸性电镀浴可以采用表4示出的。
表4一例酸性银电镀浴
    AgCl        12g/l
   Na2S2O3        36g/l
   NaHSO3        4.5g/l
   NaSO4        11g/l
     pH       5.0-6.0
    液温       20-30℃
   电流密度     1.5A/dm2以下
这样示出的银电镀浴由于是酸性的，因而未发现电镀抗蚀剂层的剥离。另外还可以添加表面活性剂(甲基-咪唑-硫赶，糠醛，精制油等)，增加银的光泽，使表面更为平滑。
本实施例中采用的是表3中示出的弱碱性(中性)浴。pH设定为7.3。
但电镀处理的电流密度确定为1A/dm2。
这是因为，为高速进行电镀而加大电流密度的话，有时会导致银导体图案10错位较大，在复印图案之前银膜剥离。
另外，本实施例中获得厚度约50μm的银导体图案10需要约260分钟的电镀时间。
可是，银脱模层9是在触击银电镀浴(碱性)中形成的，但也可以在如上所示的弱碱性(中性)或酸性浴中，仅仅是最初的数分钟时间加大电流密度，加大银膜的错位，从而给不锈钢底板8的界面附近的银膜带来脱模性。
这时就变成图3所示的结构，不必特意设置银脱模层9。
接下来将电镀抗蚀剂图案11剥离，便得到图4所示的构造。
电镀抗蚀剂图案11的剥离液也可以采用电镀抗蚀剂膜专用的剥离液，但通常浸渍于约5％的NaOH溶液(液温约40℃)的话，可以在1分钟左右将它剥离。
电镀抗蚀剂图案11剥离完成之后，用稀硝酸(％)软蚀刻约0.1μm的银脱模层9(蚀刻时间为几秒)，由此在不锈钢底板上获得如图5所示单独的卷绕线圈状银导体图案10。这种银导体图案10就是作为图1所示的约2.5匝的卷绕线圈状电镀导体2、5的导体图案。
银脱模层9的软蚀刻剂除了前述稀硝酸以外，还可以采用无水铬酸的硫酸浴，和氯化亚铁的盐酸浴。
另外，蚀刻时间设为仅仅几秒的软蚀剂时间，所以位于卷绕线圈状电镀导体图案下面的银脱模层尽管被蚀剂，但卷绕线圈状电镀导体图案未见剥离。
接下来叙述薄页状磁性体层1、3、6的形成方法。
首先，将丁缩醛、丙烯酸、乙基纤维素等树脂深解于异丙醇、丁醇之类低沸点乙醇，或甲苯、二甲苯之类溶剂，与酞酸二丁酯等的塑化剂中得到载体，将此载体与与Ni·Zn·Gu系的铁氧体粉末(平均粒径0.5-2.0μm)混合形成糊浆(料浆)，再由刮刀刮板法将它形成在小胶片上，以80-100℃的温度干燥，直到稍许留有粘接性为止。
各薄页状磁性体层1、3、6的厚度是页状磁性体层1、6形成为厚度是0.3-0.5mm，而页状磁性体层3则形成为厚度是20-100μm，然后通过冲孔，形成0.15-0.3mm矩形大小的通孔4。
接下来说明各卷绕线圈状电镀导体2、5与各薄页状磁性体层1、3、6的迭层复印工序。
首先，将已经做成的卷绕线圈状电镀导体2挤压在小胶片上形成的薄页状磁性体层1上进行复印(根据需要，还可以加压加热)。或者，一旦薄页状磁性体层1从小胶片脱模，就将卷绕线圈状导体2挤压在薄页状磁性体层1有粘性的塑化剂的一面(与小胶片相接的那面)进行复印也行。
这时卷绕线圈状电镀导体2同不锈钢底板8具有适宜的脱模性，另一方面对于薄页状磁性体层1则有适宜的粘性，因而，将薄纸状磁性体层1从不锈钢底板8剥拉来下，卷绕线圈状导体2就可以容易地复印在薄页状磁性体层1上。
此时，薄页状磁性体层1的抗张强度不足时还可以在薄页状磁性体层1上张贴粘性薄页，来弥补薄页状磁性体层的强度不足。
接着通过相同过程，将卷绕线圈状电镀导体5复印到薄页状磁性体层6上。
再在这样得到的两个复印有卷绕线圈状电镀导体2、5的薄页状磁性体1、6之间，配置薄页状磁性体层3，通过通孔4，使两个卷绕线圈状电镀导体2、5互相连接，进行迭层，并通过加热(60-120℃)和加压(20-100Kg/cm2)，使层间的接合十分完善。
但两个卷绕线圈状导体2、5的电气连接通过厚膜导体通常可以获得更加好的电阻性连接，因而如图13所示，最好是在薄页状磁性体层3的通孔4上预先印刷充填印刷厚膜导体7。
以上制造过程中，为了提高制造效率，而要同时得到多个迭层型陶瓷芯片电感器，一般是在一片薄层上形成多个导体图案。因而在将薄层切断成各单片之后，再以850°～950℃温度烧制1-2小时。
最后，切断的单片上的相对的外片部可以与内部卷绕线圈状电镀导体电气连接，形成银合金系的引出电极，通过以600-850℃的温度使之烧结，形成图6所示的外部电极12。此外，根据需要还可以在外部电极12上施以Ni、焊锡等的电镀。
通过这种制造过程，得到的是外形为2.0×1.25mm、厚度为0.8mm的迭层型陶瓷芯片电感器。内部导体是两层2.5匝卷绕线圈状电镀导体2和5的构造，一共有5匝卷绕线圈状电镀导体线路，因而频率为100MHz时的阻抗值可以达到约700Ω。
直流电阻值由于Ag导体厚度约为50μm，因而可以做得极小，约达0.12Ω。
另外，按本实施例，将迭层型陶瓷芯片电感器切断并观察，在银导体与磁性体层的界面处未见有特别是间隙之类的缺陷存在。
这是因为，按本发明用电铸法所形成的卷绕线圈状导体不同于由厚膜导体制成的情况，烧制所引起的收缩几乎没有，因而在Ag导体周围致密地烧结有磁性体。
(实施例2)
以下用附图说明本发明第二实施例。
图7中，13、18是薄页状磁性体层，15是形成有通孔16的薄页状磁性体层。14是电铸法形成的复印用卷绕线圈状电镀导体，17是形成有通孔16的薄页状磁性体层上印刷的厚膜导体。电铸法形成的复印用卷绕线圈状电镀导体14与印刷的厚膜导体17通过通孔16互相连接。
以下说明如上所述构成的迭层型陶瓷芯片电感器的制造方法。
首先一开始复印用卷绕线圈状电镀导体14的制作可以由与实施例1相同的电铸法进行。
实施例中，通过宽度约40μm，厚度35μm的图案划线制作，在1.6×0.8mm2大小的平面内可获得约3.5匝图案。
另外，所采用的抗蚀剂是可以印刷、高感度的糊浆状抗蚀剂。
接下来说明薄页状磁性体层13、15、18的制作方法。
将丁缩醛、丙烯酸、乙基纤维素等树脂溶解于萜品醇等高沸点溶剂和酞酸二丁酯等塑化剂得到载体，再将该载体与Ni·Zn·Cu系铁氧体粉末(平均粒径0.5-2.0μm)混和成为糊浆状铁氧体，接着利用金属掩模在小胶片上印刷形成。然后，以80-100℃温度加以干燥(根据需要重复进行多次印刷和干燥)，得到厚度为0.3-0.5mm的薄页状磁性体层13、18。
或者，除上述方法之外还可以对多张印刷干燥成为50-100μm厚度的薄页状磁性体层进行迭层，来获得各个薄页状磁性体层13、18。
另外，薄页状磁性体层15则再通过丝网印刷在小胶片上形成有通孔16的图案，厚度调整为40-100μm。
接下来，首先将已经做成的卷绕线圈状电镀导体14挤压在小胶片上形成的薄页状磁性体层13上进行复印。加压条件和加热条件最好是在20-100Kg/cm2和60-120℃范围内选择。
这时卷绕线圈状电镀导体14与不锈钢底板具有适宜的膜模性，而且对于薄页状磁性体层13具有适宜的粘性。而且卷绕线圈状电镀导体14由于图案宽度为40μm，比较窄，因而多多少少还有压入薄页状磁性体层13的效果，所以卷绕线圈状电镀导体14容易复印到薄页状磁性体层13上。
另外，与实施例1相同，也可以将卷绕线圈状电镀导体14挤压在薄页状磁性体层13涂有塑化剂的一面进行复印。
接着在具有通孔16的薄页状磁性体层15上印刷厚膜导体17。
接下来再将这样得到的复印有卷绕线圈状电镀导体14的薄页状磁性体层与印刷有厚膜导体17的薄页状磁性体层15重叠，通过通孔16使卷绕线圈状电镀导体14与厚膜导体17互相连接进行迭层，再在其上部迭加薄页状磁性体层18，进行加热和加压，做成一体化迭层构造。
以上制造过程中，为提高制造效率，要同时获得多个迭层型陶瓷芯片电感器，所以在一张薄层中形成多个导体图案。因而，在将薄层分割成各个单片之后再以850-950℃温度烧制1-2小时。
最终切断的单片的相对两端与内部卷绕线圈状导体连接，形成引出电极，通过600-850℃温度的烧结，形成图6所示的外部电极12。再根据需要，在外部电12上施行Ni、焊锡等的电镀。
通过这种工艺，获得了外形为1.6×0.8mm2、厚度为0.8mm的迭层型陶瓷芯片电感器。内部导体为3.5匝卷绕线圈状电镀导体14和通过通孔作连接的直线状厚膜导体17的两层构造，共计有3.5匝卷绕线圈状导体线路，因而在100MHz的频率时，其阻抗可以达到约300Ω。
直流电阻值由于Ag导体厚度约为35μm，故可以达到约0.19g/Ω。
另外，本实施例中，是仅仅由复印的卷绕线圈状电镀导体14和厚膜导体17这样两个导体组成的，但根据需要交替地连接多个复印卷绕线圈状电镀导体14和多个厚膜导体17也行。
而且，通过如本实施例那样组合厚膜导体和卷绕线圈状电镀导体进行连接，与卷绕线圈状电镀导体互相连接的情况相比，更加增强连接可靠性。
这是因为厚膜导体迭层时容易变形，因而可以推论这是在与卷绕线圈状电镀导体密接性较好的状态下烧结的缘故。
(实施例3)
以下用附图说明本发明第三实施例。
图8是示意本发明第三实施例中迭层型陶瓷芯片电感器构造的分解斜视图。
图8中，19、24是薄页状磁性体层，21是具有通孔22的薄页状磁性体层。20、23是电铸法形成的复印用的卷绕线圈状电镀导体。25是用以充填薄页状磁性体层21上形成的通孔22的印刷好的厚膜导体。电铸法形成的复印用的卷绕线圈状电镀导体20、23和印刷好的厚膜导体25通过通孔22互相连接。
以下说明如上所述构成的迭层型陶瓷芯片电感器的制造方法。
首先一开始，按电铸法进行的复印卷绕线圈状电镀导体20、23的制作可以按照与实施例1相同的电铸法进行。
本实施例中是通过在1.6×0.8mm2大小的平面内进行宽度约为40μm、厚度35μm的图案划线，获得约3.5匝复印卷绕线圈状电镀导体20，2.5匝复印卷绕线圈状电镀导体23。
另外，所使用的抗蚀剂是可以印刷的高感度的糊浆状抗蚀剂。
接下来说明薄页状磁性体层19、21、24的形成方法。
将丁缩醛、丙烯酸、乙基纤维素等树脂溶解于萜品醇等高沸点溶剂和酞酸二丁酯等塑化剂中得到载体，再将该载体与Ni·Zn·Cu系的铁氧体粉末(平均粒径0.5-2.0μm)混和成为糊浆状铁氧体，接着采用金属掩模印刷该糊浆状铁氧体，形成在小胶片上，以80°～100℃温度加以干燥，直到外于留有少许粘性的状态，得到一种厚度形成为0.3-0.5mm的薄页状磁性体19、24。薄页状磁芯体层21通过丝网印刷在小胶片上，形成为具有通孔22的图案，厚度则调整为40-100μm。
接着印刷厚膜导体25，使通孔22中充填厚膜导体。
接下来，将已经做成的复印用卷绕线圈状电镀导体20挤压在小胶片上所形成的薄页状磁性体层19上进行复印(根据需要加压加热)。
同样，复印用卷绕线圈状电镀导体23也复印到薄页状磁性体层24上。
这时，代之于薄页状磁性体层24，复印到薄页状磁性体层21上也行。
接着，再在这样得到的复印有卷绕线圈状电镀导体20的薄页状磁性体层19和得印有卷绕线圈状电镀导体23的薄页状磁性体层24之间，配置具有通孔22的薄页状磁性体层24之间，配置具有通孔22的薄页状磁性体层21，通过充填于通孔22的厚膜导体25，使复印用卷绕线圈状电镀导体20和23互相连接、迭层、加热加压形成一体化迭层构造。
以上制造工艺当中，为提高制造效率，为同时获得多个迭层型陶瓷芯片电感器，一般是在一张薄页上形成多个导体图案。因而，在将薄页切断为各个单片之后以850-1000℃温度烧制1-2小时。
最后，形成引出电极以便切断的单片的相对两端与内部卷绕线圈状导体连接，通过600-850℃温度的烧结，形成图6所示的外部电极12。此外，根据需要还在外部电极12上进行Ni、焊锡等的电镀。
通过这种工艺，获得外形1.6×0.8mm2、厚度0.8mm的迭层型陶瓷芯片电感器。内部导体呈导体宽度约40μm、约3.5匝的卷绕线圈状电镀导体20，和通过通孔连接的约2.5匝的卷绕线圈状电镀导体23的两层构造，共计有6匝卷绕线圈状导体线路，100MHz时阻抗可达到约1000Ω。
直流电阻值由于卷绕线圈状电镀导体厚度约35μm，故而可做到约0.32。
(实施例4)
以下用附图说明本发明第四实施例。
图9所示是本发明第四实施例中迭层型陶瓷芯片电感器构造的分解斜视图。
图9中，26、31是薄页状磁性体层，28是具有通孔29的薄页状磁性体层，27、30是电铸法形成的复印用卷绕线圈状电镀导体。
电铸法形成的复印用卷绕线圈状电镀导体27、30通过通孔29互相连接。
如上所述构成的迭层型陶瓷芯片电感器制造方法与实施例1相同，故而省略。
按照本实施例，获得的是外形为2.0 × 1.25mm2、厚度为0.8mm的迭层型陶瓷芯片电感器。内部导体的导体宽度约为40μm、约5.5匝卷绕线圈状电镀导体27和通过通孔29连接的约2.5匝卷绕线圈状电镀导体30的两层构造，共计有8匝卷绕线圈状导体线路，因而100MHz频率时的阻抗可以达到约1400Ω。
直流电阻值由于卷绕线圈电镀导体厚度约为35μm，所以可以做到约0.47Ω。
(实施例5)
以下用附图说明本发明第五实施例。
本实施例的迭层型陶瓷芯片电感器具有与实施例2相同的构造，故采用图7进行说明。
图7中，13、18是薄页状磁性体层，15是具有通孔16的薄页状磁性体层，14是电铸法形成的复印用卷绕线圈状电镀导体，17是印刷在具有通孔16的薄页状磁性体层上的厚膜导体，电铸法形成的复印用卷绕线圈状电镀导体14和所印刷的厚膜导体17通过通孔16互相连接。
以下说明如上所述构成的迭层型陶瓷芯片电感器的制造方法。
首先，与实施例2相同，在1.6×0.8mm2大小的平面内进行宽度约为40μm、厚度35μm的图案划线，可获得约3.5匝图案的复印用卷绕线圈状电镀导体14。
接下来用图10说明薄页状磁性体层13的形成方法。
将丁缩醛、丙烯酸、乙基纤维素等的树脂溶解于萜品醇等高沸点溶剂和酞酸二丁酯等塑化剂中得到载体，再将该载体与Ni·Zn·Cu系铁氧体粉末(平均粒径0.5-0.2μm)混合成为糊浆状铁氧体，接着采用金属掩模印刷在形成了银导体图案34的不锈钢底板32上，以80-100℃温度加以干燥(根据需要，重复进行印刷干燥)，使形成厚度达0.3-0.5mm等。
接着从该薄页状磁性体层33的上层粘接热脱模性薄层35(根据需要，加热加压也行)，将银导体图案34和薄页状磁性体层33连同该热脱模薄层35一起同时从不锈钢底板32上脱模。
这样，就可以获得在薄页状磁性体层13上形成有卷绕线圈状电镀导体14的未烧结薄层。
而且，根据需要，在印刷形成薄页状磁性体层33之前，还可以在形成有银导体图案34的不锈钢底板32上设置实施例1中如图2所示的Ag脱模层9。
采用这种银脱模层，可以使薄页状磁性体层33和不锈钢底板32的脱模性更加好。另外，Ag脱模层是浸渍涂覆液态氟元素系耦合剂(金属(代)癸基三乙氧硅烷等)，以200℃温度干燥形成的。脱模层厚度0.1μm为宜。
另一方面，薄页状磁性体层15是通过丝网印刷在小胶片上形成为具有通孔16的图案的。厚度调整为40-100μm，再将该薄层迭在卷绕线圈状电镀导体14上进行迭层。
迭层时，加压条件最好在20-100Kg/cm2范围内选择，加热条件在80-120℃范围内选择。
本实施例中，卷绕线圈状电镀导体14侵入薄纸状磁性体层13，凹凸较少，所以薄页状磁性体层15容易复印到薄页状磁性体层13上。
接下来在薄页状磁性体层15上印刷厚膜层体17，以便通过通孔16与卷绕线圈状电镀导体层14连接。
再在其上部迭加薄页状磁性体层18，进行加热加压形成一体化迭层构造。这时直接印刷迭加一层薄页状磁性体层18也行。
余下的工序(未烧结薄层的切断、烧制、端面电极的形成等)均与实施例2完全相同。
而且本实施例的迭层型陶瓷芯片电感器的电气特性也与实施例2等效。
(实施例6)
以下用附图说明本发明第六实施例。
本实施例与实施例2和5具有相同构造，采用图7和图11进行说明。
图7中，13、18是薄页状磁性体层，15是具有通孔16的薄页状磁性体层。14是电铸法形成的复印卷绕线圈状电镀导体，17是印刷在具有通孔16的薄页状磁性体层上的厚膜导体。电铸法形成的复印用卷绕线圈状电镀导体14和印刷的厚度膜导体17通过通孔16互相连接。
如上所述构成的迭层型陶瓷芯片电感器制造方法，以下用图11说明在薄页状磁性体层13上复印复印用卷绕线圈状电镀导体14的工序。
与实施例2相同，在1.6×0.8mm2大小的平面内通过宽度约为40μm、厚度35μm的图案划线，在不锈钢底板36上可获得约3.5匝的Ag导体图案38(与复印用卷绕线圈状电镀导体14一致)。Ag电镀导体图案38和不锈钢底板36之间形成有导电性的Ag脱模层(触击银电镀层)37(图11(a))。
接着，通过从Ag导体图案38上部加热发泡，贴上具有从不锈钢底板36热脱膜性的发泡薄层39(根据需要，加热加压也行)(图11(b))。
发泡薄层39粘力强，将发泡纸39从不锈钢底板36拉剥下来时，银导体图案38和Ag脱膜层37使复印到发泡薄层39上(图11(c))。
将预先通过印刷等技术形成于小胶片等的薄页状磁性体层40(厚度为50μm-500μm)迭加在复印至发泡薄层39上的Ag导体图案38上的Ag脱模层37的上部。这时，薄页状磁性体层40迭层为其塑化剂的一面与Ag脱模层37相接，重复迭层直到薄页状磁性体层40的总厚度为0.3-0.5mm(图11(d))。
当然，根据需要在迭层时以适当条件进行加压和加热也行。
接下来，对所述薄页状磁性体层40、Ag导体图案38、Ag脱模层37、发泡纸39所组成的整体以120℃加热10分钟，使发泡薄层39发泡脱模，从而可以获得Ag导体图案38(相当于图7的卷绕线圈状电镀导体14)和一体化的薄页状磁性体层40(相当于图7的薄页状磁性体层13)(图11(e))。
接下来，如图7所示采用迭层或印刷技术在卷绕线圈状电镀导体14上形成具有通孔16的薄页状磁性体层15，再在薄页状磁性体层15上迭层或印刷厚膜导体17，以便通过通孔16与卷绕线圈状电镀导体层14连接。
接着再在其上部迭加薄页状磁性体层18，并加热加压形成为一体化迭层构造。这时，薄页状磁性体层18直接印刷迭层也行。
余下的工序(未烧结层的切断、烧制、端面电极的形成等)均与
实施例2完全相同。
而且，本实施例的迭层型陶瓷芯片电感器的电气特性也与实施例2等效。
(实施例7)
以下就本发明应用例用附图说明第七实施例。
图12是示意本发明第七实施例中迭层型陶瓷芯片电感器构造的分解斜视图。
图12中，41、43是薄页状磁性体层，42是电铸法形成的复印用蛇行型线圈电镀导体。
电铸法形成的复印蛇行型线圈电镀导体42配置成可引出至迭层型陶瓷芯片电感器的两端。
如上所述构成的迭层型陶瓷芯片电感器制造方法与实施例1相同，故而省略。
按照本实施例得到的是外形2.0×1.25mm2、厚度0.8mm的迭层型陶瓷芯片电感器。内部导体是导体宽度约为50μm，蛇行线圈状电镀导体具有在磁性体层的纵向贯通的构造，100MHz时的阻抗可以获得约120Ω。
直流电阻值由于蛇行型线圈电镀导体42的厚度约为35μm，因而可以做到约0.08Ω。
本实施例采用的是蛇行的线圈状电镀导体，但也可以采用直线状电镀导体图案。
以上7个实施例中，复印用的各卷绕式或蛇行式线圈电镀导体全部采用银，但若考虑价格因素、固有电阻值和耐酸性，也可以适当采用Au、Pt、Pd、Cu、Ni等及其合金。
此外，迭层体全部例举的是Ni·Zn·Cu系磁性体所组成的例子，但不用说，采用其他Ni·Zn系、Mn·Zn系等磁性体和各种低介电常数的绝缘材料等，也可以形成具有空心线圈特性的迭层型陶瓷芯片电感器。
(对比例)
以下采用附图说明相对于上述各实施例的对比例。
图14是示出上述对比例迭层型陶瓷芯片电感器制造方法的斜视图。
图14中，101、111是薄页状磁性体层，102、104、106、108、110是形成约半匝卷绕线圈状导体用的厚膜导体层。
103、105、107、109是薄页状磁性体层，起到使前述约半匝厚膜导体迭层的绝缘层作用，并且配置迭层时，使只有半匝导体层的缘端部露出导体。
以下说明如上构成的迭层型陶瓷芯片电感器的制造方法。
首先一开始，如图14(a)所示，将铁氧体糊浆印刷为矩形，得到薄层101。接着在薄层101上印刷约1/2匝导电糊浆，形成导体线路102(图14(b))。
再印刷铁氧体糊浆形成薄层103，使得导体线路102的一部分遮住(图14(c))。
接着印刷Ag导电糊浆，形成约1/2匝厚膜导体层104，以便与异体线路102端部连接(图14(d))。
以下相同，如图14(e)-(k)所示，通过印刷迭层，高温烧结，获得的陶瓷迭层构造共计有2.5匝卷绕线圈状导体线路。
本对比例中，在1.6×0.8mm大小的平面内通过宽度约150μm、印刷干燥厚度为12μm的图案划线获得导体图案。
内部导体有2.5匝的卷绕线圈状导体，因而100MHz时的阻抗可以获得约150Ω。
烧结后的卷绕线圈状导体厚度约为8μm，直流电阻值约为0.16Ω。
本对比例是一共11层的迭层构造，卷绕线圈状导体只得到2.5匝，因此按迭层数平均来说，阻抗较小，而导体电阻值相对于阻抗值又太大。
此外，工序烦琐，各导体层之间的连接可靠性不够好。
虽然本对比例中，也可以通过复印本实施例电铸法形成的电镀导体图案，来形成各厚膜导体层，降低导体电阻值，但无法期望有降低迭层数、增加阻抗值这类效果。
综上所述，根据本发明迭层型陶瓷芯片电感器及其制造方法，是采用电铸(电镀メツキ)技术形成线圈状导体线路的，可随光致抗蚀剂的解像度高精度地获得数微米以上的图案宽度，因而可以在微小的芯片元件区域内，比用印刷技术形成导体的情况获得匝数更多的线圈状导体线路。
因而，迭层数即使低，也可以获得大的阻抗值。
此外导体膜厚随光致抗蚀剂膜厚和电镀条件可以实现亚微米至几十微米，或随条件实现几微米厚度，因而可以容易地控制导体电阻值，通过使膜厚加厚，即便是微细图案，也可以降低导电阻值。
另一方面，与只用厚膜导体形成线圈图案的情况不同，烧制以前就获得致密膜，因而烧制后导体厚度的收缩减小，也完全没有磁性体层和导体层脱层现象发生。
而且，正是由于导体的图案精度、导体的致密性，制成品在特性方面的可靠性也很高。
综上所述，按照本发明迭层型陶瓷芯片电感器及其制造方法，可以获得能够同时实现高阻抗和低导体电阻这种优异效果。

Claims (9)

1.一种迭层型陶瓷芯片电感器制造方法，其特征在于，具有：在具有导电性的底板上用电铸法形成电镀导体图案的工序；将所述电镀导体图案复印至薄页状磁性体层或绝缘体层的工序；将多层复印有所述电镀导体图案的薄页状磁性体层或绝缘体层迭层，对相邻各个薄页状磁性体层或绝缘体层上的导体图案之间进行电气连接，形成迭层体的工序；烧制所述迭层体的工序，
其中电铸法所采用的方法是：在具有导电性的底板上形成与所需的电镀导体图案相反图案的抗蚀剂膜，在所述抗蚀剂膜露出底板的部分形成导体材料，然后再将所述抗蚀剂膜从所述底板上剥离，形成所述电镀导体图案。
2.一种迭层型陶瓷芯片电感器制造方法，其特征在于，具有：在具有导电性的底板上用电铸法形成电镀导体图案的工序；将所述电镀导体图案复印至薄页状磁性体层或绝缘体层，形成第一薄层的工序；将厚膜导体图案印刷形成于薄页状磁性体层或绝缘体层，形成第二薄层的工序；将多层所述第一薄层和第二薄层交替迭层，对相邻第一薄层和第二薄层上的电镀导体图案与厚膜导体图案进行电气连接，形成迭层体的工序；烧制所述迭层体的工序，
其中电铸法所采用的方法是：在具有导电性的底板上形成与所需的电镀导体图案相反图案的抗蚀剂膜，在所述抗蚀剂膜露出底板的部分形成导体材料，然后再将所述抗蚀剂膜从所述底板上剥离，形成所述电镀导体图案。
3.一种迭层型陶瓷芯片电感器制造方法，其特征在于，具有：在具有导电性的底板上用电铸法形成电镀导体图案的工序；将所述电镀导体图案复印至薄页状磁性体层或绝缘体层，形成第一薄层的工序：在具有通孔的薄页状磁性体层或绝缘体层的前述通孔以及其周围印刷涂覆形成厚膜导体，形成第二薄层的工序；将第二薄层夹在两层第一薄层之间使所述第一薄层和第二薄层交替迭层，对相邻第一薄层与第二薄层上的电镀导体图案与厚膜导体进行电气连接，形成迭层体的工序；烧制所述迭层体的工序，
其中电铸法所采用的方法是：在具有导电性的底板上形成与所需的电镀导体图案相反图案的抗蚀剂膜，在所述抗蚀剂膜露出底板的部分形成导体材料，然后再将所述抗蚀剂膜从所述底板上剥离，形成所述电镀导体图案。
4.如权利要求1或2或3所述的迭层型陶瓷芯片电感器制造方法，其特征在于所述制造方法具有：在具有导电性的底板上由电铸法形成的电镀导体图案上印刷、干燥磁性体或绝缘体的工序；在所述磁性体或绝缘体上通过加热发泡粘接具有脱模性的发泡薄层的工序；通过将所述底板从所述电镀导体图案、磁性体或绝缘体以及发泡薄层上剥离，形成带电镀导体的未烧结薄层的工序；并且采用该带电镀导体的未烧结薄层形成迭层体。
5.如权利要求1或2或3所述的迭层型陶瓷芯片电感器制造方法，其特征在于所述制造方法具有：在具有导电性的底板上由电铸法形成的电镀导体图案上，通过加热发泡粘接具有热脱模性的发泡薄层的工序；将所述底板从所述电镀导体图案和发泡薄层上剥离之后，将薄页状磁性体或绝缘体复印至所述电镀导体图案上的工序；通过将所述发泡薄层从电镀导体图案上剥离，形成带电镀导体的未烧结薄层的工序，并且采用该带电镀导体的未烧结薄层形成迭层体。
6.如权利要求1或2或3所述的迭层型陶瓷芯片电感器制造方法，其特征在于，底板是脱模处理为具有导电性的金属板。
7.如权利要求1或2或3所述的迭层型陶瓷芯片电感器制造方法，其特征在于，具有导电性的底板是不锈钢底板。
8.如权利要求1或2或3所述的迭层型陶瓷芯片电感器制造方法，其特征在于，由银构成电镀导体图案，该银电镀导体图案由pH在8.5以下的银电镀浴形成。
9.如权利要求1或2或3所述的迭层型陶瓷芯片电感器制造方法，其特征在于，形成电镀导体图案的底板其表面光洁度Ra为0.05μm～1μm。
CNB951151681A 1994-09-12 1995-09-12 迭层型陶瓷芯片电感器制造方法 Expired - Fee Related CN1136591C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21715094 1994-09-12
JP217150/94 1994-09-12
JP217150/1994 1994-09-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB031452434A Division CN1215499C (zh) 1994-09-12 1995-09-12 迭层型陶瓷芯片电感器

Publications (2)

Publication Number Publication Date
CN1127412A CN1127412A (zh) 1996-07-24
CN1136591C true CN1136591C (zh) 2004-01-28

Family

ID=16699645

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB951151681A Expired - Fee Related CN1136591C (zh) 1994-09-12 1995-09-12 迭层型陶瓷芯片电感器制造方法
CNB031452434A Expired - Fee Related CN1215499C (zh) 1994-09-12 1995-09-12 迭层型陶瓷芯片电感器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031452434A Expired - Fee Related CN1215499C (zh) 1994-09-12 1995-09-12 迭层型陶瓷芯片电感器

Country Status (5)

Country Link
US (2) US6293001B1 (zh)
EP (3) EP1148521B1 (zh)
KR (1) KR100231356B1 (zh)
CN (2) CN1136591C (zh)
DE (3) DE69529632T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237170A (zh) * 2010-04-23 2011-11-09 佳邦科技股份有限公司 电感装置及其制造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639881C2 (de) * 1996-09-27 1999-05-20 Siemens Matsushita Components Verfahren zum Herstellen eines induktiven Bauelements
US6046707A (en) * 1997-07-02 2000-04-04 Kyocera America, Inc. Ceramic multilayer helical antenna for portable radio or microwave communication apparatus
US5922514A (en) * 1997-09-17 1999-07-13 Dale Electronics, Inc. Thick film low value high frequency inductor, and method of making the same
US6470545B1 (en) * 1999-09-15 2002-10-29 National Semiconductor Corporation Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate
JP2002252116A (ja) * 2001-02-23 2002-09-06 Toko Inc 積層型電子部品及びその製造方法
US20030112110A1 (en) * 2001-09-19 2003-06-19 Mark Pavier Embedded inductor for semiconductor device circuit
KR100467839B1 (ko) * 2002-03-09 2005-01-24 삼성전기주식회사 인쇄회로기판을 사용한 미약자계 감지용 센서 및 그 제조방법
KR100432662B1 (ko) * 2002-03-09 2004-05-22 삼성전기주식회사 인쇄회로기판 기술을 이용한 미약자계 감지용 센서 및 그제조방법
KR100432661B1 (ko) * 2002-03-09 2004-05-22 삼성전기주식회사 인쇄회로기판 기술을 이용한 미약자계 감지용 센서 및 그제조방법
KR100466884B1 (ko) * 2002-10-01 2005-01-24 주식회사 쎄라텍 적층형 코일 부품 및 그 제조방법
KR100479625B1 (ko) * 2002-11-30 2005-03-31 주식회사 쎄라텍 칩타입 파워인덕터 및 그 제조방법
EP1708209A4 (en) * 2004-01-23 2014-11-12 Murata Manufacturing Co PASTILLE INDUCTANCE AND PROCESS FOR PRODUCING SAID INDUCTANCE
KR100619368B1 (ko) * 2004-07-05 2006-09-08 삼성전기주식회사 미약자계 감지용 센서를 구비한 인쇄회로기판 및 그 제작방법
CN101040354B (zh) * 2004-10-18 2011-07-20 株式会社村田制作所 层叠型陶瓷电子部件的制造方法及复合层叠体
WO2006067929A1 (ja) * 2004-12-20 2006-06-29 Murata Manufacturing Co., Ltd. 積層セラミック電子部品およびその製造方法
KR100768919B1 (ko) * 2004-12-23 2007-10-19 삼성전자주식회사 전원 생성 장치
US7511356B2 (en) * 2005-08-31 2009-03-31 Micron Technology, Inc. Voltage-controlled semiconductor inductor and method
WO2007080680A1 (ja) * 2006-01-16 2007-07-19 Murata Manufacturing Co., Ltd. インダクタの製造方法
US8941457B2 (en) * 2006-09-12 2015-01-27 Cooper Technologies Company Miniature power inductor and methods of manufacture
US8466764B2 (en) 2006-09-12 2013-06-18 Cooper Technologies Company Low profile layered coil and cores for magnetic components
US8310332B2 (en) * 2008-10-08 2012-11-13 Cooper Technologies Company High current amorphous powder core inductor
US9589716B2 (en) 2006-09-12 2017-03-07 Cooper Technologies Company Laminated magnetic component and manufacture with soft magnetic powder polymer composite sheets
US8378777B2 (en) * 2008-07-29 2013-02-19 Cooper Technologies Company Magnetic electrical device
US7791445B2 (en) * 2006-09-12 2010-09-07 Cooper Technologies Company Low profile layered coil and cores for magnetic components
US9859043B2 (en) 2008-07-11 2018-01-02 Cooper Technologies Company Magnetic components and methods of manufacturing the same
US8659379B2 (en) 2008-07-11 2014-02-25 Cooper Technologies Company Magnetic components and methods of manufacturing the same
US9558881B2 (en) 2008-07-11 2017-01-31 Cooper Technologies Company High current power inductor
US8279037B2 (en) * 2008-07-11 2012-10-02 Cooper Technologies Company Magnetic components and methods of manufacturing the same
JP2018182203A (ja) * 2017-04-19 2018-11-15 株式会社村田製作所 コイル部品
WO2011145490A1 (ja) * 2010-05-17 2011-11-24 太陽誘電株式会社 基板内蔵用電子部品および部品内蔵型基板
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device
US20120169444A1 (en) * 2010-12-30 2012-07-05 Samsung Electro-Mechanics Co., Ltd. Laminated inductor and method of manufacturing the same
CN102155750B (zh) * 2011-04-21 2015-09-09 浙江苏泊尔家电制造有限公司 一种电磁炉及该电磁炉制造方法
DE102011102484B4 (de) * 2011-05-24 2020-03-05 Jumatech Gmbh Leiterplatte mit Formteil und Verfahren zu dessen Herstellung
KR101823542B1 (ko) * 2012-10-04 2018-01-30 엘지이노텍 주식회사 무선충전용 전자기 부스터 및 그 제조방법
KR101442402B1 (ko) * 2013-03-25 2014-09-17 삼성전기주식회사 인덕터 및 그 제조 방법
US9570222B2 (en) 2013-05-28 2017-02-14 Tdk Corporation Vector inductor having multiple mutually coupled metalization layers providing high quality factor
US9324490B2 (en) 2013-05-28 2016-04-26 Tdk Corporation Apparatus and methods for vector inductors
KR20160053380A (ko) * 2014-11-04 2016-05-13 삼성전기주식회사 적층형 인덕터
US9735752B2 (en) 2014-12-03 2017-08-15 Tdk Corporation Apparatus and methods for tunable filters
CN104451800A (zh) * 2014-12-04 2015-03-25 张家港市佳晟机械有限公司 一种不锈钢预处理工艺
KR101823267B1 (ko) 2016-11-01 2018-01-29 삼성전기주식회사 박막 인덕터 및 그 제조 방법
EP3382409B1 (en) * 2017-03-31 2022-04-27 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated flux gate sensor
JP6693461B2 (ja) * 2017-04-19 2020-05-13 株式会社オートネットワーク技術研究所 リアクトル
JP6946721B2 (ja) 2017-05-03 2021-10-06 Tdk株式会社 コイル部品
JP2021510457A (ja) * 2018-10-17 2021-04-22 安徽安努奇科技有限公司Ａｎｈｕｉ Ａｎｕｋｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． チップインダクタおよびその製造方法
JP7136009B2 (ja) * 2019-06-03 2022-09-13 株式会社村田製作所 積層コイル部品

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL293840A (zh) 1962-06-11
US3247573A (en) 1962-06-11 1966-04-26 Rca Corp Method of making magnetic ferrite sheet with embedded conductors
DE1279797B (de) 1963-10-29 1968-10-10 Telefunken Patent Verfahren zur Herstellung gedruckter Schaltungen
US3413716A (en) * 1965-04-30 1968-12-03 Xerox Corp Thin-film inductor elements
US3414487A (en) 1965-06-30 1968-12-03 Texas Instruments Inc Method of manufacturing printed circuits
US3798059A (en) * 1970-04-20 1974-03-19 Rca Corp Thick film inductor with ferromagnetic core
US3812442A (en) 1972-02-29 1974-05-21 W Muckelroy Ceramic inductor
US3833872A (en) 1972-06-13 1974-09-03 I Marcus Microminiature monolithic ferroceramic transformer
US3765082A (en) 1972-09-20 1973-10-16 San Fernando Electric Mfg Method of making an inductor chip
US3971126A (en) 1974-08-05 1976-07-27 Gte Laboratories Incorporated Method of fabricating magnetic field drive coils for field accessed cylindrical domain memories
JPS5812315A (ja) * 1981-07-15 1983-01-24 Yokogawa Hokushin Electric Corp 薄膜コイルの製造方法
JPS6020919B2 (ja) 1981-09-18 1985-05-24 住友電気工業株式会社 印刷配線板の製造方法
JPS59145009A (ja) 1983-02-09 1984-08-20 Midori Watanabe 「ろ」過装置および「ろ」過濃縮方法
JPS59152605A (ja) 1983-02-18 1984-08-31 Matsushita Electric Ind Co Ltd 積層インダクターの製造方法
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
JPS60167306A (ja) * 1984-02-09 1985-08-30 Matsushita Electric Ind Co Ltd プリントコイルの製造法
JPS60176208A (ja) 1984-02-22 1985-09-10 Tdk Corp 積層部品およびその製造法
JPS61140115A (ja) * 1984-12-12 1986-06-27 Nec Corp 高周波回路装置
EP0185998A1 (en) 1984-12-14 1986-07-02 Dynamics Research Corporation Interconnection circuits made from transfer electroforming
JPS61295617A (ja) * 1985-06-25 1986-12-26 Yokogawa Electric Corp インダクトシンパタ−ン形成法
JPS6261305A (ja) 1985-09-11 1987-03-18 Murata Mfg Co Ltd 積層チツプコイル
US4753694A (en) 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
JPS63284886A (ja) 1987-05-15 1988-11-22 Toobi:Kk 金属パタ−ン形成方法
US5063658A (en) 1987-07-08 1991-11-12 Leonard Kurz Gmbh & Co. Embossing foil and a method of making
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
JPH02228093A (ja) 1989-03-01 1990-09-11 Mitsubishi Electric Corp めつき導体を有するプリント配線板の製造方法
JPH0323603A (ja) 1989-06-21 1991-01-31 Murata Mfg Co Ltd 積層型チップインダクタ
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US5242569A (en) * 1989-08-25 1993-09-07 International Business Machines Corporation Thermocompression bonding in integrated circuit packaging
JPH03219605A (ja) 1990-01-24 1991-09-27 Murata Mfg Co Ltd 積層型インダクタンス素子
DE4117878C2 (de) * 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
JP2987176B2 (ja) 1990-07-06 1999-12-06 ティーディーケイ株式会社 積層型インダクタおよび積層型インダクタの製造方法
JP3297429B2 (ja) 1990-08-09 2002-07-02 ティーディーケイ株式会社 積層チップビーズ
US5233157A (en) 1990-09-11 1993-08-03 Hughes Aircraft Company Laser pattern ablation of fine line circuitry masters
JP2990621B2 (ja) 1990-11-05 1999-12-13 株式会社村田製作所 積層セラミック電子部品の製造方法
JPH0696953A (ja) 1991-01-22 1994-04-08 Taiyo Yuden Co Ltd 積層インダクタ素子とその製造方法
JPH07105420B2 (ja) 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
US5374469A (en) 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JPH05234792A (ja) * 1992-02-18 1993-09-10 Nitto Denko Corp ２層構造シートコイルの製法
JPH05258973A (ja) 1992-03-10 1993-10-08 Mitsubishi Electric Corp 薄膜インダクタ素子およびその製造方法
US5302932A (en) 1992-05-12 1994-04-12 Dale Electronics, Inc. Monolythic multilayer chip inductor and method for making same
JPH05335149A (ja) 1992-05-27 1993-12-17 Taiyo Yuden Co Ltd 積層セラミック部品およびその製造方法
US5470412A (en) 1992-07-30 1995-11-28 Sumitomo Metal Ceramics Inc. Process for producing a circuit substrate
US5312674A (en) 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
JP2853467B2 (ja) * 1992-08-07 1999-02-03 株式会社村田製作所 積層ビーズインダクタの製造方法
JPH0689811A (ja) * 1992-09-07 1994-03-29 Nippon Steel Corp 薄型インダクタ／トランスおよびその製造方法
US5358604A (en) 1992-09-29 1994-10-25 Microelectronics And Computer Technology Corp. Method for producing conductive patterns
KR970000027B1 (ko) * 1992-10-21 1997-01-04 마쯔시다덴기산교 가부시기가이샤 역학량센서
JPH0757961A (ja) 1993-08-20 1995-03-03 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH0775909A (ja) 1993-09-08 1995-03-20 Seiko Seiki Co Ltd 加工装置
US5480503A (en) 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
JP3219605B2 (ja) 1994-08-30 2001-10-15 積水化学工業株式会社 熱膨張性樹脂管とその製造方法及び複合管の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237170A (zh) * 2010-04-23 2011-11-09 佳邦科技股份有限公司 电感装置及其制造方法

Also Published As

Publication number Publication date
US6631545B1 (en) 2003-10-14
EP0701262A1 (en) 1996-03-13
KR960012058A (ko) 1996-04-20
CN1127412A (zh) 1996-07-24
EP1148521A1 (en) 2001-10-24
DE69528938T2 (de) 2003-08-28
EP1152439A1 (en) 2001-11-07
DE69531373T2 (de) 2004-06-09
EP0701262B1 (en) 2002-11-27
EP1148521B1 (en) 2003-02-12
DE69529632T2 (de) 2003-10-02
US6293001B1 (en) 2001-09-25
EP1152439B1 (en) 2003-07-23
CN1215499C (zh) 2005-08-17
KR100231356B1 (ko) 1999-11-15
US20010029662A1 (en) 2001-10-18
DE69528938D1 (de) 2003-01-09
DE69529632D1 (de) 2003-03-20
CN1495810A (zh) 2004-05-12
DE69531373D1 (de) 2003-08-28

Similar Documents

Publication Publication Date Title
CN1136591C (zh) 迭层型陶瓷芯片电感器制造方法
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1599513A (zh) 带有载体的极薄铜箔及其制造方法及布线板
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1512525A (zh) 电容器和电容器内置电路基板及其制造方法
CN1398150A (zh) 布线电路板
CN1619731A (zh) 内装电容器模块和其制造方法及用于它的电容器
CN101039743A (zh) 氢纯化过滤器及其制造方法
CN1176567C (zh) 制造多层布线板的方法
CN1498749A (zh) 带载体的极薄铜箔及其制造方法以及印刷配线基板
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1130291A (zh) 转印导体的制造方法和层迭用生片的制造方法
CN1230872A (zh) 复合铜箔、其制法和使用其的敷铜箔层压板和印刷线路板
CN1574027A (zh) 布线电路板
CN1575091A (zh) 布线电路板
CN1454045A (zh) 布线转印片材及其制造方法、以及布线基板及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN101049055A (zh) 电容器层形成材料以及具有采用该电容器层形成材料获得的内置电容器层的印刷电路板
CN1122300C (zh) 用于电子部件的导件及其制造方法
CN1264390C (zh) 布线基板和布线基板的制造方法
CN1994033A (zh) 印刷电路板、其制造方法及半导体装置
CN1462257A (zh) 连接构件、微开关、连接构件的制造方法及微开关的制造方法
CN1967740A (zh) 薄膜器件及薄膜电感器
CN1574480A (zh) 连接装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1037152

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee