CN101040354B - 层叠型陶瓷电子部件的制造方法及复合层叠体 - Google Patents

层叠型陶瓷电子部件的制造方法及复合层叠体 Download PDF

Info

Publication number
CN101040354B
CN101040354B CN2005800353816A CN200580035381A CN101040354B CN 101040354 B CN101040354 B CN 101040354B CN 2005800353816 A CN2005800353816 A CN 2005800353816A CN 200580035381 A CN200580035381 A CN 200580035381A CN 101040354 B CN101040354 B CN 101040354B
Authority
CN
China
Prior art keywords
mentioned
conductor
ceramic
magnetic core
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800353816A
Other languages
English (en)
Other versions
CN101040354A (zh
Inventor
和田龙一郎
池田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101040354A publication Critical patent/CN101040354A/zh
Application granted granted Critical
Publication of CN101040354B publication Critical patent/CN101040354B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49069—Data storage inductor or core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49071—Electromagnet, transformer or inductor by winding or coiling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

制造内藏电感元件的例如多层陶瓷基板等层叠型陶瓷电子部件时，如果内藏将形成电感元件所具备的磁心的未烧结磁心，则产生材料的扩散，会无法获得原有的特性。为了解决该问题，在通过烧结得到目标多层陶瓷基板的复合层叠体(56)中，内藏由磁性体陶瓷烧结体构成的磁心(68)，为了减少该磁心(68)与未烧结陶瓷层(57a～63a)之间烧结时的收缩动作的差异，在复合层叠体(56)中形成含有在未烧结陶瓷层(57a～63a)的烧结温度实质上不会烧结的无机材料粉末的收缩抑制层(71和72)。

Description

层叠型陶瓷电子部件的制造方法及复合层叠体
技术领域
本发明涉及内藏线圈状导体的层叠型陶瓷电子部件的制造方法及为了制造这样的层叠型陶瓷电子部件而制备的复合层叠体。
背景技术
作为本发明关注的层叠型陶瓷电子部件，例如日本专利特开平11-260642号公报(专利文献1)和日本专利特开2000-150239号公报(专利文献2)中所记载，有内藏电感元件的部件。这些专利文献1和2中记载了如下的方法：为了制造内藏电感元件的层叠型陶瓷电子部件，具备首先制作未烧结的层叠体、将该未烧结的层叠体整体同时进行烧结的各步骤，所述未烧结的层叠体具备将成为磁心的未烧结的以磁性体材料为主要成分的未烧结磁心、形成于未烧结磁心周围的未烧结的由导电性糊料膜构成的线圈状导体、包围这些未烧结磁心和线圈状导体的未烧结的以非磁性体材料为主要成分的未烧结外层部。
然而，上述的专利文献1和2中记载的层叠型陶瓷电子部件的制造方法所具备的上述烧结工序中，将不同材料同时进行烧结，会发生例如将形成线圈状导体的导电性糊料膜所含的材料(例如Ag等)扩散到磁心中，或者未烧结磁心所含的材料(例如Fe、Ni等)扩散到外层部中。如果这样在磁心、线圈状导体和外层部之间不断发生材料的扩散，则难以获得各自原有的特性，例如作为电感元件所需的特性在得到的层叠型陶瓷电子部件中会无法获得。
专利文献1：日本专利特开平11-260642号公报
专利文献2：日本专利特开2000-150239号公报
发明的揭示
因此，本发明的目的在于提供可以解决如上所述的问题的层叠型陶瓷电子部件的制造方法。
本发明目的还在于提供为了制造上述的层叠型陶瓷电子部件而制备的复合层叠体。
本发明首先针对制造内藏电感元件的层叠型陶瓷电子部件的方法。本发明的层叠型陶瓷电子部件的制造方法的特征在于，为了解决前述的技术课题，具备如下的构成。
即，本发明的层叠型陶瓷电子部件的制造方法的特征在于，具备制作复合层叠体的工序和将该复合层叠体在未烧结陶瓷层的烧结温度下进行烧结的工序，所述复合层叠体具备由磁性体陶瓷烧结体构成的磁心、形成于磁心周围的线圈状导体、于层间以夹住磁心和线圈状导体的状态层叠的至少2层未烧结陶瓷层、与特定的未烧结陶瓷层相接配置且含有在未烧结陶瓷层的烧结温度下实质上不会烧结的无机材料粉末的收缩抑制层。
上述的制作复合层叠体的工序较好是具备以下的步骤：制备磁心的步骤；制备将成为未烧结陶瓷层的多块陶瓷生片的步骤；在第1陶瓷生片的第1主面上形成将成为线圈状导体的一部分的第1导体图形的步骤；在第2陶瓷生片的第1主面上形成将成为线圈状导体的其余部分的第2导体图形的步骤；以磁心介于第1陶瓷生片和第2陶瓷生片之间且第1陶瓷生片的第1主面与第2陶瓷生片的第1主面相对、而且第1导体图形的端部与第2导体图形的端部相接而形成呈线圈状延伸的导体的状态，将第1陶瓷生片和第2陶瓷生片重合的步骤。
上述优选的实施方式中，将第1陶瓷生片和第2陶瓷生片重合的步骤中，较好是在第1陶瓷生片的第1主面上以第1导体图形的端部露出的状态配置磁心后，使第2陶瓷生片介以磁心重合到第1陶瓷生片上。
此外，该优选的实施方式中，制作复合层叠体的工序较好是还具备在第1陶瓷生片的与第1主面对向的第2主面和第2陶瓷生片的与第1主面对向的第2主面上分别形成收缩抑制层的步骤。
此外，该优选的实施方式中，较好是第1和第2导体图形分别具备多个带状导体部分，由此使线圈状导体的匝数为多匝。
本发明的层叠型陶瓷电子部件的制造方法中，作为磁心，可以采用平板状、圆柱状、椭圆柱状或面环形状等任意形状。
收缩抑制层可以配置于复合层叠体的任意部位。收缩抑制层配置形成复合层叠体的最外层时，烧结工序后，较好是还具备除去收缩抑制层的工序。收缩抑制层沿未烧结陶瓷层间的特定界面配置时，烧结工序中，收缩抑制层较好是通过未烧结陶瓷层所含的材料的一部分的渗透而固化。另外，该情况下，收缩抑制层也可以如前所述另外配置形成复合层叠体的最外层。
复合层叠体较好是还具备以在层叠方向上夹住磁心和线圈状导体的状态沿特定的未烧结陶瓷层间的界面配置的由磁性体陶瓷烧结体构成的第1屏蔽板。该情况下，更好是复合层叠体在磁心和线圈状导体所在的未烧结陶瓷层间的界面还具备以夹住磁心和线圈状导体的状态配置的由磁性体陶瓷烧结体构成的第2屏蔽板。
通过本发明的制造方法制造的层叠型陶瓷电子部件可以是提供电感功能的单功能元件，具有包括电感功能的复合的多个功能的多层陶瓷基板。前者的情况下，未烧结陶瓷层较好是以低温烧结陶瓷材料或磁性材料为主要成分；另一方面，后者的情况下，未烧结陶瓷层较好是以低温烧结陶瓷材料为主要成分。
本发明也针对于为了制造内藏电感元件的层叠型陶瓷电子部件而制备的复合层叠体。
本发明的复合层叠体的特征在于，具备由磁性体陶瓷烧结体构成的磁心、形成于磁心周围的线圈状导体、于层间以夹住磁心和线圈状导体的状态层叠的至少2层未烧结陶瓷层、与特定的未烧结陶瓷层相接配置且含有在未烧结陶瓷层的烧结温度下实质上不会烧结的无机材料粉末的收缩抑制层。通过烧结该复合层叠体的工序，可以制成层叠型陶瓷电子部件。
本发明的复合层叠体中，线圈状导体较好是具备分别形成于夹住磁心和线圈状导体的第1和第2未烧结陶瓷层各自的相对的主面上的第1和第2导体图形。这些第1和第2导体图形呈各自端部相接的状态，形成呈线圈状延伸的导体。
如果采用本发明，要被烧结的复合层叠体具备由磁性体陶瓷烧结体构成的磁心，所以烧结工序中，该磁心与线圈状导体和未烧结陶瓷层之间实质上不会产生材料的扩散。因而，可以维持由磁性体陶瓷烧结体构成的磁心所具有的原有材料特性。因此，得到的层叠型陶瓷电子部件中，由磁心和线圈状导体构成的电感元件可以提供与设计一致的特性。
此外，认为复合层叠体具备由烧结体构成的磁心和未烧结陶瓷层，烧结工序中，未烧结陶瓷层存在较大幅度收缩的倾向，因此由于磁心和未烧结陶瓷层之间的收缩量的差异，复合层叠体中产生较大的内部应力，烧结后产生翘曲和波纹，或者出现破裂。然而，本发明中，复合层叠体具备用于抑制未烧结陶瓷层的收缩的收缩抑制层，所以使得实质上不会发生未烧结陶瓷层的主面方向上的收缩，因此不易产生如上所述的翘曲、波纹或破裂，可以高成品率地制造层叠型陶瓷电子部件。
此外，如果采用本发明，复合层叠体中除磁心以外的未烧结陶瓷层和收缩抑制层为未烧结状态，所以不需要预先形成空腔就可以使磁心内藏于复合层叠体中。因此，可以不需要用于进行空腔的形成、磁心向空腔内的插入等的比较复杂的工序，可以期待基于工序简化的低成本化。
此外，如果采用本发明，可以任意选择内藏于复合层叠体内的磁心的磁导率。因此，电感的控制不仅可以通过线圈状导体匝数的改变进行，也可以通过磁导率的改变进行，可以宽广的范围内控制电感元件产生的电感。
此外，如果采用本发明，可以在层叠型陶瓷电子部件中的同一平面内内藏具有相互不同的磁导率的磁心。因此，不需要跨越多个陶瓷层间形成用于连接针对各磁心设置的线圈状导体间的配线导体，所以可以降低配线导体带来的负荷，而且可以确保稳定的特性，因此也适合于电源用途等大电流用途，而且可以实现层叠型陶瓷电子部件的薄型化。
本发明中，如果为了制作复合层叠体，采用在第1陶瓷生片的第1主面上形成将成为线圈状导体的一部分的第1导体图形的步骤、在第2陶瓷生片的第1主面上形成将成为线圈状导体的其余部分的第2导体图形的步骤和以磁心介于第1陶瓷生片和第2陶瓷生片之间且第1陶瓷生片的第1主面与第2陶瓷生片的第1主面相对、而且第1导体图形的端部与第2导体图形的端部相接而形成呈线圈状延伸的导体的状态将第1陶瓷生片和第2陶瓷生片重合的步骤，则不需要在特定的陶瓷生片上设置通孔导体，就可以形成呈线圈状延伸的导体。因此，不需要用于设置通孔导体的需要较高成本的工序，可以降低层叠型陶瓷电子部件的制造成本。
如上所述制作复合层叠体时，形成于磁心周围的线圈状导体可以与磁心紧密接触地形成。因此，可以将产生的磁通量完全封入，而且也可以抑制磁场的拐点。因此，可以实现低损失的电感元件。
上述实施方式中，如果第1和第2导体图形分别具有多个带状导体部分，则可以容易地使线圈状导体的匝数为多匝。这时，可以不受通孔导体所需尺寸的制约，减小多个带状导体部分的排列间距。该带状导体部分通过丝网印刷形成的情况下，带状导体部分的排列间距仅依存于丝网印刷的印刷性，因此可以窄间距化至例如30μm。因而，可以实现线圈状导体的小型化，进而实现层叠型陶瓷电子部件的小型化。
此外，按照上述实施方式制作复合层叠体时，将第1陶瓷生片和第2陶瓷生片重合的步骤中，如果在第1陶瓷生片的第1主面上以第1导体图形的端部露出的状态配置磁心后，使第2陶瓷生片介以磁心重合到第1陶瓷生片上，则复合层叠体可以通过从层叠方向的一端侧依次层叠其所具备的各要素来制作，所以不需要使用复杂的步骤，就可以制作复合层叠体。
本发明中，如果复合层叠体还具备以在层叠方向上夹住磁心和线圈状导体的状态沿特定的未烧结陶瓷层间的界面配置的由磁性体陶瓷烧结体构成的第1屏蔽板，则烧结工序中，除了基于收缩抑制层的收缩抑制效果之外，还可以发挥基于第1屏蔽板的收缩抑制效果。此外，由于可以将从由磁心和线圈状导体构成的电感元件向层叠方向发出的磁力线封入，因此在对配置于其周围的例如变压器等容易受到磁场影响的元件进行屏蔽的同时，可以减低损失。
上述情况下，如果复合层叠体在磁心和线圈状导体所在的未烧结陶瓷层间的界面还具备以夹住磁心和线圈状导体的状态配置的由磁性体陶瓷烧结体构成的第2屏蔽板，则磁力线的封入状态更完全，可以进一步减低电感元件的损失。
附图的简单说明
图1为作为使用本发明的制造方法制造的层叠型陶瓷电子部件的第1例的电感元件1的截面图。
图2表示为了制造图1所示的电感元件1而制备的第1陶瓷生片8，(a)为平面图，(b)为沿(a)的线B-B的截面图。
图3表示在图2所示的第1陶瓷生片8上配置磁心2后的状态，(a)为平面图，(b)为沿(a)的线B-B的截面图。
图4表示为了制造图1所示的电感元件1而制备的第2陶瓷生片16，(a)为平面图，(b)为沿(a)的线B-B的截面图。
图5表示将图3所示的结构物与图4所示的结构物重合得到的复合层叠体24，(a)为平面图，(b)为沿(a)的线B-B的截面图。
图6为作为使用本发明的制造方法制造的层叠型陶瓷电子部件的第2例的电感元件27的截面图。
图7为作为使用本发明的制造方法制造的层叠型陶瓷电子部件的第3例的电感元件28的截面图。
图8为替代分别示于图1、图6和图7的电感元件1、27和28中分别具有的磁心2使用的磁心2a的立体图。
图9为替代分别示于图1、图6和图7的电感元件1、27和28中分别具有的磁心2使用的磁心2b的立体图。
图10表示为了制作为获得作为层叠型陶瓷电子部件的第4例的电感元件而制备的图13所示的复合层叠体37所制备的第1陶瓷生片38，为相当于图2(a)的图。
图11为表示在图10所示的陶瓷生片38上配置磁心46后的状态的相当于图3(a)的图。
图12为表示为了制作图13所示的复合层叠体37而制备的第2陶瓷生片47的相当于图4(a)的图。
图13为表示将图11所示的结构物与图12所示的结构物重合得到的复合层叠体37的相当于图5(a)的图。
图14为互相分离地表示为了制作图15所示的复合层叠体56而制备的陶瓷生片57b～63b以及收缩抑制生片71b和72b的截面图。
图15为层叠图14所示的陶瓷生片57b～63b以及收缩抑制生片71b和72b而得到的复合层叠体56的截面图。
图16为通过烧结图15所示的复合层叠体56而得到的多层陶瓷基板55的截面图。
图17为在图16所示的多层陶瓷基板55上搭载表面安装部件75～77后的状态的截面图。
图18为为了获得作为层叠型陶瓷电子部件的第6例的多层陶瓷基板而制成的复合层叠体78的截面图。
图19为作为层叠型陶瓷电子部件的第7例的多层陶瓷基板80的截面图。
符号的说明
1，27，28，70电感元件
2，2a，2b，46，68磁心
3，53，69线圈状导体
4，5，29，30，57～63陶瓷层
8，16陶瓷生片或未烧结陶瓷层
9，17，39，48第1主面
10，40，73第1导体图形
11，19，41，50带状导体部分
14，20，44，51第2主面
15，21，45，52，71，72，79收缩抑制层
18，49，74第2导体图形
24，37，56，78复合层叠体
31～34，81～84屏蔽板
55，80多层陶瓷基板
57a～63a未烧结陶瓷层
57b～63b陶瓷生片
实施发明的最佳方式
图1为作为使用本发明的制造方法制造的层叠型陶瓷电子部件的第1例的电感元件1的截面图。
参照图1，电感元件1具备平板状的由如铁氧体等磁性体陶瓷烧结体构成的磁心2、形成于磁心2周围的线圈状导体3、于层间以夹住磁心2和线圈状导体3的状态层叠的2层陶瓷层4和5。这样的电感元件通过参照图2～图5说明的制造方法制造。
图2～图5的各图中，(a)表示平面图，(b)表示沿(a)的线B-B的截面图。
首先，如图2所示，制备将成为陶瓷层4的第1陶瓷生片8。第1陶瓷生片8较好是以低温烧结陶瓷材料为主要成分，例如通过将在有机载体中分散由氧化铝粉末和硼硅酸玻璃粉末构成的混合粉末得到的浆料以流延法成形为片状而制成。
另外，第1陶瓷生片8除了以如上所述的低温烧结陶瓷材料为主要成分之外，可以将例如如铁氧体等磁性材料作为主要成分。
在第1陶瓷生片8的第1主面9上形成将成为前述线圈状导体3的一部分的第1导体图形10。第1导体图形10通过丝网印刷导电性糊料而形成。第1导体图形10具备相互平行的多个带状导体部分11。这些带状导体部分的数量根据所需的电感进行选择。此外，带状导体部分11的线宽/间距也根据所需的电感从30～2000μm的范围内进行选择。
第1导体图形10还具有与位于端部的带状导体部分11连接的输入输出端部分12和13。输入输出端部分12和1 3以达到第1陶瓷生片8的端缘的状态形成。
此外，第1陶瓷生片8的与第1主面9对向的第2主面14上形成收缩抑制层15。收缩抑制层15含有在第1陶瓷生片8的烧结温度下实质上不会烧结的例如氧化铝粉末等无机材料粉末，例如由在有机载体中分散氧化铝粉末而得到的浆料形成。
收缩抑制层15可以通过将上述浆料以流延法成形为片状而得到的生片重叠于第1陶瓷生片8的第2主面14上来形成，也可以通过将浆料涂布于第1陶瓷生片8的第2主面14上来形成。
此外，如图3所示，制备具有例如50～300μm的厚度的平板状的磁心2。磁心2如前所述，由例如铁氧体等磁性体陶瓷烧结体构成，用于获得它的烧结温度较好是高于后述的复合层叠体的烧结温度。
接着，如图3所示，磁心2配置于第1陶瓷生片8的第1主面9上。这时，调整磁心2的位置，使得第1导体图形10的端部露出，更具体是指多个带状导体部分11的各端部露出。磁心2在该阶段较好是通过粘接剂等相对于第1陶瓷生片暂时固定，使其不产生位置偏移。
另一方面，如图4所示，制备第2陶瓷生片16。第2陶瓷生片16将成为图1所示的陶瓷层5，其第1主面(图4朝向下方的面)17上形成将成为线圈状导体3的其余部分的第2导体图形18。第2导体图形18具备相互平行的多个带状导体部分19。
此外，第2陶瓷生片16的与第1主面17对向的第2主面20上形成收缩抑制层21。
上述的第2陶瓷生片16、第2导体图形18和收缩抑制层21的材质和形成方法实质上分别与前述第1陶瓷生片8、第1导体图形10和收缩抑制层15的情况相同。
接着，如图5所示，将图3所示的结构物与图4所示的结构物重合。更具体地，以磁心2介于第1陶瓷生片8和第2陶瓷生片16之间且第1陶瓷生片8的第1主面9与第2陶瓷生片16的第1主面17相对、而且第1导体图形10的端部与第2导体图形的端部18相接而形成呈线圈状延伸的导体的状态，将第1陶瓷生片8和第2陶瓷生片16重合。这时，第1导体图形10所具有的多个带状导体部分11的各端部形成与第2导体图形18所具有的对应的带状导体部分19的各端部相接的状态，形成多匝数的呈线圈状延伸的导体。
如上进行操作，得到如图5所示的复合层叠体24。该复合层叠体24中，前述的第1和第2陶瓷生片8和16分别形成第1和第2未烧结陶瓷层。因此，以下的说明中，表示第1和第2陶瓷生片的参照符号“8”和“16”也会分别用于表示第1和第2未烧结陶瓷层。
复合层叠体24具备由磁性体陶瓷烧结体构成的磁心2、形成于磁心2周围的线圈状导体3、于层间以夹住磁心2和线圈状导体3的状态层叠的第1和第2未烧结陶瓷层8和16、分别与未烧结陶瓷层8和16相接配置的收缩抑制层15和21。
接着，上述的复合层叠体24在经以层叠方向压制后，在未烧结陶瓷层8和16烧结的温度下于规定的气氛中烧结。然后，除去收缩抑制层15和21后，得到如图1所示的电感元件1。
上述烧结工序中，磁心2由烧结体构成，所以磁心2与线圈状导体3以及未烧结陶瓷层8和16之间实质上不会产生材料的扩散。因此，可以维持磁心2所具有的磁性体陶瓷烧结体原有的材料特性。
此外，烧结工序中，收缩抑制层15和21起到抑制未烧结陶瓷层8和16的收缩的作用，因此得到的电感元件1中，不易产生翘曲、波纹或破裂，可以高成品率地制造电感元件1。
此外，对于形成最外层的收缩抑制层15和21，在上述的烧结工序中不会烧结，因此可以将其容易地除去。另外，可以将收缩抑制层15和21较薄地形成，在烧结工序中，使未烧结陶瓷层8和16所含材料的一部分渗透到收缩抑制层15和21中，使收缩抑制层15和21固化。该情况下，收缩抑制层15和21残留于作为制品的电感元件1中。此外，收缩抑制层例如可以沿未烧结陶瓷层8和16各自与线圈状导体3间的界面形成。此外，可以仅采用形成最外层的收缩抑制层15和21中的任一方。
另外，图1～图5中未图示，但在电感元件1的外表面上形成分别与线圈状导体3的输入输出部分12和13电气连接的外部端子电极。
图6和图7分别为表示作为使用本发明的制造方法制造的层叠型陶瓷电子部件的第2和第3例的电感元件27和28的对应于图1的截面图。图6和图7中，相当于图1所示的要素的要素标记同样的参照符号，不作重复说明。
分别示于图6和图7的电感元件27和28中，作为陶瓷层，除了陶瓷层4和5之外，还具备陶瓷层29和30。
图6所示的电感元件27中，分别沿陶瓷层4和29间的界面以及陶瓷层5和30间的界面，以在层叠方向上夹住磁心2和线圈状导体3的状态，配置有由磁性体陶瓷烧结体构成的屏蔽板31和32。
另一方面，图7所示的电感元件28中，除了上述的屏蔽板31和32之外，在磁心2和线圈状导体3所在的陶瓷层4和5间的界面，以夹住磁心2和线圈状导体3的状态配置有由磁性体陶瓷烧结体构成的屏蔽板33和34。
为了制造这样的电感元件27和28而制作的复合层叠体具备将成为陶瓷层4、5、29和30的未烧结陶瓷层，由磁性体陶瓷烧结体构成的屏蔽板31～34沿这些未烧结陶瓷层间的界面配置。
如上所述，分别为了制造电感元件27和28而制作的复合层叠体中，具有较大面积的由磁性体陶瓷烧结体构成的屏蔽板31和32沿未烧结陶瓷层间的特定界面配置，所以烧结工序中，除了基于收缩抑制层的收缩抑制效果之外，还可以发挥基于屏蔽板31和32的收缩抑制效果。
此外，如果采用图6所示的电感元件27，通过基于屏蔽板31和32的磁力线封闭效果，可以减低损失。图7所示的电感元件28中，还可以发挥基于屏蔽板33和34的磁力线封闭效果，所以可以进一步减低损失。
另外，图6所示的电感元件27中，可以改为仅具有屏蔽板31和32中的任一方。此外，图7所示的电感元件28中，可以改为仅具有屏蔽板31～34中的任一方。
图8和图9为上述电感元件1、27和28中分别具有的磁心2的替代例的立体图。
如图所示，电感元件1、27和28中分别使用平板状的磁心2。这样的磁心2较好是更薄，由此在烧结工序中具有容易与未烧结陶瓷层8和16之间收缩动作相协调的优点。
另一方面，图8所示的磁心2a为截面圆形的圆柱状。若使用这样的磁心2，则不会有磁通量的集中，因此存在能够减小线圈状导体3中的损失的优点。
图9所示的磁心2b为截面椭圆的椭圆柱状。如果采用这样的磁心2b，不仅可以期待与上述磁心2a的情况相同的效果，而且处理性比圆柱状的磁心2a更好，在烧结工序中还可以期待容易与未烧结陶瓷层之间收缩动作相协调的效果。
图10～图13为依次表示为了获得作为本发明关注的层叠型陶瓷电子部件的第4例的电感元件而制作的复合层叠体37的制造工序的图。图10、图11、图12和图13为分别对应于前述图2(a)、图3(a)、图4(a)和图5(a)的平面图。
以下，对复合层叠体37的制造方法进行说明。另外，关于复合层叠体37的制造方法，只要没有特别说明，可以使用与前述的参照图2～图5说明的复合层叠体24的制造方法实质上相同的方法。
首先，如图10所示，制备将成为陶瓷层的第1陶瓷生片38。在第1陶瓷生片38的第1主面39上形成将成为线圈状导体的一部分的第1导体图形40。第1导体图形40具备呈圆弧状排列的多个带状导体部分41。此外，第1导体图形40具有输入输出端部分42和43。输入输出端部分42和43以达到第1陶瓷生片38的端缘的状态形成。
此外，在第1陶瓷生片38的与第1主面39对向的第2主面(图10中朝向下方的面)44上形成收缩抑制层45。另外，图10中，收缩抑制层45位于隐藏在第1陶瓷生片38下方的位置。
另一方面，如图11所示，制备面环形状的磁心46。磁心46由例如铁氧体等磁性体陶瓷烧结体构成。磁心46的截面形状可以是矩形，也可以圆形、椭圆等其它形状。
接着，如图11所示，磁心配置在第1陶瓷生片38的第1主面39上。这时，调整磁心46的位置，使得第1导体图形40的端部露出，更具体是指多个带状导体部分41的各端部露出。
另一方面，如图12所示，制备将成为陶瓷层的第2陶瓷生片47。在第2陶瓷生片47的第1主面(图12中朝向下方的面)48上形成将成为线圈状导体的其余部分的第2导体图形49。第2导体图形49具备呈圆弧状排列的多个带状导体部分50。
此外，在第2陶瓷生片47的与第1主面48对向的第2主面(图12中朝向上方的面)51上形成收缩抑制层52。另外，图12中，第2陶瓷生片47位于隐藏在收缩抑制层52下方的位置。
接着，如图13所示，将图11所示的结构物与图12所示的结构物重合。更具体地，以磁心46介于第1陶瓷生片38和第2陶瓷生片47之间且第1陶瓷生片38的第1主面39与第2陶瓷生片47的第1主面48相对、而且第1导体图形40的端部与第2导体图形49的端部相接而形成呈线圈状延伸的导体的状态，将第1陶瓷生片38和第2陶瓷生片47重合。
这时，第1导体图形40所具有的多个带状导体部分41的各端部形成与第2导体图形49所具有的对应的带状导体部分50的各端部相接的状态，构成多匝数的呈线圈状延伸的导体的线圈状导体53作为整体以沿面环形状的磁心46延伸的状态形成。
对于这样的复合层叠体37，与前述实施方式的情况同样地，实施压制工序、烧结工序、收缩抑制层45和52的除去工序以及外部端子电极形成工序，由此得到目标的电感元件。
以上，对本发明关于作为具备电感功能的单功能元件的电感元件的制造方法进行了说明，但本发明也可以用于具有包括电感功能的复合的多个功能的多层陶瓷基板的制造方法。以下，对本发明用于多层陶瓷基板的制造方法时的实施方式进行说明。
图14～图16为用于说明作为层叠型陶瓷电子部件的第5例的多层陶瓷基板55的制造方法的截面图。
简而言之，为了获得图16所示的多层陶瓷基板55，制成图15所示的复合层叠体56。复合层叠体56在层叠前的阶段，被分解为如图14所示的要素。另外，多层陶瓷基板55的制造方法中，只要没有特别说明，基本上可以使用前述的电感元件1等的制造方法。
首先，参照图16，对多层陶瓷基板55的结构进行说明。
多层陶瓷基板55具备多层的陶瓷层57～63。此外，作为配线导体，多层陶瓷基板55具备分别形成于其一主面和另一主面的若干外部导体膜64和65、沿各陶瓷层57～63间的特定界面形成的若干内部导体膜66、贯通陶瓷层57～63中特定的陶瓷层设置的若干通孔导体67。这些配线导体通过其至少一部分构成如电容或电感等无源元件。
此外，多层陶瓷基板55具备由平板状磁心68和形成于其周围的线圈状导体69构成的电感元件70。电感元件70配置于陶瓷层60和61之间。电感元件70具有与前述作为单功能元件的电感元件1等实质上相同的结构。
对于为了制造如上所述的多层陶瓷基板55而制作的复合层叠体56，参照图14和图15进行说明。图14和图15中，相当于图16所示的要素的要素标记同样的参照符号，不作重复说明。
若比较图15和图16可知，图15所示的复合层叠体56具备分别对应于陶瓷层57～63的未烧结陶瓷层57a～63a。针对这些未烧结陶瓷层57a～63a，设置有外部导体膜64和65、内部导体膜66以及通孔导体67。未烧结陶瓷层60a和61a之间配置有由磁心68和线圈状导体69构成的电感元件70。另外，配置有收缩抑制层71和72，形成复合层叠体56的最外层。
为了制作如图15所示的复合层叠体56，如图14所示，制备分别对应于未烧结陶瓷层57a～63a的陶瓷生片57b～63b的同时，制备分别对应于收缩抑制层71和72的收缩抑制生片71b和72b。另外，制备由磁性体陶瓷烧结体构成的平板状磁心68。
接着，在陶瓷生片57b～63b中特定的生片上设置通孔导体67。此外，内部导体膜66对于位于磁心68下方的陶瓷生片57b～60b形成于各生片的上方主面上，对于位于磁心68上方的陶瓷生片61b～63b形成于各生片的下方主面上。另外，形成于陶瓷生片60b的上方主面上的内部导体膜66的至少一部分可以形成于陶瓷生片61b的下方主面上。
收缩抑制生片71b的上方主面上形成外部导体膜64，而收缩抑制生片72b的下方主面上形成外部导体膜65。这些外部导体膜64和65在后续工序中被分别转印到陶瓷生片57b和63b侧，这样将外部导体膜64和65分别形成于收缩抑制生片7 1b和72b上是为了避免对陶瓷生片57b和63b分别在其两主面上以相互位置吻合的状态形成导体膜的繁杂工序。
此外，在陶瓷生片60b的上方主面上形成将成为线圈状导体69的一部分的第1导体图形73，在陶瓷生片61b的下方主面上形成将成为线圈状导体69的其余部分的第2导体图形74。这些第1和第2导体图形73和74分别具有与图2～图5所图示的第1和第2导体图形10和18实质上相同的形状。
接着，为了获得图15所示的复合层叠体56，如下进行层叠工序。
参照图14，首先在收缩抑制生片71b上依次形成陶瓷生片57b～60b，得到的层叠体以例如20～150MPa的压力沿层叠方向压制。
接着，将磁心68配置于陶瓷生片60b上。这时，调整磁心68的位置，使第1导体图形73的端部露出。此外，磁心68通过粘接剂等相对于陶瓷生片60b暂时固定。
另一方面，在收缩抑制生片72b上依次层叠陶瓷生片63b～61b，得到的层叠体以例如20～150MPa的压力沿层叠方向压制。
接着，以上述的陶瓷生片60b和61b相对的状态，将具备收缩抑制生片71b、陶瓷生片57b～60b以及磁心68的层叠体与具备收缩抑制生片72b和陶瓷生片61b～63b的层叠体重叠，整体以例如20～200MPa的压力沿层叠方向压制。
由此，得到图15所示的复合层叠体56。
接着，进行将复合层叠体56在未烧结陶瓷层57a～63a烧结的温度下于规定的气氛中进行烧结的烧结工序。另外，烧结后，通过除去收缩抑制层71和72，得到图16所示的多层陶瓷基板55。另外，烧结工序中，若预先对复合层叠体56沿层叠方向施加50～1000kPa左右的压力，则可以获得平坦性更好的多层陶瓷基板55。接着，根据需要对外部导体膜64和65进行镀覆处理。
图17中表示在图16所示的多层陶瓷基板55搭载了表面安装部件75～77的状态。表面安装部件75～77通过用锡焊等电气连接于外部导体膜65，从而表面安装于多层陶瓷基板55上。
图18为为了获得作为层叠型陶瓷电子部件的第6例的多层陶瓷基板而制成的复合层叠体78的截面图。图18所示的复合层叠体78具备大量与图15所示的复合层叠体56共通的要素，图18中相当于图15所示的要素的要素标记同样的参照符号，不作重复说明。
图18所示的复合层叠体78的特征在于，沿未烧结陶瓷层57a～63a间的界面配置收缩抑制层79。收缩抑制层79的厚度较小，烧结工序后，由于未烧结陶瓷层57a～63a所含的材料的一部分的渗透而固化。因此，收缩抑制层79不需要在之后除去。
图18所示的实施方式中，收缩抑制层79沿未烧结陶瓷层57a～63a间的所有界面配置，但也可以不沿所有的界面配置。
此外，图18所示的复合层叠体78中，还可以形成如图15所示的收缩抑制层71和72等形成最外层的收缩抑制层。
图19为作为使用本发明的制造方法制造的层叠型陶瓷电子部件的第7例的多层陶瓷基板80的截面图。图19所示的多层陶瓷基板80具备大量与图16所示的多层陶瓷基板55共通的要素，图19中相当于图16所示的要素的要素标记同样的参照符号，不作重复说明。
图19所示的多层陶瓷基板80的特征在于，对于电感元件70，具有与图7所示的电感元件28实质上相同的结构。
即，以在层叠方向上夹住磁心68和线圈状导体69的状态，分别沿陶瓷层59和60间的界面以及陶瓷层61和62间的界面，配置有由磁性体陶瓷烧结体构成的第1屏蔽板81和82，而在磁心68和线圈状导体69所在的陶瓷层60和61间的界面，以夹住磁心68和线圈状导体69的状态配置有第2屏蔽板83和84。
这些屏蔽板81～84起到与图7所示的屏蔽板31～34实质上相同的作用。
该实施方式中，为了获得多层陶瓷基板80而制作的复合层叠体与图7所示的电感元件28的情况同样，具有屏蔽板81～84配置于未烧结陶瓷层间的特定界面的结构。
以上，根据图示的实施方式对本发明进行了说明，但在本发明的范围内还可以有其它各种变形例。
例如，对于与磁心关联设置的线圈状导体，其形态等可以有各种变形。此外，对于多层陶瓷基板中的配线导体，也可以根据需要对其形态进行各种变更。
此外，对于多层陶瓷基板中的电感元件的配置也可以进行各种变更，还可以在1个多层陶瓷基板中内藏2个以上的电感元件。该情况下，多个电感元件可以沿多层陶瓷基板的不同陶瓷层间的界面配置，也可以沿相同的陶瓷层间的界面配置。

Claims (16)

1.层叠型陶瓷电子部件的制造方法，它是制作内藏电感元件的层叠型陶瓷电子部件的方法，其特征在于，
具备制作复合层叠体的工序和将该复合层叠体在未烧结陶瓷层的烧结温度下进行烧结的工序，
所述复合层叠体具备为了不发生材料的扩散而由磁性体陶瓷烧结体构成的磁心、形成于上述磁心周围的线圈状导体、于层间以夹住上述磁心和上述线圈状导体的状态层叠的至少2层上述未烧结陶瓷层、与特定的上述未烧结陶瓷层相接配置且含有在上述未烧结陶瓷层的烧结温度下实质上不会烧结的无机材料粉末的收缩抑制层。
2.如权利要求1所述的层叠型陶瓷电子部件的制造方法，其特征在于，
制作上述复合层叠体的工序具备以下的步骤：
制备上述磁心的步骤；
制备将成为上述未烧结陶瓷层的多块陶瓷生片的步骤；
在第1上述陶瓷生片的第1主面上形成将成为上述线圈状导体的一部分的第1导体图形的步骤；
在第2上述陶瓷生片的第1主面上形成将成为上述线圈状导体的其余部分的第2导体图形的步骤；
将上述第1陶瓷生片和上述第2陶瓷生片重合的步骤，使上述第1陶瓷生片的上述第1主面和上述第2陶瓷生片的第1主面隔着上述磁心互相相对、而且上述第1导体图形的端部与上述第2导体图形的端部相接而形成呈线圈状延伸的导体。
3.如权利要求2所述的层叠型陶瓷电子部件的制造方法，其特征在于，
将上述第1陶瓷生片和第2陶瓷生片重合的步骤具备：
配置上述磁心的过程，使在上述第1陶瓷生片的上述第1主面上露出上述第1导体图形的上述端部；以及
在上述第1陶瓷生片上隔着上述磁心重合上述第2陶瓷生片的过程。
4.如权利要求2所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述制作复合层叠体的工序还具备在上述第1陶瓷生片的与上述第1主面对向的第2主面和与上述第2陶瓷生片的上述第1主面对向的第2主面上分别形成上述收缩抑制层的步骤。
5.如权利要求2所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述第1和第2导体图形分别具备多个带状导体部分，由此使上述线圈状导体的匝数为多匝。
6.如权利要求1所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述磁心为平板状、圆柱状、椭圆柱状或面环形状。
7.如权利要求1所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述收缩抑制层配置形成上述复合层叠体的最外层，上述烧结工序后，还具备除去上述收缩抑制层的工序。
8.如权利要求1所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述收缩抑制层沿上述未烧结陶瓷层间的特定界面配置，上述烧结工序中，上述收缩抑制层通过上述未烧结陶瓷层所含的材料的一部分的渗透而固化。
9.如权利要求1所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述复合层叠体还具备以在层叠方向上夹住上述磁心和上述线圈状导体的状态沿特定的上述未烧结陶瓷层间的界面配置的由磁性体陶瓷烧结体构成的第1屏蔽板。
10.如权利要求9所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述复合层叠体在上述磁心和上述线圈状导体所在的上述未烧结陶瓷层间的界面还具备以在界面方向上夹住上述磁心和上述线圈状导体的状态配置的由磁性体陶瓷烧结体构成的第2屏蔽板。
11.如权利要求1所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述层叠型陶瓷电子部件是提供电感功能的单功能元件。
12.如权利要求11所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述未烧结陶瓷层以低温烧结陶瓷材料或磁性材料为主要成分。
13.如权利要求1所述的层叠型陶瓷电子部件的制造方法，其特征在于，
上述层叠型陶瓷电子部件是具有包括电感功能的复合的多个功能的多层陶瓷基板。
14.如权利要求13所述的层叠型陶瓷电子部件的制造方法，其特征在于，上述未烧结陶瓷层以低温烧结陶瓷材料为主要成分。
15.一种复合层叠体，它是为了制造内藏电感元件的层叠型陶瓷电子部件而制备的复合层叠体，其特征在于，具备：
为了不发生材料的扩散而由磁性体陶瓷烧结体构成的磁心、
形成于上述磁心周围的线圈状导体、
于层间以夹住上述磁心和上述线圈状导体的状态层叠的至少2层未烧结陶瓷层、以及
与特定的上述未烧结陶瓷层相接配置且含有在上述未烧结陶瓷层的烧结温度下实质上不会烧结的无机材料粉末的收缩抑制层。
16.如权利要求15所述的复合层叠体，其特征在于，上述线圈状导体具备分别形成于夹住上述磁心和上述线圈状导体的第1和第2上述未烧结陶瓷层各自的相对的主面上的第1和第2导体图形，上述第1和第2导体图形呈各自端部相接的状态，形成呈线圈状延伸的导体。
CN2005800353816A 2004-10-18 2005-05-19 层叠型陶瓷电子部件的制造方法及复合层叠体 Expired - Fee Related CN101040354B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP302432/2004 2004-10-18
JP2004302432 2004-10-18
PCT/JP2005/009132 WO2006043350A1 (ja) 2004-10-18 2005-05-19 積層型セラミック電子部品の製造方法および複合積層体

Publications (2)

Publication Number Publication Date
CN101040354A CN101040354A (zh) 2007-09-19
CN101040354B true CN101040354B (zh) 2011-07-20

Family

ID=36202776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800353816A Expired - Fee Related CN101040354B (zh) 2004-10-18 2005-05-19 层叠型陶瓷电子部件的制造方法及复合层叠体

Country Status (4)

Country Link
US (1) US7607216B2 (zh)
JP (1) JP4375402B2 (zh)
CN (1) CN101040354B (zh)
WO (1) WO2006043350A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101802937A (zh) * 2007-09-25 2010-08-11 弗莱克斯电子有限责任公司 热增强的磁变压器
US8928449B2 (en) 2008-05-28 2015-01-06 Flextronics Ap, Llc AC/DC planar transformer
EP2297751B1 (en) * 2008-07-02 2013-02-13 Nxp B.V. Planar, monolithically integrated coil
KR101105653B1 (ko) * 2008-09-24 2012-01-18 가부시키가이샤 무라타 세이사쿠쇼 적층 코일 부품
CN101651404B (zh) * 2009-04-24 2012-05-30 电子科技大学 基板、磁性器件集成型dc-dc变换器及其制备工艺
US8339231B1 (en) 2010-03-22 2012-12-25 Flextronics Ap, Llc Leadframe based magnetics package
CN102971809B (zh) * 2010-06-28 2016-02-17 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
KR101504798B1 (ko) * 2011-09-05 2015-03-23 삼성전기주식회사 자성체 기판, 커먼모드필터, 자성체 기판 제조방법 및 커먼모드필터 제조방법
US8539666B2 (en) 2011-11-10 2013-09-24 Harris Corporation Method for making an electrical inductor and related inductor devices
JP6028340B2 (ja) * 2012-03-01 2016-11-16 Tdk株式会社 積層型コイル部品
JP6036007B2 (ja) * 2012-08-27 2016-11-30 Tdk株式会社 積層型コイル部品
US9761553B2 (en) * 2012-10-19 2017-09-12 Taiwan Semiconductor Manufacturing Company Limited Inductor with conductive trace
DE102014209881A1 (de) * 2014-05-23 2015-11-26 Siemens Aktiengesellschaft Mehrlagiges induktives passives Bauelement und Folienkörper zu dessen Herstellung
JP6536437B2 (ja) * 2016-03-04 2019-07-03 株式会社村田製作所 電子部品
WO2018077580A1 (de) * 2016-10-26 2018-05-03 Robert Bosch Gmbh Schutzvorrichtung für ein induktives energieübertragungssystem und induktives energieübertragungssystem
US10923417B2 (en) 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
WO2020013100A1 (ja) * 2018-07-13 2020-01-16 株式会社村田製作所 積層電子部品および積層電子部品の製造方法
EP3893610A4 (en) * 2018-12-04 2022-02-09 Toppan Printing Co., Ltd. SWITCHBOARD
CN115954339B (zh) * 2023-03-10 2023-07-07 西南应用磁学研究所(中国电子科技集团公司第九研究所) 一种硅基片上电感及其制作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555044A (ja) 1991-08-23 1993-03-05 Matsushita Electric Ind Co Ltd インダクタンス部品およびその製造方法
JP2785544B2 (ja) 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
JP2858609B2 (ja) * 1992-08-24 1999-02-17 太陽誘電株式会社 積層セラミック電子部品の製造方法
JPH06151182A (ja) 1992-11-02 1994-05-31 Murata Mfg Co Ltd インダクタンス素子
DE4303348B4 (de) * 1993-02-05 2006-03-30 Bts Holding International Bv Verfahren zur Abtrennung eines Vordergrund-Bildsignals aus einem Misch-Bildsignal sowie Anordnung zur Durchführung des Verfahrens
JP3248294B2 (ja) 1993-03-26 2002-01-21 松下電器産業株式会社 チップインダクタ及びその製造方法
JPH07176444A (ja) 1993-10-29 1995-07-14 Kyocera Corp 積層インダクタ部品の製造方法
JP2004128522A (ja) * 1993-10-29 2004-04-22 Kyocera Corp 積層インダクタ部品の製造方法
US6911887B1 (en) 1994-09-12 2005-06-28 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
JPH08138941A (ja) 1994-09-12 1996-05-31 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
KR100231356B1 (ko) 1994-09-12 1999-11-15 모리시타요이찌 적층형 세라믹칩 인덕터 및 그 제조방법
JP3231987B2 (ja) * 1995-12-27 2001-11-26 京セラ株式会社 多層セラミック回路基板の製造方法
JPH09251915A (ja) 1996-03-15 1997-09-22 Tokin Corp インダクタンス素子
JPH10294218A (ja) 1997-04-18 1998-11-04 Tokin Corp コモンモードチョークコイル素子及びその製造方法
JP4046247B2 (ja) * 1997-04-25 2008-02-13 シチズン電子株式会社 薄型コイル及びその製造方法
JPH10335142A (ja) * 1997-05-29 1998-12-18 Citizen Electron Co Ltd チップインダクタとその製造方法
JPH11228222A (ja) 1997-12-11 1999-08-24 Murata Mfg Co Ltd 誘電体磁器組成物及びそれを用いたセラミック電子部品
JPH11260642A (ja) 1998-03-10 1999-09-24 Tokin Corp 積層インピーダンス素子
JP2970652B1 (ja) * 1998-05-22 1999-11-02 松下電器産業株式会社 積層セラミック部品およびその製造方法
US6191934B1 (en) 1998-10-02 2001-02-20 Sarnoff Corporation & Co., Ltd. High dielectric constant embedded capacitors
JP2001156454A (ja) 1999-11-25 2001-06-08 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP3458805B2 (ja) * 2000-01-14 2003-10-20 松下電器産業株式会社 積層型電子部品の製造方法
JP2003238259A (ja) 2002-02-21 2003-08-27 Matsushita Electric Ind Co Ltd セラミック部品の製造方法
JP2004103623A (ja) 2002-09-05 2004-04-02 Nec Tokin Corp インダクタ及びそれを用いた電源
JP3463689B1 (ja) * 2003-03-11 2003-11-05 松下電器産業株式会社 積層型電子部品の製造方法
JP2005039071A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd セラミック積層デバイスの製造方法
US6990729B2 (en) * 2003-09-05 2006-01-31 Harris Corporation Method for forming an inductor

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2001-119143A 2001.04.27
JP特开2003-238259A 2003.08.27
JP特开平10-335142A 1998.12.18

Also Published As

Publication number Publication date
JP4375402B2 (ja) 2009-12-02
JPWO2006043350A1 (ja) 2008-05-22
CN101040354A (zh) 2007-09-19
WO2006043350A1 (ja) 2006-04-27
US7607216B2 (en) 2009-10-27
US20070180684A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
CN101040354B (zh) 层叠型陶瓷电子部件的制造方法及复合层叠体
US5239744A (en) Method for making multilayer magnetic components
US5479695A (en) Method of making a multilayer monolithic magnetic component
US6544365B2 (en) Method of producing laminated ceramic electronic component
US4573101A (en) LC Composite component
KR100336480B1 (ko) 적층형 코일 부품 및 그것의 제조 방법
WO2007145189A1 (ja) 積層型セラミック電子部品
EP0901316B1 (en) Method of producing a multi-layer ceramic substrate accomodating a passive component
JPH07501910A (ja) 強磁性バイアを内部に有する多層の三次元構造
US20020026978A1 (en) Multilayer ceramic substrate and manufacturing method therefor
JPH06176928A (ja) 積層電子部品
JP3554784B2 (ja) 積層セラミック電子部品及びその製造方法
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
KR100474947B1 (ko) 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법
JPH0714716A (ja) 積層セラミック磁性部品とその製造方法
JP3129261B2 (ja) 多層セラミック基板の製造方法
JP2005217078A (ja) コイル内蔵ガラスセラミック基板
JP2909122B2 (ja) 積層複合部品
JP2835122B2 (ja) 積層複合部品とその製造方法
JP2001135548A (ja) 電子部品およびその製造方法
JP2010003957A (ja) 電子部品及びその製造方法
JPH09199331A (ja) コイル部品およびその製造方法
JP3365287B2 (ja) 積層セラミック電子部品の製造方法
JP2001093745A (ja) 積層チップ部品
JP3166158B2 (ja) 積層回路部品の構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720

Termination date: 20190519

CF01 Termination of patent right due to non-payment of annual fee