JP2005217078A - コイル内蔵ガラスセラミック基板 - Google Patents

コイル内蔵ガラスセラミック基板 Download PDF

Info

Publication number
JP2005217078A
JP2005217078A JP2004020584A JP2004020584A JP2005217078A JP 2005217078 A JP2005217078 A JP 2005217078A JP 2004020584 A JP2004020584 A JP 2004020584A JP 2004020584 A JP2004020584 A JP 2004020584A JP 2005217078 A JP2005217078 A JP 2005217078A
Authority
JP
Japan
Prior art keywords
coil
layer
glass ceramic
ferrite
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004020584A
Other languages
English (en)
Other versions
JP4475965B2 (ja
Inventor
Kota Ikeda
光太 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004020584A priority Critical patent/JP4475965B2/ja
Publication of JP2005217078A publication Critical patent/JP2005217078A/ja
Application granted granted Critical
Publication of JP4475965B2 publication Critical patent/JP4475965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 各コイル用導体に発生する磁束の漏れを低減することで、高い重畳特性を得ることができるコイル内蔵ガラスセラミック基板を提供することにある。
【解決手段】 複数のガラスセラミック絶縁層が積層されて成る絶縁基体1の内部に、ガラスセラミック絶縁層と同時焼成されて形成されるとともに内部に複数層のコイル用導体3が埋設され、ガラスセラミック絶縁層と同じ大きさのフェライト層2と、フェライト層2の上下面にコイル用導体3に対向するようにそれぞれ形成された接地導体層4とが設けられており、コイル用導体3は、フェライト層2よりも透磁率が低い低透磁率層7によって覆われている。
【選択図】 図1

Description

本発明は、ガラスセラミックス焼結体から成る絶縁基体の内部に、ガラスセラミック絶縁層と同時焼成されて形成されるとともに内部にコイル用導体が埋設されたインダクタンス値を上げるためのフェライト層が設けられたコイル内蔵ガラスセラミック基板に関する。
従来、携帯電話機を始めとする移動体通信機器等の電子機器には、多数の電子装置が組み込まれている。かかる携帯電話機等の通信機器は、近年小型化が急激に進んでおり、これに搭載される各種電子装置も小型化、薄型化が要求されている。例えば、ガラスセラミック基板の内部にコイルを内蔵した構成のLCフィルタ(インダクタンスおよびキャパシタンスから成るフィルタ)が知られている。このLCフィルタの場合、従来チップ部品のコイルを用いていたのをガラスセラミック基板の内部にコイルを内蔵することで小型化、薄型化ができるという利点を有する。
しかしながら、コイル内蔵ガラスセラミック基板では、サイズの制約上100nHを超えるコイルの内蔵は困難であった。そこで、近年ではガラスセラミック基板の内部にフェライト層を内蔵させることにより100nHを超えるコイルを内蔵することができ、これによりチップコイルの表面実装工程の簡略化およびコイル内蔵ガラスセラミック基板の小型化が図られている。
例えば、携帯電話機に使用されるフェライト層を内蔵したコイル内蔵ガラスセラミック基板は、一般に、図3に断面図で示すように、複数のガラスセラミック絶縁層から成る絶縁基体11の内部に、コイル用導体13と、コイル用導体13の上下面を覆うとともにガラスセラミック絶縁層と同じ大きさのフェライト層12と、フェライト層12の上下面にコイル用導体13に対向するようにそれぞれ形成された接地導体層14によって形成されている。
このようなコイル内蔵ガラスセラミック基板においては、今後さらに小型化、薄型化、高機能化を行なっていくためには、内部にフェライト層12を設けたコイル内蔵ガラスセラミック基板の上面や下面に半導体チップやチップ部品を表面実装する必要がある。そして、コイル用導体13の上下の接地導体層14によって、コイル用導体13に発生する電気力線がコイル内蔵ガラスセラミック基板の上面や下面に搭載される半導体チップやチップ部品に電気的な影響を与えることがなく、その結果、コイル内蔵ガラスセラミック基板に形成された回路の誤動作を防ぐことができる。
また、フェライト層を内蔵したコイル内蔵ガラスセラミック基板では、コイル用導体に発生する電気力線がコイル用導体の上下の接地導体層間に閉じ込められて磁束が安定することから、磁束の乱れによって生じるフェライト層の磁気飽和が起きにくくなるため、大きな電流を流した際の重畳特性の低下を防ぐことができる。
特開平4−199804号公報 特開平6−310333号公報
しかしながら、コイル用導体は電流を流すことで、コイル用導体間から発生する磁束の漏れにより磁気飽和が起きやすくなり、重畳特性といった電気特性が劣化する。
このような現象に対して特開平4−199804号公報や特開平6−310333号公報等の低透磁率領域により漏れ磁束を低減して電気特性を改善させる方法は取られているが、スクリーン印刷などの印刷にて形成する場合、印刷ずれなどにより所望の位置に低透磁率の領域を印刷することができず、満足した電気特性が得られないことがある。
本発明は以上のような従来の技術における問題点に鑑みて完成されたものであり、その目的は、各コイル用導体に発生する磁束の漏れを低減することで、高い重畳特性を得ることができるコイル内蔵ガラスセラミック基板を提供することにある。
本発明のコイル内蔵ガラスセラミック基板は、複数のガラスセラミック絶縁層が積層されて成る絶縁基体の内部に、前記ガラスセラミック絶縁層と同時焼成されて形成されるとともに内部に複数層のコイル用導体が埋設された、前記ガラスセラミック絶縁層と同じ大きさのフェライト層と、該フェライト層の上下面に前記コイル用導体に対向するようにそれぞれ形成された接地導体層とが設けられており、前記コイル用導体は、前記フェライト層よりも透磁率が低い低透磁率層によって覆われていることを特徴とするものである。
本発明のコイル内蔵ガラスセラミック基板によれば、複数のガラスセラミック絶縁層が積層されて成る絶縁基体の内部に、ガラスセラミック絶縁層と同時焼成されて形成されるとともに内部に複数層のコイル用導体が埋設された、ガラスセラミック絶縁層と同じ大きさのフェライト層と、フェライト層の上下面にコイル用導体に対向するようにそれぞれ形成された接地導体層とが設けられており、コイル用導体は、フェライト層よりも透磁率が低い低透磁率層によって覆われていることから、各コイル用導体で発生した磁束が各コイル用導体間の間隙部から外部へ漏洩しにくくなる。すなわち、漏れ磁束が低減して磁束がコイル全体の端から端までコイル内を貫通しやすくなり、電流を負荷した際の磁気飽和が起きにくくなり高い重畳特性が得られる。
また、低透磁率層はコイル用導体上の略全面にスクリーン印刷等の印刷にて形成されるため複雑な加工が不要である。さらに印刷ずれなどによる特性変動はなくなり、安定した電気特性が得られる。
本発明のコイル内蔵ガラスセラミック基板(以下、基板ともいう)を図面に基づいて以下に詳細に説明する。図1は本発明の基板の実施の形態の一例を示す断面図であり、1は複数のガラスセラミック絶縁層から成る絶縁基体、2はフェライト層、3はコイル用導体、4はコイル用導体3の上下に設けられた接地導体層、5は半導体チップやチップ部品を搭載する搭載用電極、6は基板を外部電気回路に電気的に接続するための電極パッド、7は低透磁率層である。
複数のガラスセラミック絶縁層を積層して成る絶縁基体1は、まず、ガラス粉末およびフィラー粉末(セラミック粉末)、さらに有機バインダ,可塑剤,有機溶剤等を混合してスラリーを得て、このスラリーを用いてドクターブレード法,圧延法,カレンダーロール法等によってガラスセラミックグリーンシート(以下、グリーンシートともいう)を製作し、このグリーンシートを複数積層した後、大気中または加湿窒素雰囲気中で800〜1100℃の温度で焼成することによって作製される。
上記のガラス粉末としては、例えばSiO−B系,SiO−B−Al系,SiO−B−Al−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す),SiO−Al−MO−MO系(但し、MおよびMは同じまたは異なっていて、Ca,Sr,Mg,BaまたはZnを示す),SiO−B−Al−MO−MO系(但し、MおよびMは上記と同じである),SiO−B−M O系(但し、MはLi,NaまたはKを示す),SiO−B−Al−M O系(但し、Mは上記と同じである),Pb系ガラス,Bi系ガラス等を用いることができる。
また、フィラー粉末としては、例えばAl,SiO,ZrOとアルカリ土類金属酸化物との複合酸化物や、TiOとアルカリ土類金属酸化物との複合酸化物,AlおよびSiOから選ばれる少なくとも1種を含む複合酸化物(例えばスピネル,ムライト,コージェライト)等を用いることができる。
このフェライト層2は、内部にコイル用導体3が埋設された状態で絶縁基体1の内部に形成されており、99重量%以上のフェライトおよび1重量%以下のガラスから成るものである。フェライト層2のフェライトとしては、ZnFe,MnFe,FeFe,CoFe,NiFe,BaFe12,SrFe12およびCuFeのうちの少なくとも1種のフェライトを用いることが、より高い透磁率を得られる点で好ましい。
また、コイル用導体3間のフェライト層2と、コイル用導体3と接地導体層4との間のフェライト層2とで、それらの透磁率を異なるようにしてもよい。例えば、コイル用導体3間のフェライト層2の透磁率が、コイル用導体3と接地導体層4との間のフェライト層2の透磁率よりも小さくなるようにしてもよい。この場合、コイル用導体3間で磁束の方向が異なり打ち消しあうため、フェライト層2の透磁率を低くすることで、磁束の打消しあう力を弱め、重畳特性を向上できるという利点がある。
フェライト層2の形成は、まずフェライト粉末に適当な有機バインダ,可塑剤,有機溶剤等を混合してスラリーを得て、このスラリーを用いてドクターブレード法,圧延法,カレンダーロール法等によってフェライトグリーンシートを製作する。次に、フェライトグリーンシートをコイル用導体3を覆うものとしてガラスセラミックグリーンシートと同じ大きさの同形状にカットし、ガラスセラミックグリーンシート積層体の内部に、フェライトグリーンシート間にコイル用導体3となるパターンを形成して、コイル用導体3の上下面を覆うようにして積層する。
フェライト層2となるフェライトグリーンシートを形成するのに用いるフェライト粉末は、仮焼済みのフェライト粉末で、粒径が均一で球形状に近いものがよい。これは、均一な焼結状態を得ることができるからであり、例えばフェライト粉末のなかに部分的に小さい粒径のものが存在した場合、その部分のみ結晶粒の成長が低下し、焼結後に得られるフェライト層2の透磁率が安定しにくい傾向がある。
フェライト層2は、1重量%以下のガラスを含んで成るものである。ただし、この1重量%以下のガラスは焼成時にガラスセラミック絶縁層から拡散して混入するものであり、焼成前のフェライトグリーンシートには含まれない。
メタライズ配線層から成るコイル用導体3は、フェライト層2に上下面を覆われてフェライト層2に埋設されており、Cu,Ag,Au,Ag合金等の金属粉末に、適当な有機バインダ,溶剤を混練して作製した導体ペーストを、スクリーン印刷法やグラビア印刷法等によりフェライトグリーンシートの表面に塗布し、ガラスセラミックグリーンシートおよびフェライトグリーンシートと同時焼成されて形成される。
メタライズ層から成る搭載用電極5は、Cu,Ag,Au,Ag合金等の金属粉末に、適当な有機バインダ,溶剤を混練して作製した導体ペーストを、スクリーン印刷法やグラビア印刷法等によりガラスセラミックグリーンシートの表面に塗布しておくことによって、絶縁基体1の上面や下面に形成される。
なお、搭載用電極5は、半田等による半導体チップやチップ部品,外部電気回路の配線導体との接合を強固なものにするために、その表面にニッケル層および金層をメッキ法により順次被着するとよい。
外部電気回路に電気的に接続されるメタライズ配線層から成る電極パッド6は、Cu,Ag,Au,Ag合金等の金属粉末に適当な有機バインダ,溶剤を混練して作製した導体ペーストを、スクリーン印刷法やグラビア印刷法等によりガラスセラミックグリーンシートの表面に塗布しておくことによって、絶縁基体1の上面、下面の少なくとも一方に形成されている。
なお、メタライズ配線層から成る電極パッド6は、半田等による半導体チップやチップ部品,外部電気回路の配線導体との接合を強固なものにするために、その表面にニッケル層および金層をメッキ法により順次被着するとよい。
本発明の基板において、接地導体層4は、フェライト層2の上下面に少なくともコイル用導体3に対向するようにそれぞれ形成されている。メタライズ層から成る接地導体層4は、Cu,Ag,Au,Ag合金等の金属粉末に適当な有機バインダ,溶剤を混練して作製した導体ペーストを、スクリーン印刷法やグラビア印刷法等によりガラスセラミックグリーンシートまたはフェライトグリーンシートの表面に塗布し、ガラスセラミックグリーンシートおよびフェライトグリーンシートと同時焼成されて形成される。
低透磁率層7は、例えば電気的絶縁性の低透磁率材であるZn系フェライト及びCu−Zn系フェライトより選択した粉末を樹脂のバインダと混練してペーストを作り、得られた低透磁率材ペーストをスクリーン印刷法やグラビア印刷法等によりフェライトグリーンシートにコイル用導体3上の略全面に塗布し、ガラスセラミックグリーンシートおよびフェライトグリーンシートと同時焼成されて形成される。
なお、低透磁率層7はコイル用導体3の略全面に塗布されるため、印刷ずれなどによる特性変動はなくなり、安定した電気特性が得られる。
低透磁率層7の透磁率は、1〜100程度であり、フェライト層2の透磁率200〜1000よりも低いものとなっている。
また、低透磁率層7は、ペーストの状態でスクリーン印刷法やグラビア印刷法等によりフェライトグリーンシートにコイル用導体3上に略全面に塗布されるため、積層時におけるデラミネーションがおきにくくなる。
このような本発明のコイル内蔵ガラスセラミック基板における内蔵コイルの重畳特性の例を、図2に線図で示す。図2において、横軸は電流(単位:mA)を、縦軸はインダクタンス(単位:μH)を表し、実線の直線はインダクタンス規格値2μHを、破線の特性曲線は従来のコイル内蔵ガラスセラミック基板における内蔵コイルの重畳特性を、実線の特性曲線は本発明のコイル内蔵ガラスセラミック基板における内蔵コイルの重畳特性を示している。
この場合、本発明のコイル内蔵ガラスセラミック基板は、以下のような構成である。絶縁基体1は、1層が50μm厚みの誘電体から成るガラスセラミック絶縁層が2層積層されて成る。絶縁基体1の内部には、ガラスセラミック絶縁層と同時焼成されて形成されるとともに、内部にAgから成る厚み30μmのコイル用導体3が埋設された、ガラスセラミック絶縁層と同じ大きさの透磁率500でNiFeとZnFeとから成る厚み400μmのフェライト層(Ni−Zn系フェライト層)2が図1のような構成で内蔵されている。また、フェライト層2の上下面には、コイル用導体3に対向するようにそれぞれ形成されたAgから成る厚み10μmの接地導体層4が設けられている。そして、コイル用導体3は、フェライト層2の透磁率500よりも低い透磁率1のCu−Zn系フェライトから成る低透磁率層7によって覆われている。
図2に示す結果から分かるように、一般に携帯電話機の電源用回路で使用される最大電流である300mAでのインダクタンス値が、規格値である2μH以上を十分に満たすことが可能であり、本発明のコイル内蔵ガラスセラミック基板によれば、コイル用導体3の導体パターン間で発生する磁束の漏れが低透磁率層7によりできにくく、磁気飽和が起きにくくなるため、コイル用導体3全体を周回する磁束がほとんどとなり、磁気飽和が起こりにくくなった結果、高い重畳特性が得られる。
本発明のコイル内蔵ガラスセラミック基板の実施の形態の一例を示す断面図である。 本発明のコイル内蔵ガラスセラミック基板における内蔵コイルの重畳特性を示すグラフである。 従来のコイル内蔵ガラスセラミック基板の実施の形態の一例を示す断面図である。
符号の説明
1:絶縁基体
2:フェライト層
3:コイル用導体
4:接地導体層
5:搭載用電極
6:電極パッド
7:低透磁率層

Claims (1)

  1. 複数のガラスセラミック絶縁層が積層されて成る絶縁基体の内部に、前記ガラスセラミック絶縁層と同時焼成されて形成されるとともに内部に複数層のコイル用導体が埋設された、前記ガラスセラミック絶縁層と同じ大きさのフェライト層と、該フェライト層の上下面に前記コイル用導体に対向するようにそれぞれ形成された接地導体層とが設けられており、前記コイル用導体は、前記フェライト層よりも透磁率が低い低透磁率層によって覆われていることを特徴とするコイル内蔵ガラスセラミック基板。
JP2004020584A 2004-01-28 2004-01-28 コイル内蔵ガラスセラミック基板 Expired - Fee Related JP4475965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004020584A JP4475965B2 (ja) 2004-01-28 2004-01-28 コイル内蔵ガラスセラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004020584A JP4475965B2 (ja) 2004-01-28 2004-01-28 コイル内蔵ガラスセラミック基板

Publications (2)

Publication Number Publication Date
JP2005217078A true JP2005217078A (ja) 2005-08-11
JP4475965B2 JP4475965B2 (ja) 2010-06-09

Family

ID=34904456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004020584A Expired - Fee Related JP4475965B2 (ja) 2004-01-28 2004-01-28 コイル内蔵ガラスセラミック基板

Country Status (1)

Country Link
JP (1) JP4475965B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138496A (ja) * 2010-12-27 2012-07-19 Murata Mfg Co Ltd コイル内蔵基板
JP2012138495A (ja) * 2010-12-27 2012-07-19 Murata Mfg Co Ltd コイル内蔵基板
JP2015043459A (ja) * 2011-06-15 2015-03-05 株式会社村田製作所 積層コイル部品
KR20150058352A (ko) 2012-09-20 2015-05-28 가부시키가이샤 구라레 회로 기판 및 그 제조 방법
WO2018110215A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 モジュール部品
US11694834B2 (en) * 2018-07-25 2023-07-04 Murata Manufacturing Co., Ltd. Coil array component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073162A (ko) 2019-12-10 2021-06-18 삼성전기주식회사 인쇄회로기판

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138496A (ja) * 2010-12-27 2012-07-19 Murata Mfg Co Ltd コイル内蔵基板
JP2012138495A (ja) * 2010-12-27 2012-07-19 Murata Mfg Co Ltd コイル内蔵基板
JP2015043459A (ja) * 2011-06-15 2015-03-05 株式会社村田製作所 積層コイル部品
KR20150058352A (ko) 2012-09-20 2015-05-28 가부시키가이샤 구라레 회로 기판 및 그 제조 방법
US9439303B2 (en) 2012-09-20 2016-09-06 Kuraray Co., Ltd. Circuit board and method for manufacturing same
WO2018110215A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 モジュール部品
US11694834B2 (en) * 2018-07-25 2023-07-04 Murata Manufacturing Co., Ltd. Coil array component

Also Published As

Publication number Publication date
JP4475965B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
JP6508126B2 (ja) コイル部品
JP4840447B2 (ja) 積層型セラミック電子部品
JP5065603B2 (ja) コイル内蔵基板および電子装置
JP4703459B2 (ja) コイル内蔵基板
US7889044B2 (en) Multilayer coil component
JP5078340B2 (ja) コイル内蔵基板
JP4659469B2 (ja) コイル内蔵基板
US20110193671A1 (en) Electronic component and manufacturing method of the same
US20130147593A1 (en) Electronic component and method for producing the same
US8143988B2 (en) Multilayer inductor
KR20150114799A (ko) 적층 어레이 전자부품 및 그 제조방법
WO2011058945A1 (ja) 積層セラミック電子部品
JP4475965B2 (ja) コイル内蔵ガラスセラミック基板
JP4809262B2 (ja) コイル内蔵基板
JP2010238777A (ja) Dc−dcコンバータ
US8207810B2 (en) Multilayer electronic component
JP2022181019A (ja) 電子部品及び電子機器
JP4429051B2 (ja) コイル内蔵ガラスセラミック基板
JP4428992B2 (ja) コイル内蔵ガラスセラミック基板
JP2005108894A (ja) コイル内蔵ガラスセラミック基板
JP2006278602A (ja) ガラスセラミック基板
JP4557690B2 (ja) コイル内蔵基板
JP4889423B2 (ja) コイル内蔵基板
JP4134693B2 (ja) セラミック積層基板の製造方法
JP2013034006A (ja) コイル内蔵基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

R150 Certificate of patent or registration of utility model

Ref document number: 4475965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees