WO2018110215A1 - モジュール部品 - Google Patents

モジュール部品 Download PDF

Info

Publication number
WO2018110215A1
WO2018110215A1 PCT/JP2017/041736 JP2017041736W WO2018110215A1 WO 2018110215 A1 WO2018110215 A1 WO 2018110215A1 JP 2017041736 W JP2017041736 W JP 2017041736W WO 2018110215 A1 WO2018110215 A1 WO 2018110215A1
Authority
WO
WIPO (PCT)
Prior art keywords
ground
layer
conductor
main surface
magnetic layer
Prior art date
Application number
PCT/JP2017/041736
Other languages
English (en)
French (fr)
Inventor
小林　憲史
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2018556524A priority Critical patent/JP6699758B2/ja
Publication of WO2018110215A1 publication Critical patent/WO2018110215A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields

Definitions

  • the present invention relates to a module component including a substrate including a magnetic body and an electronic component mounted on the surface of the substrate.
  • Patent Document 1 describes a DC-DC converter module in which a choke coil is built in a ferrite substrate and electronic components such as a switching IC chip and a capacitor are surface-mounted.
  • the module described in Patent Document 1 includes a metal cap. The metal cap is disposed on the surface side of the ferrite substrate and covers the mounting area of the electronic component.
  • Such a DC-DC converter module is known to generate noise radiated from electronic components. Noise is suppressed by the metal cap.
  • the metal cap provided in the DC-DC converter module described in Patent Document 1 can shield noise radiated upward from the surface of the ferrite substrate, but is radiated toward the side surface of the substrate. Noise cannot be shielded.
  • an object of the present invention is to efficiently drop high-frequency noise and low-frequency noise to the ground.
  • the module component of the present invention includes a multilayer substrate including a magnetic layer, a mounted electronic component, and an outer conductor.
  • the multilayer substrate has a first main surface and a second main surface facing each other, a side surface connecting the first main surface and the second main surface, and a ground terminal conductor on the second main surface.
  • the mountable electronic component is mounted on a component mounting land conductor.
  • the outer surface conductor covers the first main surface and the side surface of the multilayer substrate.
  • the multilayer substrate includes a magnetic layer, a low-frequency ground path, and a high-frequency ground path. Each ground path connects the outer conductor and the ground terminal conductor.
  • the low-frequency ground path connects the outer conductor, the first ground layer disposed on the first main surface side of the magnetic layer, and the first via conductor penetrating in the thickness direction of the magnetic layer. .
  • module component of the present invention preferably has the following configuration.
  • the high-frequency ground path connects the outer conductor, the second ground layer disposed on the second main surface side of the magnetic body, and the second via conductor connecting the second ground layer and the ground terminal conductor.
  • the module component of the present invention preferably has the following configuration.
  • the multilayer substrate includes a first nonmagnetic layer on the first main surface side of the magnetic layer, and a second nonmagnetic layer on the second main surface side of the magnetic layer.
  • a first ground layer is provided at the interface between the magnetic layer and the first nonmagnetic layer, and a second ground layer is provided at the interface between the magnetic layer and the second nonmagnetic layer.
  • the module component of the present invention preferably has the following configuration.
  • the thickness of the first ground layer is greater than the thickness of the second ground layer.
  • the module component of the present invention preferably has the following configuration.
  • the magnetic layer includes a coil connected to the mounting electronic component.
  • the coil is surrounded by a first ground layer, a second ground layer, and an outer conductor.
  • the module component of the present invention preferably has the following configuration.
  • the first via conductor and the second via conductor are arranged on the side of the multilayer substrate from the coil in plan view of the multilayer substrate.
  • the module component of the present invention preferably has the following configuration.
  • the first via conductor and the second via conductor are at least partially matched.
  • the module component of the present invention preferably has the following configuration.
  • the thickness of the first ground layer is greater than the thickness of the outer conductor.
  • the module component of the present invention preferably has the following configuration.
  • the mounted electronic component is covered with a resin layer.
  • the outer conductor is a metal film formed by a thin film process on the surface of the resin layer.
  • This configuration can reduce the thickness of mounted electronic components.
  • high frequency noise and low frequency noise can be efficiently dropped to the ground.
  • FIG. 1 is side surface sectional drawing which shows schematic structure of the module component which concerns on the 1st Embodiment of this invention
  • (B) is a side view. It is a perspective view which shows schematic structure of the module component which concerns on the 1st Embodiment of this invention.
  • FIG. 3 is an enlarged perspective view showing a low frequency ground path and a high frequency ground path of the module component according to the first embodiment of the present invention. It is the graph shown about the frequency characteristic of the ferrite bead.
  • It is a schematic circuit diagram which shows the example of a power supply circuit to which the module component which concerns on the 1st Embodiment of this invention is applied.
  • It is side surface sectional drawing which shows schematic structure of the module component which concerns on the 2nd Embodiment of this invention.
  • FIG. 1A is a side sectional view showing a schematic configuration of a module component according to the first embodiment of the present invention.
  • FIG. 1B is a side view of the module component.
  • FIG. 2 is a perspective view of a schematic configuration of the module component of the present invention.
  • FIG. 3 is a schematic diagram showing a path where low-frequency noise and high-frequency noise of module parts fall to the ground.
  • FIG. 4 is a graph showing frequency characteristics of ferrite beads.
  • FIG. 5 is a schematic circuit diagram showing an example of a power supply circuit to which the module component is applied.
  • the module component 10 includes a ferrite substrate 20, a sealing resin 30, mounting-type electronic components 51 and 52, and an outer conductor 60.
  • the ferrite substrate 20 has a rectangular shape in plan view, that is, a rectangular parallelepiped shape.
  • the ferrite substrate 20 includes a first main surface 203 and a second main surface 204 that face each other, and further, a first side surface 201 and a second side that connect the first main surface 203 and the second main surface 204. It has a side surface 202.
  • the ferrite substrate 20 includes a magnetic layer 21 and nonmagnetic layers 22 and 23.
  • the nonmagnetic layer 22 corresponds to the “first nonmagnetic layer” of the present invention
  • the nonmagnetic layer 23 corresponds to the “second nonmagnetic layer” of the present invention.
  • the nonmagnetic layer 22 and the nonmagnetic layer 23 are stacked with the magnetic layer 21 interposed therebetween.
  • the nonmagnetic layer 22 is in contact with the first main surface 203 side of the magnetic layer 21.
  • the nonmagnetic layer 23 is in contact with the second main surface 204 side of the magnetic layer 21.
  • the ferrite substrate 20 is laminated in the order of the nonmagnetic layer 22, the magnetic layer 21, and the nonmagnetic layer 23 along the thickness direction.
  • the outer surface (the surface orthogonal to the thickness direction) of the ferrite substrate 20 on the nonmagnetic layer 22 side is the first main surface 203 of the ferrite substrate 20, and the outer surface of the ferrite substrate 20 on the nonmagnetic layer 23 side. (A surface orthogonal to the thickness direction) is the second main surface 204 of the ferrite substrate 20.
  • the ground terminal conductors 411 and 412 and the external connection terminal conductor 413 are formed on the second main surface 204 of the ferrite substrate 20.
  • the component mounting land conductors 441 and 442 are formed on the first main surface 203 of the ferrite substrate 20.
  • the mounting electronic component 51 is mounted on the component mounting land conductor 441, and the mounting electronic component 52 is mounted on the component mounting land conductor 442.
  • the ferrite substrate 20 includes a first ground layer 430 at the interface between the nonmagnetic layer 22 and the magnetic layer 21.
  • the ferrite substrate 20 includes a second ground layer 420 at the interface between the nonmagnetic layer 23 and the magnetic layer 21. That is, the first ground layer 430 is disposed on the first main surface 203 side of the magnetic layer 21, and the second ground layer 420 is disposed on the second main surface 204 side of the magnetic layer 21.
  • the magnetic layer 21 and the nonmagnetic layer 22, and the magnetic layer 21 and the nonmagnetic layer 23 are difficult to peel off due to the ductility of the first ground layer 430 and the second ground layer 420.
  • the first ground layer 430 and the second ground layer 420 have portions exposed to the first side surface 201 and the second side surface 202 of the ferrite substrate 20.
  • the ferrite substrate 20 penetrates the magnetic layer 21 in the thickness direction and includes via conductors 451 and 461.
  • the via conductors 451 and 461 connect the first ground layer 430 and the second ground layer 420.
  • the ferrite substrate 20 includes via conductors 452 and 462 that penetrate the nonmagnetic layer 23 in the thickness direction.
  • the via conductor 452 connects the second ground layer 420 and the ground terminal conductor 411.
  • the via conductor 462 connects the second ground layer 420 and the ground terminal conductor 412.
  • the via conductor 451 and the via conductor 452 are connected with the second ground layer 420 interposed therebetween. That is, the via conductor 450 has a structure in which the via conductor 451 and the via conductor 452 are connected. Similarly, as shown in FIGS. 1A and 1B, the via conductor 461 and the via conductor 462 are connected with the second ground layer interposed therebetween. That is, the via conductor 460 has a structure in which the via conductor 461 and the via conductor 462 are connected.
  • These via conductors 450 and 460 correspond to the “first via conductor” of the present invention, and the via conductors 452 and 462 correspond to the “second via conductor” of the present invention.
  • the via conductor 451 and the via conductor 452 overlap in plan view, and the via conductor 461 and the via conductor 462 overlap in plan view. Thereby, the connection distance between the first ground layer 430 and the ground terminal conductors 411 and 412 can be shortened. Thus, low frequency noise is more likely to fall to ground.
  • via conductors 450 and via conductors 460 may be formed.
  • the sealing resin 30 is formed on the first main surface 203 side of the ferrite substrate 20.
  • the sealing resin 30 covers the first main surface 203 of the ferrite substrate 20 and the mounted electronic components 51 and 52.
  • the outer conductor 60 is a surface of the sealing resin 30 opposite to the surface in contact with the ferrite substrate 20 (surface as the module component 10), the side surface of the sealing resin 30, the first side surface 201 and the second side surface of the ferrite substrate 20. 202 and the side surface including 202 is covered. At this time, the outer conductor 60 covers up to the second ground layer 420.
  • the outer conductor 60 and the first ground layer 430 are connected by the first side surface 201.
  • the first ground layer 430 is connected to the ground terminal conductor 411 via the via conductor 450 (the via conductor 451 and the via conductor 452).
  • the outer conductor 60 and the first ground layer 430 are connected by the second side surface 202.
  • the first ground layer 430 is connected to the ground terminal conductor 412 via the via conductor 460 (via conductor 461 and via conductor 462).
  • Via conductors 451 and 461 are arranged inside the magnetic layer 21 and have impedance characteristics as shown in FIG. 4 due to bead characteristics. Schematically, the impedance in the low frequency region becomes small.
  • the impedance Z, the reactance component jX, and the resistance component R are low in the low frequency region and high in the high frequency region due to the bead effect. That is, as with the inductor, the impedance Z decreases as the frequency decreases, and the impedance Z increases as the frequency increases. For this reason, it works as a low-pass filter.
  • the low-frequency noise and high-frequency noise in the present invention may be defined as follows. As shown in FIG. 4, the frequency at which the impedance Z and the resistance component R in the ferrite bead have peak values is FP. Noise having a frequency lower than the frequency FP is defined as low-frequency noise, and frequency higher than the frequency FP is defined as high-frequency noise. The thresholds for the low frequency noise and the high frequency noise can be set low. The value of the frequency FP is determined by the material of the magnetic layer 21. In other words, the material of the magnetic layer 21 can be selected in consideration of the frequency FP.
  • the low frequency noise is generated from the outer conductor 60 to the first ground layer 430 via the via conductor 451 via the via conductor 452 (via the via conductor 450), to the ground terminal conductor 411, or from the via conductor 461.
  • the signal is transmitted to the ground terminal conductor 412 through the via conductor 462 (via the via conductor 460). That is, the low-frequency noise passes through the low-frequency ground path SL shown in FIG. 3 and is efficiently dropped to the ground terminal. This path corresponds to the “low frequency ground path” in the present invention.
  • the outer conductor 60 and the second ground layer 420 are connected by the first side surface 201.
  • the second ground layer 420 is connected to the ground terminal conductor 411 through the via conductor 452.
  • the outer conductor 60 and the second ground layer 420 are connected by the second side face 202.
  • the second ground layer 420 is connected to the ground terminal conductor 412 via the via conductor 462.
  • the high-frequency noise propagates through the outer conductor 60 due to the skin effect of the outer conductor 60, propagates from the outer conductor 60 to the second ground layer 420, passes through the via conductors 452 and 462 from the second ground layer 420, and is connected to the ground terminal conductor. 411 and 412. That is, the high frequency noise passes through the high frequency ground path SH shown in FIG. 3 and is efficiently dropped to the ground terminal. This path corresponds to the “high-frequency ground path” in the present invention.
  • the module component 10 can effectively propagate both the low-frequency noise and the high-frequency noise to the ground terminal conductors 411 and 412 by having the above-described configuration.
  • the module component 10 includes a coil 401 in the magnetic layer 21.
  • the coil 401 is realized as a spiral conductor having an opening at the center in a plan view of the ferrite substrate 20 and having the thickness direction as an axial direction.
  • the via conductor 451 is disposed closer to the first side surface 201 than the coil 401 when the ferrite substrate 20 is viewed in plan.
  • the via conductor 461 is disposed closer to the second side surface 202 than the coil 401. Therefore, the influence of the via conductors 451 and 461 on the coil 401 is reduced, and the characteristics of the coil are improved.
  • the coil 401 is disposed at a position surrounded by the first ground layer 430, the second ground layer 420, and the outer conductor 60. Therefore, the radiation to the outside of the noise generated in the coil 401 can be suppressed.
  • the via conductor 451 is preferably arranged at a position close to the first side surface 201.
  • the via conductor 461 is preferably disposed at a position close to the second side surface 202.
  • the thickness d430 of the first ground layer 430 is larger than the thickness d200 of the outer conductor 60, the low frequency noise is more easily propagated through the low frequency ground path SL, and the high frequency noise is propagated through the high frequency ground path SH. It becomes easy. Accordingly, the thickness d430 of the first ground layer 430 is preferably larger than the thickness d420 of the second ground layer 420. As a result, low frequency noise and high frequency noise are more efficiently dropped to the ground.
  • the module component 10 having such a configuration is applied to a circuit as shown in FIG.
  • the module component 10 includes an input terminal PIN, an output terminal POUT, a ground terminal PGND, a control IC 71, an input capacitor 72, an inductor (choke coil) 73, a noise conduction unit 74, and an output capacitor 75. .
  • the input terminal of the control IC 71 is connected to the input terminal PIN.
  • a noise conduction unit 74 is connected to the input terminal PIN and the ground terminal PGND.
  • An input capacitor 72 is connected between the input terminal PIN and the ground terminal PGND.
  • a noise conduction unit 74 is connected to the output end of the control IC 71.
  • an inductor 73 is connected to the output terminal of the control IC 71, and the inductor 73 is connected to the output terminal POUT.
  • An output capacitor 75 is connected between the output terminal POUT and the ground terminal PGND.
  • the ground terminal PGND is connected to an external ground (ground potential) that is a reference potential.
  • the noise conduction unit 74 is realized by the low-frequency ground path SL and the high-frequency ground path SH configured as described above.
  • the module component 10 steps down the input voltage Vin given to the input terminal PIN using the switching control by the control IC 71, and outputs it from the output terminal POUT as the output voltage Vout. That is, the module component 10 functions as a DC-DC converter.
  • the module component 10 includes the noise conducting portion 74, so that low frequency noise such as switching noise and high frequency noise can be efficiently dropped to the ground.
  • the second ground layer may be omitted when covering the entire surfaces of the first side surface 201 and the second side surface 202.
  • FIG. 6 is a side sectional view showing a schematic configuration of a module component according to the second embodiment of the present invention.
  • the module component 10A according to the second embodiment is different from the module component 10 according to the first embodiment in that an opening H420 and an opening H430 are provided.
  • Other configurations are the same as those of the module component 10, and the description of the same parts is omitted.
  • the opening H430 is provided in the first ground layer 430, and the opening H420 is provided in the second ground layer 420.
  • the openings H420 and H430 preferably overlap the coil 401 in plan view.
  • the coupling between the electrical and magnetic coils 401 and the first ground layer 430 and the second ground layer 420 is suppressed, and the characteristics of the coil 401 are improved.
  • module component 10A that has excellent coil characteristics and can easily drop both low frequency noise and high frequency noise to the ground.

Abstract

モジュール部品（１０）は、磁性体層（２１）を含む多層基板（２０）、実装型電子部品（５１、５２）及び、外面導体（６０）を備える。多層基板（２０）は、互いに対向する第１主面（２０３）及び第２主面（２０４）と、第１主面（２０３）と第２主面（２０４）を連接する側面（２０１、２０２）とを有し、第２主面（２０４）にグランド用端子導体（４１１、４１２）を備える。実装型電子部品（５１、５２）は、部品実装用ランド導体（４４１、４４２）に実装されている。外面導体（６０）は、多層基板（２０）の第１主面（２０３）及び側面（２０１、２０２）を覆っている。多層基板（２０）は、磁性体層（２１）と、低周波用グランド経路（ＳＬ）と高周波用グランド経路（ＳＨ）とを備え、外面導体（６０）とグランド用端子導体（４１１、４１２）を接続している。低周波用グランド経路（ＳＬ）は、外面導体（６０）と磁性体層（２１）の第１主面（２０３）側に配置された第１グランド層（４３０）と、磁性体層（２１）の厚み方向へ貫通している第１ビア導体（４５０）を接続している。

Description

モジュール部品
　本発明は、磁性体を含む基板と、基板の表面に実装された電子部品とを備えるモジュール部品に関する。
　従来、基板の表面に電子部品が実装されたモジュール部品が各種実用化されている。例えば、特許文献１には、チョークコイルをフェライト基板に内蔵し、スイッチングＩＣチップやコンデンサ等の電子部品を表面実装したＤＣ－ＤＣコンバータモジュールが記載されている。特許文献１に記載のモジュールは、金属キャップを備える。金属キャップはフェライト基板の表面側に配置され、電子部品の実装領域を覆っている。
　このようなＤＣ－ＤＣコンバータモジュールにおいては、電子部品から輻射されるノイズが発生することが知られている。この金属キャップにより、ノイズが抑制される。
国際公開公報ＷＯ２０１０／０１６３６７Ａ１
　しかしながら、特許文献１に記載のＤＣ－ＤＣコンバータモジュールに備えられた、金属キャップは、フェライト基板の表面から上方向に輻射されるノイズをシールドすることはできるが、基板の側面方向へ輻射されるノイズをシールドすることができない。
　また、従来の構成ではノイズはフェライト基板中のビアを介して裏面のグランド端子に導かれるため、高周波ノイズを十分にグランドへ落とすことができない。
　また、特許文献１の構成では、低周波ノイズをグランドに効率よく落とすことはできない。
　したがって、本発明の目的は、高周波ノイズ、低周波ノイズの各ノイズを、効率よくグランドに落とすことである。
　本発明のモジュール部品は、磁性体層を含む多層基板、実装型電子部品、及び、外面導体を備える。多層基板は、互いに対向する第１主面及び第２主面と、第１主面と第２主面を連接する側面とを有し、第２主面にグランド用端子導体を備える。実装型電子部品は、部品実装用ランド導体に実装されている。外面導体は、多層基板の第１主面及び側面を覆っている。
　多層基板は、磁性体層と、低周波用グランド経路と高周波用グランド経路とを備える。各グランド経路は、外面導体とグランド用端子導体を接続している。
　低周波用グランド経路は、外面導体と、磁性体層の第１主面側に配置された第１グランド層と、磁性体層の厚み方向へ貫通している第１ビア導体を接続している。
　この構成では、第１ビア導体のビーズ効果により、実装型電子部品から発生する低周波ノイズが、低周波用グランド経路を通り、効率よくグランドへ落ちる。
　また、この発明のモジュール部品では、次の構成であることが好ましい。
　高周波用グランド経路は、外面導体と、磁性体の第２主面側に配置された第２グランド層と、第２グランド層とグランド用端子導体を接続する第２ビア導体を接続している。
　この構成では、外面導体の表皮効果により、実装型電子部品から発生する高周波ノイズが、高周波用グランド経路を通り、グランドへ落ちる。
　また、この発明のモジュール部品では、次の構成であることが好ましい。多層基板は、磁性体層の第１主面側に第１非磁性体層を備え、磁性体層の第２主面側に第２非磁性体層を備える。また、磁性体層と第１非磁性体層との界面に第１グランド層を備え、磁性体層と第２非磁性体層との界面に第２グランド層を備える。
　この構成では、第１グランド層と第２グランド層の延性によって、磁性体層と第１非磁性体層、磁性体層と第２非磁性体層が剥離し難くなる。
　また、この発明のモジュール部品では、次の構成であることが好ましい。第１グランド層の厚みは、第２グランド層の厚みよりも大きい。
　この構成では、第１グランド層の直流抵抗が低くなり、低周波ノイズは、第１グランド層へ伝搬され易くなる。
　また、この発明のモジュール部品では、次の構成であることが好ましい。磁性体層は、実装型電子部品に接続されたコイルを備えている。当該コイルは、第１グランド層と第２グランド層と外面導体で囲まれている。
　この構成では、コイルで発生するノイズの外部への輻射が抑制される。
　また、この発明のモジュール部品では、次の構成であることが好ましい。第１ビア導体と第２ビア導体は、多層基板を平面視して、コイルよりも多層基板の側面側に配置されている。
　この構成では、第１ビア導体と第２ビア導体がコイル開口部に配置されていないため、コイルの特性が良くなる。
　また、この発明のモジュール部品では、次の構成であることが好ましい。第１ビア導体と、第２ビア導体とは、少なくとも一部分が一致している。
　この構成では、第１ビア導体と第２ビア導体を個別に形成する必要がなく、製造が容易になり、低コスト化が図れる。
　また、この発明のモジュール部品では、次の構成であることが好ましい。第１グランド層の厚みは、外面導体の厚みより大きい。
　この構成では、高周波ノイズが外面導体に伝搬され易く、低周波ノイズが第１グランド層に伝搬され易い。
　また、この発明のモジュール部品では、次の構成であることが好ましい。実装型電子部品は、樹脂層で覆われている。また、外面導体は、樹脂層の表面に対し、薄膜プロセスによって、形成された金属膜である。
　この構成では、実装型電子部品の薄型化が図れる。
　この発明によれば、高周波ノイズ、低周波ノイズの各ノイズを、効率よくグランドに落とすことができる。
（Ａ）は、本発明の第１の実施形態に係るモジュール部品の概略構成を示す側面断面図であり、（Ｂ）は側面図である。 本発明の第１の実施形態に係るモジュール部品の概略構成を示す斜視図である。 本発明の第１の実施形態に係るモジュール部品の低周波用グランド経路と高周波用グランド経路を示す拡大斜視図である。 フェライトビーズの周波数特性について示したグラフである。 本発明の第１の実施形態に係るモジュール部品が適用される電源回路例を示す概略回路図である。 本発明の第２の実施形態に係るモジュール部品の概略構成を示す側面断面図である。
（第１の実施形態）
　図１（Ａ）は、本発明の第１の実施形態に係るモジュール部品の概略構成を示す側面断面図である。図１（Ｂ）は、モジュール部品の側面図である。図２は、本発明のモジュール部品の概略構成の斜視図である。図３は、モジュール部品の低周波ノイズ、高周波ノイズがグランドへ落ちる経路を示した概略図である。図４は、フェライトビーズの周波数特性について示したグラフである。図５は、モジュール部品が適用される電源回路例を示す概略回路図である。
　図１（Ａ）、図２に示すように、モジュール部品１０は、フェライト基板２０、封止樹脂３０、実装型電子部品５１、５２、および、外面導体６０を備える。
　フェライト基板２０は、平面視して矩形、すなわち、直方体形状である。言い換えれば、フェライト基板２０は、互いに対向する第１主面２０３、第２主面２０４を備え、さらに、当該第１主面２０３と第２主面２０４とを連接させる第１側面２０１および第２側面２０２を有する。
　フェライト基板２０は、磁性体層２１、非磁性体層２２、２３を備える。非磁性体層２２は、本発明の「第１非磁性体層」に対応し、非磁性体層２３は、本発明の「第２非磁性体層」に対応する。
　非磁性体層２２と非磁性体層２３は、磁性体層２１を挟んで積層されている。非磁性体層２２は、磁性体層２１における第１主面２０３側に当接している。非磁性体層２３は、磁性体層２１における第２主面２０４側に当接している。言い換えれば、フェライト基板２０は、厚み方向に沿って、非磁性体層２２、磁性体層２１、非磁性体層２３の順に積層されている。
　この構成において、フェライト基板２０における非磁性体層２２側の外面（厚み方向に直交する面）が、フェライト基板２０の第１主面２０３であり、フェライト基板２０における非磁性体層２３側の外面（厚み方向に直交する面）が、フェライト基板２０の第２主面２０４である。
　グランド用端子導体４１１、４１２及び、外部接続用端子導体４１３は、フェライト基板２０の第２主面２０４に形成されている。部品実装用ランド導体４４１、４４２は、フェライト基板２０の第１主面２０３に形成されている。部品実装用ランド導体４４１は、実装型電子部品５１が実装され、部品実装用ランド導体４４２には、実装型電子部品５２が実装されている。
　フェライト基板２０は、非磁性体層２２と磁性体層２１の界面に第１グランド層４３０を備える。また、フェライト基板２０は、非磁性体層２３と磁性体層２１の界面に第２グランド層４２０を備える。つまり、第１グランド層４３０は、磁性体層２１の第１主面２０３側に配置され、第２グランド層４２０は磁性体層２１の第２主面２０４側に配置されている。
　この構成により、磁性体層２１と非磁性体層２２、また、磁性体層２１と非磁性体層２３は、第１グランド層４３０と第２グランド層４２０の延性によって、剥離し難くなる。
　第１グランド層４３０及び、第２グランド層４２０はフェライト基板２０の第１側面２０１及び、第２側面２０２に露出する部分を有する。
　また、フェライト基板２０は、磁性体層２１を厚み方向に貫通し、ビア導体４５１、４６１を備える。ビア導体４５１、４６１は、第１グランド層４３０と第２グランド層４２０を接続している。
　さらに、フェライト基板２０は、非磁性体層２３を厚み方向に貫通したビア導体４５２、４６２を備える。ビア導体４５２は、第２グランド層４２０とグランド用端子導体４１１を接続している。同様に、ビア導体４６２は、第２グランド層４２０とグランド用端子導体４１２を接続している。
　ここで、図１（Ａ）、図１（Ｂ）、図３に示すように、ビア導体４５１とビア導体４５２は、第２グランド層４２０を挟んでつながっている。つまり、ビア導体４５０は、ビア導体４５１とビア導体４５２がつながった構造である。同様に、図１（Ａ）、図１（Ｂ）に示すように、ビア導体４６１とビア導体４６２は、第２グランド層を挟んでつながっている。つまり、ビア導体４６０は、ビア導体４６１とビア導体４６２がつながった構造である。これらビア導体４５０、４６０が本発明の「第１ビア導体」に対応し、ビア導体４５２、４６２が本発明の「第２ビア導体」に対応する。
　ビア導体４５１とビア導体４５２とは平面視して重なっており、ビア導体４６１とビア導体４６２とは平面視して重なっている。これにより、第１グランド層４３０と、グランド用端子導体４１１、４１２との接続距離を短くできる。よって、低周波ノイズがよりグランドに落とし易い。
　なお、ビア導体４５０、ビア導体４６０は複数形成されていてもよい。
　封止樹脂３０は、フェライト基板２０の第１主面２０３側に形成されている。封止樹脂３０は、フェライト基板２０の第１主面２０３及び、実装型電子部品５１、５２を覆っている。
　外面導体６０は、封止樹脂３０におけるフェライト基板２０に当接する面と反対側の面（モジュール部品１０としての表面）、封止樹脂３０の側面、フェライト基板２０の第１側面２０１と第２側面２０２とを含む側面を覆っている。この際、外面導体６０は、第２グランド層４２０までを覆っている。
　この構成では、外面導体６０と第１グランド層４３０とは第１側面２０１にて接続されている。そして、第１グランド層４３０は、ビア導体４５０（ビア導体４５１及びビア導体４５２）を介して、グランド用端子導体４１１に接続される。同様に、外面導体６０と第１グランド層４３０とは、第２側面２０２にて接続されている。そして、第１グランド層４３０はビア導体４６０（ビア導体４６１及びビア導体４６２）を介して、グランド用端子導体４１２が接続されている。
　ビア導体４５１、４６１は磁性体層２１の内部に配置されており、ビーズ特性により、図４に示すようなインピーダンス特性を有する。概略的には、低周波数領域でのインピーダンスが小さくなる。
　具体的には、図４に示すグラフからわかるように、ビーズ効果によりインピーダンスＺ、リアクタンス成分ｊＸ、抵抗成分Ｒは低周波領域では低く、高周波領域では高くなる。つまり、インダクタと同様に、周波数が低くなるほどインピーダンスＺは低くなり、周波数が高くなるにつれてインピーダンスＺが高くなる。このため、ローパスフィルタとして働く。
　なお、本発明における低周波ノイズおよび高周波ノイズは次のように定義すると良い。図４に示すようにフェライトビーズにおけるインピーダンスＺと抵抗成分Ｒがピーク値となる周波数をＦＰとする。周波数ＦＰよりも低い周波数のノイズを低周波ノイズとし、周波数ＦＰよりも高い周波数を高周波ノイズとする。この低周波ノイズと高周波ノイズの閾値は低く設定することも可能である。この周波数ＦＰの値は、磁性体層２１の材料によって決定される。言い換えれば、周波数ＦＰを加味して、磁性体層２１の材料を選定することができる。
　したがって、低周波ノイズは、外面導体６０から、第１グランド層４３０へビア導体４５１からビア導体４５２を介して（ビア導体４５０を介して）、グランド用端子導体４１１へ、若しくは、ビア導体４６１からビア導体４６２を介して（ビア導体４６０を介して）、グランド用端子導体４１２へ伝搬される。すなわち、低周波ノイズは、図３に示す低周波用グランド経路ＳＬを通り、効率的にグランド端子へ落とされる。この経路は、本発明における「低周波用グランド経路」に対応する。
　さらに、この構成では、外面導体６０と第２グランド層４２０とは第１側面２０１にて接続されている。そして、第２グランド層４２０は、ビア導体４５２を介して、グランド用端子導体４１１に接続されている。同様に、外面導体６０と第２グランド層４２０とは、第２側面２０２にて接続されている。そして、第２グランド層４２０はビア導体４６２を介してグランド用端子導体４１２が接続される。
　高周波ノイズは、外面導体６０の表皮効果により外面導体６０を伝搬し、外面導体６０から第２グランド層４２０へ伝搬され、第２グランド層４２０からビア導体４５２、４６２を経由し、グランド用端子導体４１１、４１２へ伝搬される。すなわち、高周波ノイズは、図３に示す高周波用グランド経路ＳＨを通り、効率的にグランド端子へ落とされる。この経路が、本発明における「高周波用グランド経路」に対応する。
　このようにモジュール部品１０は、上述の構成を備えることによって、低周波ノイズと高周波ノイズとの両方を効果的にグランド用端子導体４１１、４１２に伝搬できる。
　よって、外部への輻射ノイズと外部からのノイズを抑制できる。
　さらに、図１（Ａ）、図１（Ｂ）、図２に示すように、モジュール部品１０は、磁性体層２１に、コイル４０１を備える。図２に示すように、コイル４０１は、フェライト基板２０を平面視して中央に開口部を有し、厚み方向を軸方向とする螺旋形の導体として実現されている。
　この構成において、フェライト基板２０を平面視して、ビア導体４５１は、コイル４０１よりも第１側面２０１側に配置されている。同様にビア導体４６１は、コイル４０１よりも第２側面２０２側に配置されている。したがって、ビア導体４５１、４６１がコイル４０１へ与える影響が小さくなり、コイルの特性が良くなる。
　また、コイル４０１は第１グランド層４３０と第２グランド層４２０と外面導体６０で囲まれる位置に配置されている。よって、コイル４０１で発生するノイズの外部への輻射を抑制できる。
　さらに、ビア導体４５１は、第１側面２０１に近い位置に配置されることが好ましい。同様に、ビア導体４６１は、第２側面２０２に近い位置に配置されることが好ましい。これにより、直流抵抗が低くなり、低周波ノイズは効率がよく低周波用グランド経路ＳＬに伝搬される。
　なお、第１グランド層４３０の厚みｄ４３０が外面導体６０の厚みｄ２００よりも大きい場合、低周波ノイズは低周波用グランド経路ＳＬをさらに伝搬し易くなり、高周波ノイズは高周波用グランド経路ＳＨを伝搬し易くなる。これにより、第１グランド層４３０の厚みｄ４３０は、第２グランド層４２０の厚みｄ４２０よりも大きいことが好ましい。この結果、低周波ノイズ、高周波ノイズはさらに効率的にグランドに落とされる。
　このような構成のモジュール部品１０は、図５に示すような回路に適用される。図５に示すように、モジュール部品１０は、入力端子ＰＩＮ、出力端子ＰＯＵＴ、グランド端子ＰＧＮＤ、制御ＩＣ７１、入力コンデンサ７２、インダクタ（チョークコイル）７３、ノイズ導通部７４、および、出力コンデンサ７５を備える。
　入力端子ＰＩＮには、制御ＩＣ７１の入力端が接続されている。入力端子ＰＩＮとグランド端子ＰＧＮＤには、ノイズ導通部７４が接続されている。また、入力端子ＰＩＮとグランド端子ＰＧＮＤとの間には、入力コンデンサ７２が接続されている。制御ＩＣ７１の出力端には、ノイズ導通部７４が接続されている。さらに、制御ＩＣ７１の出力端にはインダクタ７３が接続されており、当該インダクタ７３は、出力端子ＰＯＵＴに接続されている。出力端子ＰＯＵＴとグランド端子ＰＧＮＤとの間には、出力コンデンサ７５が接続されている。グランド端子ＰＧＮＤは、基準電位である外部のグランド（接地電位）に接続されている。
　ノイズ導通部７４は、上述の構成からなる低周波用グランド経路ＳＬ、高周波用グランド経路ＳＨによって実現される。
　モジュール部品１０は、制御ＩＣ７１によるスイッチング制御を用いて、入力端子ＰＩＮに与えられた入力電圧Ｖｉｎを降圧して、出力電圧Ｖｏｕｔとして出力端子ＰＯＵＴから出力する。すなわち、モジュール部品１０は、ＤＣ－ＤＣコンバータとして機能する。
　この際、モジュール部品１０はノイズ導通部７４を備えることにより、スイッチングノイズ等の低周波ノイズ及び高周波ノイズをグランドに効率的に落とすことができる。
　なお、第１側面２０１と第２側面２０２のそれぞれの全面を覆う場合には、第２グランド層を省略しても良い。
（第２の実施形態）
　次に、本発明の第２の実施形態に係るモジュール部品について、図を参照して説明する。図６は、本発明の第２の実施形態に係るモジュール部品の概略構成を示す側面断面図である。図６に示すように、第２の実施形態に係るモジュール部品１０Ａは第１の実施形態に係るモジュール部品１０に対して、開口部Ｈ４２０、開口部Ｈ４３０を備えている点で相違している。他の構成はモジュール部品１０と同様であり、同様の箇所の説明は省略する。
　開口部Ｈ４３０は第１グランド層４３０に設けられ、開口部Ｈ４２０は第２グランド層４２０に設けられている。開口部Ｈ４２０、Ｈ４３０は平面視してコイル４０１に重なることが好ましい。
　これら、開口部Ｈ４２０、Ｈ４３０を備えることにより、電気的、磁気的なコイル４０１と、第１グランド層４３０、第２グランド層４２０との結合が抑制され、コイル４０１の特性が良くなる。
　これにより、コイルの特性に優れ、低周波ノイズ及び高周波ノイズの両方をグランドに落とし易い、モジュール部品１０Ａを実現できる。
１０、１０Ａ：モジュール部品
２０：フェライト基板
２１：磁性体層
２２、２３：非磁性体層
３０：封止樹脂
５１、５２：実装型電子部品
６０：外面導体
７１：制御ＩＣ
７２：入力コンデンサ
７３：インダクタ
７４：ノイズ導通部
７５：出力コンデンサ
２０１：第１側面
２０２：第２側面
２０３：第１主面
２０４：第２主面
４０１：コイル
４１１、４１２：グランド用端子導体
４１３：外部接続用端子導体
４２０：第２グランド層
４３０：第１グランド層
４４１、４４２：部品実装用ランド導体
４５０、４５１、４５２、４６０、４６１、４６２：ビア導体
ｄ２００、ｄ４２０、ｄ４３０：厚み
ＦＰ：周波数
Ｈ４２０、Ｈ４３０：開口部
ｊＸ：リアクタンス成分
ＰＧＮＤ：グランド端子
ＰＩＮ：入力端子
ＰＯＵＴ：出力端子
Ｒ：抵抗成分
ＳＨ：高周波用グランド経路
ＳＬ：低周波用グランド経路
Ｖｉｎ：入力電圧
Ｖｏｕｔ：出力電圧
Ｚ：インピーダンス

Claims (9)

  1. 　互いに対向する第１主面および第２主面と、前記第１主面と前記第２主面を連接する側面とを有し、前記第１主面に部品実装用ランド導体を備え、前記第２主面にグランド用端子導体を備え、磁性体層を含む多層基板と、
    　前記部品実装用ランド導体に実装された実装型電子部品と、
    　前記多層基板の第１主面側および前記側面を覆う外面導体と、
    　前記外面導体と前記グランド用端子導体とを接続して低周波ノイズを伝送する低周波用グランド経路と、
    　前記外面導体と前記グランド用端子導体とを接続して高周波ノイズを伝送する高周波用グランド経路と、
    を備え、
    　前記低周波用グランド経路は、
    　前記磁性体層の第１主面側に配置された第１グランド層と、
    　前記磁性体層を厚み方向に貫通し、前記第１グランド層と前記グランド用端子導体とを接続する第１ビア導体と、を備える、
    　モジュール部品。
  2. 　前記高周波用グランド経路は、
    　前記磁性体層の前記第２主面側に配置された第２グランド層と、
    　前記第２グランド層と前記グランド用端子導体とを接続する第２ビア導体と、を備える、
    　請求項１に記載のモジュール部品。
  3. 　前記多層基板は、
    　前記磁性体層の第１主面側に第１非磁性体層と、前記磁性体層の第２主面側に第２非磁性体層と、を備え、
    　前記第１グランド層は、前記磁性体層と、前記第１非磁性体層との界面に配置され、
    　前記第２グランド層は、前記磁性体層と、前記第２非磁性体層との界面に配置されている、
    　請求項２に記載のモジュール部品。
  4. 　前記第１グランド層の厚みは、前記第２グランド層の厚みよりも大きい、
    　請求項３に記載のモジュール部品。
  5. 　前記磁性体層は、前記実装型電子部品に接続されたコイルを有し、
    　前記コイルは、前記第１グランド層と、前記第２グランド層と、前記外面導体によって囲まれている、請求項２乃至請求項４のいずれかに記載のモジュール部品。
  6. 　前記第１ビア導体および前記第２ビア導体は、前記多層基板を平面視して、前記コイルよりも前記多層基板の側面側に配置されている、
    　請求項５に記載のモジュール部品。
  7. 　前記第１ビア導体と前記第２ビア導体とは、少なくとも部分的に一致している、
    　請求項２乃至請求項５のいずれかに記載のモジュール部品。
  8. 　前記第１グランド層の厚みは、前記外面導体の厚みより大きい、
    　請求項１乃至請求項６のいずれかに記載のモジュール部品。
  9. 　前記実装型電子部品は、樹脂層で覆われており、
    　前記外面導体は、前記樹脂層の表面に薄膜プロセスによって形成された金属膜である、請求項１乃至請求項６に記載のモジュール部品。
PCT/JP2017/041736 2016-12-15 2017-11-21 モジュール部品 WO2018110215A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018556524A JP6699758B2 (ja) 2016-12-15 2017-11-21 モジュール部品

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-243091 2016-12-15
JP2016243091 2016-12-15

Publications (1)

Publication Number Publication Date
WO2018110215A1 true WO2018110215A1 (ja) 2018-06-21

Family

ID=62558368

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/041736 WO2018110215A1 (ja) 2016-12-15 2017-11-21 モジュール部品

Country Status (2)

Country Link
JP (1) JP6699758B2 (ja)
WO (1) WO2018110215A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217078A (ja) * 2004-01-28 2005-08-11 Kyocera Corp コイル内蔵ガラスセラミック基板
WO2010016367A1 (ja) * 2008-08-06 2010-02-11 株式会社村田製作所 複合電子部品
JP2013026330A (ja) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd 回路モジュール
US20140016293A1 (en) * 2012-07-13 2014-01-16 Wisol Co., Ltd. High frequency module having surface acoustic wave device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217078A (ja) * 2004-01-28 2005-08-11 Kyocera Corp コイル内蔵ガラスセラミック基板
WO2010016367A1 (ja) * 2008-08-06 2010-02-11 株式会社村田製作所 複合電子部品
JP2013026330A (ja) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd 回路モジュール
US20140016293A1 (en) * 2012-07-13 2014-01-16 Wisol Co., Ltd. High frequency module having surface acoustic wave device and method for manufacturing the same

Also Published As

Publication number Publication date
JPWO2018110215A1 (ja) 2019-04-04
JP6699758B2 (ja) 2020-05-27

Similar Documents

Publication Publication Date Title
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
US11657957B2 (en) Inductor and DC-DC converter
US10638611B2 (en) Coil component and circuit board in which coil component are embedded
WO2018159290A1 (ja) 薄膜シールド層付き電子部品
JP5327289B2 (ja) 電力変換装置
JPWO2010089921A1 (ja) 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
JP6478001B2 (ja) 電子部品
JP6669250B2 (ja) 受電装置
US10971456B2 (en) Electronic component
JP2016006816A (ja) トランスおよび多層基板
JP6330561B2 (ja) 電源装置
JP2017034115A (ja) プリント基板
JPWO2013099603A1 (ja) 高周波信号線路及び電子機器
JP2017011876A (ja) スイッチング電源およびアイソレータ
WO2010016367A1 (ja) 複合電子部品
WO2018110215A1 (ja) モジュール部品
US10855172B2 (en) Shield, electronic circuit, and DC-DC converter
JP6344540B2 (ja) 電力変換モジュール
JP6485553B2 (ja) インダクタ及びｄｃ−ｄｃコンバータ
US8391518B2 (en) Condenser microphone
JP2017034501A (ja) プリント基板
JP6439319B6 (ja) 巻線部および巻線部品
JP2004336001A (ja) プリント多層基板

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018556524

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17880834

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17880834

Country of ref document: EP

Kind code of ref document: A1