CN109755206B - 连接构件及其制造方法以及半导体封装件 - Google Patents

连接构件及其制造方法以及半导体封装件 Download PDF

Info

Publication number
CN109755206B
CN109755206B CN201810399546.7A CN201810399546A CN109755206B CN 109755206 B CN109755206 B CN 109755206B CN 201810399546 A CN201810399546 A CN 201810399546A CN 109755206 B CN109755206 B CN 109755206B
Authority
CN
China
Prior art keywords
layer
under bump
bump metal
passivation layer
connection member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810399546.7A
Other languages
English (en)
Other versions
CN109755206A (zh
Inventor
李在彦
郑泰成
高永宽
李硕浩
卞贞洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109755206A publication Critical patent/CN109755206A/zh
Application granted granted Critical
Publication of CN109755206B publication Critical patent/CN109755206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种连接构件及其制造方法以及半导体封装件。所述半导体封装件包括：半导体芯片；连接构件，具有第一表面和与第一表面背对的第二表面，半导体芯片设置在第一表面上；包封件，设置在连接构件的第一表面上，并包封半导体芯片；钝化层，位于连接构件的第二表面上；以及凸块下金属层，部分地嵌在钝化层中，其中，凸块下金属层包括：凸块下金属过孔，嵌在钝化层中并连接到连接构件的重新分布层；以及凸块下金属焊盘，连接到凸块下金属过孔，并从钝化层的表面突出，并且凸块下金属过孔的与凸块下金属焊盘接触的部分的宽度比凸块下金属过孔的与重新分布层接触的部分的宽度窄。

Description

连接构件及其制造方法以及半导体封装件
本申请要求于2017年11月1日在韩国知识产权局提交的第10-2017-0144881号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种连接构件及其制造方法以及半导体封装件。
背景技术
根据高带宽存储器(HBM)的使用和/或装置规格的改进，芯片到芯片中介层(dieto die interposer)市场已经增长。近来，已经主要使用硅作中介层的材料，但已开发玻璃或有机材料来增大面积并降低成本。将中介层连接到装置的主板等的连接部分被称为凸块下金属(UBM)层。连接部分的可靠性可显著地受到UBM层的结构的影响。因此需要优化UBM层的结构。
在根据现有技术的中介层中，通过诸如形成过孔的工艺、曝光工艺、镀覆工艺等的工艺形成重新分布层(RDL)，使芯片附着到RDL，执行模塑芯片的封装工艺，使封装件与载体分开，使UBM层形成在封装件的与载体接触的下表面上。然而，在这种情况下，由于封装件中的翘曲使得可能难以执行工艺。因此，需要进一步使用单独的载体，并且需要建立用于形成UBM层的工艺的专用线。此外，经过具有低清洁度的封装线的产品再次经过具有高的清洁度要求的曝光工艺和镀覆工艺。因此，存在工艺质量降低的风险、良率减少的风险等。
发明内容
本公开的一方面可提供一种具有简化的制造工艺并确保高的可靠性的凸块下金属(UBM)层的结构的半导体封装件。
根据本公开的一方面，可提供一种半导体封装件，在所述半导体封装件中，在形成其上将要安装半导体芯片的重新分布层之前，使用形成UBM层的工艺，并且UBM焊盘从钝化层突出。
根据本公开的一方面，一种半导体封装件可包括：半导体芯片，具有连接焊盘；连接构件，具有第一表面和与所述第一表面背对的第二表面，所述半导体芯片设置在所述第一表面上，所述第二表面上设置有电连接到所述连接焊盘的重新分布层；包封件，设置在所述连接构件的所述第一表面上，并包封所述半导体芯片；钝化层，设置在所述连接构件的所述第二表面上；以及UBM层，部分地嵌在所述钝化层中并连接到所述连接构件的所述重新分布层，其中，所述UBM层包括：UBM过孔，嵌在所述钝化层中并连接到所述连接构件的所述重新分布层；以及UBM焊盘，连接到所述UBM过孔，并从所述钝化层的表面突出，并且所述UBM过孔的与所述UBM焊盘接触的部分的宽度比所述UBM过孔的与所述重新分布层接触的部分的宽度窄。
根据本公开的另一方面，一种半导体封装件可包括：连接构件，具有彼此背对的第一表面和第二表面，并包括绝缘层和形成在所述绝缘层中的重新分布层；半导体芯片，设置在所述连接构件的所述第一表面上，并具有电连接到所述重新分布层的连接焊盘；包封件，设置在所述连接构件的所述第一表面上并包封所述半导体芯片；UBM过孔，设置在所述连接构件的所述第二表面上并连接到所述连接构件的所述重新分布层；钝化层，设置在所述连接构件的所述第二表面上，并使所述UBM过孔嵌在所述钝化层中；以及UBM焊盘，连接到所述UBM过孔，并从所述钝化层的表面突出，其中，所述UBM过孔具有与所述重新分布层的与所述UBM过孔接触的部分一体的结构。
根据本公开的另一方面，一种连接构件可包括：绝缘层，具有第一表面和与所述第一表面背对的第二表面；重新分布层，设置在所述绝缘层中；钝化层，设置在所述第二表面上；以及凸块下金属(UBM)层，部分地嵌在所述钝化层中，所述凸块下金属层连接到所述重新分布层，其中所述重新分布层的一部分暴露在所述第一表面处，并连接到半导体芯片的连接焊盘，所述凸块下金属层包括：凸块下金属过孔，嵌在所述钝化层中并连接到所述重新分布层；以及凸块下金属焊盘，连接到所述凸块下金属过孔，并从所述钝化层的表面突出，所述凸块下金属过孔的与所述凸块下金属焊盘接触的部分的宽度比所述凸块下金属过孔的与所述重新分布层接触的部分的宽度窄。
根据本公开的另一方面，一种制造用于半导体封装件的连接构件的方法可包括：在载体上形成树脂层，所述载体包括芯层和释放层；在所述树脂层上方形成凸块下金属(UBM)焊盘和钝化层，所述钝化层包埋所述凸块下金属焊盘；在所述钝化层中形成孔，以从所述钝化层暴露所述凸块下金属焊盘的一部分；以及在所述钝化层上方形成第一导电重新分布层和包埋所述第一导电重新分布层的第一绝缘层，从而使所述第一导电重新分布层的至少一部分接触所述凸块下金属焊盘以形成凸块下金属过孔，并且使所述第一导电重新分布层的至少一部分从所述第一绝缘层暴露。
附图说明
通过以下结合附图的详细描述，本公开的以上和其他方面、特征和优点将更加清楚地被理解，其中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并最终被安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在中介基板中并最终被安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据本公开的示例性实施例的半导体封装件的侧视截面图；
图10是示出图9中示出的半导体封装件的区域(部分A)的放大图；
图11是示出半导体封装件的区域的放大图；
图12A和图12B是示出可在根据本公开的示例性实施例的半导体封装件中使用的凸块下金属层的结构的截面图；
图13A至13D是示出图9的半导体封装件在制造半导体封装件的方法的形成重新分布层的工艺期间的截面图；
图14A至图14D是示出图9的半导体封装件在制造半导体封装件的方法的形成封装件的工艺期间的截面图；
图15A至图15E是示出半导体封装件在根据本公开的另一示例性实施例的制造半导体封装件的方法的形成重新分布层的工艺期间的截面图；
图16A至图16C是示出半导体封装件在根据本公开的另一示例性实施例的制造半导体封装件的方法的形成封装件的工艺期间的截面图；
图17是示出根据本公开的另一示例性实施例的半导体封装件的侧视截面图；以及
图18A和图18B分别是示出图17中示出的半导体封装件的区域(部分A)的放大图和平面图。
具体实施方式
在下文中，将参照附图描述本公开的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
在此，关于附图，下侧、下部、下表面等用来指朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用来指与朝向扇出型半导体封装件的安装表面的方向相反的方向。然而，这些方向是为了便于解释而限定的，权利要求不受如上所述限定的方向的具体限制。
说明书中的组件与另一组件的“连接”的含义包括通过粘结层的间接连接以及两个组件之间的直接连接。此外，“电连接”指包括物理连接和非物理连接的概念。可理解的是，当元件使用“第一”和“第二”被提及时，元件不受此限制。术语“第一”、“第二”等可仅用于将元件与其他元件区分开的目的，而不会限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称作为第二元件。类似地，第二元件也可被称作为第一元件。
在此使用的术语“示例性实施例”不指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被理解为能够通过彼此全部组合或部分组合来实现。例如，除非在此提供了相反或对立的描述，否则在特定的示例性实施例中描述的一个元件即使在另一示例性实施例中没有被描述，也可被理解为与另一示例性实施例相关的描述。
在此使用的术语仅用于描述示例性实施例，而非限制本公开。在这种情况下，除非上下文中另外解释，否则单数形式包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件连接到以下将要描述的其他组件，以形成各种信号线1090。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，例如，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括在诸如以下的协议下运行的组件：例如，无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波互联接入(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进技术(LTE)、演进数据最优化(Ev-DO，evolution dataonly)、高速分组接入+(HSPA+)、高速下行分组接入+(HSDPA+)、高速上行分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通讯系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳通信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任何其他无线和有线协议。然而，网络相关组件1030不限于此，而是还可包括各种其他无线或有线标准或协议。此外，网络相关组件1030可与上述的芯片相关组件1020一起彼此组合。
其他组件1040可包括而不限于：高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他用途的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可以物理连接或电连接到主板1010或可以不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编码解码器(未示出)、视频编码解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字多功能光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等包括用于各种用途的其他组件。
电子装置1000可以为例如智能电话、个人数字助理(PDA)、数码摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，可在如上所述的各种电子装置1000中使用用于各种用途的半导体封装件。例如，母板1110可被容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或电连接到母板1110。此外，可以物理连接或电连接到主板1010或者可以不物理连接或电连接到主板1010的其他组件(诸如相机模块1130)可被容纳在主体1101中。电子组件1120中的一些可以为芯片相关组件，半导体封装件100可以为例如芯片相关组件中的应用处理器，但不限于此。电子装置不必局限于智能电话1100，而可以为如上所述的其他电子装置。
半导体封装件
通常，许多精细的电子电路集成在半导体芯片中。然而，半导体芯片本身可能不能用作半导体成品，并且可能会由于外部物理冲击或化学冲击而被损坏。因此，半导体芯片本身可能不能被使用，而是被封装并且在封装状态下用在电子装置等中。
需要半导体封装的原因是：在电连接方面，半导体芯片与电子装置的主板之间的电路宽度存在差异。详细地，半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间距非常精细，而电子装置中使用的主板的组件安装焊盘的尺寸以及主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，用于缓解半导体与主板之间的电路宽度的差异的封装技术可满足需要。
通过封装技术制造的半导体封装件可根据其结构和用途而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A、图3B和图4，半导体芯片2220可以为例如处于裸露状态的集成电路(IC)，并且包括：主体2221，包括而不限于硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上并包括诸如例如铝(Al)等的导电材料；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222相当小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，连接构件2240可形成在半导体芯片2220上，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241；形成开向连接焊盘2222的通路孔(viahole)2243h；然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片内部的封装形式，并可具有优异的电特性并且以低成本生产。因此，安装在智能电话中的许多元件已按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，由于在扇入型半导体封装件中需要将所有I/O端子设置在半导体芯片内部，因此扇入型半导体封装件具有大的空间局限性。因此，可能难以将这种结构应用于具有大量的I/O端子的半导体芯片或具有小尺寸的半导体芯片。此外，由于上述问题，可能不能在电子装置的主板上直接安装并使用扇入型半导体封装件。原因在于，即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺而增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能不足以使扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并最终被安装在电子装置的主板上的情况的示意性截面图。图6是示出扇入型半导体封装件嵌在中介基板中并最终被安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301被再次重新分布，扇入型半导体封装件2200可在其安装于中介基板2301上的状态下最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，半导体芯片2220的外表面可覆盖有包封件2290等。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的中介基板2302中，半导体芯片2220的连接焊盘2222(即，I/O端子)可在扇入型半导体封装件2200嵌在中介基板2302中的状态下通过中介基板2302被再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装并使用扇入型半导体封装件。因此，扇入型半导体封装件可通过封装工艺安装在单独的中介基板上，然后安装在电子装置的主板上，或者可在其嵌在中介基板中的状态下在电子装置的主板上进行安装并使用。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外表面可由包封件2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140被重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以为包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括绝缘层2141、形成在绝缘层2141上的重新分布层2142以及将连接焊盘2122和重新分布层2142彼此电连接的过孔2143。
在本制造工艺中，可在包封件2130形成于半导体芯片2120的外部之后形成连接构件2140。在这种情况下，通过形成重新分布层2142以及将半导体芯片2120的连接焊盘2122和重新分布层2142彼此连接的过孔2143来执行用于连接构件2140的工艺，因此过孔2143可具有朝向半导体芯片减小的宽度(见放大的区域)。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，需要减小球的尺寸和节距，从而可能不能在扇入型半导体封装件中使用标准化的球布局。另一方面，扇出型半导体封装件具有如上所述的半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，也可在扇出型半导体封装件中按照原样使用标准化的球布局，从而扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的区域之外的扇出区域，从而可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可以按照比使用中介基板的扇入型半导体封装件的厚度小的厚度来实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，从而其特别适用于移动产品。因此，扇出型半导体封装件可实现为比使用印刷电路板(PCB)的通常的叠层封装(POP)类型的形式更紧凑的形式，并且可解决因发生翘曲而导致的问题。
扇出型半导体封装指如上所述的用于将半导体芯片安装在电子装置的主板等上以及保护半导体芯片免受外部冲击的封装技术。扇出型半导体封装件是与诸如中介基板等的印刷电路板(PCB)(具有与扇出型半导体封装件的尺寸、用途等不同的尺寸、用途等并具有嵌在其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图详细地描述具有凸块下金属(UBM)层(具有简化的工艺和高的可靠性)的结构的半导体封装件的各种示例性实施例。
图9是示出根据本公开的示例性实施例的半导体封装件的侧视截面图。
参照图9，根据本示例性实施例的半导体封装件100包括半导体芯片111、112和113以及连接构件120，连接构件120具有其上设置有半导体芯片111、112和113的第一表面120A以及与第一表面120A背对的第二表面120B。
连接构件120包括重新分布层122。半导体芯片111、112和113分别具有连接焊盘111P、112P和113P。连接焊盘111P、112P和113P电连接到连接构件的重新分布层122。
半导体封装件100包括设置在连接构件120的第二表面120B上的钝化层130和部分地嵌在钝化层130中的凸块下金属(UBM)层140。UBM层140可提高与诸如焊球的连接端子150的连接可靠性，使得半导体封装件100的板级可靠性提高。
UBM层140包括：UBM过孔143，连接到连接构件120的重新分布层122；以及UBM焊盘142，连接到UBM过孔143。在本示例性实施例中，UBM过孔143可嵌在钝化层130中，同时UBM焊盘142可从钝化层130的表面突出。
因此，可确保易于连接到UBM焊盘142以及UBM层140的结构稳定性两者。可通过诸如等离子体蚀刻的树脂去除工艺(见图14C)执行UBM焊盘142的暴露。
如图10中所示，UBM过孔143可连接到重新分布层122中的设置在最外部处的第一重新分布层122a，UBM过孔143的与UBM焊盘142接触的部分的宽度d1可比UBM过孔143的与第一重新分布层122a接触的部分的宽度d2窄。
如图10中所示，当沿着厚度方向从截面观察时，UBM过孔143可具有倒梯形形状(或者倒截顶锥形形状，即，具有位于接触第一重新分布层122a的底部上的基部以及位于接触UBM焊盘142的顶部上的截顶侧的锥体)。此外，与连接构件120的过孔123相似，UBM过孔143可以为其内部几乎被填满的填充过孔。
在粘结强度方面，UBM过孔143的与UBM焊盘142接触的部分(Wa)可被理解为其粘结强度小于UBM过孔143的与第一重新分布层122a接触的部分的粘结强度的薄弱点。这样的结构可提高暴露于各种冲击的UBM层的可靠性。
在图11中，示出了具有与图10中描绘的结构不同的结构的UBM层140’。与图10中描绘的结构相反，UBM层140’可包括UBM过孔143’，UBM过孔143’的与UBM焊盘142’接触的部分的宽度d1’大于与第一重新分布层122a’接触的部分(Wb)的宽度d2’。
如图10和图11中所示，应力可在安装工艺中或使用环境中通过连接端子150沿着横向方向(见箭头)施加到UBM层140或140’。在这种情况下，施加到薄弱点的力矩对可靠性可具有决定性的影响，并且这样的力矩的大小可与UBM层140和被施加应力的点之间的距离ra或rb成比例。由于图10中描绘的UBM层140和被施加应力的点之间的距离ra小于图11中描绘的UBM层140’和被施加应力的点之间的距离rb，因此，图10的UBM层140针对由于外部冲击等而导致的应力可具有高的可靠性。
在图10中描绘的实施例中，UBM焊盘142可具有连接到UBM过孔143的第一表面142A和与第一表面142A背对的第二表面142B。UBM焊盘142的第一表面142A的水平面可与钝化层130的暴露的表面的水平面大体相同。在另一示例性实施例中，UBM焊盘142的侧表面可具有如下结构：仅侧表面的部分暴露以使UBM焊盘142的第二表面142B(即，UBM焊盘142的其上将要形成连接端子的表面)充分地暴露。
在通常的中介层中，通过诸如形成过孔的工艺、曝光工艺、镀覆工艺等的工艺使重新分布层形成在绝缘层上，使半导体芯片附着到重新分布层，执行模塑半导体芯片的封装工艺以形成封装件，使封装件与载体分开，使UBM层形成在封装件的与载体接触的下表面上。这样的工艺称为“UBM层最后法”。在UBM层最后法中，由于封装件中的翘曲可能难以执行工艺。因此，需要进一步使用单独的载体，具体地，需要建立用于形成UBM层的工艺的专用线。此外，经过具有低清洁度的封装线的产品再次经过要求高的清洁度的曝光工艺和镀覆工艺。因此，可能存在工艺质量降低的风险、良率减少的风险等。根据目前公开的实施例的制造工艺可解决这样的问题。这将在以下将要描述的制造工艺中进行详细地描述(见图13A至13D以及图14A至图14D)。
通常，在使用UBM层最后法的情况下，当形成用于UBM过孔的孔时，可从钝化层的暴露的表面钻出孔。因此，如图11中所示，形成与UBM焊盘142’接触的部分的宽度的d1’大于与第一重新分布层122a’接触的部分的宽度d2’的UBM过孔143’，因此可被视为UBM层140’的结构具有比图10中描绘的实施例中使用的UBM层140的结构的可靠性低的可靠性。
将在下文中更详细地描述根据实施例的半导体封装件100的其他组件。
在实施例中，半导体封装件100可包括多个半导体芯片111、112和113。然而，半导体封装件100不限于此，而是可包括一个半导体芯片或其他数量的半导体芯片。半导体芯片111、112和113中的每个可以是例如如下的芯片：处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等；逻辑芯片，诸如模数转换器、专用IC(ASIC)等；存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、高带宽存储器(HBM)等。在一些示例性实施例中，在半导体封装件100中，各种类型的芯片可彼此组合。例如，第一半导体芯片111和第三半导体芯片113可以是诸如高带宽存储器(HBM)等的存储器芯片，第二半导体芯片112可以是诸如应用处理器(AP)等的处理器芯片。
半导体芯片111、112和113可以是均具有几百至几百万的元件或更多的元件集成在单个芯片中的集成电路(IC)。在这种情况下，半导体芯片中的每个的主体的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体中的每个上。半导体芯片111、112和113的相应的连接焊盘111P、112P和113P可将相应的半导体芯片111、112和113电连接到其他组件。连接焊盘111P、112P和113P中的每个的材料可以是诸如铝(Al)、铜(Cu)、金(Au)、镍(Ni)、银(Ag)或者包括这些元素中的任意一种或更多种的合金等的导电材料，但不限于此。使连接焊盘111P、112P和113P暴露的钝化层可形成在主体中的每个上，并可以是氧化物膜、氮化物膜等，或者氧化物层和氮化物层双层。在一些示例性实施例中，重新分布层还可形成在半导体芯片111、112和113上。
在实施例中，如图9中所示，凸块111B、112B和113B可分别形成在连接焊盘111P、112P和113P上。例如，凸块111B、112B和113B可利用金属或焊料形成。半导体芯片111、112和113可通过连接焊盘111P、112P和113P和/或凸块111B、112B和113B连接到连接构件120的暴露的上重新分布层122c。可使用诸如焊料等的连接体115以将半导体芯片111、112和113连接到连接构件120的暴露的上重新分布层122c。相应的半导体芯片111、112和113可通过底部填充树脂170更稳定地安装在连接构件120上。
连接构件120可使半导体芯片111、112和113的连接焊盘111P、112P和113P重新分布。具有各种功能的半导体芯片111、112和113的连接焊盘111P、112P和113P可通过连接构件120重新分布，并可通过连接端子150物理地或电连接到外部设备。
连接构件120可包括绝缘层121、形成在绝缘层121上或绝缘层121中的重新分布层122以及穿过绝缘层121并使形成在不同的层上的重新分布层122彼此电连接的过孔123。图9中示出的连接构件120的层的数量仅是示例，并且连接构件120的层的数量可多于或少于示出的那些。根据图9中示出的实施例的连接构件120可用作2.5D型中介层。
例如，绝缘层121中的每个可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂或与无机填料混合的树脂(诸如ABF(Ajinomoto build-up film))。在一些示例性实施例中，绝缘层121中的每个可包括诸如感光介电(PID)树脂的感光绝缘材料。在这种情况下，绝缘层121可通过精确的光刻工艺被图案化，因此形成为具有较小的厚度，并可实现具有较精细的节距的过孔123。即使绝缘层121示出为多层，当各个层利用相同的材料形成时，它们也可彼此一体化，从而它们之间的界线可不明显。如果必要，示出为多层的绝缘层121中的一些也可利用与其他绝缘层121的材料不同的材料形成。
重新分布层122可用于使连接焊盘111P、112P和113P大体上重新分布。重新分布层122中的每个的材料可以是例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。重新分布层122可根据相应的层的设计而执行各种功能。在一些示例性实施例中，重新分布层122可包括接地(GND)图案、功率(PWR)图案、信号(S)图案等，并且如果必要，可包括过孔焊盘、连接端子焊盘等。
过孔123可使形成在不同的层上的重新分布层122彼此电连接，使半导体封装件100中产生电路径。例如，过孔123中的每个可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。
如图9中所示，在实施例中，连接构件120包括：第一绝缘层121a，与钝化层130接触；第一重新分布层122a，嵌在第一绝缘层121a中并且与钝化层130和UBM过孔143接触；第二重新分布层122b，设置在第一绝缘层121a上；以及第一过孔123a，穿过第一绝缘层121a的至少部分并使第一重新分布层122a和第二重新分布层122b彼此电连接。类似地，绝缘层121、重新分布层122和过孔123可如图9中所示堆叠。第一过孔123a的与第二重新分布层122b接触的部分的宽度可大于第一过孔123a的与第一重新分布层122a接触的部分的宽度。也就是说，连接构件120的过孔123的截面形状可具有在形状上与UBM过孔143的形状基本相似的倒梯形形状(或截顶的倒锥形形状)。
连接构件120可包括与包封件160和/或底部填充树脂170接触的第二绝缘层121b以及设置在第二绝缘层121b上的第三重新分布层(即，上述的上重新分布层)122c。第三重新分布层122c可具有在第二绝缘层121b(连接构件120的最上绝缘层)的上表面上突出的形状。第三重新分布层122c可用作用于安装半导体芯片111、112和113的焊盘。表面处理层P可形成在第三重新分布层122c的表面上。表面处理层P可通过例如电解镀金、无电镀金、有机可焊性防腐剂(OSP)或无电镀锡、无电镀银、无电镀镍/取代镀金、直接浸金(DIG)镀覆、热风整平(HASL)等形成。第三重新分布层122c和/或表面处理层P可通过诸如焊料等的连接体115连接到半导体芯片111、112和113的连接焊盘111P、112P和113P和/或凸块111B、112B和113B。
钝化层130可保护连接构件120免受外部物理或化学损坏。钝化层130的材料不受具体限制。用作在此其他地方描述的连接构件120的绝缘层121的材料的绝缘材料可用作钝化层130的材料。例如，钝化层130可利用ABF形成。
连接端子150可外部物理连接或电连接到半导体封装件100。例如，半导体封装件100可通过连接端子150安装在电子装置的主板上。连接端子150中的每个可利用例如焊料等的导电材料形成。然而，连接端子150中的每个的材料不限于此。连接端子150中的每个可具有诸如焊盘、球、引脚等的各种结构。连接端子150可形成为多层结构或单层结构。当连接端子150形成为多层结构时，连接端子150可包括铜(Cu)柱和焊料。当连接端子150形成为单层结构时，连接端子150可包括锡-银焊料或铜(Cu)。然而，连接端子150不限于此。
连接端子150的数量、间隔、设置等不受具体限制，并且如果必要，可进行各种改变。例如，连接端子150的数量可不同地被实现，并可根据连接焊盘111P、112P和113P的数量为几十至几千个。连接端子150中的至少一个可设置在扇出区域中。扇出区域是除了设置有半导体芯片111、112和113的区域之外的区域。
根据实施例的半导体封装件100可以是扇出型半导体封装件。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并可促进3D互联。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并可具有价格竞争力。
底部填充树脂170可使半导体芯片111、112和113更稳定地安装在连接构件120上。底部填充树脂170可以是诸如环氧树脂的树脂。在一些示例性实施例中，可省略底部填充树脂170。除了半导体芯片111、112和113之外，安装在连接构件120上的元件还可包括诸如无源元件的电子组件。
包封件160可保护半导体芯片111、112和113等。包封件160可不围绕半导体芯片111、112和113的全部表面。例如，如图9中所示，半导体芯片111、112和113的上表面可暴露，以散热，并且这些暴露的表面(通过将半导体芯片111、112和113的上表面与包封件的上表面一起抛光而获得的表面)可与包封件的上表面大体上共面。包封件160的材料可以是绝缘材料。绝缘材料可以是例如诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂或与无机填料混合的树脂(诸如ABF)。在一些示例性实施例中，包括玻璃纤维的半固化片可用作包封件160的材料，或环氧塑封料(EMC)可用作包封件160的材料。
图12A和图12B是示出根据各种变型示例的凸块下金属(UBM)层的结构的截面图。图12A和图12B中示出的UBM层140a和140b可具有可在图9中示出的半导体封装件中使用的结构，并可参照对于先前的示例性实施例的描述来理解。
图12A中示出的UBM层140a可包括从钝化层130突出并具有凹部R的UBM焊盘142a。连接端子150可填充UBM焊盘142a的凹部R。本示例性实施例中使用的UBM焊盘142a可稳定地将将要形成连接端子150的区域限定为凹部R的区域，并增大与连接端子150的接触面积。
与UBM焊盘142的侧表面几乎暴露的先前的示例性实施例不同，在本示例性实施例中，仅UBM焊盘142a的侧表面的部分可暴露，以使UBM焊盘142a的将要形成凹部R的表面充分地暴露，并且UBM焊盘142a的侧表面的其他部分C仍然可被钝化层130覆盖。可通过确定使用等离子体蚀刻去除的树脂层的深度相对精确地调整这些暴露的侧表面。
图12B中示出的UBM层140b可包括具有彼此分开的三个凹部R1、R2和R3的UBM焊盘142b。连接端子150可填充在多个凹部R1、R2和R3中。与图12A中示出的UBM焊盘142a相比，在这样的实施例中使用的UBM焊盘142b可通过多个凹部R1、R2和R3显著地增大与连接端子150的接触面积，因此连接可靠性可更加优异。在一些实施例中，可根据UBM焊盘142的尺寸设置两个、三个或更多个凹部。
图13A至13D是图9中示出的半导体封装件在根据在此公开的实施例的形成重新分布层以及UBM层的工艺期间的截面图。
参照图13A，设置用于形成重新分布层的载体210。
载体210可包括芯层211和分别形成在芯层的背对的表面上的金属层212和213。芯层211可利用绝缘树脂或包括无机填料和/或玻璃纤维的绝缘树脂(例如，半固化片)形成。金属层212和213可包括诸如铜(Cu)、钛(Ti)等的金属。可在金属层212和213与芯层211之间施加表面处理或可在金属层212和213与芯层211之间设置释放层，以使金属层212和213与芯层211容易彼此分开。在一些示例性实施例中，载体210可以是通常的分离芯。
然后，如图13B中所示，在载体210上形成树脂层220。
可通过树脂层220确保载体210和将要制造的连接构件120之间的电绝缘。详细地，为了在完成连接构件120之后(见图13D)对重新分布层122(见图13D)正常地执行电测试，可将树脂层220形成为使连接构件的重新分布层和载体210的金属层212彼此绝缘。树脂层220可通过层叠膜的形式或施加并硬化液相的形式来形成。如果必要，也可省略树脂层220。
然后，如图13C中所示，形成UBM焊盘142和钝化层130。
为了形成用于UBM层的UBM焊盘142，可在树脂层220上形成种子层，可使用干膜等形成图案，并且可通过镀覆工艺填充该图案。然后，可形成覆盖UBM焊盘142的钝化层130。当省略树脂层220时，可使用载体210的金属层213作为种子层形成UBM焊盘142。
然后，如图13D中所示，可在钝化层130上形成连接构件120。
可在与其上执行形成覆盖UBM焊盘142的钝化层130的工艺(先前的工艺)的工艺线相同的工艺线上执行形成连接构件120的工艺。在本工艺中，可在钝化层130中形成孔，可在通过镀覆工艺等填充该孔的同时形成第一重新分布层122a，并且可反复地执行绝缘层121的形成、导通孔的形成、填充以及图案的形成，以形成具有另外的重新分布层122和过孔123的连接构件120。此外，可在形成于连接构件120的上部处的第三(例如，在具有三个重新分布层的实施例中)重新分布层122c上形成表面处理层P。在具有不同数量的重新分布层122的实施例中，可在最后(或如附图中所示，最上)的重新分布层上形成表面处理层P。
在形成连接构件120之后并且在安装半导体芯片之前，可执行重新分布层的四路线测试和电测试验证程序。因此，在安装半导体芯片之前，可提前确认重新分布层等的缺陷，从而可显著减少由于不合格产品被丢弃而造成的成本损失。
在本工艺中，形成在钝化层130的孔中的UBM过孔143可与第一重新分布层122a一起形成。这种情况与在UBM层最后法中UBM过孔和UBM焊盘彼此一起形成为一体的结构的情况不同。如上所述，与根据现有技术的结构不同，本公开的实施例中使用的UBM过孔143可具有与和其相邻的第一重新分布层122a一体的结构。
在本公开中，术语“一体的结构”不意味着两个组件简单地彼此接触，而指的是两个组件使用相同的材料通过相同的工艺彼此一体地形成的结构。例如，当过孔和图案(例如，重新分布层或焊盘)通过相同的镀覆工艺同时形成时，过孔和图案称为一体结构。
与UBM层最后法不同，在根据本公开的实施例的制造半导体封装件的方法中，当在安装半导体芯片之前形成连接构件120时，可在连接构件120上提前形成UBM层140。例如，可在形成连接构件120之前，在形成连接构件120的工艺线中形成UBM层140和钝化层130。如上所述，可在相同的工艺线上连续地形成UBM层140以及连接构件120的重新分布层122和过孔123。
因此，在根据本公开的制造半导体封装件的方法中，在完成半导体封装件之后，可不需要用于形成UBM层的另外的载体，并且可省略用于形成UBM层的单独的专用线。此外，在形成UBM层的工艺中，可消除由于封装工艺的污染物而导致的风险。
图14A至图14D是示出图9的半导体封装件在使用图13D中示出的连接构件制造半导体封装件的工艺期间的截面图。
如图14A中所示，可在连接构件120上安装半导体芯片111、112和113。
可使用利用焊料形成的连接体115等执行安装工艺。另外，可通过底部填充树脂170更稳定地固定半导体芯片111、112和113。然后，可在连接构件120上形成包封半导体芯片111、112和113的包封件160。可通过层叠膜的形式或施加并硬化液相的形式形成包封件160。
然后，如图14B中所示，可研磨包封件160以使半导体芯片111、112和113的表面暴露。
在研磨工艺之后，相应的半导体芯片111、112和113的上表面可设置在相同的水平面上，并可与包封件的上表面基本共面。由于半导体芯片的在研磨工艺中被部分去除的部分来自于它们的相应的无效区域，它们可能与功能无关，并且半导体芯片暴露到包封件的外部，因此可提高散热效果。
然后，如图14C中所示，将载体210与连接构件120分开。
可通过分开金属层212和213执行分开芯层211的工艺。例如，可使用金属层和芯层之间的释放层。在分离芯层211的工艺之后，可通过蚀刻工艺从连接构件120去除金属层212和213。树脂层220可在蚀刻金属层的工艺中保护UBM焊盘142。在分开载体的工艺之后，可去除树脂层220，以暴露UBM焊盘142，可去除钝化层130的一部分以使UBM焊盘142从剩余的钝化层130的表面突出。
如图14C中所示，树脂层和部分的钝化层可被去除直到水平面(L)以使UBM焊盘142从剩余的钝化层130的表面突出。
在实施例中，可在去除树脂层220和钝化层130的工艺中使用等离子体蚀刻。例如，可使用包含氧的等离子体，以有效且精确地去除树脂层220和利用与树脂层220的绝缘材料相似的绝缘材料形成的钝化层130。
在一些示例性实施例中，可将蚀刻速率调整为约1μm/min，并可获得高达5％或更小(例如，3％)的蚀刻分散，以有效地去除具有足够的厚度的绝缘材料层(例如，树脂层和钝化层)。此外，相对于利用金属形成的UBM焊盘142，去除工艺可具有高的选择性，以在不损坏UBM焊盘142的情况下有效地暴露UBM焊盘142的连接表面。可将蚀刻深度精确地控制直到几微米或几亚微米。
如本示例性实施例中，使用等离子体蚀刻暴露UBM焊盘的工艺可提供如下优点：可省略用于在钝化层130中形成开口的单独的图案化工艺。
在实施例中，可与诸如研磨工艺的另一工艺一起执行暴露UBM焊盘142的工艺。例如，可通过研磨工艺去除树脂层220，可通过等离子体蚀刻精确地去除钝化层。
然后，如图14D中所示，在暴露的UBM焊盘142上形成诸如焊料的连接端子150，以制造图9中示出的半导体封装件100。在这个工艺中，如果必要，可执行用于去除残留物的表面除污工艺。
图15A至图15E是示出半导体封装件在根据本公开的另一示例性实施例的制造半导体封装件的方法的形成重新分布层的工艺期间的截面图。
参照图15A，在设置于载体210上的树脂层220上形成光致抗蚀剂230。载体210可参照图13A中描述的载体210来理解。当省略树脂层220时，光致抗蚀剂230可形成在载体210的金属层213上。虽然通过示例的方式描述了光致抗蚀剂230，但可使用具有块形状的另一材料，例如，诸如氧化物的另一绝缘体或诸如镍的金属等。
然后，如图15B中所示，使光致抗蚀剂230图案化，以形成与凹部(图15D中的“R”)对应的凹部图案230P。可通过曝光和显影执行图案化工艺。
然后，如图15C中所示，在形成凹部图案230P的区域中形成具有用于UBM焊盘的开口O的干膜240。
在实施例中，可在树脂层220上形成干膜240，可通过曝光和显影在干膜240中形成开口O。考虑到UBM焊盘的厚度，可以按照大于凹部图案230P的厚度的高度形成干膜240，并可以按照大于凹部图案230P的面积的面积形成开口O。
然后，如图15D中所示，可通过镀覆填充干膜240的开口O，以形成UBM焊盘142，并可去除干膜240。
可通过这样的填充和去除工艺获得期望的UBM焊盘142。虽然未示出，但可在本镀覆工艺中使用种子层。
然后，如图15E中所示，可在UBM焊盘142上形成钝化层130，并可在钝化层130上形成连接构件120。
根据示例性实施例的形成连接构件120的工艺可参照与图13D有关的描述来理解。可在与其上执行形成钝化层130和UBM焊盘142的工艺的工艺线相同的工艺线上执行形成连接构件120的工艺。在形成连接构件120之后并且在安装半导体芯片之前，可执行重新分布层的四路线测试和电测试验证程序。在实施例中，形成在钝化层130的孔中的UBM过孔143可与第一重新分布层122a一起形成。因此，UBM过孔143可具有与第一重新分布层122a一体的结构。
图16A至图16C是示出半导体封装件在根据本公开的另一示例性实施例的制造半导体封装件的方法的形成封装件的工艺期间的截面图。
首先，参照图16A，示出了处于载体210与连接构件120分开并且去除了金属层213的状态下的封装件结构。
图16A中示出的结构(使用图15E中示出的连接构件制造的封装件)可被理解为通过执行分开载体的工艺和蚀刻金属层(见图14C和图14D)的工艺以及安装半导体芯片的工艺和形成包封件(见图14A和图14B)的工艺而获得的结果。
参照图16B，可通过等离子体蚀刻去除树脂层和钝化层的一部分。
可通过本去除工艺使UBM焊盘142从剩余的钝化层130的表面突出。在本工艺中，可使用包含氧的等离子体蚀刻来去除利用有机材料形成的凹部图案230P以及树脂层220和钝化层130的一部分。可使用等离子体蚀刻，以在有效地去除位于UBM焊盘142的凹部R中的凹部图案230P的同时以期望的厚度暴露UBM焊盘142，因此可省略用于在钝化层130中形成开口的单独的图案化工艺。
然后，如图16C中所示，可在暴露的UBM焊盘142上形成诸如焊料的连接端子150，以制造图9中示出的半导体封装件100。在本工艺中，如果必要，可执行用于去除残余物的表面除污工艺。
图17是示出根据本公开的另一示例性实施例的半导体封装件的侧视截面图，图18A和图18B分别是示出图17中示出的半导体封装件的区域(部分A)的放大图和平面图。
参照图17，根据示例性实施例的半导体封装件100A除了其具有多个UBM过孔143a、143b、143c和143d连接到一个UBM焊盘142的多个过孔的UBM层140’之外可被理解为与图9和图10中示出的扇出型半导体封装件100相似。除非明确相反地描述，否则可参照对于图9和图10中示出的扇出型半导体封装件100的相同组件或相似组件的描述来理解根据这样的实施例的组件。
图17中示出的实施例中使用的UBM层140’可包括：四个UBM过孔143a、143b、143c和143d，连接到连接构件120的重新分布层122；以及UBM焊盘142，连接到四个UBM过孔143a、143b、143c和143d，如图18A和图18B中所示。
在这样的实施例中，UBM过孔143a、143b、143c和143d可嵌在钝化层130中，同时UBM焊盘142可从钝化层130的表面突出。因此，可确保易于连接到UBM焊盘142和UBM层140’的结构稳定性两者。可通过诸如等离子体蚀刻的树脂去除工艺执行UBM焊盘142的暴露。示出了在本示例性实施例中使用的UBM层140’包括四个UBM过孔143a、143b、143c和143d的情况，但是UBM层140’可包括另一数量的UBM过孔。
如上所述，在根据示例性实施例的半导体封装件100A中，可使用将设置在最外部处的第一重新分布层122a和UBM焊盘142彼此连接的多个UBM过孔，从而可通过UBM过孔分散应力，可增大金属所占据的面积比，并可确保对应力足够的抵抗力。结果，可改善以上描述的板极可靠性的问题。
如上所述，根据本公开的示例性实施例，可提供具有如下UBM层的结构的半导体封装件：具有简化的制造工艺并确保高的可靠性。
UBM焊盘可从钝化层暴露，以确保稳定连接并提供具有高的结构可靠性的UBM层。此外，UBM层可在安装半导体芯片之前与重新分布层一起形成，从而可省略用于形成UBM层的单独的专用线，并且可省略专用载体。
虽然以上已经示出并且描述了示例性实施例，但是对本领域技术人员将显而易见的是，在不脱离由所附的权利要求限定的本公开的范围的情况下，可做出修改和变形。

Claims (24)

1.一种半导体封装件，包括：
半导体芯片，具有连接焊盘；
连接构件，具有第一表面和与所述第一表面背对的第二表面并且包括绝缘层和形成在所述绝缘层中的重新分布层，所述半导体芯片设置在所述第一表面上，所述重新分布层的一部分设置在所述第二表面上并且电连接到所述连接焊盘；
包封件，设置在所述连接构件的所述第一表面上，并包封所述半导体芯片；
钝化层，作为所述半导体封装件的最外绝缘层设置在所述连接构件的所述第二表面上；以及
凸块下金属层，部分地嵌在所述钝化层中并连接到所述连接构件的所述重新分布层，
其中，所述凸块下金属层包括：凸块下金属过孔，嵌在所述钝化层中并连接到所述连接构件的所述重新分布层；以及凸块下金属焊盘，连接到所述凸块下金属过孔，并从所述钝化层的第一表面突出，并且
所述凸块下金属过孔的与所述凸块下金属焊盘接触的部分的宽度比所述凸块下金属过孔的与所述重新分布层接触的部分的宽度窄，
其中，所述钝化层的材料与所述绝缘层的材料不同，所述重新分布层中的最下重新分布层设置在所述钝化层的第二表面上，所述钝化层的第二表面与所述钝化层的第一表面背对。
2.根据权利要求1所述的半导体封装件，其中，所述凸块下金属焊盘的一部分被所述钝化层包围。
3.根据权利要求1所述的半导体封装件，其中，所述凸块下金属焊盘具有连接到所述凸块下金属过孔的第一表面以及与所述第一表面背对的第二表面，并且
所述凸块下金属焊盘的所述第一表面的水平面与所述钝化层的暴露的表面的水平面基本相同。
4.根据权利要求1所述的半导体封装件，其中，所述凸块下金属过孔和所述重新分布层之间的粘结强度大于所述凸块下金属过孔和所述凸块下金属焊盘之间的粘结强度。
5.根据权利要求1所述的半导体封装件，其中，所述凸块下金属过孔具有与和所述凸块下金属过孔相邻的所述重新分布层一体的结构。
6.根据权利要求1所述的半导体封装件，其中，当沿着所述连接构件的厚度方向观察时，所述凸块下金属过孔的截面具有倒梯形形状。
7.根据权利要求1所述的半导体封装件，其中，所述凸块下金属焊盘具有凹部，所述凹部形成在所述凸块下金属焊盘的暴露的表面中。
8.根据权利要求7所述的半导体封装件，其中，所述凹部包括彼此分开的多个凹部。
9.根据权利要求1所述的半导体封装件，其中，所述半导体芯片的上表面暴露到所述包封件的上表面，所述半导体芯片的所述上表面和所述包封件的所述上表面基本彼此共面。
10.根据权利要求1所述的半导体封装件，其中，所述凸块下金属过孔包括连接到相应的所述凸块下金属焊盘的多个凸块下金属过孔。
11.一种半导体封装件，包括：
连接构件，具有彼此背对的第一表面和第二表面，并包括绝缘层和形成在所述绝缘层中的重新分布层；
半导体芯片，设置在所述连接构件的所述第一表面上，并具有电连接到所述重新分布层的连接焊盘；
包封件，设置在所述连接构件的所述第一表面上并包封所述半导体芯片；
凸块下金属过孔，设置在所述连接构件的所述第二表面上并连接到所述连接构件的所述重新分布层；
钝化层，作为所述半导体封装件的最外绝缘层设置在所述连接构件的所述第二表面上，并使所述凸块下金属过孔嵌在所述钝化层中；以及
凸块下金属焊盘，连接到所述凸块下金属过孔，并从所述钝化层的第一表面突出，
其中，所述凸块下金属过孔具有与所述重新分布层的与所述凸块下金属过孔接触的部分一体的结构，
其中，所述凸块下金属焊盘部分嵌入所述钝化层中，使得所述凸块下金属焊盘的一部分从所述钝化层暴露，
其中，所述钝化层的材料与所述绝缘层的材料不同，所述重新分布层中的最下重新分布层设置在所述钝化层的第二表面上，所述钝化层的第二表面与所述钝化层的第一表面背对。
12.根据权利要求11所述的半导体封装件，其中，所述重新分布层包括设置在所述绝缘层中的不同的水平面上的多个重新分布层，所述连接构件包括将所述多个重新分布层彼此电连接的至少一个过孔。
13.根据权利要求12所述的半导体封装件，其中，所述至少一个过孔的与所述连接构件的所述第一表面相邻的部分的宽度大于所述至少一个过孔的与所述连接构件的所述第二表面相邻的部分的宽度。
14.根据权利要求12所述的半导体封装件，其中，所述凸块下金属过孔的与所述凸块下金属焊盘接触的部分的宽度比所述凸块下金属过孔的与所述重新分布层接触的部分的宽度窄。
15.一种连接构件，包括：
绝缘层，具有第一表面和与所述第一表面背对的第二表面；
重新分布层，设置在所述绝缘层中；
钝化层，作为所述连接构件的最外绝缘层设置在所述第二表面上；以及
凸块下金属层，部分地嵌在所述钝化层中，所述凸块下金属层连接到所述重新分布层，其中，
所述重新分布层的一部分暴露在所述第一表面处，并连接到半导体芯片的连接焊盘，
所述凸块下金属层包括：凸块下金属过孔，嵌在所述钝化层中并连接到所述重新分布层；以及凸块下金属焊盘，连接到所述凸块下金属过孔，并从所述钝化层的第一表面突出，
所述凸块下金属过孔的与所述凸块下金属焊盘接触的部分的宽度比所述凸块下金属过孔的与所述重新分布层接触的部分的宽度窄，
其中，所述钝化层的材料与所述绝缘层的材料不同，所述重新分布层中的最下重新分布层设置在所述钝化层的第二表面上，所述钝化层的第二表面与所述钝化层的第一表面背对。
16.根据权利要求15所述的连接构件，其中，所述凸块下金属过孔具有与所述重新分布层的与所述凸块下金属过孔接触的部分一体的结构。
17.根据权利要求15所述的连接构件，其中，所述凸块下金属过孔包括连接到相应的所述凸块下金属焊盘的多个凸块下金属过孔。
18.根据权利要求15所述的连接构件，其中，所述重新分布层包括设置在所述绝缘层中的不同的水平面上的多个重新分布层，所述连接构件还包括将所述多个重新分布层彼此电连接的至少一个过孔。
19.一种制造半导体封装件的方法，所述方法包括：
在载体上形成树脂层；
在所述树脂层上方形成凸块下金属焊盘和钝化层，所述钝化层包埋所述凸块下金属焊盘；
在所述钝化层中形成孔，以从所述钝化层暴露所述凸块下金属焊盘的一部分；
在所述钝化层上方形成连接构件，所述连接构件包括第一导电重新分布层和包埋所述第一导电重新分布层的第一绝缘层，所述第一导电重新分布层的至少一部分通过形成在所述钝化层中的凸块下金属过孔连接到所述凸块下金属焊盘，并且所述第一导电重新分布层的至少一部分从所述第一绝缘层暴露，所述第一导电重新分布层设置在所述钝化层的第二表面上；
去除所述载体和所述树脂层，以使所述凸块下金属焊盘从所述钝化层的第一表面暴露，所述钝化层的第一表面与所述钝化层的第二表面背对，
其中，所述凸块下金属焊盘部分嵌入所述钝化层中，使得所述凸块下金属焊盘的一部分从所述钝化层暴露，
其中，所述钝化层的材料与所述第一绝缘层的材料不同。
20.根据权利要求19所述的方法，其中，所述凸块下金属过孔的与所述凸块下金属焊盘接触的部分的宽度比所述凸块下金属过孔的与所述第一导电重新分布层接触的部分的宽度窄。
21.根据权利要求19所述的方法，其中，所述连接构件还包括设置在所述第一绝缘层上方的第二导电重新分布层和包埋所述第二导电重新分布层的第二绝缘层，所述第二导电重新分布层的至少一部分接触所述第一导电重新分布层的从所述第一绝缘层暴露的所述部分，并且所述第二导电重新分布层的至少一部分从所述第二绝缘层暴露。
22.根据权利要求19所述的方法，其中，当沿着所述连接构件的厚度方向观察时，所述凸块下金属过孔的截面具有倒梯形形状。
23.根据权利要求19所述的方法，所述方法还包括在所述凸块下金属焊盘的暴露的表面中形成凹部。
24.根据权利要求19所述的方法，所述方法还包括在所述第一绝缘层上设置半导体芯片，从而使所述半导体芯片的连接端子与所述第一导电重新分布层的通过所述第一绝缘层暴露的所述部分接触。
CN201810399546.7A 2017-11-01 2018-04-28 连接构件及其制造方法以及半导体封装件 Active CN109755206B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0144881 2017-11-01
KR1020170144881A KR102019355B1 (ko) 2017-11-01 2017-11-01 반도체 패키지

Publications (2)

Publication Number Publication Date
CN109755206A CN109755206A (zh) 2019-05-14
CN109755206B true CN109755206B (zh) 2023-05-23

Family

ID=66244152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810399546.7A Active CN109755206B (zh) 2017-11-01 2018-04-28 连接构件及其制造方法以及半导体封装件

Country Status (5)

Country Link
US (2) US10665535B2 (zh)
JP (1) JP6712610B2 (zh)
KR (1) KR102019355B1 (zh)
CN (1) CN109755206B (zh)
TW (1) TWI765980B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923449B2 (en) * 2016-10-06 2021-02-16 Compass Technology Company Limited Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
US11069606B2 (en) 2016-10-06 2021-07-20 Compass Technology Company Limited Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
US10700008B2 (en) * 2018-05-30 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having redistribution layer structures
KR102530322B1 (ko) * 2018-12-18 2023-05-10 삼성전자주식회사 반도체 패키지
US11164814B2 (en) * 2019-03-14 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
KR20210000812A (ko) * 2019-06-25 2021-01-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11195818B2 (en) * 2019-09-12 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contact for thermal displacement in a multi-wafer stacked integrated circuit
KR20210073809A (ko) 2019-12-11 2021-06-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
KR20210103743A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11527499B2 (en) 2020-04-29 2022-12-13 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out structures and methods for forming the same
US11515274B2 (en) * 2020-05-28 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11652037B2 (en) 2020-07-31 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacture
KR20220041430A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 Ubm층을 가지는 팬 아웃 반도체 패키지
TWI773360B (zh) * 2021-06-03 2022-08-01 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法
CN116013874A (zh) * 2021-10-22 2023-04-25 讯芯电子科技（中山）有限公司 半导体封装装置和半导体封装装置制造方法
US11901350B2 (en) * 2021-12-28 2024-02-13 Nanya Technology Corporation Method for fabricating semiconductor device with stacking structure
US11996390B2 (en) * 2021-12-28 2024-05-28 Nanya Technology Corporation Semiconductor device with stacking structure
KR20240003851A (ko) * 2022-07-04 2024-01-11 삼성전자주식회사 반도체 패키지
TWI835336B (zh) * 2022-10-11 2024-03-11 群創光電股份有限公司 電子裝置及其製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459362B (en) * 2000-08-01 2001-10-11 Siliconware Precision Industries Co Ltd Bump structure to improve the smoothness
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2004146771A (ja) * 2002-08-27 2004-05-20 Shinko Electric Ind Co Ltd 半導体パッケージとその製造方法および半導体装置
CN103151329A (zh) * 2011-12-07 2013-06-12 台湾积体电路制造股份有限公司 用于封装芯片的钝化层
JP2016092339A (ja) * 2014-11-10 2016-05-23 ローム株式会社 半導体装置およびその製造方法
CN106257658A (zh) * 2015-06-22 2016-12-28 华亚科技股份有限公司 半导体器件
TW201724414A (zh) * 2015-10-13 2017-07-01 三星電機股份有限公司 扇出型半導體封裝及其製造方法
CN106997853A (zh) * 2016-01-22 2017-08-01 美光科技公司 封装上封装构件及其制造方法
CN107230666A (zh) * 2016-03-25 2017-10-03 三星电机株式会社 扇出型半导体封装件

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
US7084903B2 (en) * 1998-05-18 2006-08-01 International Business Machines Corporation Image capturing system and method for automatically watermarking recorded parameters for providing digital image verification
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
JP3861669B2 (ja) 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6709897B2 (en) * 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
JP2006186321A (ja) 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JP4016039B2 (ja) 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
US7838779B2 (en) 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
JP4890959B2 (ja) * 2005-06-17 2012-03-07 日本電気株式会社 配線基板及びその製造方法並びに半導体パッケージ
JP2007005536A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
TW200707676A (en) 2005-08-09 2007-02-16 Chipmos Technologies Inc Thin IC package for improving heat dissipation from chip backside
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5291485B2 (ja) * 2009-02-13 2013-09-18 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
JP5544872B2 (ja) * 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5582811B2 (ja) * 2010-02-15 2014-09-03 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US9576919B2 (en) 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US9202713B2 (en) 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
US9437561B2 (en) 2010-09-09 2016-09-06 Advanced Micro Devices, Inc. Semiconductor chip with redundant thru-silicon-vias
TWI449141B (zh) * 2011-10-19 2014-08-11 Richtek Technology Corp 晶圓級晶片尺度封裝元件以及其製造方法
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
JP6105316B2 (ja) * 2013-02-19 2017-03-29 京セラ株式会社 電子装置
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US8952544B2 (en) * 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9018757B2 (en) 2013-07-16 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bump structures over wide metal pad
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
JP2015135869A (ja) * 2014-01-16 2015-07-27 株式会社テラプローブ 半導体装置、及び半導体装置の製造方法
JP2015173253A (ja) * 2014-02-20 2015-10-01 株式会社テラプローブ 半導体装置の製造方法
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10818621B2 (en) 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP2018006391A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10276382B2 (en) * 2016-08-11 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and stacked package assemblies including high density interconnections
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459362B (en) * 2000-08-01 2001-10-11 Siliconware Precision Industries Co Ltd Bump structure to improve the smoothness
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2004146771A (ja) * 2002-08-27 2004-05-20 Shinko Electric Ind Co Ltd 半導体パッケージとその製造方法および半導体装置
CN103151329A (zh) * 2011-12-07 2013-06-12 台湾积体电路制造股份有限公司 用于封装芯片的钝化层
JP2016092339A (ja) * 2014-11-10 2016-05-23 ローム株式会社 半導体装置およびその製造方法
CN106257658A (zh) * 2015-06-22 2016-12-28 华亚科技股份有限公司 半导体器件
TW201724414A (zh) * 2015-10-13 2017-07-01 三星電機股份有限公司 扇出型半導體封裝及其製造方法
CN106997853A (zh) * 2016-01-22 2017-08-01 美光科技公司 封装上封装构件及其制造方法
CN107230666A (zh) * 2016-03-25 2017-10-03 三星电机株式会社 扇出型半导体封装件

Also Published As

Publication number Publication date
US10665535B2 (en) 2020-05-26
CN109755206A (zh) 2019-05-14
JP6712610B2 (ja) 2020-06-24
US20190131221A1 (en) 2019-05-02
KR102019355B1 (ko) 2019-09-09
TWI765980B (zh) 2022-06-01
US11189552B2 (en) 2021-11-30
US20200266137A1 (en) 2020-08-20
JP2019087719A (ja) 2019-06-06
KR20190049247A (ko) 2019-05-09
TW201919174A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
CN109755206B (zh) 连接构件及其制造方法以及半导体封装件
CN109755191B (zh) 扇出型半导体封装件
KR102041661B1 (ko) 팬-아웃 반도체 패키지
US20190013276A1 (en) Semiconductor device and method for manufacturing the same
KR101901713B1 (ko) 팬-아웃 반도체 패키지
CN109755234B (zh) 扇出型半导体封装件
CN111048484B (zh) 半导体封装件
CN110896061B (zh) 半导体封装件
CN109727958B (zh) 扇出型半导体封装件
KR102016491B1 (ko) 팬-아웃 반도체 패키지
KR102055593B1 (ko) 팬-아웃 반도체 패키지
CN110634827B (zh) 半导体封装件
KR102028713B1 (ko) 반도체 패키지
CN110875299B (zh) 半导体封装件
CN110828394B (zh) 半导体封装件
KR102029101B1 (ko) 반도체 패키지
CN110867418A (zh) 扇出型半导体封装件
US11694965B2 (en) Fan-out semiconductor package
CN110739286A (zh) 半导体封装件
CN111162068A (zh) 半导体封装件
CN111785695A (zh) 半导体封装件
CN110676229B (zh) 半导体封装件
CN111613538A (zh) 制造半导体芯片的连接结构和制造半导体封装件的方法
CN111341752A (zh) 半导体封装件
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190614

Address after: Gyeonggi Do Korea Suwon

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electro-Mechanics Co.,Ltd.

GR01 Patent grant
GR01 Patent grant