TWI835336B

TWI835336B - 電子裝置及其製造方法

Info

Publication number: TWI835336B
Application number: TW111138333A
Authority: TW
Inventors: 吳自勝; 劉浩錕; 林崇智; 王程麒; 廖文祥; 林德勛
Original assignee: 群創光電股份有限公司
Priority date: 2022-10-11
Filing date: 2022-10-11
Publication date: 2024-03-11

Abstract

一種電子裝置，包括封裝結構、電路結構、接合結構以及外部元件。電路結構設置於封裝結構上且電性連接至封裝結構。電路結構具有凹陷。接合結構包括第一接合墊與第二接合墊。第二接合墊設置於凹陷內，且第二接合墊設置於第一接合墊上。接合結構設置於電路結構與外部元件之間。外部元件透過接合結構電性連接至電路結構。第一接合墊的寬度小於第二接合墊的寬度。

Description

電子裝置及其製造方法

本揭露是有關於一種電子裝置及其製造方法，且特別是有關於一種可減少應力或可提升可靠度的電子裝置及其製造方法。

電子裝置或拼接電子裝置已廣泛地應用於通訊、顯示、車用、高速運算、電源管理或航空等不同領域中。隨電子裝置蓬勃發展，電子裝置朝向輕薄化開發，因此對於電子裝置的可靠度或品質要求越高。

根據本揭露的實施例，電子裝置包括封裝結構、電路結構、接合結構以及外部元件。電路結構設置於封裝結構上且電性連接至封裝結構。電路結構具有凹陷。接合結構包括第一接合墊與第二接合墊。第二接合墊設置於凹陷內，且第二接合墊設置於第一接合墊上。接合結構設置於電路結構與外部元件之間。外部元件透過接合結構電性連接至電路結構。第一接合墊的寬度小於第二接合墊的寬度。

根據本揭露的實施例，電子裝置的製造方法包括以下步驟：提供基板；形成封裝結構於基板上；形成電路結構，以使電路結構電性連接至封裝結構；形成接合結構於電路結構上，其中接合結構包括第一接合墊與第二接合墊，且第一接合墊設置於第二接合墊與電路結構之間；以及設置外部元件，以使接合結構位於電路結構與外部元件之間，並使外部元件電性連接至電路結構。其中，第一接合墊的寬度小於第二接合墊的寬度。

為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

通過參考以下的詳細描述並同時結合附圖可以理解本揭露，須注意的是，為了使讀者能容易瞭解及為了圖式的簡潔，本揭露中的多張圖式只繪出電子裝置的一部分，且圖式中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本揭露的範圍。

在下文說明書與申請專利範圍中，「含有」與「包括」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。

應了解到，當元件或膜層被稱為在另一個元件或膜層「上」或「連接到」另一個元件或膜層時，它可以直接在此另一元件或膜層上或直接連接到此另一元件或層，或者兩者之間存在有插入的元件或膜層(非直接情況)。相反地，當元件被稱為「直接」在另一個元件或膜層「上」或「直接連接到」另一個元件或膜層時，兩者之間不存在有插入的元件或膜層。

雖然術語「第一」、「第二」、「第三」…可用以描述多種組成元件，但組成元件並不以此術語為限。此術語僅用於區別說明書內單一組成元件與其它組成元件。申請專利範圍中可不使用相同術語，而依照申請專利範圍中元件宣告的順序以第一、第二、第三…取代。因此，在下文說明書中，第一組成元件在申請專利範圍中可能為第二組成元件。

在下文說明書與申請專利範圍中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附圖的方向。因此，使用的方向用語是用來說明並非用來限制本揭露。必需了解的是，為特別描述或圖示之元件可以此技術人士所熟知之各種形式存在。在本文中，當一元件被稱為與另一元件“重疊”時，應被瞭解為所述元件是與所述另一元件部分重疊或完全重疊。

於文中，「約」、「大約」、「實質上」、「大致上」之用語通常表示在一給定值或範圍的10%內、或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「實質上」、「大致上」的情況下，仍可隱含「約」、「大約」、「實質上」、「大致上」之含義。

在本揭露一些實施例中，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。此外，用語「耦接」包括任何直接及間接的電性連接手段。

在本揭露一些實施例中，可使用光學顯微鏡(optical microscopy，OM)、掃描式電子顯微鏡(scanning electron microscope，SEM)、薄膜厚度輪廓測量儀(α-step)、橢圓測厚儀、或其它合適的方式量測各元件的面積、寬度、厚度或高度、或元件之間的距離或間距。詳細而言，根據一些實施例，可使用掃描式電子顯微鏡取得包括欲量測的元件的剖面結構影像，並量測各元件的面積、寬度、厚度或高度、或元件之間的距離或間距。

本揭露的電子裝置可包括顯示裝置、發光裝置、太陽能電池、天線裝置、半導體裝置、封裝裝置、感測裝置、車用裝置或拼接裝置，但不以此為限。電子裝置可為可彎折或可撓式電子裝置。電子裝置可例如包括液晶(liquid crystal)發光二極體；發光二極體可例如包括有機發光二極體(organic light emitting diode，OLED)、次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(quantum dot，QD，可例如為QLED、QDLED)，螢光(fluorescence)、磷光(phosphor)或其他適合之材且其材料可任意排列組合，但不以此為限。天線裝置可例如是液晶天線，但不以此為限。拼接裝置可例如是顯示器拼接裝置或天線拼接裝置，但不以此為限。需注意的是，電子裝置可為前述之任意排列組合，但不以此為限。下文將以電子裝置說明本揭露內容，但本揭露不以此為限。

須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，可將數個不同實施例中的特徵進行替換、重組、混合以完成其它實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。

現將詳細地參考本揭露的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

圖1A至圖1H為本揭露一實施例的電子裝置的製造方法的局部剖面示意圖。圖2為圖1H的電子裝置的上視示意圖，且圖1H為圖2的電子裝置沿剖面線I-I’的剖面示意圖。為了附圖清楚及方便說明，圖2省略繪示電子裝置100的若干元件(例如省略繪示第一接合墊151與外部元件160，但不限於此)。

根據本揭露的一些實施例，電子裝置100的製造方法可包括以下步驟：

首先，請參照圖1A，提供基板110，並形成封裝結構120於基板110上。其中，基板110可以包括硬性基板、軟性基板或前述的組合，舉例來說，基板110的材料可包括玻璃、石英、藍寶石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚醯亞胺(polyimide，PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、其它合適的基板材料或前述的組合，但不限於此。此外，在本實施例中，方向Z例如是基板110的法線方向或電子裝置100的法線方向，但不限於此。

在本實施例中，在基板110與封裝結構120之間可以選擇性地設置離型層(release layer)130，但不限於此。離型層130可與基板110一起在後續的步驟中被移除。離型層130的材料可包括在受熱時或被紫外光照射時會失去黏著特性的黏著材料，但不限於此。在一些實施例中，在基板與封裝結構之間也可以不需設置離型層。

在本實施例中，封裝結構120包括電子元件121以及圍繞電子元件121的保護層122。具體來說，電子元件121具有上表面121a、與上表面121a相對的下表面121b、以及連接上表面121a與下表面121b的側表面121c。上表面121a可例如是電子元件121的主動面，但不限於此。此外，電子元件121具有高度H1。高度H1例如是電子元件121沿著基板110的法線方向(即，方向Z)進行量測到的高度。在本實施例中，電子元件121的高度H1可例如是大於或等於200微米(μm)(即，H1≥200μm)，但不限於此。在本實施例中，電子元件121可包括晶片(例如是已知良好裸晶(known good die，KGD))、二極體、天線單元、感測器、半導體相關製程的結構、或設置在基板(例如是聚醯亞胺、玻璃、矽基底或其它合適的基板材料)上的半導體相關製程的結構，但不限於此。

保護層122圍繞電子元件121，也就是說保護層122可接觸電子元件121至少一側表面121c。保護層122可進一步接觸電子元件121的下表面121b。根據一些實施例，保護層122可接觸電子元件121的側表面121c，但保護層122不接觸電子元件121的下表面121b。保護層122具有彼此相對的上表面122a與下表面122b。保護層122的下表面122b可以接觸離型層130，但不限於此。保護層122的材料可包括環氧樹脂模塑料(epoxy molding compound，EMC)、其它合適的保護材料或前述的組合，但不限於此。

在本實施例中，封裝結構120更包括接墊123、第一絕緣層124以及第二絕緣層125。接墊123設置於電子元件121的上表面121a上，且接墊123可電性連接至電子元件121。接墊123的材料可包括鋁、鈦、銅、鉬、銀、金、其它合適的導電材料或前述的組合，但不限於此。

第一絕緣層124設置於電子元件121的上表面121a上。第一絕緣層124具有厚度T1。其中，厚度T1例如是第一絕緣層124沿著基板110的法線方向(即，方向Z)進行量測到的最大厚度。此外，第一絕緣層124具有第一開口124a，且第一開口124a可暴露出接墊123。第一開口124a的底部具有寬度W1。第一絕緣層124可以為單層結構或多層結構，且第一絕緣層124的材料可包括氧化矽、氮化矽、氧化鋁、聚醯亞胺(PI)、感光型聚醯亞胺(Photosensitive PI) 、其它合適的無機材料、其它合適的有機材料或前述的組合，但不限於此。

第二絕緣層125設置於第一絕緣層124上以及第一開口124a內。第二絕緣層125具有厚度T2。其中，厚度T2例如是第二絕緣層125沿著基板110的法線方向(即，方向Z)進行量測到的最大厚度。在本實施例中，第一絕緣層124的厚度T1可例如是小於第二絕緣層125的厚度T2，但不限於此。在本實施例中，透過使接近電子元件121的絕緣層的厚度較薄的設計，也就是第一絕緣層124的厚度T1小於第二絕緣層125的厚度T2的設計，可提升線路扇出的面積，但不以此為限。此外，第二絕緣層125具有第二開口125a。第二開口125a在基板110的法線方向上可重疊於第一開口124a。第二開口125a可暴露出部分的接墊123。第二開口125a的底部具有寬度W2。在本實施例中，第一開口124a的寬度W1可例如是大於第二開口125a的寬度W2，但不限於此。透過上述設計，第二絕緣層125可透過第一開口124a接觸第一絕緣層124的側表面124c，藉此，可例如是可增加介面接觸面積提升接著強度或電子裝置的可靠度。在本實施例中，保護層122還可設置於第二絕緣層125的側表面，以圍繞第二絕緣層125。保護層122的上表面122a可大致上切齊於第二絕緣層125遠離基板110的表面，但不限於此。第二絕緣層125可以為單層結構或多層結構，且第二絕緣層125的材料可包括聚醯亞胺(polyimide，PI)、感光型聚醯亞胺(photosensitive polyimide，PSPI)、味之素積層膜(ajinomoto build-up layer，ABF)、其它合適的聚合物材料或前述的組合，但不限於此。

然後，請參照圖1B至圖1D，形成電路結構140，以使電路結構140電性連接至封裝結構120。其中，電路結構140包括至少一晶種層(seed layer)141、至少一導電層142以及至少一第三絕緣層143(圖1H示意地繪示以1層晶種層141、1層導電層142以及1層第三絕緣層143為例)。導電層142與第三絕緣層143可沿著方向Z交錯堆疊。根據一些實施例，電路結構140可包括薄膜電晶體(thin film transistor, TFT)，薄膜電晶體可以包括閘極、源極、汲極、半導體層等，但本揭露不以此為限。此外，電路結構140可具有凹陷145。本揭露所指晶種層、導電層以及絕緣層可為單層或多層堆疊，其中晶種層和導電層可包括銅 (copper)、鈦 (titanium)、鉬 (molybdenum)、鋁 (aluminum)或其他合適的材料。根據一些實施例，電路結構140例如為重佈線結構 (redistribution structure)，用以使線路重佈或增加線路扇出範圍，可應用於半導體裝置，但不以此為限。

具體來說，請先參照圖1B，形成晶種層141於保護層122上、第二絕緣層125上以及第二開口125a內，並配置遮罩(mask)200於晶種層141上，以覆蓋晶種層141。其中，晶種層141的材料可包括鈦、銅、其它合適的材料或前述的組合，但不限於此。遮罩200的材料可包括感光型聚醯亞胺、味之素積層膜、其它合適的遮罩材料或前述的組合，但不限於此。

接著，請參照圖1C，圖案化遮罩200，以形成多個開口200a。開口200a可至少暴露出第二絕緣層125上的部分晶種層141以及第二開口125a內的晶種層141。開口200a在基板110的法線方向(即，方向Z)上可重疊於第二開口125a。在本實施例中，圖案化遮罩200的方法可包括黃光製程(photolithography)或雷射鑽孔(laser direct imaging)，但不限於此。

接著，請參照圖1D，形成導電層142於開口200a內以及第二開口125a內。導電層142可透過晶種層141與接墊123而電性連接至電子元件121。導電層142具有厚度T3。厚度T3例如是導電層142沿著基板110的法線方向(即，方向Z)進行量測到的厚度。在本實施例中，導電層142的厚度T3可例如是大於或等於60微米且小於或等於100微米(即，60μm≤T3≤100μm)，但不限於此。導電層142的材料可包括銅、鈦、鉻、鋁、金、鎳、前述金屬合金、其它合適的導電材料或前述的組合，但不限於此。在一些實施例中，導電層142可視為是可用來電性連接至電子元件121的金屬柱(stud)。

然後，請參照圖1E至圖1G，形成接合結構150於電路結構140上，其中，接合結構150包括第一接合墊151與第二接合墊152。具體來說，請先參照圖1E，移除圖案化後的遮罩200，透過黃光蝕刻製程圖案化遮罩200下方的晶種層141，配置第一接合墊151於導電層142上，並移除基板110與離型層130。其中，第一接合墊151可以直接接觸導電層142。第一接合墊151在基板110的法線方向(即，方向Z)上可不重疊於電子元件121的側表面121c。第一接合墊151與導電層142之間的接合介面會有金屬間化合物(intermetallic compound，IMC)(未繪示)。在本實施例中，第一接合墊151可以為錫球，但不限於此。第一接合墊151的材料可包括錫銀(SnAg)、鎳、金、導電膠或其合適的導電金屬，但不限於此。根據一些實施例，可搭配晶種層141與導電層142有不同的被蝕刻速率，使得經過晶種層141圖案化製程後，晶種層141會內縮而形成凹槽G；藉此，使得後續形成的第三絕緣層143可以填入凹槽G內，以提升介面接著強度。其中，凹槽G可定義為導電層142與保護層122之間的間隙，且凹槽G可以由導電層142、晶種層141以及保護層122所圍繞而成。

在本實施例中，第一接合墊151具有高度H2與寬度W3。高度H2例如是第一接合墊151沿著基板110的法線方向(即，方向Z)進行量測到的高度。第一接合墊151的高度H2與寬度W3可例如是大於或等於60微米且小於或等於100微米(即，60μm ≤H2≤100μm，60μm ≤W3≤100μm)，但不限於此。此外，在本實施例中，在剖視圖(如圖1E所示)中，電子元件121的高度H1可例如是大於或等於3倍的第一接合墊151的高度H2，且小於或等於10倍的第一接合墊151的高度H2 (即，3×H2≤H1≤10×H2)，但不限於此。

在本實施例中，以配置第一接合墊151於導電層142上的方式來取代一般是以形成金屬柱於導電層上的方式，藉此，可以省略一般在形成所述金屬柱時需再次設置遮罩、再次圖案化遮罩以及再次移除圖案化後的遮罩等步驟，具有簡化製程或節省時間的效果。

在本實施例中，以配置第一接合墊151於導電層142上的方式來取代一般是以形成金屬柱於導電層上的方式，藉此，可以減少異質介面接合時因熱膨脹係數(coefficient of thermal expansion，CTE)不匹配所產生的應力、可減少在異質介面接合處出現裂痕的風險、或可提升電子裝置的可靠度。本揭露所指異質 (heterogeneous) 泛指材料或功能不同的膜層或元件。

接著，請參照圖1F，形成第三絕緣層143於導電層142上。其中，第三絕緣層143可覆蓋導電層142以及由導電層142所暴露出的保護層122與第二絕緣層125。第三絕緣層143可包圍第一接合墊151以及第一接合墊151與導電層142之間的金屬間化合物，以增加第一接合墊151與導電層142之間接合強度。第三絕緣層143具有開孔143a，且開孔143a可暴露出第一接合墊151。在本實施例中，第三絕緣層143的開孔143a可視為是電路結構140的凹陷145。在一些實施例中，當電路結構包括多層絕緣層時，電路結構的凹陷則可視為是電路結構中最外層的絕緣層(即，電路結構中最遠離封裝結構的絕緣層)的開孔。

在本實施例中，第三絕緣層143具有厚度T4。其中，厚度T4例如是第三絕緣層143沿著導電層142與第三絕緣層143的堆疊方向(即，方向Z)進行量測到的最大厚度。在本實施例中，第三絕緣層143的厚度T4可例如是大於第二絕緣層125的厚度T2，以使第三絕緣層143的剛性(包括硬度、楊氏係數等)可大於第二絕緣層125，以具有防止刮傷、化學腐蝕影響或水氣影響的效果，但不限於此。

在本實施例中，形成第三絕緣層143於導電層142上的步驟可例如是包括以下步驟：先形成絕緣材料(未繪示)於導電層142上，以使絕緣材料可覆蓋導電層142與第一接合墊151；接著，可視需求對絕緣材料進行研磨，以平坦化絕緣材料遠離電子元件121的表面；接著，在絕緣材料對應於第一接合墊151的位置打孔，以形成可暴露出第一接合墊151的開孔143a。在本實施例中，第三絕緣層143可以為單層結構或多層結構，且第三絕緣層143的材料可包括感光型聚醯亞胺、味之素積層膜、其它合適的聚合物材料或前述的組合，但不限於此。

接著，請參照圖1G，設置第二接合墊152於凹陷145中，以使第二接合墊152設置於第一接合墊151上，並使第一接合墊151設置於第二接合墊152與電路結構140的導電層142之間。其中，第二接合墊152可以直接接觸第一接合墊151。第二接合墊152的一部分可位於凹陷145內，且第二接合墊152的另一部分可位於凹陷145外。第二接合墊152與第一接合墊151之間的接觸面CS可位於凹陷145內，且所述接觸面CS在基板110的法線方向(即，方向Z)上可低於第三絕緣層143遠離封裝結構120的表面，以用來固定第二接合墊152或用來限制第二接合墊152的接合位置，進而可提升對位精準度。根據一些實施例，第二接合墊152與第一接合墊151之間的接觸面可位於凹陷145外。第二接合墊152在基板110的法線方向(即，方向Z)上可不重疊於電子元件121的側表面121c。在本實施例中，第二接合墊152可以為錫球，但不限於此。第二接合墊152的材料可包括錫銀、導電膠或其合適的導電金屬，但不限於此。

在本實施例中，第二接合墊152具有高度H3與寬度W4。第二接合墊152的高度H3與寬度W4可例如是大於或等於200微米且小於或等於 300微米(即，200μm ≤H3≤300μm，200μm ≤W4≤300μm)，但不限於此。此外，在本實施例中，第一接合墊151的寬度W3可例如是小於第二接合墊152的寬度W4，但不限於此。

在本實施例中，雖然圖1G示意地繪示第一接合墊151為單個結構，且單個第一接合墊151可直接連接第二接合墊152與導電層142，但本揭露並不對第一接合墊151的結構數量加以限制。在一些實施例中，第一接合墊也可以是多個子接合墊(未繪示)堆疊後的結構，其中多個子接合墊皆被第三絕緣層143包圍，多個子接合墊中最靠近導電層142的子接合墊可直接接觸導電層142，且多個子接合墊中最遠離導電層142的子接合墊可直接接觸第二接合墊152。

然後，請參照圖1H與圖2，設置外部元件160，以使接合結構150位於電路結構140與外部元件160之間，並使外部元件160透過接合結構150電性連接至電路結構140。其中，外部元件160可透過接合結構150的第二接合墊152與第一接合墊151而電性連接至電路結構140。外部元件160可包括印刷電路板(printed circuit board)、積體電路晶片(integrated circuit chip)、電容或電阻，但不限於此。

請繼續參照圖2，保護層122還具有彼此相連的側表面122c與側表面122d。側表面122c的長度L1可例如是大於或等於6毫米(mm)且小於或等於6.2毫米(即，6mm≤L1≤6.2mm)，且側表面122d的長度L2可例如是大於或等於6.4毫米且小於或等於6.6毫米(即，6.4mm≤L2≤6.6mm)，但不限於此。第二接合墊152的中心與側表面122c之間的最小距離D1可例如是大於或等於200微米且小於或等於300微米(即，200μm≤D1≤300μm)，且第二接合墊152的中心與側表面122d之間的最小距離D2可例如是大於或等於200微米且小於或等於300微米(即，200μm≤D2≤300μm)，但不限於此。此外，在相鄰的兩個第二接合墊152中，其中一個第二接合墊152的中心與另一個第二接合墊152的中心之間的最小距離D3可例如是大於或等於350微米且小於或等於450微米(即，350μm≤D3≤450μm)，但不限於此。至此，已大致上製作完成本實施例的電子裝置100。

基於上述，本實施例的電子裝置100可包括封裝結構120、電路結構140、接合結構150以及外部元件160。電路結構140設置於封裝結構120上且電性連接至封裝結構120。電路結構140具有凹陷145。接合結構150包括第一接合墊151與第二接合墊152。第一接合墊151設置於凹陷145中，且第二接合墊152設置於第一接合墊151上。接合結構150設置於電路結構140與外部元件160之間。外部元件160電性連接至電路結構140。第一接合墊151的寬度W3小於第二接合墊152的寬度W4。

此外，在本實施例的電子裝置100的製造方法中，雖然是以晶粒先制(chip first)的製作方法為例，先形成含有電子元件121的封裝結構120，接著再於封裝結構120上形成電路結構140，但本揭露並不對電子元件121與電路結構140的設置順序加以限制。在一些實施例中，電子裝置的製造方法也可以是重佈線層先制(redistribution layer first, RDL first)的製作方法，先形成電路結構，接著再於電路結構上設置電子元件。

以下將列舉其它實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖3為本揭露另一實施例的電子裝置的局部剖面示意圖。請同時參照圖1H與圖3，本實施例的電子裝置100a與圖1H中的電子裝置100相似，惟二者差異之處在於：在本實施例的電子裝置100a中，電路結構140a還包括對位金屬(dummy metal)144。

具體來說，請參照圖3，對位金屬144可與導電層142為同一膜層。對位金屬144比導電層142更鄰近於保護層122的側表面122c或側表面122d。對位金屬144不會電性連接至導電層142。對位金屬144可作為對位的用途，舉例來說，可依據對位金屬144的位置來對位並設置第一接合墊151於導電層142上。此外，在一些實施例中，在圖3的上視圖中，對位金屬144的輪廓可以是任意形狀，以作為產品追溯的標記，但不限於此。

圖4為本揭露另一實施例的電子裝置的局部剖面示意圖。請同時參照圖1H與圖4，本實施例的電子裝置100b與圖1H中的電子裝置100相似，惟二者差異之處在於：在本實施例的電子裝置100b中，可省略設置絕緣層與第一接合墊。

具體來說，請參照圖4，電路結構140b中的導電層142可以為裸露的狀態，且接合結構150b中的第二接合墊152可直接設置在導電層142上。藉此，可以簡化電子裝置的製程或可以節省成本。

綜上所述，在本揭露實施例的電子裝置及其製造方法中，藉由以第一接合墊取代一般的金屬柱來設置於第二接合墊與導電層之間的方式，可以省略一般在形成所述金屬柱時需再次設置遮罩、再次圖案化遮罩以及再次移除圖案化後的遮罩等步驟，具有簡化製程或節省時間的效果。藉由以第一接合墊取代一般的金屬柱來設置於第二接合墊與導電層之間的方式，可以減少異質接合時因熱膨脹係數不匹配所產生的應力、可減少在異質接合處出現裂痕的風險、或可提升電子裝置的可靠度。

雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

100、100a、100b:電子裝置 110:基板 120:封裝結構 121:電子元件 121a、122a:上表面 121b、122b:下表面 121c、122c、122d、124c:側表面 122:保護層 123:接墊 124:第一絕緣層 124a:第一開口 125:第二絕緣層 125a:第二開口 130:離型層 140、140a、140b:電路結構 141:晶種層 142:導電層 143:第三絕緣層 143a:開孔 144:對位金屬 145:凹陷 150、150b:接合結構 151:第一接合墊 152:第二接合墊 160:外部元件 200:遮罩 200a:開口 CS:接觸面 D1、D2、D3:最小距離 G:凹槽 H1、H2、H3:高度 L1、L2:長度 T1、T2、T3、T4:厚度 W1、W2、W3、W4:寬度 Z:方向

圖1A至圖1H為本揭露一實施例的電子裝置的製造方法的局部剖面示意圖。圖2為圖1H的電子裝置的上視示意圖。圖3為本揭露另一實施例的電子裝置的局部剖面示意圖。圖4為本揭露另一實施例的電子裝置的局部剖面示意圖。

100:電子裝置

121:電子元件

122c、122d:側表面

122:保護層

123:接墊

124:第一絕緣層

125:第二絕緣層

140:電路結構

141:晶種層

142:導電層

143:第三絕緣層

150:接合結構

151:第一接合墊

152:第二接合墊

160:外部元件

Z:方向

Claims

一種電子裝置，包括：封裝結構，包括：電子元件；保護層，圍繞所述電子元件；第一絕緣層，設置於所述電子元件上且具有第一開口；以及第二絕緣層，設置於所述第一絕緣層上且具有第二開口；電路結構，設置於所述封裝結構上且電性連接至所述封裝結構，其中所述電路結構具有凹陷；接合結構，包括第一接合墊與第二接合墊，其中所述第一接合墊設置於所述凹陷內，且所述第二接合墊設置於所述第一接合墊上；以及外部元件，其中所述接合結構設置於所述電路結構與所述外部元件之間，且所述外部元件透過所述接合結構電性連接至所述電路結構，其中，所述第一接合墊的寬度小於所述第二接合墊的寬度，其中，所述第二絕緣層透過所述第一開口接觸所述第一絕緣層的側表面。
如請求項1所述的電子裝置，其中在剖視圖中，所述電子元件的高度大於或等於3倍的所述第一接合墊的高度，且小於或等於10倍的所述第一接合墊的所述高度。
如請求項2所述的電子裝置，其中所述第一開口的寬度大於所述第二開口的寬度。
如請求項1所述的電子裝置，其中所述第一絕緣層的厚度小於所述第二絕緣層的厚度。
如請求項1所述的電子裝置，其中所述電路結構具有第三絕緣層，所述第三絕緣層的厚度大於所述第二絕緣層的厚度。
如請求項1所述的電子裝置，其中所述第二接合墊直接接觸所述第一接合墊。
如請求項6所述的電子裝置，其中所述第二接合墊與所述第一接合墊的接觸面位於所述凹陷內。
如請求項1所述的電子裝置，其中所述第一接合墊與所述第二接合墊在所述電子裝置的法線方向上不重疊於所述電子元件的側表面。
一種電子裝置的製造方法，包括：提供基板；形成封裝結構於所述基板上，其中所述封裝結構，包括：電子元件；保護層，圍繞所述電子元件；第一絕緣層，設置於所述電子元件上且具有第一開口；以及第二絕緣層，設置於所述第一絕緣層上且具有第二開口；形成電路結構，以使所述電路結構電性連接至所述封裝結構；形成接合結構於所述電路結構上，其中所述接合結構包括第一接合墊與第二接合墊，且所述第一接合墊設置於所述第二接合墊與所述電路結構之間；以及設置外部元件，以使所述接合結構位於所述電路結構與所述外部元件之間，並使所述外部元件電性連接至所述電路結構，其中，所述第一接合墊的寬度小於所述第二接合墊的寬度，其中，所述第二絕緣層透過所述第一開口接觸所述第一絕緣層的側表面。