CN108735758B - 竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法 - Google Patents

竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法 Download PDF

Info

Publication number
CN108735758B
CN108735758B CN201810372353.2A CN201810372353A CN108735758B CN 108735758 B CN108735758 B CN 108735758B CN 201810372353 A CN201810372353 A CN 201810372353A CN 108735758 B CN108735758 B CN 108735758B
Authority
CN
China
Prior art keywords
diffusion barrier
barrier layer
dopant diffusion
stacked channel
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810372353.2A
Other languages
English (en)
Other versions
CN108735758A (zh
Inventor
J·D·霍普金斯
D·戴寇克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108735758A publication Critical patent/CN108735758A/zh
Application granted granted Critical
Publication of CN108735758B publication Critical patent/CN108735758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本申请是针对竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法。所述方法包括形成在竖向方向上处于上部堆叠与下部堆叠之间的介入结构，所述上部堆叠和所述下部堆叠分别包括有包括不同组分材料的交替层。所述介入结构被形成为包括竖向延伸的掺杂剂扩散阻挡层和横向中央材料，所述横向中央材料在所述掺杂剂扩散阻挡层的横向内侧且其中具有掺杂剂。所述掺杂剂中的一些从所述横向中央材料热扩散到上部堆叠沟道材料中。在所述热扩散期间使用所述掺杂剂扩散阻挡层，以使得相比于所述掺杂剂扩散到下部堆叠沟道材料中(若存在)，所述掺杂剂更多地热扩散到所述上部堆叠沟道材料中。本发明公开包含与方法无关的结构的其它实施例。

Description

竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法
技术领域
本文中所公开的实施例涉及竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法。
背景技术
存储器为电子系统提供数据存储装置。快闪存储器是存储器的一个类型，且大量用于计算机和其它装置中。举例来说，个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，快闪存储器用于固态驱动器中以代替旋转硬盘驱动器。作为又一实例，快闪存储器用于无线电子装置中，所述快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对改进特征或增强特征远程升级装置的能力。
典型的快闪存储器包括存储器阵列，其包含以行和列方式布置的多个存储器单元。快闪存储器可以块形式被擦除和重编程。NAND可为快闪存储器的基本架构。NAND单元单位包括与存储器单元的串行合并串联连接的至少一个选择装置(所述串行合并通常被称作NAND串)。实例NAND架构描述于美国专利第7,898,850号中。
存储器单元串可被布置成水平地或竖直地延伸。相比于水平地延伸存储器单元串，竖直的存储器单元串减小存储器单元所占的衬底的水平区域，但其代价通常为竖直厚度增加。竖直存储器单元串通常以多个堆叠或层板的方式制造，此情形有助于其制造。每一堆叠包含竖直交替的层，所述竖直交替的层包括个别电荷存储晶体管的控制栅极材料，其与绝缘材料竖直交替。沟道柱延伸穿过堆叠中的每一个，且导电互连件使竖向紧邻沟道柱的沟道电耦合在一起。经导电掺杂的多晶硅是用于导电互连件的一种实例材料。举例来说，此种材料可经导电掺杂有磷(n型材料)。磷可在多晶硅上方和下方扩散到上部和下部堆叠沟道材料中。相比于向上扩散，更多的磷可能向下扩散，此情形可不利地影响下部堆叠的竖向最外部分中的可编程存储器单元。
发明内容
在一个方面中，本申请是针对一种为形成竖向延伸的存储器单元串的方法的一部分的方法，其包括：形成在竖向方向上处于上部堆叠与下部堆叠之间的介入结构，所述上部堆叠和所述下部堆叠分别包括有包括不同组分材料的交替层，所述介入结构被形成为包括竖向延伸的掺杂剂扩散阻挡层和横向中央材料，所述横向中央材料在所述掺杂剂扩散阻挡层的横向内侧且其中具有掺杂剂；以及使所述掺杂剂中的一些从所述横向中央材料热扩散到上部堆叠沟道材料中，在所述热扩散期间使用所述掺杂剂扩散阻挡层，以使得相比于所述掺杂剂扩散到下部堆叠沟道材料中(若存在)，所述掺杂剂更多地热扩散到所述上部堆叠沟道材料中。
在另一方面中，本申请是针对一种形成竖向延伸的存储器单元串的方法，其包括：形成包括第一交替层的下部堆叠、在所述下部堆叠上方的绝缘体材料、延伸穿过所述绝缘体材料和整倍数个所述第一交替层的下部开口，所述第一交替层包括不同组分的第一和第二下部堆叠材料；在所述下部开口中形成下部堆叠沟道材料，所述下部堆叠沟道材料包括竖向最外部分，所述竖向最外部分抵靠所述下部开口的侧壁且不足以填充所述下部开口的竖向最外部分；在所述下部堆叠沟道材料的所述竖向最外部分的横向内侧，围绕所述下部开口形成竖向延伸的掺杂剂扩散阻挡层；用在所述掺杂剂扩散阻挡层的横向内侧的横向中央材料填充所述下部开口的其余体积；在所述填充之后，使所述掺杂剂扩散阻挡层在竖向方向上相对于所述绝缘体材料邻近所述下部开口的纵向最外表面凹入，以将所述掺杂剂扩散阻挡层形成为其竖向最外表面低于所述绝缘体材料邻近所述下部开口的所述竖向最外表面；在所述凹入的掺杂剂扩散阻挡层的所述竖向最外表面上方形成顶端材料；在竖向方向上在所述下部堆叠和所述顶端材料上方形成包括第二交替层的上部堆叠，所述第二交替层包括不同组分的第一和第二上部堆叠材料，所述上部堆叠具有在竖向方向上延伸穿过整倍数个所述第二交替层且延伸到所述顶端材料的上部开口；在所述上部开口中形成与所述下部堆叠沟道材料电耦合的上部堆叠沟道材料；在相应的上部和下部堆叠沟道材料的横向外侧提供控制栅极材料；以及在横向方向上在所述控制栅极材料与所述相应的上部和下部堆叠沟道材料之间提供个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区。
在另一方面中，本申请是针对一种形成竖向延伸的存储器单元串的方法，其包括：形成包括第一交替层的下部堆叠、在所述下部堆叠上方的绝缘体材料、延伸穿过所述绝缘体材料和整倍数个所述第一交替层的下部开口，所述第一交替层包括不同组分的第一和第二下部堆叠材料；在所述下部开口中形成下部堆叠沟道材料；在所述下部开口中形成横向中央材料，所述横向中央材料包括其中具有掺杂剂的最上区以及最下掺杂剂扩散阻挡层区；在所述下部开口中形成与在所述横向中央材料的横向外侧的所述下部堆叠沟道材料电耦合的导电材料；在竖向方向上在所述下部堆叠、所述下部开口中的所述横向中央材料和所述下部开口中的所述导电材料上方形成包括第二交替层的上部堆叠，所述第二交替层包括不同组分的第一和第二上部堆叠材料；所述上部堆叠具有在竖向方向上延伸穿过整倍数个所述第二交替层且延伸到所述下部开口中的所述横向中央材料和所述导电材料中的至少一个的上部开口；在所述上部开口中形成通过所述下部开口中的所述导电材料与所述下部堆叠沟道材料电耦合的上部堆叠沟道材料；在相应的上部和下部堆叠沟道材料的横向外侧提供控制栅极材料；以及在横向方向上在所述控制栅极材料与所述相应的上部和下部堆叠沟道材料之间提供个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区。
在另一方面中，本申请是针对一种竖向延伸的存储器单元串，其包括：上部堆叠，其在竖向方向上在下部堆叠上方，所述上部堆叠和所述下部堆叠分别包括竖直交替层，所述竖直交替层包括在竖直方向上与绝缘材料交替的控制栅极材料；上部堆叠沟道柱和下部堆叠沟道柱，所述上部堆叠沟道柱延伸穿过所述上部堆叠中的整倍数个所述竖直交替层，所述下部堆叠沟道柱延伸穿过所述下部堆叠中的整倍数个所述竖直交替层；个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区，其在横向方向上处于相应的上部和下部堆叠沟道柱与所述控制栅极材料之间；导电互连件，其在纵向方向上处于所述上部堆叠沟道柱与所述下部堆叠沟道柱之间且将所述上部堆叠沟道柱与所述下部堆叠沟道柱电耦合在一起，所述导电互连件包括在横向中央材料的横向外侧的纵向延伸的掺杂剂扩散阻挡层，所述掺杂剂扩散阻挡层的竖向最外表面低于所述导电互连件的竖向最外表面；导电顶端材料，其在所述掺杂剂扩散阻挡层的所述竖向最外表面上方；以及竖向延伸的侧面材料，其在所述掺杂剂扩散阻挡层的横向外侧，所述侧面材料呈导电性和半导电性中的至少一种。
在另一方面中，本申请是针对一种竖向延伸的存储器单元串，其包括：上部堆叠，其在竖向方向上在下部堆叠上方，所述上部堆叠和所述下部堆叠分别包括竖直交替层，所述竖直交替层包括在竖直方向上与绝缘材料交替的控制栅极材料；上部堆叠沟道柱及下部堆叠沟道柱，所述上部堆叠沟道柱延伸穿过所述上部堆叠中的整倍数个所述竖直交替层，所述下部堆叠沟道柱延伸穿过所述下部堆叠中的整倍数个所述竖直交替层；个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区，其在横向方向上处于相应的上部和下部堆叠沟道柱与所述控制栅极材料之间；介入结构，其在竖向方向上处于所述上部堆叠与所述下部堆叠之间，所述介入结构包括其中具有导电率修改掺杂剂的横向中央材料以及在所述横向中央材料的横向外侧的竖向延伸的掺杂剂扩散阻挡层，所述掺杂剂扩散阻挡层的竖向最外表面低于所述介入结构的竖向最外表面；顶端材料，其在所述掺杂剂扩散阻挡层的所述竖向最外表面上方，所述顶端材料为掺杂剂可通过的；以及经导电掺杂的半导电材料，其在竖向方向上处于所述顶端材料旁边的所述上部堆叠沟道柱与所述下部堆叠沟道柱之间。
在另一方面中，本申请是针对一种竖向延伸的存储器单元串，其包括：上部堆叠，其在纵向方向上在下部堆叠上方，所述上部堆叠和所述下部堆叠分别包括竖直交替层，所述竖直交替层包括在竖直方向上与绝缘材料交替的控制栅极材料；上部堆叠沟道柱及下部堆叠沟道柱，所述上部堆叠沟道柱延伸穿过所述上部堆叠中的整倍数个所述竖直交替层，所述下部堆叠沟道柱延伸穿过所述下部堆叠中的整倍数个所述竖直交替层；个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区，其在横向方向上处于相应的上部和下部堆叠沟道柱与所述控制栅极材料之间；以及导电互连件，其在竖向方向上处于所述上部堆叠沟道柱与所述下部堆叠沟道柱之间且将所述上部堆叠沟道柱与所述下部堆叠沟道柱电耦合在一起，所述导电互连件包括在横向中央材料的横向外侧且在竖向方向上沿所述横向中央材料延伸的导电侧面材料，所述下部堆叠沟道柱直接抵靠所述导电侧面材料。
附图说明
图1为根据本发明的一实施例的竖向延伸的存储器单元串的一部分的示意性截面视图。
图1A为图1的一放大部分，且其轮廓在图1中示出。
图2为穿过图1中的线2-2截取的截面视图。
图3为穿过图1中的线3-3截取的截面视图。
图4为穿过图1中的线4-4截取的截面视图。
图5为根据本发明的一实施例的竖向延伸的存储器单元串的一部分的示意性截面视图。
图5A为图5的一放大部分，且其轮廓在图5中示出。
图6为根据本发明的一实施例的竖向延伸的存储器单元串的一部分的示意性截面视图。
图6A为图6的一放大部分，且其轮廓在图6中示出。
图7为根据本发明的一实施例的竖向延伸的存储器单元串的一部分的示意性截面视图。
图7A为图7的一放大部分，且其轮廓在图7中示出。
图8为根据本发明的一实施例的竖向延伸的存储器单元串的一部分的示意性截面视图。
图8A为图8的一放大部分，且其轮廓在图8中示出。
图9为根据本发明的一实施例的竖向延伸的存储器单元串的一部分的示意性截面视图。
图9A为图9的一放大部分，且其轮廓在图9中示出。
图10为根据本发明的一实施例的竖向延伸的存储器单元串的一部分的示意性截面视图。
图10A为图10的一放大部分，且其轮廓在图10中示出。
图11为根据本发明的一实施例的竖向延伸的存储器单元串的一部分的示意性截面视图。
图11A为图11的一放大部分，且其轮廓在图11中示出。
图12为根据本发明的一实施例的过程中的衬底片段的示意性截面视图。
图13为图12衬底片段在图12所示出的处理步骤之后的处理步骤处的视图。
图14为图13衬底片段在图13所示出的处理步骤之后的处理步骤处的视图。
图15为图14衬底片段在图14所示出的处理步骤之后的处理步骤处的视图。
图16为图15衬底片段在图15所示出的处理步骤之后的处理步骤处的视图。
图17为图16衬底片段在图16所示出的处理步骤之后的处理步骤处的视图。
图18为图17衬底片段在图17所示出的处理步骤之后的处理步骤处的视图。
图19为图18衬底片段在图18所示出的处理步骤之后的处理步骤处的视图。
图20为根据本发明的一实施例的过程中的衬底片段的示意性截面视图。
图21为图20衬底片段在图20所示出的处理步骤之后的处理步骤处的视图。
图22为图21衬底片段在图21所示出的处理步骤之后的处理步骤处的视图。
图23为图22衬底片段在图22所示出的处理步骤之后的处理步骤处的视图。
图24为图23衬底片段在图23所示出的处理步骤之后的处理步骤处的视图。
图25为图24衬底片段在图24所示出的处理步骤之后的处理步骤处的视图。
图26为图25衬底片段在图25所示出的处理步骤之后的处理步骤处的视图。
具体实施方式
本发明的实施例涵盖竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法。
参考图1至4示出并描述第一实施例竖向延伸的存储器单元串。此竖向延伸的存储器单元串包含包括基底衬底12的构造10，所述基底衬底可包含导电性/导体/导电的(即，在本文中电性导电的)材料、半导电材料或绝缘性/绝缘体/绝缘的(即，在本文中电性绝缘的)材料中的任何一或多种。在此文件中，导体/导电性/导电的材料或区(包含经导电掺杂的半导体/半导电性/半导电的材料或区)是通过具有至少1西门子(Siemen)/厘米(即，在本文中各处为在20℃下)的合成固有导电率而具有导电性，这与正电荷或负电荷移动通过本质上原本为绝缘性或半导电性的较薄材料可出现的导电率形成对照。此外，且仅借助于实例，最大电导率可为1×104西门子/厘米。绝缘体/绝缘性/绝缘的/电介质的材料或区是通过具有不超过1×10-10西门子/厘米的合成固有导电率而具有绝缘性(即，相对于呈导电性或半导电性，其呈电阻性)。此外，且仅借助于实例，最小电导率可为1×10-12西门子/厘米。未经掺杂成导电性的半导体/半导电性/半导电的材料或区是通过具有小于1西门子/厘米且大于1×10-10西门子/厘米的合成固有导电率而具有半导电性。
基底衬底12上方示出各种材料。材料可在图1到4所描绘材料的旁边、竖向内侧或竖向外侧。举例来说，集成电路的其它部分制造或完全制造的组件可提供于衬底12上方、周围或内部某处。也可以制造用于操作存储器阵列内的组件的控制电路和/或其它外围电路，且所述电路可以或可以不完全或部分地在存储器阵列或子阵列内。此外，也可相对彼此独立地、先后地(in tandem)或以其它方式制造和操作多个子阵列。如此文件中所使用，“子阵列”也可被视为阵列。
构造10被展示为包括存储器单元16的两个竖向延伸串14，其分别包括可编程电荷存储场效应晶体管18。构造10包括上部堆叠或层板20，其在下部堆叠或层板22竖向上方。上部堆叠20和下部堆叠22分别包括竖直交替的层24、26，所述竖直交替的层包括个别电荷存储晶体管18的控制栅极材料28(在层24中)，其与绝缘材料30(在层26中)交替。控制栅极材料28的实例导电性组分为元素金属、两种或更多种元素的混合物或合金、导电金属化合物和经导电掺杂的半导电材料中的一或多个。材料30的实例绝缘组分为二氧化硅和氮化硅中的一或多个。材料28和材料30的实例厚度分别为350埃(Angstrom)和200埃。
相对于每一堆叠20、22仅示出少数交替层24、26，但每一堆叠将有可能具有几十个或更多个层24和层26中的每一个。此外，仅示出两个堆叠20和22，但也可提供一或多个额外堆叠(未图示)。此外且无论如何，每一堆叠不必相对于另一堆叠以相同方式制造或包含相同材料。无论如何，根据本发明的任何构造将具有某一上部堆叠20和邻近的下部堆叠22。上部堆叠20的最下部分和下部堆叠22的最上部分中的一或多个层中的晶体管18可为“虚设的(dummy)”，所述晶体管可以或可以不存储数据。此外，存储器单元阵列将有可能包含多于两个的多个竖向延伸串14。在很大程度上相对于与单个串14相关联的构造和方法进行描述，但阵列内的其它串(如果并非所有串)将有可能具有相同属性。在一些实施例中，竖向延伸串14为竖直的或在竖直方向的10°内。
上部堆叠沟道柱32延伸穿过上部堆叠20中的整倍数个竖直交替层24、26。下部堆叠沟道柱34延伸穿过下部堆叠22中的整倍数个竖直交替层24、26。沟道柱32和34被展示为包括沟道材料33，且被展示为内部填充有绝缘体材料36(例如，二氧化硅和/或氮化硅)的中空沟道柱。替代地，上部堆叠沟道柱和下部堆叠沟道柱中的一个或两个可为非中空的，例如包括在直径上完全延伸跨越所述柱的沟道材料(例如，没有内部绝缘体材料36且未图示)。无论如何，沟道柱材料33理想地包括具有改变沟道导电率的掺杂剂的经掺杂半导电材料(例如，多晶硅)，所述掺杂剂以产生本征半导体特性的数量存在，所述特性使得上部和下部沟道柱能够针对上方和下方的控制栅极电压以可操作方式分别充当用于个别存储器单元的可切换的“接通”和“断开”沟道，合适的阈值电压(Vt)取决于相应个别存储器单元的电荷存储晶体管的编程状态。此掺杂剂数量的实例为从5×1017个原子/立方厘米到5×1018个原子/立方厘米。沟道材料33可为p型或n型。沟道材料33可呈半导电性，具有小于1西门子/厘米且大于1×10-10西门子/厘米的导电率(即，在0伏特栅极场下材料的固有导电率)。
在层24中，绝缘性电荷传递材料38(例如，二氧化硅和氮化硅中的一或多种)、电荷存储材料40(例如，适合用于浮置栅极或电荷捕捉结构中的材料，例如硅、氮化硅、纳米点(nanodot)等中的一或多种)和电荷阻挡区42分别横向地在上部堆叠沟道柱32/下部堆叠沟道柱34与控制栅极材料28之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式中，电荷阻挡件可阻止电荷载子流出电荷存储材料(例如，浮置栅极材料、电荷捕捉材料等)流向控制栅极，且在擦除模式中，电荷阻挡件可阻止电荷载子从控制栅极流入电荷存储材料。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与电荷存储材料之间的电荷迁移。此电荷阻挡区在电荷传递材料38的横向(例如径向)外侧，且在导电控制栅极材料28的横向(例如径向)内侧。如所示出的实例电荷阻挡区包括绝缘体材料42(例如，氮化硅、二氧化硅、氧化铪、氧化锆等中的一或多种)。借助于其它实例，电荷阻挡区可包括电荷存储材料(例如材料40)的横向(例如径向)外部部分，其中所述电荷存储材料为绝缘性的(例如，在绝缘性电荷存储材料40与控制栅极材料28之间不存在任何不同组分材料的情况下)。作为额外实例，无论如何，电荷存储材料与控制栅极的导电材料的界面在不存在任何单独组分绝缘体材料的情况下(例如，在不存在材料42的情况下)可足以充当电荷阻挡区。此外，控制栅极材料28与材料42(若存在)的界面57与绝缘体材料42结合可一起充当电荷阻挡区，且替代地或另外可作为绝缘性电荷存储材料(例如，氮化硅材料40)的横向外部区。
基底衬底12可包括经导电掺杂的半导电材料，所述半导电材料包括与最下堆叠沟道柱连接的源极线(未图示)，且所述源级线可包括竖直存储器单元串的电路的一部分。另外，导电线(未图示)可与最上堆叠沟道柱连接，且所述导电线可包括竖向延伸的存储器单元串的电路的一部分。
个别存储器单元16可包括其它替代的或尚待研发的构造，且可通过任何方法制造，所述构造包含竖向延伸的上部堆叠沟道柱和竖向延伸的下部堆叠沟道柱。举例来说，且仅借助于实例，构造10具有在竖向方向上在底层与上覆绝缘体材料30之间的存储器单元材料38、40和42。此构造可通过所谓的“先栅极(gate first)”工艺制造，其中穿过导电材料28与绝缘体材料30的交替层首先形成开口，沟道柱形成于所述开口中。随后通过各向同性蚀刻使导电材料28从所述开口的侧壁横向向后凹入，接着将材料42、40和38沉积到如此形成的环形凹口中。随后蚀刻此些材料以去除材料以避免超出环形凹口的范围，接着沉积沟道材料。替代地，可仅将材料42和40沉积到凹口中，接着沉积绝缘性电荷传递材料38且随后沉积沟道材料(例如，在蚀刻材料42和40以避免在开口内超出环形凹口的范围之后)。
替代地且仅借助于实例，存储器单元可被制造成使得材料38、40和42并不在竖向方向上处于不同层26中的绝缘体材料30之间(未图示)，例如通过所谓的“后栅极(gatelast)”或“栅极替换(replacement gate)”工艺制造。可在那处制造堆叠以包括竖直交替的不同组分绝缘材料的层，且随后穿过那处形成用于沟道材料的开口。随后，沉积材料42、40和38作为此开口中的周向衬里，接着将沟道材料沉积到所述开口中。随后，穿过堆叠蚀刻狭缝以产生所要控制栅极图案，且各向同性地蚀刻掉绝缘体材料中的一种，以在竖向方向上在不同层中的另一绝缘材料(例如绝缘材料30)之间留下空隙空间。其后保形地沉积导电控制栅极材料以填充狭缝和空隙空间，接着各向异性地蚀刻狭缝的导电材料，由此保留经图案化控制栅极。此外且无论如何，构造10被展示为包括在串14中的每一层24中围绕沟道柱的单一存储器单元16。替代地，且仅借助于实例，可使用任何现有或尚待研发的构造，其中在给定串中的单一层中围绕沟道周向间隔开两个或更多个存储器单元(未图示)。
多种材料被展示为在竖向方向上处于上部堆叠20与下部堆叠22之间。此些材料可与上部堆叠20和下部堆叠22的制造分开地制造，或可在制造上部堆叠20和/或下部堆叠22时完全或部分地制造。因此，除非另行说明，否则此些介入材料中的一或多种可被视为上部堆叠20和下部堆叠22中的一个或两个的一部分。此些介入材料被展示为包含不同绝缘材料50(例如，100埃的SiO2)、52(例如，540埃的Al2O3)、54(例如，600埃的Si3N4)和56(例如，200埃的SiO2)。上部堆叠沟道柱32被展示为其下部部分在电介质材料52内径向朝外凸出或径向朝外凸出到所述电介质材料中，此情形可作为制造伪影出现，其中在形成沟道柱32之前以湿式方式各向同性地蚀刻绝缘体材料52以暴露其下方的材料。
介入结构60在竖向方向上处于上部堆叠20与下部堆叠22之间。在一些实施例中，介入结构60为使上部堆叠沟道柱32与下部堆叠沟道柱34电耦合在一起的导电互连件。在此文件的上下文中，导电互连件具有在上部堆叠与下部堆叠之间的至少某一导电材料，所述导电材料使上部沟道柱与下部沟道柱电耦合在一起。在一个实施例中且如所展示，导电互连件60包括竖向延伸的掺杂剂扩散阻挡层62(图1A)和横向中央材料64(即，材料中的至少一些在横向方向上相对于导电互连件60处于中央)，阻挡层62在中央材料64的横向外侧。在一个实施例中且如所展示，阻挡层62包括竖向延伸的圆柱体。
在一个实施例中，横向中央材料64具有导电的最上区69。在一个实施例中，横向中央材料64具有可为导电的、半导电的或绝缘的最下区(例如基底70)，且在一个实施例中，无论如何，所述横向中央材料包括横向延伸的掺杂剂扩散阻挡层。展示实例最上区69在竖向方向上朝向区/基底70内侧延伸，但最上区69在竖向方向上可具有更小厚度，例如仅为导电互连件60的小于导电互连件60的一半高度的最上部分，且可例如仅为材料64高于扩散阻挡层62的表面66的那部分。在一个实施例中，无论如何，最上区69包括经导电掺杂的半导电材料(例如多晶硅)。替代地，仅借助于实例，材料69可包括金属材料(例如TiN、WN、Ti、W、Cu等)，且所述材料中可包含掺杂剂。在一个实施例中且如所展示，上部堆叠沟道柱32直接抵靠中央材料64的导电最上区69。另外或替代地认为，上部沟道材料33的最下部分可为经导电掺杂的半导电材料，例如其已经导电掺杂有导电率增强掺杂剂，所述掺杂剂来自最上区69中所存在的导电率增强掺杂剂到上部沟道材料33的最下部分中的热扩散(即，在材料33的导电率增强掺杂剂处于最上区69中时)。由此，且在一个实施例中，并且无论此情形如何发生，最上区69和导电互连件60可向上延伸到被展示为上部堆叠沟道柱32的上部沟道材料33的最下部分的物体中(未图示)。
在一个实施例中，基底70具有掺杂剂扩散阻挡层特性(即其阻挡掺杂剂扩散通过所述基底)，并且直接抵靠掺杂剂扩散阻挡层62的圆柱形侧壁且在所述侧壁之间横向地延伸。因此，在一些实施例中，横向中央材料64的基底70可具有掺杂剂扩散阻挡层特性。在一个实施例中，扩散阻挡层62是绝缘的(例如二氧化硅、氮化硅、氧化铝、氧化铪等)，且在一个实施例中，基底70是绝缘的。在一个实施例中，扩散阻挡层62的竖向最外表面66低于导电互连件60的竖向最外表面67。
顶端(topping)材料72在扩散阻挡层62的竖向最外表面66上方，且在一个实施例中直接抵靠所述竖向最外表面。在一些实施例中，顶端材料72是导电的，且在图1到4的实施例中将为如此。在一个实施例中，顶端材料72是掺杂剂可通过的，例如可通过来自含有掺杂剂的最上区/材料69的导电率修改掺杂剂的热扩散而发生，如下文更详细地描述。顶端材料72可具有与中央材料64的上部区69相同或不同的组分，例如具有上部区69与顶端材料72之间的虚线界面线73所展示的相同组分。在一个实施例中且如所展示，顶端材料72包括圆柱体。在一个实施例中且如所展示，上部堆叠沟道柱32并未直接抵靠顶端材料72，但在其它实施例中可抵靠所述顶端材料。
侧面材料74在竖向方向上朝向扩散阻挡层62外侧横向地延伸，且呈导电性和半导电性中的至少一个。在一个实施例中，侧面材料74从上到下为导电的，在一个实施例中，所述侧面材料从上到下为半导电的，且在一个实施例中，所述侧面材料既为导电的又为半导电的(例如，所述侧面材料具有分别呈导电和半导电中的一种的不同堆叠区)。实例导电侧面材料包含经导电掺杂的半导电材料和金属材料。实例半导电材料包含未经掺杂的硅或掺杂剂浓度小于阈值的经掺杂硅，所述材料由此变得导电，如上文所定义。
在一个实施例中，侧面材料74具有导电的竖向最外区，且在一个此类实施例中，所述侧面材料具有半导电的竖向最内区。在半导电的情况下，此竖向最内区可为下部堆叠沟道柱34的向上延伸部分。举例来说，且仅借助于实例，图1展示实例竖向最外区75和竖向最内区76，所述竖向最外区可为导电的，所述竖向最内区可为半导电的且包括下部堆叠沟道柱34的向上延伸部分79。展示最外区75与最内区76之间的实例界面线77，以示意性地展示区75与区76之间的实例分界。然而，更可能的是，并且在一个实施例中，界面77将为延伸到区域75和76中的一个区，其中在竖向方向上向内移动，导电率修改掺杂剂浓度从高变低。
图5和5A中示出替代的实例构造10a。已在适当时使用上文所描述实施例的相同标号，其中用后缀“a”指示某些构造差异。介入结构60a被展示为具有不含图1中的底部/基底区70的中央材料64a。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
图6和6A中示出另一实例替代构造10b。已在适当时使用上文所描述实施例的相同标号，其中用后缀“b”指示某些构造差异。介入结构60b被展示为包括扩散阻挡层62b，所述扩散阻挡层并未在竖向方向上朝外延伸到图1到4和图5、5A中的阻挡层62和62a分别所延伸的程度。可改变区或材料72b、75b、76b和79b的竖向厚度，例如如所展示。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
图7和7A中示出另一实例替代实施例构造10c。已在适当时使用上文所描述实施例的相同标号，其中用后缀“c”指示某些构造差异。上部堆叠沟道柱32c直接抵靠导电顶端材料72，且如所展示在一个此类实施例中并未直接抵靠中央材料64(例如，在所描绘横截面中，材料33并未在材料33的侧壁之间延伸)。在一个此类实施例中，中央材料64的最上区69可以是不导电的，例如，上部沟道柱32c通过导电顶端材料72与下部沟道柱34导电性地连接，且无论侧面材料74的上部区75是半导电性的还是导电性的。类似如上文所描述，上部沟道材料33的最下部分可为经导电掺杂的半导电材料，例如，所述最下部分已经导电掺杂有导电率增强掺杂剂，所述掺杂剂来自最上区69中所存在的导电率增强掺杂剂的热扩散和/或热扩散到上部沟道材料33的最下部分中。由此，且在一个实施例中，并且无论此情形如何发生，导电顶端材料72可向上延伸到被展示为上部堆叠沟道柱32的上部沟道材料33的最下部分的物体中(未图示)。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
图8和8A中示出另一实例实施例构造10d。已在适当时使用上文所描述实施例的相同标号，其中用后缀“d”指示某些构造差异。导电顶端材料72d在侧面材料74d和中央材料64d上方横向于扩散阻挡层62的竖向最外表面66延伸(例如，材料72d在水平横截面中从左右导电)。在一个实施例中，顶端材料72d包括金属材料，且在一个实施例中包括经导电掺杂的半导电材料。在一个实施例中，侧面材料74d具有半导电的竖向最内区76，且在一个此类实施例中可包括导电上部区75d。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
图9和9A中示出另一替代实施例构造10e。已在适当时使用上文所描述实施例的相同标号，其中用后缀“e”指示某些构造差异。图9和9A示出其中上部堆叠沟道柱32e在中央材料64(和导电顶端材料72)正上方但不在侧面材料74正上方的实例。类似如上文所描述，上部沟道材料33的最下部分可为经导电掺杂的半导电材料，例如，所述最下部分已经导电掺杂有导电率增强掺杂剂，所述掺杂剂来自最上区69和/或导电顶端材料72中所存在的导电率增强掺杂剂到上部沟道材料33的最下部分中的热扩散。由此，且在一个实施例中，并且无论此情形如何发生，导电顶端材料72可向上延伸到被展示为上部堆叠沟道柱32的上部沟道材料33的最下部分的物体中(未图示)。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
图10和10A中示出另一实例实施例构造10f。已在适当时使用上文所描述实施例的相同标号，其中用后缀“f”指示某些构造差异。横向中央材料64中具有导电率修改掺杂剂。经导电掺杂的半导电材料75在竖向方向上处于顶端材料72旁边的上部堆叠沟道柱32f与下部堆叠沟道柱34之间。在这个实施例中，顶端材料72可以是不导电的，但理想地将是掺杂剂可通过的。在一个实施例中，顶端材料是导电的。在一个实施例中，经导电掺杂的半导电材料直接抵靠顶端材料。在一个实施例中，经导电掺杂的半导电材料与顶端材料具有相同组分。类似如上文所描述，上部沟道材料33的最下部分可为经导电掺杂的半导电材料，例如，所述最下部分已经导电掺杂有导电率增强掺杂剂，所述掺杂剂来自最上区69和/或顶端材料72中所存在的导电率增强掺杂剂到上部沟道材料33的最下部分中的热扩散。由此，且在一个实施例中，并且无论此情形如何发生，导电区75可向上延伸到被展示为上部堆叠沟道柱32的上部沟道材料33的最下部分的物体中(未图示)。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
图11和11A中示出另一替代的实例实施例构造10g。已在适当时使用上文所描述实施例的相同标号，其中用后缀“g”指示某些构造差异。导电互连件60g包括在横向方向上在横向中央材料64外侧且在竖向方向上沿所述横向中央材料延伸的导电侧面材料74。下部堆叠沟道柱34直接抵靠导电侧面材料74。借助于实例，侧面材料74可包括金属材料和/或可包括经导电掺杂的半导电材料。在一个实施例中，下部堆叠沟道柱34直接抵靠侧面材料74的竖向最内表面81。在一个实施例中且如所展示，侧面材料74包括竖向延伸的圆柱体。图11A示出其中并未展示扩散阻挡层62而是展示掺杂剂扩散阻挡层基底/底部70的实例实施例。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
本发明的实施例涵盖形成竖向延伸的存储器单元串的方法，举例来说且仅借助于实例，所述竖向延伸的存储器单元串包含上文所识别构造中的一或多个。参考图12到26描述实例此类实施例。已在适当时使用上文所描述实施例的相同标号，包含用于前述构造和材料。方法实施例中的任一个可具有上文关于结构实施例所描述的属性中的任一个，且反过来也一样。
参考图12，已形成包括有包括不同组分的第一下部堆叠材料44与第二下部堆叠材料30的第一交替层24、26的下部堆叠22。已在下部堆叠22上方形成绝缘体材料56、54，且已形成延伸穿过绝缘体材料56、54和整倍数个第一交替层24、26的下部开口80。
参考图13且仅借助于实例，且在可被视为(例如)如上文所描述的所谓的“先栅极”工艺的工艺中，已移出并用(例如)如图1实施例中所示出的材料28、42、40和38替换材料44(未图示)。替代地，可使用(例如)如上文所描述的所谓的“后栅极”工艺。无论如何，已在下部开口80中形成下部堆叠沟道材料33。此沟道可被形成为中空沟道或形成为实体柱，然而，其中材料33包括竖向最外部分，所述竖向最外部分抵靠下部开口80的两个侧壁且不足以填充下部开口80的竖向最外部分。替代地认为或陈述，上部沟道材料33的下部部分可为在直径上完全跨越下部开口80延伸的实心柱，其中所述下部部分的至少一竖向最外部分不足以填充下部开口80的竖向最外部分，所述下部部分例如呈如图1到4中所展示的圆柱体。图13示出在下部开口80中央的绝缘体材料36(例如，以旋涂式电介质方式形成的二氧化硅)。
参考图14，已使绝缘体材料36在竖向方向上选择性地相对于暴露的下部堆叠沟道材料33凹入(例如通过各向同性蚀刻)。
参考图15，已在下部堆叠沟道材料33的竖向最外部分的横向内侧，在下部开口80周围形成竖向延伸的掺杂剂扩散阻挡层材料62。随后已用在扩散阻挡层材料62的横向内侧的横向中央材料64填充下部开口80的其余体积。图16将材料62和64展示为至少被平面化回到绝缘体材料56、54的竖向最外表面83。
参考图17，已使掺杂剂扩散阻挡层62在竖向方向上相对于绝缘体材料56、54邻近下部开口80的竖向最外表面83凹入，以形成具有竖向最外表面66的掺杂剂扩散阻挡层62，所述竖向最外表面66低于绝缘体材料54、56邻近下部开口80的竖向最外表面83。作为举例，此凹入可通过任何合适的湿式或干式蚀刻实现，所述蚀刻选择性地相对于其它实例暴露材料蚀刻材料62。在一个实施例中，使掺杂剂扩散阻挡层62在竖向方向上凹入还使此阻挡层在竖向方向上相对于横向中央材料64/区69的竖向最外表面84凹入，由此阻挡层表面66低于中央材料表面84。在一个实施例中，使掺杂剂扩散阻挡层62在竖向方向上凹入还使此阻挡层在竖向方向上相对于下部堆叠沟道材料33的竖向最外表面凹入，由此阻挡层表面66低于此下部堆叠沟道材料表面。
参考图18，已在凹入的掺杂剂扩散阻挡层62的竖向最外表面66上方形成顶端材料72。在一个实施例中且如所展示，直接抵靠凹入的掺杂剂扩散阻挡层形成顶端材料72，且在一个此类实施例中，直接抵靠凹入的掺杂剂扩散阻挡层62的竖向最外表面66形成所述顶端材料。
参考图19，图18的构造已至少被平面化回到绝缘体材料54、56的竖向最外表面83。
后续处理类似地包含在竖向方向上在下部堆叠22和顶端材料72上方形成包括第二交替层24、26的上部堆叠20(图1和1A)，所述第二交替层包括不同组分的第一上部堆叠材料44和第二上部堆叠材料30。上部堆叠20具有在竖向方向上延伸穿过上部堆叠20中的整倍数个第二交替层24、26且延伸到顶端材料72的上部开口。在此上部开口中形成上部堆叠沟道材料33，其中上部堆叠沟道材料33最终与下部堆叠沟道柱34中的下部堆叠沟道材料33电耦合。图1所展示构造的替代构造可产生方法实施方案，且无论是使用“先栅极”工艺还是“后栅极”工艺。无论如何，在相应的上部和下部堆叠沟道材料的横向外侧提供控制栅极材料。进一步在横向方向上在控制栅极材料与相应的上部和下部堆叠沟道材料之间提供个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区。
如上文所描述的处理可额外出现或被略微修改，以产生例如图8和8A的实施例。具体地说，且仅借助于实例，在用掺杂剂扩散阻挡层的横向内侧的横向中央材料填充下部开口的其余体积之后，可使横向中央材料64和下部堆叠沟道材料33两者在竖向方向上相对于绝缘体材料54、56的竖向最外表面83凹入。中央材料64和下部堆叠沟道材料33的此凹入可在使掺杂剂扩散阻挡层62在竖向方向上凹入的同时或期间发生。随后可形成顶端材料72d，且将其至少平面化回到绝缘体材料54、56的竖向最外表面83，以产生类似图8和8A中所示出的介入构造60d。在一个实施例中且如所展示，凹入的掺杂剂扩散阻挡层62的竖向最外表面66被形成为平面的，如凹入的中央材料64和凹入的下部堆叠沟道材料33的竖向最外表面中的一个或两个可被形成为平面的。在一个此类实施例中且如所展示，凹入的掺杂剂扩散阻挡层62、凹入的横向中央材料64和凹入的下部堆叠沟道材料33的竖向最外表面被形成为共面的。在一个此类实施例中，直接抵靠此共面表面形成顶端材料72d。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
另外，且仅借助于实例，可通过在形成图17构造之后立即形成上部堆叠等来建构如同或类似于图9和9A的构造。随后可将上部沟道材料33沉积到延伸到表面66的凹口中。
接下来参考图20到26描述例如用以产生如图11和11A中所示出的构造10g的替代实例处理。已在适当时使用上文所描述实施例的相同标号，用后缀“g”或用不同标号指示某些构造差异。
参考图20，其示出与图14和15的处理相比对图13的衬底进行的实例替代后续处理。具体地说，已使下部堆叠沟道材料33在下部开口80内凹入，且在一个实施例中，如所展示，所述下部堆叠沟道材料具有平面的竖向最外表面，且在一个此类实施例中，所述竖向最外表面与绝缘体材料36的竖向最外表面共面。
参考图21，已形成用线条描画且不足以填充下部开口80的其余体积的材料85。举例来说，所述材料可包括如上文所描述的掺杂剂扩散阻挡层材料，其中所述材料的竖向最内部分将用于形成如图11和11A中所示出的基底/底部70。
参考图22，如所展示，已在下部开口80中形成横向中央材料64。此材料64包括其中具有导电率修改掺杂剂的最上区69以及最下掺杂剂扩散阻挡层/基底区70。图23示出中央材料64至少回到材料85的竖向最外表面的实例平面化。
参考图24，已使材料85(未图示)经受选择性地相对于所描绘的暴露材料进行的合适的各向异性蚀刻，从而在一个实例中留下围绕中央材料64的环形空间。
参考图25，在下部开口80中形成与中央材料64的横向外侧的下部堆叠沟道材料33电耦合的导电侧面材料74。图26示出将导电侧面材料74和中央材料64至少去除回到绝缘体材料54、56的竖向最外表面。
随后可进行如上文所描述的后续处理，例如在竖向方向上在下部堆叠、下部开口中的横向中央材料和下部开口中的导电材料上方形成包括第二交替层的上部堆叠，所述第二交替层包括不同组分的第一和第二上部堆叠材料。形成上部堆叠，所述上部堆叠具有在竖向方向上延伸穿过整倍数个第二交替层且延伸到下部开口中的横向中央材料和导电材料中的至少一个的上部开口。最后在上部开口中形成通过下部开口中的导电侧面材料74电耦合到下部堆叠沟道材料的上部堆叠沟道材料，例如以产生如图11和11A中所示出的构造。最后，在相应的上部和下部堆叠沟道材料的横向外侧提供控制栅极材料。另外，最后在横向方向上在控制栅极材料与相应的上部和下部堆叠沟道材料之间提供个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区。
在一个实施例中，导电材料被形成为包括经导电掺杂的半导电材料，且在一个实施例中被形成为包括金属材料。在一个实施例中，直接抵靠横向中央材料形成上部堆叠沟道材料，且在一个实施例中，直接抵靠导电材料形成所述上部堆叠沟道材料。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
本发明的一实施例涵盖为形成竖向延伸的存储器单元串的方法的一部分的方法。所述方法包括形成在竖向方向上处于上部堆叠与下部堆叠之间的介入结构，所述上部堆叠和下部堆叠分别包括有包括不同组分材料的交替层。所述介入结构被形成为包括竖向延伸的掺杂剂扩散阻挡层和横向中央材料，所述横向中央材料在所述掺杂剂扩散阻挡层的横向内侧且其中具有掺杂剂。横向中央材料的掺杂剂中的一些热扩散到上部堆叠沟道材料中(例如，在后续处理中固有地发生和/或通过在惰性气氛中使衬底暴露于200℃至1,500℃持续10秒到10小时而发生)。在热扩散期间使用所述掺杂剂扩散阻挡层，以使得相比于所述掺杂剂扩散到下部堆叠沟道材料中(若存在)，所述掺杂剂更多地热扩散到所述上部堆叠沟道材料中。替代地陈述或认为，掺杂剂扩散阻挡层充当不对称的扩散阻挡层，在热扩散期间使用所述掺杂剂扩散阻挡层，以使得相比于所述掺杂剂扩散到下部堆叠沟道材料中(若存在)，所述掺杂剂更多地热扩散到所述上部堆叠沟道材料中。
在一个实施例中，介入结构被形成为包括在掺杂剂扩散阻挡层的竖向最外表面上方的掺杂剂可通过的顶端材料。在此实施例中，热扩散包括使来自横向中央材料的掺杂剂中的一些扩散穿过掺杂剂可通过的顶端材料，且扩散到上部堆叠沟道材料中。可使用如本文中关于其它实施例所展示和/或描述的任何其它一或多个属性或方面。
在此文件中，“竖向延伸的”和“在竖向方向上延伸”是指偏离主要表面成至少45°角的方向，在制造期间相对于所述主要表面处理衬底且所述主要表面可被视为定义一般水平方向。此外，如本文所使用的“竖直”和“水平”一般为相对于彼此的垂直方向，其与三维空间中衬底的定向无关。此外，在此文件中，除非另行说明，否则“竖向”、“高处(higher)”、“上部”、“下部”、“顶部”、“在…顶部”、“底部”、“在…上方”、“下”、“下方”、“在…下方”、“向上”和“向下”一般是参照竖直方向。另外，关于场效应晶体管的“竖向延伸的”和“在竖向方向上延伸”是参照晶体管沟道长度的定向，在操作时电流沿所述沟道长度在源极/漏极区之间流动。
此外，“直接在…上方”要求两个所论述区/材料/组件相对于彼此至少部分横向(即，在水平方向上)重叠。此外，使用前面没有“直接(directly)”的“在…上方(above)”仅要求在另一所论述区/材料/组件上方的所论述区/材料/组件的某一部分在另一所论述区/材料/组件的竖向外侧(即，与两个所论述区/材料/组件柱是否存在任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。此外，除非另行说明，否则可使用任何合适的或尚待开发的技术来形成每种材料，所述技术的实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为意味着从具有不同组分的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定的厚度或具有可变厚度。如果具有可变厚度，那么除非另外指明，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，例如在所述材料或区不均匀的情况下，“不同组分”仅要求两个所论述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同。如果两个所论述材料或区并未直接抵靠彼此，那么在所述材料或区不均匀的情况下，“不同组分”仅要求两个所论述材料或区的最接近于彼此的那些部分在化学上和/或在物理上不同。在此文件中，当所论述材料、区或结构相对于彼此存在至少一些物理接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。对比来说，前面没有“直接(directly)”的“在…上方(over)”、“在…上(on)”、“邻近”、“沿”和“抵靠”涵盖“直接抵靠”以及其中一或多个介入材料、区或结构使得所论述材料、区或结构相对于彼此无物理接触的构造。
此外，如果在正常操作中，电流能够从一个区/材料/组件连续流动到另一区/材料/组件，且在充足地产生亚原子正电荷和/或负电荷时主要通过所述亚原子正电荷和/或负电荷的移动来进行流动，那么所述区/材料/组件相对于彼此“电耦合”。另一电子组件可在所述区/材料/组件之间且电耦合到所述区/材料/组件。对比来说，当区/材料/组件被称为“直接电耦合”时，直接电耦合的区/材料/组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
另外，“金属材料”是元素金属、两种或更多种元素金属的混合物或合金以及任何导电金属化合物中的任一者或组合。
结论
在一些实施例中，一种为形成竖向延伸的存储器单元串的方法的一部分的方法包括形成在竖向方向上处于上部堆叠与下部堆叠之间的介入结构，所述上部堆叠和下部堆叠分别包括有包括不同组分材料的交替层。所述介入结构被形成为包括竖向延伸的掺杂剂扩散阻挡层和横向中央材料，所述横向中央材料在所述掺杂剂扩散阻挡层的横向内侧且其中具有掺杂剂。所述掺杂剂中的一些从所述横向中央材料热扩散到上部堆叠沟道材料中。在所述热扩散期间使用所述掺杂剂扩散阻挡层，以使得相比于所述掺杂剂扩散到下部堆叠沟道材料中(若存在)，所述掺杂剂更多地热扩散到所述上部堆叠沟道材料中。
在一些实施例中，一种形成竖向延伸的存储器单元串的方法包括形成：下部堆叠，其包括第一交替层，所述第一交替层包括不同组分的第一和第二下部堆叠材料；所述下部堆叠上方的绝缘体材料；以及延伸穿过所述绝缘体材料和整倍数个第一交替层的下部开口。在所述下部开口形成下部堆叠沟道材料。所述下部堆叠沟道材料包括竖向最外部分，所述竖向最外部分抵靠所述下部开口的侧壁且不足以填充所述下部开口的竖向最外部分。在所述下部堆叠沟道材料的所述竖向最外部分的横向内侧，围绕所述下部开口形成竖向延伸的掺杂剂扩散阻挡层。用在所述掺杂剂扩散阻挡层的横向内侧的横向中央材料填充所述下部开口的其余体积。在填充之后，使掺杂剂扩散阻挡层在竖向方向上相对于所述绝缘体材料邻近所述下部开口的竖向最外表面凹入，以将所述掺杂剂扩散阻挡层形成为其竖向最外表面低于所述绝缘体材料邻近所述下部开口的所述竖向最外表面。在所述凹入的掺杂剂扩散阻挡层的所述竖向最外表面上方形成顶端材料。在竖向方向上在所述下部堆叠和所述顶端材料上方形成包括第二交替层的上部堆叠，所述第二交替层包括不同组分的第一和第二上部堆叠材料。所述上部堆叠具有在竖向方向上延伸穿过整倍数个所述第二交替层且延伸到所述顶端材料的上部开口。在所述上部开口中形成上部堆叠沟道材料，且所述上部堆叠沟道材料与所述下部堆叠沟道材料电耦合。在相应的上部和下部堆叠沟道材料的横向外侧提供控制栅极材料。另外，在横向方向上在所述控制栅极材料与相应的上部和下部堆叠沟道材料之间提供个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区。
在一些实施例中，一种形成竖向延伸的存储器单元串的方法包括形成：下部堆叠，其包括第一交替层，所述第一交替层包括不同组分的第一和第二下部堆叠材料；所述下部堆叠上方的绝缘体材料；以及延伸穿过所述绝缘体材料和整倍数个第一交替层的下部开口。在所述下部开口形成下部堆叠沟道材料。在所述下部开口中形成横向中央材料，且所述横向中央材料包括其中具有掺杂剂的最上区以及最下掺杂剂扩散阻挡层区。在所述下部开口中形成与在所述横向中央材料的横向外侧的下部堆叠沟道材料电耦合的导电材料。在竖向方向上在所述下部堆叠、所述下部开口中的所述横向中央材料和所述下部开口中的所述导电材料上方形成包括第二交替层的上部堆叠，所述第二交替层包括不同组分的第一和第二上部堆叠材料。所述上部堆叠具有在竖向方向上延伸穿过整倍数个所述第二交替层且延伸到所述下部开口中的所述横向中央材料和所述导电材料中的至少一个的上部开口。在所述上部开口中形成上部堆叠沟道材料，且所述上部堆叠沟道材料通过所述下部开口中的所述导电材料与所述下部堆叠沟道材料电耦合。在相应的上部和下部堆叠沟道材料的横向外侧提供控制栅极材料。另外，在横向方向上在所述控制栅极材料与相应的上部和下部堆叠沟道材料之间提供个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区。
在一些实施例中，一种竖向延伸的存储器单元串包括在竖向方向上在下部堆叠上方的上部堆叠，其中所述上部和下部堆叠分别包括竖直交替层，所述竖直交替层包括在竖直方向上与绝缘材料交替的控制栅极材料。上部堆叠沟道柱延伸穿过所述上部堆叠中的整倍数个所述竖直交替层，且下部堆叠沟道柱延伸穿过所述下部堆叠中的整倍数个所述竖直交替层。个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区在横向方向上处于相应的上部和下部堆叠沟道柱与控制栅极材料之间。导电互连件在竖向方向上处于所述上部堆叠沟道柱与所述下部堆叠沟道柱之间，且将所述上部堆叠沟道柱与所述下部堆叠沟道柱电耦合在一起。所述导电互连件包括在横向中央材料的横向外侧的竖向延伸的掺杂剂扩散阻挡层。所述掺杂剂扩散阻挡层的竖向最外表面低于所述导电互连件的竖向最外表面。导电顶端材料在所述掺杂剂扩散阻挡层的所述竖向最外表面上方。竖向延伸的侧面材料在所述掺杂剂扩散阻挡层的横向外侧，其中所述侧面材料呈导电性和半导电性中的至少一种。
在一些实施例中，一种竖向延伸的存储器单元串包括在竖向方向上在下部堆叠上方的上部堆叠，其中所述上部和下部堆叠分别包括竖直交替层，所述竖直交替层包括在竖直方向上与绝缘材料交替的控制栅极材料。上部堆叠沟道柱延伸穿过所述上部堆叠中的整倍数个所述竖直交替层，且下部堆叠沟道柱延伸穿过所述下部堆叠中的整倍数个所述竖直交替层。个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区在横向方向上处于相应上部和下部堆叠沟道柱与所述控制栅极材料之间。介入结构在竖向方向上处于所述上部堆叠与所述下部堆叠之间。所述介入结构包括其中具有导电率修改掺杂剂的横向中央材料，以及在所述横向中央材料的横向外侧的竖向延伸的掺杂剂扩散阻挡层。所述掺杂剂扩散阻挡层的竖向最外表面低于所述介入结构的竖向最外表面。顶端材料在所述掺杂剂扩散阻挡层的所述竖向最外表面上方，其中所述顶端材料为掺杂剂可通过的。经导电掺杂的半导电材料在竖向方向上处于所述顶端材料旁边的所述上部堆叠沟道柱与所述下部堆叠沟道柱之间。
在一些实施例中，一种竖向延伸的存储器单元串包括在竖向方向上在下部堆叠上方的上部堆叠，其中所述上部和下部堆叠分别包括竖直交替层，所述竖直交替层包括在竖直方向上与绝缘材料交替的控制栅极材料。上部堆叠沟道柱延伸穿过所述上部堆叠中的整倍数个所述竖直交替层，且下部堆叠沟道柱延伸穿过所述下部堆叠中的整倍数个所述竖直交替层。个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区在横向方向上处于相应上部和下部堆叠沟道柱与所述控制栅极材料之间。导电互连件在竖向方向上处于所述上部堆叠沟道柱与所述下部堆叠沟道柱之间，且将所述上部堆叠沟道柱与所述下部堆叠沟道柱电耦合在一起。所述导电互连件包括在横向方向上在横向中央材料外侧且在竖向方向上沿所述横向中央材料延伸的导电侧面材料。所述下部堆叠沟道柱直接抵靠所述导电侧面材料。
根据规定，已经就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。由此，权利要求书具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。

Claims (62)

1.一种形成竖向延伸的存储器单元串的方法，所述方法包括：
形成在竖向方向上处于上部堆叠与下部堆叠之间的介入结构，所述上部堆叠和所述下部堆叠分别包括有包括不同组分材料的交替层，所述介入结构被形成为包括竖向延伸的掺杂剂扩散阻挡层和横向中央材料，所述横向中央材料在所述掺杂剂扩散阻挡层的横向内侧且其中具有掺杂剂；以及
使所述掺杂剂中的一些从所述横向中央材料热扩散到上部堆叠沟道材料中，在所述热扩散期间使用所述掺杂剂扩散阻挡层，以使得相比于所述掺杂剂扩散到下部堆叠沟道材料中，所述掺杂剂更多地热扩散到所述上部堆叠沟道材料中。
2.根据权利要求1所述的方法，其中，
所述介入结构被形成为包括在所述掺杂剂扩散阻挡层的竖向最外表面上方的掺杂剂可通过的顶端材料；以及
所述热扩散包括使所述掺杂剂中的一些从所述横向中央材料扩散穿过所述掺杂剂可通过的顶端材料，且扩散到所述上部堆叠沟道材料中。
3.根据权利要求2所述的方法，其中直接抵靠所述掺杂剂扩散阻挡层的所述竖向最外表面形成所述掺杂剂可通过的顶端材料。
4.根据权利要求1所述的方法，其中所述掺杂剂扩散阻挡层被形成为绝缘性的。
5.一种形成竖向延伸的存储器单元串的方法，其包括：
形成包括第一交替层的下部堆叠、在所述下部堆叠上方的绝缘体材料、延伸穿过所述绝缘体材料和整倍数个所述第一交替层的下部开口，所述第一交替层包括不同组分的第一和第二下部堆叠材料；
在所述下部开口中形成下部堆叠沟道材料，所述下部堆叠沟道材料包括竖向最外部分，所述竖向最外部分抵靠所述下部开口的侧壁且不足以填充所述下部开口的竖向最外部分；
在所述下部堆叠沟道材料的所述竖向最外部分的横向内侧，围绕所述下部开口形成竖向延伸的掺杂剂扩散阻挡层；
用在所述掺杂剂扩散阻挡层的横向内侧的横向中央材料填充所述下部开口的其余体积；
在所述填充之后，使所述掺杂剂扩散阻挡层在竖向方向上相对于所述绝缘体材料邻近所述下部开口的竖向最外表面凹入，以将所述掺杂剂扩散阻挡层形成为其竖向最外表面低于所述绝缘体材料邻近所述下部开口的所述竖向最外表面；
在所述凹入的掺杂剂扩散阻挡层的所述竖向最外表面上方形成顶端材料；
在竖向方向上在所述下部堆叠和所述顶端材料上方形成包括第二交替层的上部堆叠，所述第二交替层包括不同组分的第一和第二上部堆叠材料，所述上部堆叠具有在竖向方向上延伸穿过整倍数个所述第二交替层且延伸到所述顶端材料的上部开口；
在所述上部开口中形成与所述下部堆叠沟道材料电耦合的上部堆叠沟道材料；
在相应的上部和下部堆叠沟道材料的横向外侧提供控制栅极材料；以及
在横向方向上在所述控制栅极材料与所述相应的上部和下部堆叠沟道材料之间提供个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区。
6.根据权利要求5所述的方法，其中直接抵靠所述凹入的掺杂剂扩散阻挡层形成所述顶端材料。
7.根据权利要求6所述的方法，其中直接抵靠所述凹入的掺杂剂扩散阻挡层的所述竖向最外表面形成所述顶端材料。
8.根据权利要求5所述的方法，其中所述使所述掺杂剂扩散阻挡层在竖向方向上凹入还使所述掺杂剂扩散阻挡层在竖向方向上相对于所述横向中央材料的竖向最外表面凹入，由此所述掺杂剂扩散阻挡层的所述竖向最外表面低于所述横向中央材料的所述竖向最外表面。
9.根据权利要求5所述的方法，其中所述使所述掺杂剂扩散阻挡层在竖向方向上凹入还使所述掺杂剂扩散阻挡层在竖向方向上相对于所述下部堆叠沟道材料的竖向最外表面凹入，由此所述掺杂剂扩散阻挡层的所述竖向最外表面低于所述下部堆叠沟道材料的所述竖向最外表面。
10.根据权利要求5所述的方法，其中，
所述使所述掺杂剂扩散阻挡层在竖向方向上凹入还使所述掺杂剂扩散阻挡层在竖向方向上相对于所述横向中央材料的竖向最外表面凹入，由此所述掺杂剂扩散阻挡层的所述竖向最外表面低于所述横向中央材料的所述竖向最外表面；且
所述使所述掺杂剂扩散阻挡层在竖向方向上凹入还使所述掺杂剂扩散阻挡层在竖向方向上相对于所述下部堆叠沟道材料的竖向最外表面凹入，由此所述掺杂剂扩散阻挡层的所述竖向最外表面低于所述下部堆叠沟道材料的所述竖向最外表面。
11.根据权利要求10所述的方法，其包括在横向方向上处于所述横向中央材料与所述下部堆叠沟道材料之间的所述掺杂剂扩散阻挡层上方形成所述上部堆叠沟道材料。
12.根据权利要求11所述的方法，其包括直接抵靠所述掺杂剂扩散阻挡层的所述竖向最外表面形成所述上部堆叠沟道材料。
13.根据权利要求5所述的方法，其包括在所述填充之后，使所述横向中央材料和所述下部堆叠沟道材料在竖向方向上相对于所述绝缘体材料的所述竖向最外表面凹入。
14.根据权利要求13所述的方法，其包括直接抵靠所述横向中央材料和所述下部堆叠沟道材料的竖向最外表面且直接抵靠所述凹入的掺杂剂扩散阻挡层的所述竖向最外表面形成所述顶端材料。
15.根据权利要求13所述的方法，其中所述使所述横向中央材料和所述下部堆叠沟道材料在竖向方向上凹入在所述使所述掺杂剂扩散阻挡层在竖向方向上凹入的期间发生。
16.根据权利要求15所述的方法，其中，
所述凹入的掺杂剂扩散阻挡层的所述竖向最外表面被形成为平面的；
所述凹入的横向中央材料被形成为包括平面的竖向最外表面；
所述凹入的下部堆叠沟道材料被形成为包括平面的竖向最外表面；且
所述凹入的掺杂剂扩散阻挡层、所述凹入的横向中央材料和所述凹入的下部堆叠沟道材料的所述竖向最外表面被形成为共面的。
17.根据权利要求16所述的方法，其包括直接抵靠所述共面表面形成所述顶端材料。
18.一种形成竖向延伸的存储器单元串的方法，其包括：
形成包括第一交替层的下部堆叠、在所述下部堆叠上方的绝缘体材料、延伸穿过所述绝缘体材料和整倍数个所述第一交替层的下部开口，所述第一交替层包括不同组分的第一和第二下部堆叠材料；
在所述下部开口中形成下部堆叠沟道材料；
在所述下部开口中形成横向中央材料，所述横向中央材料包括其中具有掺杂剂的最上区以及最下掺杂剂扩散阻挡层区；
在所述下部开口中形成与在所述横向中央材料的横向外侧的所述下部堆叠沟道材料电耦合的导电材料；
在竖向方向上在所述下部堆叠、所述下部开口中的所述横向中央材料和所述下部开口中的所述导电材料上方形成包括第二交替层的上部堆叠，所述第二交替层包括不同组分的第一和第二上部堆叠材料；所述上部堆叠具有在竖向方向上延伸穿过整倍数个所述第二交替层且延伸到所述下部开口中的所述横向中央材料和所述导电材料中的至少一个的上部开口；
在所述上部开口中形成通过所述下部开口中的所述导电材料与所述下部堆叠沟道材料电耦合的上部堆叠沟道材料；
在相应的上部和下部堆叠沟道材料的横向外侧提供控制栅极材料；以及
在横向方向上在所述控制栅极材料与所述相应的上部和下部堆叠沟道材料之间提供个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区。
19.根据权利要求18所述的方法，其包括将所述导电材料形成为包括经导电掺杂的半导电材料。
20.根据权利要求18所述的方法，其包括将所述导电材料形成为包括金属材料。
21.根据权利要求18所述的方法，其包括直接抵靠所述横向中央材料形成所述上部堆叠沟道材料。
22.根据权利要求18所述的方法，其包括直接抵靠所述导电材料形成所述上部堆叠沟道材料。
23.一种竖向延伸的存储器单元串，其包括：
上部堆叠，其在竖向方向上在下部堆叠上方，所述上部堆叠和所述下部堆叠分别包括竖直交替层，所述竖直交替层包括在竖直方向上与绝缘材料交替的控制栅极材料；
上部堆叠沟道柱和下部堆叠沟道柱，所述上部堆叠沟道柱延伸穿过所述上部堆叠中的整倍数个所述竖直交替层，所述下部堆叠沟道柱延伸穿过所述下部堆叠中的整倍数个所述竖直交替层；个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区在横向方向上处于相应的上部和下部堆叠沟道柱与所述控制栅极材料之间；
导电互连件，其在竖向方向上处于所述上部堆叠沟道柱与所述下部堆叠沟道柱之间且将所述上部堆叠沟道柱与所述下部堆叠沟道柱电耦合在一起，所述导电互连件包括在横向中央材料的横向外侧的竖向延伸的掺杂剂扩散阻挡层，所述掺杂剂扩散阻挡层的竖向最外表面低于所述导电互连件的竖向最外表面；
导电顶端材料，其在所述掺杂剂扩散阻挡层的所述竖向最外表面上方；以及
竖向延伸的侧面材料，其在所述掺杂剂扩散阻挡层的横向外侧，所述侧面材料呈导电性和半导电性中的至少一种。
24.根据权利要求23所述的存储器单元串，其中所述横向中央材料具有呈导电性的最上区。
25.根据权利要求24所述的存储器单元串，其中所述最上区包括经导电掺杂的半导电材料。
26.根据权利要求24所述的存储器单元串，其中所述上部堆叠沟道柱直接抵靠所述横向中央材料的所述最上区。
27.根据权利要求24所述的存储器单元串，其中所述上部堆叠沟道柱直接抵靠所述导电顶端材料。
28.根据权利要求27所述的存储器单元串，其中所述上部堆叠沟道柱并未直接抵靠所述横向中央材料。
29.根据权利要求24所述的存储器单元串，其中所述横向中央材料与所述导电顶端材料具有相同组分。
30.根据权利要求24所述的存储器单元串，其中所述导电顶端材料包括竖向延伸的圆柱体。
31.根据权利要求23所述的存储器单元串，其中所述上部堆叠沟道柱直接抵靠所述导电顶端材料。
32.根据权利要求23所述的存储器单元串，其中所述上部堆叠沟道柱并未直接抵靠所述导电顶端材料。
33.根据权利要求31所述的存储器单元串，其中所述横向中央材料具有不导电的最上区。
34.根据权利要求23所述的存储器单元串，其中所述侧面材料从上到下呈导电性。
35.根据权利要求34所述的存储器单元串，其中所述侧面材料包括经导电掺杂的半导电材料。
36.根据权利要求34所述的存储器单元串，其中所述侧面材料包括金属材料。
37.根据权利要求23所述的存储器单元串，其中所述侧面材料从上到下呈半导电性。
38.根据权利要求23所述的存储器单元串，其中所述侧面材料具有呈导电性的竖向最外区。
39.根据权利要求38所述的存储器单元串，其中所述侧面材料具有呈半导电性的竖向最内区。
40.根据权利要求39所述的存储器单元串，其中所述竖向最内区为所述下部堆叠沟道柱的向上延伸部分。
41.根据权利要求23所述的存储器单元串，其中所述扩散阻挡层为绝缘的。
42.根据权利要求23所述的存储器单元串，其中所述横向中央材料具有最上区和最下区，所述最下区包括横向延伸的掺杂剂扩散阻挡层。
43.根据权利要求23所述的存储器单元串，其中所述掺杂剂扩散阻挡层包括竖向延伸的圆柱体。
44.根据权利要求43所述的存储器单元串，其中所述圆柱体为绝缘的。
45.根据权利要求43所述的存储器单元串，其包括直接抵靠所述圆柱体的侧壁且在横向方向上在所述圆柱体的所述侧壁之间延伸的底部掺杂剂扩散阻挡层基底。
46.根据权利要求23所述的存储器单元串，其中所述侧面材料具有半导电的竖向最内区，所述导电顶端材料在所述侧面材料和所述横向中央材料上方横向于所述掺杂剂扩散阻挡层的所述竖向最外表面延伸。
47.根据权利要求46所述的存储器单元串，其中所述导电顶端材料包括经导电掺杂的半导电材料。
48.根据权利要求46所述的存储器单元串，其中所述导电顶端材料包括金属材料。
49.根据权利要求46所述的存储器单元串，其中所述扩散阻挡层为绝缘的，且所述导电顶端材料直接抵靠所述掺杂剂扩散阻挡层的所述竖向最外表面。
50.根据权利要求23所述的存储器单元串，其中所述上部堆叠沟道柱在所述横向中央材料正上方且不在所述侧面材料正上方。
51.根据权利要求23所述的存储器单元串，其中所述导电顶端材料为掺杂剂可通过的。
52.一种竖向延伸的存储器单元串，其包括：
上部堆叠，其在竖向方向上在下部堆叠上方，所述上部堆叠和所述下部堆叠分别包括竖直交替层，所述竖直交替层包括在竖直方向上与绝缘材料交替的控制栅极材料；
上部堆叠沟道柱和下部堆叠沟道柱，所述上部堆叠沟道柱延伸穿过所述上部堆叠中的整倍数个所述竖直交替层，所述下部堆叠沟道柱延伸穿过所述下部堆叠中的整倍数个所述竖直交替层；个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区在横向方向上处于相应的上部和下部堆叠沟道柱与所述控制栅极材料之间；
介入结构，其在竖向方向上处于所述上部堆叠与所述下部堆叠之间，所述介入结构包括其中具有改变导电率的掺杂剂的横向中央材料以及在所述横向中央材料的横向外侧的竖向延伸的掺杂剂扩散阻挡层，所述掺杂剂扩散阻挡层的竖向最外表面低于所述介入结构的竖向最外表面；
顶端材料，其在所述掺杂剂扩散阻挡层的所述竖向最外表面上方，所述顶端材料为掺杂剂可通过的；以及
经导电掺杂的半导电材料，其在竖向方向上处于所述顶端材料旁边的所述上部堆叠沟道柱与所述下部堆叠沟道柱之间。
53.根据权利要求52所述的存储器单元串，其中所述顶端材料呈导电性。
54.根据权利要求52所述的存储器单元串，其中所述经导电掺杂的半导电材料直接抵靠所述顶端材料。
55.根据权利要求52所述的存储器单元串，其中所述经导电掺杂的半导电材料与所述顶端材料具有相同组分。
56.一种竖向延伸的存储器单元串，其包括：
上部堆叠，其在竖向方向上在下部堆叠上方，所述上部堆叠和所述下部堆叠分别包括竖直交替层，所述竖直交替层包括在竖直方向上与绝缘材料交替的控制栅极材料；
上部堆叠沟道柱和下部堆叠沟道柱，所述上部堆叠沟道柱延伸穿过所述上部堆叠中的整倍数个所述竖直交替层，所述下部堆叠沟道柱延伸穿过所述下部堆叠中的整倍数个所述竖直交替层；个别存储器单元的绝缘性电荷传递材料、电荷存储材料和电荷阻挡区在横向方向上处于相应的上部和下部堆叠沟道柱与所述控制栅极材料之间；以及
导电互连件，其在竖向方向上处于所述上部堆叠沟道柱与所述下部堆叠沟道柱之间且将所述上部堆叠沟道柱与所述下部堆叠沟道柱电耦合在一起，所述导电互连件包括在横向中央材料的横向外侧且在竖向方向上沿所述横向中央材料延伸的导电侧面材料，所述下部堆叠沟道柱直接抵靠所述导电侧面材料。
57.根据权利要求56所述的存储器单元串，其中所述上部堆叠沟道柱直接抵靠所述侧面材料的竖向最内表面。
58.根据权利要求56所述的存储器单元串，其中所述侧面材料包括金属材料。
59.根据权利要求56所述的存储器单元串，其中所述侧面材料包括经导电掺杂的半导电材料。
60.根据权利要求56所述的存储器单元串，其中所述侧面材料包括竖向延伸的圆柱体。
61.根据权利要求60所述的存储器单元串，其中所述侧面材料包括金属材料。
62.根据权利要求60所述的存储器单元串，其中所述侧面材料包括经导电掺杂的半导电材料。
CN201810372353.2A 2017-04-24 2018-04-24 竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法 Active CN108735758B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/494,969 US10923492B2 (en) 2017-04-24 2017-04-24 Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US15/494,969 2017-04-24

Publications (2)

Publication Number Publication Date
CN108735758A CN108735758A (zh) 2018-11-02
CN108735758B true CN108735758B (zh) 2023-04-07

Family

ID=63855414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810372353.2A Active CN108735758B (zh) 2017-04-24 2018-04-24 竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法

Country Status (3)

Country Link
US (3) US10923492B2 (zh)
CN (1) CN108735758B (zh)
TW (1) TWI666734B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553607B1 (en) * 2018-08-24 2020-02-04 Micron Technology, Inc. Method of forming an array of elevationally-extending strings of programmable memory cells and method of forming an array of elevationally-extending strings of memory cells
KR102697628B1 (ko) * 2018-12-21 2024-08-26 삼성전자주식회사 수직형 메모리 장치
US11217588B2 (en) * 2019-07-03 2022-01-04 Micron Technology, Inc. Integrated assemblies comprising voids between active regions and conductive shield plates, and methods of forming integrated assemblies
US11355514B2 (en) 2019-08-15 2022-06-07 Micron Technology, Inc. Microelectronic devices including an oxide material between adjacent decks, electronic systems, and related methods
US11309328B2 (en) 2019-10-29 2022-04-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11094595B2 (en) * 2019-12-27 2021-08-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
KR20210094259A (ko) 2020-01-21 2021-07-29 삼성전자주식회사 3차원 반도체 메모리 소자 및 그의 제조 방법
JP2021141283A (ja) * 2020-03-09 2021-09-16 キオクシア株式会社 半導体記憶装置
US11424262B2 (en) 2020-03-17 2022-08-23 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11476274B2 (en) 2020-07-14 2022-10-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11792983B2 (en) 2020-08-28 2023-10-17 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11552090B2 (en) 2020-08-28 2023-01-10 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US20220238546A1 (en) * 2021-01-26 2022-07-28 Micron Technology, Inc. Integrated Assemblies and Methods of Forming Integrated Assemblies
KR20230059617A (ko) * 2021-10-26 2023-05-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5193551B2 (ja) * 2007-10-05 2013-05-08 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2009164485A (ja) * 2008-01-09 2009-07-23 Toshiba Corp 不揮発性半導体記憶装置
KR101559868B1 (ko) * 2008-02-29 2015-10-14 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법.
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
KR20100052597A (ko) * 2008-11-11 2010-05-20 삼성전자주식회사 수직형 반도체 장치
JP5395460B2 (ja) * 2009-02-25 2014-01-22 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
CN102254824B (zh) * 2010-05-20 2013-10-02 中国科学院微电子研究所 半导体器件及其形成方法
US8455940B2 (en) * 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
US8592873B2 (en) * 2010-06-24 2013-11-26 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of forming the same
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US8237213B2 (en) * 2010-07-15 2012-08-07 Micron Technology, Inc. Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
KR101825539B1 (ko) * 2010-10-05 2018-03-22 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20140009189A (ko) 2010-10-18 2014-01-22 아이엠이씨 수직 반도체 메모리 장치 및 이를 제조하는 방법
KR101762823B1 (ko) * 2010-10-29 2017-07-31 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 제조 방법
KR101800438B1 (ko) * 2010-11-05 2017-11-23 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR20130025207A (ko) * 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
US10504596B2 (en) * 2012-04-18 2019-12-10 Micron Technology, Inc. Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow
KR101263182B1 (ko) 2012-06-29 2013-05-10 한양대학교 산학협력단 비휘발성 메모리 소자, 제조방법 및 이를 이용한 메모리 시스템
KR102003526B1 (ko) * 2012-07-31 2019-07-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US9595533B2 (en) 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
KR102007274B1 (ko) * 2013-01-15 2019-08-05 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9129859B2 (en) 2013-03-06 2015-09-08 Intel Corporation Three dimensional memory structure
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9698153B2 (en) * 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9276011B2 (en) * 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9190490B2 (en) 2013-03-15 2015-11-17 Intel Corporation Local buried channel dielectric for vertical NAND performance enhancement and vertical scaling
KR102099294B1 (ko) * 2013-05-13 2020-04-09 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20150067811A (ko) * 2013-12-09 2015-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20150076764A (ko) * 2013-12-27 2015-07-07 에스케이하이닉스 주식회사 반도체 장치
US9875801B2 (en) 2014-02-03 2018-01-23 Micron Technology, Inc. Methods and apparatuses including an asymmetric assist device
US9209199B2 (en) * 2014-03-21 2015-12-08 Intel Corporation Stacked thin channels for boost and leakage improvement
US9224747B2 (en) * 2014-03-26 2015-12-29 Sandisk Technologies Inc. Vertical NAND device with shared word line steps
US11018149B2 (en) 2014-03-27 2021-05-25 Intel Corporation Building stacked hollow channels for a three dimensional circuit device
US9287379B2 (en) 2014-05-19 2016-03-15 Micron Technology, Inc. Memory arrays
CN104022121B (zh) 2014-06-23 2017-05-03 中国科学院微电子研究所 三维半导体器件及其制造方法
KR102323571B1 (ko) * 2014-07-01 2021-11-09 삼성전자주식회사 반도체 장치 및 그 제조방법
KR20160020210A (ko) * 2014-08-13 2016-02-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN104157654B (zh) * 2014-08-15 2017-06-06 中国科学院微电子研究所 三维存储器及其制造方法
KR102248419B1 (ko) * 2014-09-29 2021-05-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9362300B2 (en) * 2014-10-08 2016-06-07 Micron Technology, Inc. Apparatuses and methods for forming multiple decks of memory cells
US9406690B2 (en) * 2014-12-16 2016-08-02 Sandisk Technologies Llc Contact for vertical memory with dopant diffusion stopper and associated fabrication method
KR20160080365A (ko) * 2014-12-29 2016-07-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9478558B2 (en) * 2015-01-20 2016-10-25 Sandisk Technologies Llc Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
US9761601B2 (en) * 2015-01-30 2017-09-12 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR102400184B1 (ko) * 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
US9356043B1 (en) * 2015-06-22 2016-05-31 Sandisk Technologies Inc. Three-dimensional memory devices containing memory stack structures with position-independent threshold voltage
US9525065B1 (en) * 2015-10-13 2016-12-20 Samsung Electronics Co., Ltd. Semiconductor devices including a channel pad, and methods of manufacturing semiconductor devices including a channel pad
US9570463B1 (en) 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
US9831266B2 (en) * 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102499564B1 (ko) * 2015-11-30 2023-02-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9741734B2 (en) * 2015-12-15 2017-08-22 Intel Corporation Memory devices and systems having reduced bit line to drain select gate shorting and associated methods
KR102609516B1 (ko) * 2016-05-04 2023-12-05 삼성전자주식회사 반도체 장치
TWI603460B (zh) * 2016-06-06 2017-10-21 旺宏電子股份有限公司 三維半導體元件
US10283520B2 (en) * 2016-07-12 2019-05-07 Micron Technology, Inc. Elevationally-extending string of memory cells individually comprising a programmable charge storage transistor and method of forming an elevationally-extending string of memory cells individually comprising a programmable charge storage transistor
TWI584034B (zh) * 2016-09-14 2017-05-21 友達光電股份有限公司 顯示面板
US9842849B1 (en) * 2016-09-16 2017-12-12 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
KR102636463B1 (ko) * 2016-10-05 2024-02-14 삼성전자주식회사 반도체 메모리 장치
US10014305B2 (en) * 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9935114B1 (en) * 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10083981B2 (en) * 2017-02-01 2018-09-25 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
US10566519B2 (en) * 2017-08-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a flat bottom electrode via (BEVA) top surface for memory
US10256252B1 (en) * 2017-12-13 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and methods of making the same
KR102576211B1 (ko) * 2018-01-31 2023-09-07 삼성전자주식회사 반도체 장치
US10115681B1 (en) * 2018-03-22 2018-10-30 Sandisk Technologies Llc Compact three-dimensional memory device having a seal ring and methods of manufacturing the same
KR102611810B1 (ko) * 2019-06-28 2023-12-07 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 디바이스 제조의 방법들

Also Published As

Publication number Publication date
US11616075B2 (en) 2023-03-28
US20230157024A1 (en) 2023-05-18
US10923492B2 (en) 2021-02-16
CN108735758A (zh) 2018-11-02
US20210175250A1 (en) 2021-06-10
TW201843774A (zh) 2018-12-16
TWI666734B (zh) 2019-07-21
US20180308858A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
CN108735758B (zh) 竖向延伸的存储器单元串以及形成竖向延伸的存储器单元串的方法
CN113302740B (zh) 存储器阵列和用于形成存储器阵列的方法
CN110858593A (zh) 形成存储器单元的竖向延伸串阵列的方法
CN113424320B (zh) 存储器阵列及用以形成存储器阵列的方法
US11101210B2 (en) Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
TWI754389B (zh) 記憶體陣列及使用於形成包含記憶體胞元之串之記憶體陣列之方法
KR20220097471A (ko) 메모리 어레이 및 메모리 셀들의 스트링들을 포함하는 메모리 어레이를 형성하는데 사용되는 방법
CN117440686A (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN112652627A (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
US20210375902A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US12063783B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195848B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US20210057439A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US11948639B2 (en) Methods including a method of forming a stack and isotropically etching material of the stack
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113785395B (zh) 存储器阵列和用于形成存储器阵列的方法
CN116530230A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN113889482A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN116615028A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN118678677A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN117501825A (zh) 包括具有存储器单元串的存储器阵列的集成电路及包含用于形成包括存储器单元串的存储器阵列的方法的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant