CN110858593A - 形成存储器单元的竖向延伸串阵列的方法 - Google Patents

形成存储器单元的竖向延伸串阵列的方法 Download PDF

Info

Publication number
CN110858593A
CN110858593A CN201910786746.2A CN201910786746A CN110858593A CN 110858593 A CN110858593 A CN 110858593A CN 201910786746 A CN201910786746 A CN 201910786746A CN 110858593 A CN110858593 A CN 110858593A
Authority
CN
China
Prior art keywords
forming
channel openings
channel
stack
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910786746.2A
Other languages
English (en)
Inventor
C·豪德
J·B·德胡特
A·A·汉德卡
M·W·基尔鲍赫
N·M·洛梅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110858593A publication Critical patent/CN110858593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成存储器单元的竖向延伸串阵列的方法包括形成和移除横跨个别下部沟道开口中的个别基底的下部堆叠存储器单元材料的一部分。覆盖材料形成于所述个别下部沟道开口的最低部分中以覆盖所述个别下部沟道开口的所述个别基底。上部沟道开口形成于上部堆叠中到达所述下部沟道开口以形成互连的沟道开口，所述互连的沟道开口分别包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个。形成和移除横跨个别上部沟道开口中的个别基底的上部堆叠存储器单元材料的一部分。在所述上部堆叠存储器单元材料的所述部分的所述移除之后，从所述互连的沟道开口移除所述覆盖材料。

Description

形成存储器单元的竖向延伸串阵列的方法
技术领域
本文中所公开的实施例涉及形成可编程存储器单元的竖向延伸串阵列的方法和形成存储器单元的竖向延伸串阵列的方法。
背景技术
存储器是一种集成电路且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从存储器单元进行读取。感测线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长的时间段。非易失性存储器在常规上被指定为具有至少约10年保留时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短保留时间。无论如何，存储器单元经配置以在至少两个不同的可选择状态保持或存储存储内容。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个级别或状态的信息。
场效应晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个区流动到另一个区。当从栅极移除电压时，电流在很大程度上被阻止流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成式快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元分别包括可逆可编程竖直晶体管。控制电路或其它电路可形成于竖直堆叠的存储器单元下方。
发明内容
在一个方面，提供一种形成存储器单元的竖向延伸串阵列的方法。所述方法包括：形成和移除横跨个别下部沟道开口中的个别基底的下部堆叠存储器单元材料的一部分；在所述个别下部沟道开口的最低部分中形成覆盖材料以覆盖所述个别下部沟道开口的所述个别基底；在上部堆叠中形成上部沟道开口到达所述下部沟道开口以形成互连的沟道开口，所述互连的沟道开口分别包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个；形成和移除横跨个别上部沟道开口中的个别基底的上部堆叠存储器单元材料的一部分；在所述上部堆叠存储器单元材料的所述部分的所述移除之后，从所述互连的沟道开口移除所述覆盖材料；在所述覆盖材料的所述移除之后，在所述互连的沟道开口的上部部分中形成晶体管沟道材料；在形成所述晶体管沟道材料之后，用具有对应于个别存储器单元的控制栅极区的末端的控制栅极材料替换上部堆叠和下部堆叠牺牲材料；以及在所述晶体管沟道材料与所述控制栅极区之间形成电荷存储材料，在所述晶体管沟道材料与所述电荷存储材料之间形成绝缘电荷传递材料，且在所述电荷存储材料与个别的所述控制栅极区之间形成电荷阻挡区。
在另一方面，提供一种形成存储器单元的竖向延伸串阵列的方法。所述方法包括：形成包括竖直交替的绝缘层和字线层的下部堆叠，所述下部堆叠绝缘层包括绝缘下部堆叠第一材料，所述下部堆叠字线层包括具有与所述下部堆叠第一材料的组成不同的组成的下部堆叠第二材料，下部沟道开口处于所述下部堆叠中；横跨所述下部沟道开口中的个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁形成下部堆叠存储器单元材料；移除横跨所述个别下部沟道开口中的所述基底中的个别基底的所述下部堆叠存储器单元材料的一部分；在所述个别下部沟道开口的最低部分中形成牺牲覆盖材料以覆盖所述个别下部沟道开口的所述个别基底；在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层，所述上部堆叠绝缘层包括绝缘上部堆叠第一材料，所述上部堆叠字线层包括具有与所述上部堆叠第一材料的组成不同的组成的上部堆叠第二材料；在所述上部堆叠中形成上部沟道开口到达所述下部沟道开口以形成互连的沟道开口，所述互连的沟道开口分别包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个；横跨所述上部沟道开口中的个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁形成上部堆叠存储器单元材料；移除横跨所述个别上部沟道开口中的所述基底中的个别基底的所述上部堆叠存储器单元材料的一部分；在所述上部堆叠存储器单元材料的所述部分的所述移除之后，从所述互连的沟道开口移除所述牺牲覆盖材料；在所述牺牲覆盖材料的所述移除之后，竖向地沿着所述上部堆叠中的竖直交替的层在所述互连沟道开口的上部部分中形成晶体管沟道材料；在形成所述晶体管沟道材料之后，用控制栅极材料替换所述字线层的所述上部堆叠第二材料和所述下部堆叠第二材料，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端；以及形成所述字线层以包括所述晶体管沟道材料与所述控制栅极区之间的电荷存储材料、所述晶体管沟道材料与所述电荷存储材料之间的绝缘电荷传递材料以及所述电荷存储材料与个别的所述控制栅极区之间的电荷阻挡区。
在又一方面，提供一种形成存储器单元的竖向延伸串阵列的方法。所述方法包括：形成包括竖直交替的绝缘层和字线层的下部堆叠，所述下部堆叠绝缘层包括绝缘下部堆叠第一材料，所述下部堆叠字线层包括具有与所述下部堆叠第一材料的组成不同的组成的下部堆叠第二材料，下部沟道开口处于所述下部堆叠中；形成以下至少一种(a)：在所述下部沟道开口中的个别下部沟道开口中且横跨所述个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁的下部堆叠电荷阻挡材料，或(b)：在所述个别下部沟道开口中且横跨所述个别下部沟道开口的所述基底且沿着所述个别下部沟道开口的侧壁的下部堆叠电荷存储材料；移除横跨所述个别下部沟道开口中的所述基底中的个别基底的(a)和(b)中的所述至少一种的一部分；在移除(a)和(b)中的至少一种的所述部分之后，用牺牲覆盖材料填充所述下部沟道开口剩余的容积；在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层，所述上部堆叠绝缘层包括绝缘上部堆叠第一材料，所述上部堆叠字线层包括具有与所述上部堆叠第一材料的组成不同的组成的上部堆叠第二材料；在所述上部堆叠中形成上部沟道开口到达所述个别下部沟道开口中的所述牺牲覆盖材料以形成互连的沟道开口，所述互连的沟道开口分别包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个；形成以下至少一种(c)：在所述上部沟道开口中的个别上部沟道开口中且横跨所述个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁的上部堆叠电荷阻挡材料，或(d)：在所述个别上部沟道开口中且横跨所述个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁的上部堆叠电荷存储材料；移除横跨所述个别上部沟道开口中的基底中的个别基底的(c)和(d)中的所述至少一种的一部分；在(c)和(d)中的所述至少一种的所述部分的所述移除之后，从所述互连的沟道开口移除所述牺牲覆盖材料；竖向地沿着所述上部堆叠中的竖直交替的层在所述互连的沟道开口的上部部分中形成晶体管沟道材料；在形成所述晶体管沟道材料之后，用控制栅极材料替换所述字线层的所述上部堆叠第二材料和所述下部堆叠第二材料，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端；以及形成所述字线层以包括所述晶体管沟道材料与所述控制栅极区之间的电荷存储材料、所述晶体管沟道材料与所述电荷存储材料之间的绝缘电荷传递材料以及所述电荷存储材料与个别的所述控制栅极区之间的电荷阻挡区。
附图说明
图1是根据本发明的实施例的处于处理中的衬底的一部分的概略横截面图，且穿过图2中的线1-1截取。
图2是穿过图1中的线2-2截取的视图。
图3是在图2所示的处理步骤之后的处理步骤的图2衬底的视图。
图4是在图3所示的处理步骤之后的处理步骤的图3衬底的视图。
图5是在图4所示的处理步骤之后的处理步骤的图4衬底的视图。
图6是在图5所示的处理步骤之后的处理步骤的图5衬底的视图。
图7是在图6所示的处理步骤之后的处理步骤的图6衬底的视图。
图8是在图7所示的处理步骤之后的处理步骤的图7衬底的视图。
图9是在图8所示的处理步骤之后的处理步骤的图8衬底的视图。
图10是在图9所示的处理步骤之后的处理步骤的图9衬底的视图。
图11是在图10所示的处理步骤之后的处理步骤的图10衬底的视图。
图12是在图11所示的处理步骤之后的处理步骤的图11衬底的视图，且穿过图13中的线12-12截取。
图13是穿过图12中的线13-13截取的视图。
图14是在图13所示的处理步骤之后的处理步骤的图13衬底的视图。
图15是在图14所示的处理步骤之后的处理步骤的图14衬底的视图。
图16是在图15所示的处理步骤之后的处理步骤的图15衬底的视图，且穿过图17中的线16-16截取。
图17是穿过图16中的线17-17截取的视图。
图17A是如图17中所示的衬底的一部分的放大视图。
图18是在图16所示的处理步骤之后的处理步骤的图16衬底的视图，且穿过图19中的线18-18截取。
图19是穿过图18中的线19-19截取的视图。
具体实施方式
本发明的实施例涵盖形成可编程晶体管和/或存储器单元的竖向延伸串阵列的方法，例如阵列下方具有外围控制电路(例如，阵列下CMOS(CMOS under-array))的NAND或其它存储器单元的阵列。本发明的实施例涵盖所谓的“后栅极”或“替换栅极”处理。参考图1到19描述实例实施例，其可被视为“后栅极”或“替换栅极”过程。
图1和2展示在形成晶体管和/或存储器单元的竖向延伸串阵列12的方法过程中的衬底构造10。衬底构造10包括基底衬底11，所述基底衬底具有导电的/导体/传导(即，本文中为电性地)、半导电/半导体/半传导或绝缘的/绝缘体/隔绝(即，本文中为电性地)材料中的任何一或多种。各种材料竖向形成于基底衬底11上。材料可在图1和2描绘的材料的旁边、竖向内侧或竖向外侧。举例来说，集成电路的其它部分制造或完全制造的组件可提供于基底衬底11上方、周围或内部某处。还可制造用于操作存储器单元的竖向延伸串阵列(例如，阵列12)内的组件的控制电路和/或其它外围电路，且所述电路可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地(in tandem)或以其它方式制造和操作多个子阵列。在此文件中，“子阵列”也可视为阵列。
衬底结构10包括下部堆叠18，所述下部堆叠包括在实例导电掺杂半导体材料16(例如导电掺杂多晶硅)正上方竖直交替的绝缘层20和字线层22。导电材料16可包括用于控制对将形成于阵列12内的晶体管和/或存储器单元的读取和写入存取的控制电路的一部分(例如，阵列下外围电路)。下部堆叠绝缘层20包括绝缘的下部堆叠第一材料24(例如，二氧化硅)。下部堆叠字线层22包括具有与下部堆叠第一材料24的组成不同的组成的下部堆叠第二材料26(例如，氮化硅，且无论如何，其可完全或部分地是牺牲性的)。下部沟道开口25(例如，通过干式各向异性蚀刻)已形成于交替层20、22中，且可在材料16内具有个别基底21。
仅举例来说，下部沟道开口25展示为以每行四个开口25的交错行群组或列布置。可使用任何替代性现有或将来开发的布置和构造。在此文件中使用“行”和“列”是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”相对于任何系列的区、组件和/或特征同义地使用，与功能无关。无论如何，行可相对于彼此是直的和/或弯曲的和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度相交。可以是或可以不是外围电路的部分的其它电路可处于导电掺杂半导体材料16与堆叠18之间。
参考图3，下部堆叠存储器单元材料30已横跨个别基底21并沿着下部沟道开口25的侧壁形成于下部沟道开口25内。在本文件的上下文中，“存储器单元材料”是包括在完成的存储器单元构造中的操作材料的任何材料，仅举例来说，包含栅极材料、源极/漏极材料、电荷阻挡材料、电荷存储材料、电荷传递材料、栅极电介质和沟道材料中的任何一或多种。在一个实施例中，存储器单元材料30包括(a)下部堆叠电荷阻挡材料或(b)下部堆叠电荷存储材料(例如，浮动栅极材料，如掺杂或未掺杂的硅，或电荷捕集材料，如氮化硅、金属点等)中的至少一种。在一个此类实施例中，存储器单元材料包括(a)。在一个此类实施例中，存储器单元材料包括(b)。在一个此类实施例中，存储器单元材料包括(a)和(b)。存储器单元材料30可通过例如将其薄层沉积在下部堆叠18上并且在个别下部沟道开口25内、然后将此材料平面化至少回到堆叠18的竖向最外表面而形成。
参考图4，已移除横跨个别下部沟道开口25中的个别基底21的下部堆叠存储器单元材料30的一部分(例如横向中心部分和/或径向中心部分)。举例来说，这可通过使用一或多种蚀刻化学反应对材料30进行无掩模各向异性蚀刻来形成，并且可进行这种蚀刻，而非首先将此类材料从位于下部堆叠18顶部的水平表面上移除，如图3所示。
参考图5，牺牲覆盖材料27(例如，氧化铝和/或光致抗蚀剂)已形成于个别下部沟道开口25的最低部分中，以覆盖个别下部沟道开口25的个别基底21。在一个实施例中且如所展示，在下部堆叠存储器单元材料30的径向内部，下部沟道开口25的剩余容积(例如，在图4所示的实例处理之后)(即，完全地)用牺牲覆盖材料27填充。在一个实施例中且如所展示，覆盖材料27经形成以具有平坦顶部表面23。下部堆叠存储器单元材料30也可具有平坦顶部表面19，且其与下部堆叠存储器单元材料30的顶部表面23竖向重合。
参考图6，上部堆叠35已形成在下部堆叠18上方。上部堆叠35包括竖直交替的绝缘层20和字线层22。在一个实施例中，上部堆叠绝缘层20包括绝缘的上部堆叠第一材料24(其可具有与下部堆叠第一材料24相同或不同的组成)，且上部堆叠字线层22包括具有与上部堆叠第一材料24的组成不同的组成的上部堆叠第二材料26(其可具有与下部堆叠第二材料26的组成相同或不同的组成)。仅示出上部和下部堆叠中的每一者中的几层20、22，但很可能在每个堆叠中有更多(例如，几十、数百等)层，且堆叠不需要相对于彼此具有相同数目的层。
参看图7，上部沟道开口37已形成于上部堆叠35中到达下部沟道开口25以形成互连的沟道开口47，所述互连的沟道开口分别包括个别下部沟道开口25和上部沟道开口37中的个别上部沟道开口中的一个。上部沟道开口37可视为包括个别基底39。在一个实施例中且如所展示，上部沟道开口37已形成(例如通过干式各向异性蚀刻)到牺牲覆盖材料27，由此具有包括覆盖材料27的上部沟道开口基底39。在一个实施例中且如所展示，在下部堆叠存储器单元材料30的径向内侧，使覆盖材料27竖向凹入以使下部沟道开口25未被填满。
在一个实施例中，覆盖材料27经形成以在最初具有平坦的顶部表面23(图5)，所述平坦的顶部表面随后例如通过过蚀刻到牺牲材料27中而呈现为如所展示的非平面，如图7中所展示。在一个实施例中且如所展示，上部沟道开口37的覆盖材料基底39的横向中心部分28(例如，径向中心部分)经形成以具有低于覆盖材料27的横向外部部分33(例如径向外部部分)的顶部表面的顶部表面。在一个实施例中且如所展示，横向中心部分28的顶部表面不是水平的，且在一个此类实施例中如所展示是弯曲的。在一个实施例中，横向外部部分33的顶部表面不是水平的，且在一个此类实施例中是弯曲的。
参考图8，上部堆叠存储器单元材料30已跨越个别基底39且沿着个别上部沟道开口37的侧壁形成。上部堆叠存储器单元材料30可具有与下部堆叠存储器单元材料30相同或不同的组成。无论如何，在一个实施例中，上部堆叠存储器单元材料30包括(c)上部堆叠电荷阻挡材料或(d)上部堆叠电荷存储材料(例如，浮动栅极材料，如掺杂或未掺杂的硅，或电荷捕集材料，如氮化硅、金属点等)中的至少一种。在一个此类实施例中，存储器单元材料包括(c)。在一个此类实施例中，存储器单元材料包括(d)。在一个此类实施例中，存储器单元材料包括(c)和(d)。上部堆叠存储器单元材料30可通过例如将其薄层沉积在上部堆叠35上并且在个别上部沟道开口37内、然后将此材料平面化至少回到堆叠35的竖向最外表面而形成。
参考图9，已(例如通过无掩模各向异性蚀刻)移除横跨个别上部沟道开口37中的个别基底39的上部堆叠存储器单元材料30的一部分。
参考图10，牺牲覆盖材料27(未展示)已从互连的沟道开口47移除(例如，通过湿式或干式选择性蚀刻)。
参考图11，且在例如存储器单元材料30包括电荷阻挡材料的情况下，电荷存储材料32已竖向地沿着交替层20、22和电荷阻挡材料30形成于互连的沟道开口47中。绝缘电荷传递材料34已沿着交替层20、22和电荷存储材料32形成于互连的沟道开口47中。举例来说，电荷传递材料34可以是具有包夹于两个绝缘体氧化物(例如，二氧化硅)之间的含氮材料(例如，氮化硅)的带隙工程化结构。
晶体管沟道材料36已竖向地沿着上部堆叠35(即，至少)竖直交替层20、22形成于互连的沟道开口47的上部(即，至少)中。在一个实施例中且如所展示，晶体管沟道材料36同时形成于互连的沟道开口47的上部沟道开口37和下部沟道开口25中。实例沟道材料36包含适当掺杂的晶体半导体材料，例如硅、锗和所谓第III族/第V族半导体材料(例如，GaAs、InP、GaP和GaN)中的一或多种。材料30、32、34和36中的每一个的实例厚度是25到100埃。互连的沟道开口47展示为包括径向中心固体电介质材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅举例来说，互连的沟道开口47内的径向中心部分可包含空隙空间(未展示)和/或不含固体材料(未展示)。
参考图12和13，水平延长的(图12)沟槽40已形成(例如，通过各向异性蚀刻)到上部堆叠35和下部堆叠18中，且在一个实施例中形成到导电掺杂半导体材料16(即，至少到材料16)。沟槽40的侧边缘可至少部分地用以限定随后要形成的字线(例如，存取或控制栅极线，且图12和13中未展示)的侧边缘，如下文所描述。
参考图14，字线层22的上部堆叠第二材料26(未展示)和下部堆叠第二材料26(未展示)选择性地相对于绝缘的上部堆叠第一材料24且选择性地相对于绝缘的下部堆叠第一材料24被蚀刻。在第二材料26包括氮化硅且第一材料24包括二氧化硅的情况下，实例蚀刻化学方法是其中H3PO4作为主要蚀刻剂的液相或气相蚀刻。
参考图15，控制栅极材料48(即，导电材料)已通过沟槽40形成到字线层22中，以竖向处于上部堆叠交替层20的绝缘上部堆叠第一材料24之间且竖向处于下部堆叠交替层20的绝缘下部堆叠第一材料24之间。可使用任何合适的导电材料，例如金属材料和/或导电掺杂半导体材料中的一种或两种。
参考图16、17和17a，已从个别沟槽40中移除控制栅极材料48。如此引起字线29和个别可编程晶体管和/或存储器单元56的竖向延伸串49的形成。在一个实施例中且如所展示，串49形成为竖直的或处于10°内的竖直。可编程晶体管和/或存储器单元56的大致位置在图17A中用括号指示，而一些在图16和17中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。控制栅极材料48具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50(图17A)。在描绘的实施例中，控制栅极区52包括个别字线29的个别部分。
电荷阻挡区(例如，电荷阻挡材料30)处于电荷存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在程序模式中，电荷阻挡件可阻止电荷载流子从电荷存储材料(例如浮动栅极材料、电荷捕集材料等)传向控制栅极，且在擦除模式中，电荷阻挡件可阻止电荷载流子从控制栅极流入电荷存储材料。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与电荷存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。作为另外的实例，电荷阻挡区可包括电荷存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此类电荷存储材料是绝缘的(例如，在绝缘电荷存储材料32与导电材料48之间不存在任何不同组成材料的情况下)。无论如何，作为额外实例，电荷存储材料与控制栅极的导电材料的交接处(interface)可足以在不存在任何单独组成绝缘体材料30的情况下充当电荷阻挡区。此外，导电材料48与材料30(当存在时)的交接处结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外，可以是绝缘电荷存储材料(例如，氮化硅材料32)的横向外部区域。
参考图18和19，绝缘材料加衬55已在个别沟槽40的侧壁上且竖向地沿着所述侧壁形成于此类沟槽中(例如，氮化硅、氮氧化硅、氧化铝、氧化铪、这些的组合等)。另一种材料57(电介质和/或含硅的，例如多晶硅)已竖向地沿着绝缘材料加衬55且横跨于所述绝缘材料加衬之间而形成于个别沟槽40中。
在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下”、“底下”、“向上”和“向下”大体上参考竖直方向。“水平”是指沿着主衬底表面的大体方向(即，在10度内)且可相对于此在制造期间处理衬底，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面的方向(即，与所述表面不形成度数)且可相对于此在制造期间处理衬底。此外，如本文中所使用的“竖直”和“水平”是相对于彼此大体上垂直的方向，且与衬底在三维空间中的定向无关。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、水平地延伸和水平延伸参考了电流在操作中沿其在源极/漏极区之间流动的晶体管的沟道长度的定向。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、水平地延伸和水平延伸参考了电流在操作中沿其在发射极与集电极之间流动的基极长度的定向。
此外，“正上方”和“正下方”要求两个所陈述区/材料/组件相对于彼此存在至少一些橫向重叠(即，水平地)。另外，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”仅要求在另一所陈述区/材料/组件下方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向内侧(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。
本文中所描述的材料、区和结构中的任一个可为均质的或非均质的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。在针对任何材料提供一或多种实例组合物的情况下，所述材料可包括此类一或多种组合物、主要由此类一或多种组合物组成或由此类一或多种组合物组成。此外，除非另行说明，否则可使用任何合适的或尚待开发的技术来形成每种材料，所述技术的实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变厚度，那么除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区并非均质的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均质的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少至少一些物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“上方”、“上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
本文中，如果在正常操作中，电流能够从一个区域-材料-组件连续流动到另一区域-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区域-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件被称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、开关、熔断器等)。
另外，“金属材料”是元素金属、两种或更多种元素金属的混合物或合金以及任何导电金属化合物中的任一者或组合。
本文中，关于蚀刻、移除和/或形成的“选择性”是一种所陈述材料相对于另一所陈述材料以按体积计至少2:1的比率被作用的此动作。
除非另有指示，否则本文中“或”的使用涵盖任一者和两者。
总结
在一些实施例中，一种形成存储器单元的竖向延伸串阵列的方法包括形成和移除横跨个别下部沟道开口中的个别基底的下部堆叠存储器单元材料的一部分。覆盖材料形成于所述个别下部沟道开口的最低部分中以覆盖所述个别下部沟道开口的所述个别基底。上部沟道开口形成于上部堆叠中到达所述下部沟道开口以形成互连的沟道开口，所述互连的沟道开口分别包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个。形成和移除横跨个别上部沟道开口中的个别基底的上部堆叠存储器单元材料的一部分。在所述上部堆叠存储器单元材料的所述部分的所述移除之后，从所述互连的沟道开口移除所述覆盖材料。在所述覆盖材料的所述移除之后，在所述互连的沟道开口的上部部分中形成晶体管沟道材料。在形成所述晶体管沟道材料之后，用具有对应于个别存储器单元的控制栅极区的末端的控制栅极材料替换上部堆叠和下部堆叠牺牲材料。在所述晶体管沟道材料与所述控制栅极区之间形成电荷存储材料。在所述晶体管沟道材料与所述电荷存储材料之间形成绝缘电荷传递材料。电荷阻挡区处于所述电荷存储材料与个别的所述控制栅极区之间。
在一些实施例中，一种形成存储器单元的竖向延伸串阵列的方法包括形成下部堆叠，所述下部堆叠包括竖直交替的绝缘层和字线层。所述下部堆叠绝缘层包括绝缘的下部堆叠第一材料。所述下部堆叠字线层包括具有与所述下部堆叠第一材料的组成不同的组成的下部堆叠第二材料。下部沟道开口在所述下部堆叠中。下部堆叠存储器单元材料横跨下部沟道开口中的个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁形成。移除横跨个别下部沟道开口中的基底中的个别基底的下部堆叠存储器单元材料的一部分。牺牲覆盖材料形成于所述个别下部沟道开口的最低部分中以覆盖所述个别下部沟道开口的所述个别基底。上部堆叠形成于所述下部堆叠上方。所述上部堆叠包括竖直交替的绝缘层和字线层。所述上部堆叠绝缘层包括绝缘的上部堆叠第一材料。所述上部堆叠字线层包括具有与所述上部堆叠第一材料的组成不同的组成的上部堆叠第二材料。上部沟道开口形成于上部堆叠中到达所述下部沟道开口以形成互连的沟道开口，所述互连的沟道开口分别包括个别下部沟道开口和上部沟道开口中的个别上部沟道开口中的一个。上部堆叠存储器单元材料横跨上部沟道开口中的个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁形成。移除横跨个别上部沟道开口中的基底中的个别基底的上部堆叠存储器单元材料的一部分。在移除所述上部堆叠存储器单元材料的所述部分之后，从所述互连的沟道开口移除所述牺牲覆盖材料。在移除所述牺牲覆盖材料之后，竖向地沿着所述上部堆叠中的竖直交替的层在所述互连的沟道开口的上部部分中形成晶体管沟道材料。在形成所述晶体管沟道材料之后，用控制栅极材料替换所述字线层的上部堆叠第二材料和下部堆叠第二材料。控制栅极材料具有对应于个别存储器单元的控制栅极区的末端。所述字线层经形成以包括晶体管沟道材料与控制栅极区之间的电荷存储材料、晶体管沟道材料与电荷存储材料之间的绝缘电荷传递材料以及电荷存储材料与个别的控制栅极区之间的电荷阻挡区。
在一些实施例中，一种形成存储器单元的竖向延伸串阵列的方法包括形成下部堆叠，所述下部堆叠包括竖直交替的绝缘层和字线层。所述下部堆叠绝缘层包括绝缘的下部堆叠第一材料。所述下部堆叠字线层包括具有与所述下部堆叠第一材料的组成不同的组成的下部堆叠第二材料。下部沟道开口在所述下部堆叠中。形成以下至少一种(a)：在下部沟道开口中的个别下部沟道开口中且横跨所述个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁的下部堆叠电荷阻挡材料，或(b)：在个别下部沟道开口中且横跨所述个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁的下部堆叠电荷存储材料。移除横跨个别下部沟道开口中的基底中的个别基底的(a)和(b)中的至少一种的一部分。在移除(a)和(b)中的至少一种的所述部分之后，用牺牲覆盖材料填充下部沟道开口剩余的容积。上部堆叠形成于所述下部堆叠上方。所述上部堆叠包括竖直交替的绝缘层和字线层。所述上部堆叠绝缘层包括绝缘的上部堆叠第一材料。所述上部堆叠字线层包括具有与所述上部堆叠第一材料的组成不同的组成的上部堆叠第二材料。上部沟道开口形成于上部堆叠中到达个别下部沟道开口中的牺牲覆盖材料以形成互连的沟道开口，所述互连的沟道开口分别包括个别下部沟道开口和上部沟道开口中的个别上部沟道开口中的一个。形成以下至少一种(c)：在上部沟道开口中的个别上部沟道开口中且横跨个别上部沟道开口的基底且沿着个别上部沟道开口的侧壁的上部堆叠电荷阻挡材料，或(d)：在个别上部沟道开口中且横跨所述个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁的上部堆叠电荷存储材料。移除横跨个别上部沟道开口中的基底中的个别基底的(c)和(d)中的至少一种的一部分。在移除(c)和(d)中的至少一种的所述部分之后，从所述互连的沟道开口移除所述牺牲覆盖材料。晶体管沟道材料竖向地沿着所述上部堆叠中的竖直交替的层形成于所述互连的沟道开口的上部部分中。在形成所述晶体管沟道材料之后，用控制栅极材料替换所述字线层的上部堆叠第二材料和下部堆叠第二材料。控制栅极材料具有对应于个别存储器单元的控制栅极区的末端。所述字线层经形成以包括晶体管沟道材料与控制栅极区之间的电荷存储材料、晶体管沟道材料与电荷存储材料之间的绝缘电荷传递材料以及电荷存储材料与个别的控制栅极区之间的电荷阻挡区。
根据规定，已关于结构和方法特征而以或多或少特定的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如字面所说明的整个范围，且应根据等同原则恰当地进行解释。

Claims (26)

1.一种形成存储器单元的竖向延伸串阵列的方法，其包括：
形成和移除横跨个别下部沟道开口中的个别基底的下部堆叠存储器单元材料的一部分；
在所述个别下部沟道开口的最低部分中形成覆盖材料以覆盖所述个别下部沟道开口的所述个别基底；
在上部堆叠中形成上部沟道开口到达所述下部沟道开口以形成互连的沟道开口，所述互连的沟道开口分别包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个；
形成和移除横跨个别上部沟道开口中的个别基底的上部堆叠存储器单元材料的一部分；
在所述上部堆叠存储器单元材料的所述部分的所述移除之后，从所述互连的沟道开口移除所述覆盖材料；
在所述覆盖材料的所述移除之后，在所述互连的沟道开口的上部部分中形成晶体管沟道材料；
在形成所述晶体管沟道材料之后，用具有对应于个别存储器单元的控制栅极区的末端的控制栅极材料替换上部堆叠和下部堆叠牺牲材料；以及
在所述晶体管沟道材料与所述控制栅极区之间形成电荷存储材料，在所述晶体管沟道材料与所述电荷存储材料之间形成绝缘电荷传递材料，且在所述电荷存储材料与个别的所述控制栅极区之间形成电荷阻挡区。
2.根据权利要求1所述的方法，其包括形成所述覆盖材料和所述下部堆叠存储器单元材料以具有竖向重合的顶部平面表面。
3.根据权利要求1所述的方法，其包括形成所述覆盖材料以在所述下部堆叠存储器单元材料径向内部填充所述下部沟道开口。
4.根据权利要求3所述的方法，其包括按处理次序：
形成所述覆盖材料以初始地在所述下部堆叠存储器单元材料径向内部填充所述下部沟道开口；以及
在所述下部堆叠存储器单元材料径向内部，使所述覆盖材料竖向凹入以使所述下部沟道开口未被填满。
5.根据权利要求4所述的方法，其中所述上部沟道开口的所述基底经形成以包括所述覆盖材料，所述上部沟道开口的所述形成包括蚀刻，所述蚀刻还蚀刻所述覆盖材料以在所述下部堆叠存储器单元材料径向内部使所述覆盖材料竖向凹入以使所述下部沟道开口未被填满。
6.根据权利要求1所述的方法，其包括形成所述覆盖材料以具有平坦顶部表面。
7.根据权利要求6所述的方法，其包括按处理次序：
形成所述覆盖材料以初始地具有平坦顶部表面；以及
使所述覆盖材料平坦顶部表面呈现为非平面。
8.根据权利要求7所述的方法，其包括形成所述上部沟道开口的所述基底以包括所述覆盖材料，所述上部沟道开口的所述基底的所述形成使所述覆盖材料平坦顶部表面呈现为非平面。
9.根据权利要求1所述的方法，其包括形成所述上部沟道开口的所述基底以包括所述覆盖材料。
10.根据权利要求9所述的方法，其包括形成所述上部沟道开口的所述覆盖材料基底的横向中心部分以具有低于所述覆盖材料的横向外部部分的顶部表面的顶部表面。
11.根据权利要求10所述的方法，其中所述横向中心部分的所述顶部表面不是水平的。
12.根据权利要求11所述的方法，其中所述横向中心部分的所述顶部表面是弯曲的。
13.根据权利要求10所述的方法，其中所述横向外部部分的所述顶部表面不是水平的。
14.根据权利要求13所述的方法，其中所述横向外部部分的所述顶部表面是弯曲的。
15.根据权利要求1所述的方法，其中所述覆盖材料包括光致抗蚀剂和氧化铝中的至少一种。
16.根据权利要求15所述的方法，其中所述覆盖材料包括光致抗蚀剂。
17.根据权利要求15所述的方法，其中所述覆盖材料包括氧化铝。
18.根据权利要求1所述的方法，其中所述晶体管沟道材料的所述形成同时在所述互连的沟道开口的所述上部沟道开口和下部沟道开口两者中形成所述晶体管沟道材料。
19.一种形成存储器单元的竖向延伸串阵列的方法，其包括：
形成包括竖直交替的绝缘层和字线层的下部堆叠，所述下部堆叠绝缘层包括绝缘下部堆叠第一材料，所述下部堆叠字线层包括具有与所述下部堆叠第一材料的组成不同的组成的下部堆叠第二材料，下部沟道开口处于所述下部堆叠中；
横跨所述下部沟道开口中的个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁形成下部堆叠存储器单元材料；
移除横跨所述个别下部沟道开口中的所述基底中的个别基底的所述下部堆叠存储器单元材料的一部分；
在所述个别下部沟道开口的最低部分中形成牺牲覆盖材料以覆盖所述个别下部沟道开口的所述个别基底；
在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层，所述上部堆叠绝缘层包括绝缘上部堆叠第一材料，所述上部堆叠字线层包括具有与所述上部堆叠第一材料的组成不同的组成的上部堆叠第二材料；
在所述上部堆叠中形成上部沟道开口到达所述下部沟道开口以形成互连的沟道开口，所述互连的沟道开口分别包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个；
横跨所述上部沟道开口中的个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁形成上部堆叠存储器单元材料；
移除横跨所述个别上部沟道开口中的所述基底中的个别基底的所述上部堆叠存储器单元材料的一部分；
在所述上部堆叠存储器单元材料的所述部分的所述移除之后，从所述互连的沟道开口移除所述牺牲覆盖材料；
在所述牺牲覆盖材料的所述移除之后，竖向地沿着所述上部堆叠中的竖直交替的层在所述互连沟道开口的上部部分中形成晶体管沟道材料；
在形成所述晶体管沟道材料之后，用控制栅极材料替换所述字线层的所述上部堆叠第二材料和所述下部堆叠第二材料，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端；以及
形成所述字线层以包括所述晶体管沟道材料与所述控制栅极区之间的电荷存储材料、所述晶体管沟道材料与所述电荷存储材料之间的绝缘电荷传递材料以及所述电荷存储材料与个别的所述控制栅极区之间的电荷阻挡区。
20.一种形成存储器单元的竖向延伸串阵列的方法，其包括：
形成包括竖直交替的绝缘层和字线层的下部堆叠，所述下部堆叠绝缘层包括绝缘下部堆叠第一材料，所述下部堆叠字线层包括具有与所述下部堆叠第一材料的组成不同的组成的下部堆叠第二材料，下部沟道开口处于所述下部堆叠中；
形成以下至少一种(a)：在所述下部沟道开口中的个别下部沟道开口中且横跨所述个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁的下部堆叠电荷阻挡材料，或(b)：在所述个别下部沟道开口中且横跨所述个别下部沟道开口的所述基底且沿着所述个别下部沟道开口的侧壁的下部堆叠电荷存储材料；
移除横跨所述个别下部沟道开口中的所述基底中的个别基底的(a)和(b)中的所述至少一种的一部分；
在移除(a)和(b)中的至少一种的所述部分之后，用牺牲覆盖材料填充所述下部沟道开口剩余的容积；
在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层，所述上部堆叠绝缘层包括绝缘上部堆叠第一材料，所述上部堆叠字线层包括具有与所述上部堆叠第一材料的组成不同的组成的上部堆叠第二材料；
在所述上部堆叠中形成上部沟道开口到达所述个别下部沟道开口中的所述牺牲覆盖材料以形成互连的沟道开口，所述互连的沟道开口分别包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个；
形成以下至少一种(c)：在所述上部沟道开口中的个别上部沟道开口中且横跨所述个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁的上部堆叠电荷阻挡材料，或(d)：在所述个别上部沟道开口中且横跨所述个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁的上部堆叠电荷存储材料；
移除横跨所述个别上部沟道开口中的基底中的个别基底的(c)和(d)中的所述至少一种的一部分；
在(c)和(d)中的所述至少一种的所述部分的所述移除之后，从所述互连的沟道开口移除所述牺牲覆盖材料；
竖向地沿着所述上部堆叠中的竖直交替的层在所述互连的沟道开口的上部部分中形成晶体管沟道材料；
在形成所述晶体管沟道材料之后，用控制栅极材料替换所述字线层的所述上部堆叠第二材料和所述下部堆叠第二材料，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端；以及
形成所述字线层以包括所述晶体管沟道材料与所述控制栅极区之间的电荷存储材料、所述晶体管沟道材料与所述电荷存储材料之间的绝缘电荷传递材料以及所述电荷存储材料与个别的所述控制栅极区之间的电荷阻挡区。
21.根据权利要求20所述的方法，其中所述形成(a)或(b)中的至少一种形成(a)。
22.根据权利要求20所述的方法，其中所述形成(a)或(b)中的至少一种形成(b)。
23.根据权利要求20所述的方法，其中所述形成(a)或(b)中的至少一种形成(a)和(b)。
24.根据权利要求20所述的方法，其中所述形成(c)或(d)中的至少一种形成(c)。
25.根据权利要求20所述的方法，其中所述形成(c)或(d)中的至少一种形成(d)。
26.根据权利要求20所述的方法，其中所述形成(c)或(d)中的至少一种形成(c)和(d)。
CN201910786746.2A 2018-08-24 2019-08-23 形成存储器单元的竖向延伸串阵列的方法 Pending CN110858593A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/111,648 US10553607B1 (en) 2018-08-24 2018-08-24 Method of forming an array of elevationally-extending strings of programmable memory cells and method of forming an array of elevationally-extending strings of memory cells
US16/111,648 2018-08-24

Publications (1)

Publication Number Publication Date
CN110858593A true CN110858593A (zh) 2020-03-03

Family

ID=69230223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910786746.2A Pending CN110858593A (zh) 2018-08-24 2019-08-23 形成存储器单元的竖向延伸串阵列的方法

Country Status (2)

Country Link
US (1) US10553607B1 (zh)
CN (1) CN110858593A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447753A (zh) * 2019-09-03 2021-03-05 爱思开海力士有限公司 半导体存储器件及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205654B2 (en) 2019-08-25 2021-12-21 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195848B2 (en) 2019-08-25 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11244955B2 (en) 2019-08-25 2022-02-08 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195850B2 (en) 2019-10-18 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11101210B2 (en) 2019-10-25 2021-08-24 Micron Technology, Inc. Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
US11094595B2 (en) * 2019-12-27 2021-08-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11444093B2 (en) 2020-01-10 2022-09-13 Micron Technology, Inc. Memory arrays and methods of forming memory arrays
US11476274B2 (en) 2020-07-14 2022-10-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11647634B2 (en) * 2020-07-16 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11792983B2 (en) 2020-08-28 2023-10-17 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11552090B2 (en) 2020-08-28 2023-01-10 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653684A (zh) * 2017-03-08 2017-05-10 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法
US20170278571A1 (en) * 2016-03-23 2017-09-28 Sandisk Technologies Inc. Three dimensional nand memory device with common bit line for multiple nand strings in each memory block
CN107810552A (zh) * 2015-08-25 2018-03-16 桑迪士克科技有限责任公司 使用含有牺牲填充材料的腔制造多级存储器堆叠体结构的方法
CN108093656A (zh) * 2015-10-15 2018-05-29 桑迪士克科技有限责任公司 具有该具有套环部分的接合电极的多级存储器堆叠结构及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7341909B2 (en) * 2005-04-06 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US10504596B2 (en) 2012-04-18 2019-12-10 Micron Technology, Inc. Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US9263459B1 (en) 2014-09-26 2016-02-16 Intel Corporation Capping poly channel pillars in stacked circuits
US9362300B2 (en) 2014-10-08 2016-06-07 Micron Technology, Inc. Apparatuses and methods for forming multiple decks of memory cells
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10014309B2 (en) * 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
US9893083B1 (en) * 2016-10-13 2018-02-13 Micron Technology, Inc. Elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor and methods of processing silicon nitride-comprising materials
US10923492B2 (en) * 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US10236301B1 (en) * 2017-12-27 2019-03-19 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107810552A (zh) * 2015-08-25 2018-03-16 桑迪士克科技有限责任公司 使用含有牺牲填充材料的腔制造多级存储器堆叠体结构的方法
CN108093656A (zh) * 2015-10-15 2018-05-29 桑迪士克科技有限责任公司 具有该具有套环部分的接合电极的多级存储器堆叠结构及其制造方法
US20170278571A1 (en) * 2016-03-23 2017-09-28 Sandisk Technologies Inc. Three dimensional nand memory device with common bit line for multiple nand strings in each memory block
CN106653684A (zh) * 2017-03-08 2017-05-10 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447753A (zh) * 2019-09-03 2021-03-05 爱思开海力士有限公司 半导体存储器件及其制造方法

Also Published As

Publication number Publication date
US20200066747A1 (en) 2020-02-27
US10553607B1 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
CN110858593A (zh) 形成存储器单元的竖向延伸串阵列的方法
CN112970113B (zh) 存储器阵列和用于形成存储器阵列的方法
CN110858594B (zh) 用于形成竖向延伸的存储器单元串的阵列的方法
CN113302740A (zh) 存储器阵列和用于形成存储器阵列的方法
US11037797B2 (en) Arrays of elevationally-extending strings of memory cells and methods used in forming an array of elevationally-extending strings of memory cells
CN113053908A (zh) 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法
CN111627913A (zh) 存储器阵列和用于形成存储器阵列的方法
JP7408790B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN113675203B (zh) 用于形成包括存储器单元串的存储器阵列的方法
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
US20220130857A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN112970112A (zh) 存储器阵列和用于形成存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US12063783B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116963503A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN113675209B (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN113785395B (zh) 存储器阵列和用于形成存储器阵列的方法
CN114446980A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US20230389312A1 (en) Memory Circuitry And Method Used In Forming Memory Circuitry
CN113889482A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN113658956A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法
CN117501825A (zh) 包括具有存储器单元串的存储器阵列的集成电路及包含用于形成包括存储器单元串的存储器阵列的方法的方法
CN115707239A (zh) 包括存储器单元串的存储器阵列集成电路系统和形成包括存储器单元串的存储器阵列方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination