CN110858594B - 用于形成竖向延伸的存储器单元串的阵列的方法 - Google Patents

用于形成竖向延伸的存储器单元串的阵列的方法 Download PDF

Info

Publication number
CN110858594B
CN110858594B CN201910786749.6A CN201910786749A CN110858594B CN 110858594 B CN110858594 B CN 110858594B CN 201910786749 A CN201910786749 A CN 201910786749A CN 110858594 B CN110858594 B CN 110858594B
Authority
CN
China
Prior art keywords
channel openings
stack
individual
forming
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910786749.6A
Other languages
English (en)
Other versions
CN110858594A (zh
Inventor
C·豪德
J·B·德胡特
A·A·汉德卡
M·基尔鲍赫
N·M·洛梅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110858594A publication Critical patent/CN110858594A/zh
Application granted granted Critical
Publication of CN110858594B publication Critical patent/CN110858594B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于形成竖向延伸的存储器单元串的阵列的方法包括形成包括竖直交替的绝缘层和字线层的下部堆叠。下部沟道开口在下部堆叠中。覆盖下部沟道开口中的个别者的桥接件经外延生长。下部空隙空间在个别下部沟道开口中在桥接件中的个别者之下。上部堆叠形成于下部堆叠上方。上部堆叠包括竖直交替的绝缘层和字线层。上部沟道开口形成于上部堆叠中形成到个别桥接件以单独地形成包括个别下部沟道开口和上部沟道开口中的个别者中的一个的互连沟道开口。互连沟道开口单独地具有跨越互连沟道开口的个别桥接件中的一个。穿透个别桥接件以露出下部空隙空间中的个别者。晶体管沟道材料竖向地沿着上部堆叠中的竖直交替的层形成于互连沟道开口的上部部分中。

Description

用于形成竖向延伸的存储器单元串的阵列的方法
技术领域
本文中所公开的实施例涉及用于形成竖向延伸的存储器单元串的阵列的方法、形成竖向延伸的存储器单元串的阵列的方法，和形成竖直的存储器单元串的阵列的方法。
背景技术
存储器是一种类型的集成电路且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可被称作位线、数据线或感测线)和存取线(其也可被称作字线)向存储器单元进行写入或从存储器单元进行读取。感测线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短保持时间。无论如何，存储器单元被配置成以至少两个不同可选择状态保持或存储存储器。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个位或状态的信息。
场效应晶体管是一种类型的可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个区流动到另一个区。当从栅极去除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器以替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成式快闪存储器的基本架构。NAND单元单位包括与存储器单元的串行合并串联耦合的至少一个选择装置(所述串行合并通常被称作NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元单独地包括可逆可编程竖直晶体管。控制电路系统或其它电路系统可形成于竖直堆叠的存储器单元下方。
发明内容
本公开的一个方面涉及一种用于形成竖向延伸的存储器单元串的阵列的方法，其包括：形成包括竖直交替的绝缘层和字线层的下部堆叠，下部沟道开口处于所述下部堆叠中；使覆盖个别下部沟道开口的桥接件外延生长，下部空隙空间在所述个别下部沟道开口中在个别桥接件之下；在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层；在所述上部堆叠中形成到所述个别桥接件的上部沟道开口以单独地形成包括个别下部沟道开口和个别上部沟道开口中的一个的互连沟道开口，所述互连沟道开口单独地具有跨越所述互连沟道开口的个别桥接件中的一个；穿透所述个别桥接件以露出个别下部空隙空间；以及竖向地沿着所述上部堆叠中的所述竖直交替的层在所述互连沟道开口的上部部分中形成晶体管沟道材料。
本公开的另一方面涉及一种用于形成竖向延伸的存储器单元串的阵列的方法，其包括：形成包括竖直交替的绝缘层和字线层的下部堆叠，下部沟道开口处于所述下部堆叠中，下部堆叠存储器单元材料横跨个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁；去除横跨个别下部沟道开口中的个别基底的下部堆叠存储器单元材料的一部分；使覆盖个别下部沟道开口的桥接件外延生长，下部空隙空间在个别下部沟道开口中在个别桥接件之下；在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层；在所述上部堆叠中形成到个别桥接件的上部沟道开口以单独地形成包括个别下部沟道开口和个别上部沟道开口中的一个的互连沟道开口，所述互连沟道开口单独地具有跨越所述互连沟道开口的个别桥接件中的一个；横跨个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁形成上部堆叠存储器单元材料；去除横跨个别上部沟道开口中的个别基底的上部堆叠存储器单元材料的一部分；穿透所述个别桥接件以露出个别下部空隙空间；以及竖向地沿着所述上部堆叠中的所述竖直交替的层在互连沟道开口的上部部分中形成晶体管沟道材料。
本公开的另一方面涉及一种形成竖直的存储器单元串的阵列的方法，其包括：形成包括竖直交替的绝缘层和字线层的下部堆叠，下部沟道开口处于所述下部堆叠中；使覆盖个别下部沟道开口的桥接件外延生长，下部空隙空间在个别下部沟道开口中在个别桥接件之下；在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层；在所述上部堆叠中形成到个别桥接件的上部沟道开口以单独地形成包括个别下部沟道开口和个别上部沟道开口中的一个的互连沟道开口，所述互连沟道开口单独地具有跨越所述互连沟道开口的个别桥接件中的一个；穿透所述个别桥接件以露出个别下部空隙空间；竖直地沿着上部和下部堆叠中的所述竖直交替的层在个别互连沟道开口中形成晶体管沟道材料；以及形成字线层以包括具有对应于个别存储器单元的控制栅极区的末端的控制栅极材料、晶体管沟道材料与控制栅极区之间的电荷存储材料、晶体管沟道材料与电荷存储材料之间的绝缘电荷传递材料，和电荷存储材料与个别控制栅极区之间的电荷阻挡区。
本公开的另一方面涉及一种形成竖向延伸的存储器单元串的阵列的方法，其包括：形成包括竖直交替的绝缘层和字线层的下部堆叠，所述下部堆叠绝缘层包括绝缘下部堆叠第一材料，所述下部堆叠字线层包括与所述下部堆叠第一材料具有不同组成的下部堆叠第二材料，下部沟道开口处于所述下部堆叠中；形成以下中的至少一种(a)：在个别下部沟道开口中且横跨个别下部沟道开口的基底的下部堆叠电荷阻挡材料，或(b)：在个别下部沟道开口中且横跨个别下部沟道开口的基底的下部堆叠电荷存储材料；去除横跨个别下部沟道开口中的个别基底的(a)和(b)中的所述至少一种的一部分；使覆盖个别下部沟道开口的桥接件外延生长，下部空隙空间在个别下部沟道开口中在个别桥接件之下；在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层，所述上部堆叠绝缘层包括绝缘上部堆叠第一材料，所述上部堆叠字线层包括与所述上部堆叠第一材料具有不同组成的上部堆叠第二材料；在所述上部堆叠中形成到个别桥接件的上部沟道开口以单独地形成包括个别下部沟道开口和个别上部沟道开口中的一个的互连沟道开口，所述互连沟道开口单独地具有跨越所述互连沟道开口的个别桥接件中的一个；形成以下中的至少一种(c)：在个别上部沟道开口中且横跨个别上部沟道开口的基底的上部堆叠电荷阻挡材料，或(d)：在个别上部沟道开口中且横跨个别上部沟道开口的基底的上部堆叠电荷存储材料；去除横跨个别上部沟道开口中的个别基底的(c)和(d)中的所述至少一种的一部分；穿透个别桥接件以露出个别下部空隙空间；竖向地沿着上部堆叠中的所述竖直交替的层在互连沟道开口的上部部分中形成晶体管沟道材料；在上部和下部堆叠中形成水平延长的沟槽；选择性地相对于绝缘上部堆叠第一材料和绝缘下部堆叠第一材料蚀刻字线层的上部堆叠第二材料和下部堆叠第二材料；在字线层中穿过沟槽形成控制栅极材料以竖向处于上部堆叠交替层的绝缘上部堆叠第一材料之间且竖向处于下部堆叠交替层的绝缘下部堆叠第一材料之间，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端；从个别沟槽去除控制栅极材料；以及形成字线层以包括晶体管沟道材料与控制栅极区之间的电荷存储材料、晶体管沟道材料与电荷存储材料之间的绝缘电荷传递材料，和电荷存储材料与个别控制栅极区之间的电荷阻挡区。
附图说明
图1是根据本发明的实施例的处理中衬底的一部分的图解横截面视图，并穿过图2中的线1-1截取。
图2是穿过图1中的线2-2截取的视图。
图3是在图2所示的处理步骤之后的处理步骤处的图2衬底的视图。
图4是在图3所示的处理步骤之后的处理步骤处的图3衬底的视图。
图5是在图4所示的处理步骤之后的处理步骤处的图4衬底的视图。
图6是在图5所示的处理步骤之后的处理步骤处的图5衬底的视图。
图7是在图6所示的处理步骤之后的处理步骤处的图6衬底的视图。
图8是由图7所示的处理步骤之后的处理步骤处的图7衬底的视图，并穿过图9中的线8-8截取。
图9是穿过图8中的线9-9截取的视图。
图10是在图9所示的处理步骤之后的处理步骤处的图9衬底的视图。
图11是在图10所示的处理步骤之后的处理步骤处的图10衬底的视图。
图12是在图11所示的处理步骤之后的处理步骤处的图11衬底的视图。
图13是在图12所示的处理步骤之后的处理步骤处的图12衬底的视图。
图14是在图13所示的处理步骤之后的处理步骤处的图13衬底的视图。
图15是由图14所示的处理步骤之后的处理步骤处的图14衬底的视图。
图16是在图15所示的处理步骤之后的处理步骤处的图15衬底的视图。
图17是在图16所示的处理步骤之后的处理步骤处的图16衬底的视图。
图18是在图17所示的处理步骤之后的处理步骤处的图17衬底的视图。
图19是在图18所示的处理步骤之后的处理步骤处的图18衬底的视图，且穿过图20中的线19-19截取。
图20是穿过图19中的线20-20截取的视图。
图21是在图20所示的处理步骤之后的处理步骤处的图20衬底的视图。
图22是在图21所示的处理步骤之后的处理步骤处的图21衬底的视图。
图23是在图22所示的处理步骤之后的处理步骤处的图22衬底的视图，且穿过图24中的线23-23截取。
图24是穿过图23中的线24-24截取的视图。
图24A是如图24中所示的衬底的一部分的放大视图。
图25是在图23所示的处理步骤之后的处理步骤处的图23衬底的视图，且穿过图26中的线25-25截取。
图26是穿过图25中的线26-26截取的视图。
图27是根据本发明的实施例的处理中衬底的一部分的图解横截面视图。
图28是在图27所示的处理步骤之后的处理步骤处的图27衬底的视图。
图29是在图28所示的处理步骤之后的处理步骤处的图28衬底的视图。
图30是在图29所示的处理步骤之后的处理步骤处的图29衬底的视图。
图31是在图30所示的处理步骤之后的处理步骤处的图30衬底的视图。
图32是在图31所示的处理步骤之后的处理步骤处的图31衬底的视图。
具体实施方式
本发明的实施例涵盖形成晶体管和/或存储器单元的竖向延伸串阵列的方法，例如阵列下方具有外围控制电路系统的NAND或其它存储器单元的阵列(例如，阵列下CMOS(CMOS under-array))。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理和其它处理，而不论是现有还是独立于形成晶体管栅极的时间而在未来开发。参考图1到26描述第一实例实施例，其可被视为“后栅”或“替换栅”过程。
图1和2展示在形成晶体管和/或存储器单元的竖向延伸串阵列12的方法过程中的衬底构造10。衬底构造10包括基底衬底11，所述基底衬底具有导电的/导体/传导(即，本文中为电性地)、半导电/半导体/半传导或绝缘的/绝缘体/隔绝(即，本文中为电性地)材料中的任何一或多种。各种材料已经竖向形成于基底衬底11上。材料可在图1和2描绘的材料的旁边、竖向内侧或竖向外侧。举例来说，集成电路的其它部分制造或完全制造的组件可提供于基底衬底11上方、周围或内部某处。还可制造用于操作竖向延伸的存储器单元串的阵列(例如，阵列12)内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地(in tandem)或以其它方式制造和操作多个子阵列。本文中，“子阵列”也可被视为阵列。
衬底结构10包括下部堆叠18，所述下部堆叠包括在实例导电掺杂半导体材料16(例如导电掺杂多晶硅)正上方竖直交替的绝缘层20和字线层22。导电材料16可包括用于控制对将形成于阵列12内的晶体管和/或存储器单元的读取和写入存取的控制电路系统的一部分(例如，阵列下外围电路系统)。下部堆叠绝缘层20包括绝缘的下部堆叠第一材料24(例如，二氧化硅)。下部堆叠字线层22包括与下部堆叠第一材料24具有不同组成的下部堆叠第二材料26(例如，氮化硅，且无论如何，其可完全或部分地是牺牲性的)。在一个实施例中，下部堆叠18包括可为层20或22(例如，如所示的层20)中的一个且可完全或部分为牺牲材料的晶种材料14。晶种材料14将提供一或多个表面，如下文所描述外延生长将从所述表面进行。已经在交替层20、22中形成下部沟道开口25(例如，通过干式各向异性蚀刻)，其中实例晶种材料14(和材料24和26)环绕个别下部沟道开口25。在一个实施例中，下部沟道开口25具有材料16内的个别基底21。
仅通过举例，下部沟道开口25展示为以每行四个开口25的交错行群组或列布置。可使用任何替代性现有或将来开发的布置和构造。在此文件中使用“行”和“列”是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”相对于任何系列的区、组件和/或特征同义地使用，与功能无关。无论如何，行可相对于彼此是直的和/或弯曲的和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度相交。可以是或可以不是外围电路系统的部分的其它电路系统可处于导电掺杂半导体材料16与堆叠18之间。
参考图3，下部堆叠存储器单元材料30已横跨个别基底21并沿着下部沟道开口25的侧壁形成于下部沟道开口25内。在本文件的上下文中，“存储器单元材料”是包括在完成的存储器单元构造中的操作材料的任何材料，仅举例来说，包含栅极材料、源极/漏极材料、电荷阻挡材料、电荷存储材料、电荷传递材料、栅极介电质和沟道材料中的任何一或多种。在一个实施例中，存储器单元材料30包括以下中的至少一种：(a)下部堆叠电荷阻挡材料或(b)下部堆叠电荷存储材料(例如，浮动栅极材料，如掺杂或未掺杂的硅，或电荷捕集材料，如氮化硅、金属点等)。在一个此类实施例中，存储器单元材料包括(a)。在一个此类实施例中，存储器单元材料包括(b)。在一个此类实施例中，存储器单元材料包括(a)和(b)。存储器单元材料30可通过例如将其薄层沉积在下部堆叠18上并且在个别下部沟道开口25内，然后将此材料至少平面化回到堆叠18的竖向最外表面而形成。
参考图4，已去除横跨个别下部沟道开口25中的个别基底21的下部堆叠存储器单元材料30的部分(例如横向中心部分和/或径向中心部分)。举例来说，这可通过使用一或多种蚀刻化学反应对材料30进行无掩模各向异性蚀刻来进行，并且可进行这种蚀刻以代替首先将此类材料从位于下部堆叠18顶上的水平表面上去除，如图3所示。
参考图5，并且在一个实施例中，在去除下部堆叠存储器单元材料30的部分之后，牺牲衬垫15已经沿着个别基底21且沿着个别下部沟道开口25的侧壁形成。在一个实施例中且如所示，牺牲衬垫15对个别下部沟道开口25填充不足且所述方法进一步包括在形成牺牲衬垫15之后通过牺牲填充材料27(例如，氧化铝和/或光致抗蚀剂)补充个别下部沟道开口25的全部剩余体积。在一个实施例中，牺牲衬垫15包括多晶硅19，且在一个此类实施例中包括在多晶硅19径向内侧的二氧化硅23。
存储器单元材料、牺牲衬垫，和牺牲填充材料竖向凹进到晶种材料14的顶部表面下方(即，至少竖向凹进到所述顶部表面下方)。图6展示牺牲填充材料27竖向向内凹进到(即，至少竖向向内凹进到)晶种材料14的底部表面的一个实例实施例。此后，且参考图7，牺牲衬垫15和存储器单元材料30的未掩蔽部分已经凹进到晶种材料14的顶部表面下方且牺牲填充材料27(未展示)接着已被去除。作为替代实例，可能并不使用牺牲衬垫15(未展示)且牺牲填充材料27单独用于掩蔽存储器单元材料30的下部部分以防被去除。下文描述使用牺牲衬垫15的原因。
参考图8和9，桥接件28已经外延生长以覆盖个别下部沟道开口25。这在个别下部沟道开口25中在个别桥接件28之下形成下部空隙空间33。桥接件28可相对于晶种材料14向上和/或向下延伸(两种情况均展示)。在一个实施例中，所述外延生长包括异质外延。在一个实施例中，桥接件28包括元素形式硅(例如，其可从单晶或多晶硅晶种材料14或从氮化硅晶种材料14外延生长)。在一个实施例中，桥接件28包括SiGe(例如，其也可从单晶或多晶硅晶种材料14或从氮化硅晶种材料14外延生长)。在一个实施例中且如所示，所述外延生长选择性地从环绕个别下部沟道开口25的晶种材料14的侧壁表面31进行。在一个此类实施例中且如所示，掩蔽材料(例如，堆叠18中的最上部层的材料24)在所述外延生长期间处于晶种材料14顶上，例如使得桥接件28的材料的所述外延生长并不从晶种材料14的顶部表面进行。替代地且仅通过举例，所述外延生长可从晶种材料14的侧壁表面31和顶部表面(未展示)两者进行。无论如何，并且在一个实施例中，桥接件28的材料的所述外延生长可从晶种材料14的侧壁表面31进行，同时晶种材料14下方的个别下部沟道开口25的侧壁在此外延生长期间经掩蔽(例如，通过如所示的衬里15)。在一个此类实施例中，衬里15可被视为掩模材料，其最初形成于个别下部沟道开口25内的晶种材料14的全部侧壁表面31上方(且跨越基底21)，且在外延生长之前竖向凹进到晶种材料14的顶部表面下方，并且在一个实施例中至少向下凹进到晶种材料14的底部表面。牺牲衬里15可理想地用于在其暴露材料(例如，材料16)还可为外延生长提供晶种时防止外延生长从基底21进行。然而，外延生长可从基底21(未展示)进行，无论此外延生长材料随后是否被去除。
参考图10，并且在一个实施例中，已经(例如，通过蚀刻和/或抛光)去除全部掩蔽材料(例如，图9中的堆叠18的最上部层中的全部材料24，且由此在图10中未展示)。
参考图11，上部堆叠35已经形成于下部堆叠18上方。上部堆叠35包括竖直交替的绝缘层20和字线层22。在一个实施例中，上部堆叠绝缘层24包括绝缘上部堆叠第一材料24(其可与下部堆叠第一材料24具有相同或不同组成)且上部堆叠字线层22包括与上部堆叠第一材料24具有不同组成的上部堆叠第二材料26(其可与下部堆叠第二材料26具有相同或不同组成)。展示上部和下部堆叠中的每一个中的仅数个层20、22，但每个堆叠中有可能存在更多个层(例如，数十个、数百个等等)，且所述堆叠无需具有相对于彼此相同数目的层。
参考图12，上部沟道开口37已经在上部堆叠35中(例如，通过干式各向异性蚀刻)形成到个别桥接件28以单独地形成包括个别下部沟道开口25和个别上部沟道开口37中的一个且具有跨越其的个别桥接件28的互连沟道开口47。可认为上部沟道开口37损害个别基底39。上部沟道开口37的形成可如所示使桥接件28竖向凹进。
参考图13，并且在一个实施例中，上部堆叠存储器单元材料30已经跨越个别上部沟道开口37的个别基底39形成。上部堆叠存储器单元材料30可具有与下部堆叠存储器单元材料30相同或不同的组成。无论如何，在一个实施例中，上部堆叠存储器单元材料30包括(c)上部堆叠电荷阻挡材料或(d)上部堆叠电荷存储材料(例如，浮动栅极材料，如掺杂或未掺杂的硅，或电荷捕集材料，如氮化硅、金属点等)中的至少一种。在一个此类实施例中，存储器单元材料包括(c)。在一个此类实施例中，存储器单元材料包括(d)。在一个此类实施例中，存储器单元材料包括(c)和(d)。上部堆叠存储器单元材料30可通过例如将其薄层沉积在上部堆叠35上并且在个别上部沟道开口37内，然后将此材料至少平面化回到堆叠35的竖向最外表面而形成。
参考图14，已(例如通过无掩模各向异性蚀刻)去除横跨个别上部沟道开口37中的个别基底39的上部堆叠存储器单元材料30的一部分。
参考图15，并且在一个实施例中，对个别上部沟道开口37填充不足的牺牲衬垫41(例如，多晶硅)已经形成于上部沟道开口37中。
参考图16，已经穿透个别桥接件28(和牺牲衬垫41，在存在时)以露出个别下部空隙空间33。通过举例，可通过湿式或干式选择性各向异性或各向同性蚀刻(例如，使用氢氧化四甲基铵和/或过氧化铵)进行此穿透。
参考图17，已经在穿透桥接件28(例如，通过选择性各向异性蚀刻)之后去除全部牺牲衬垫15和41(均未展示)。
参考图18，且在例如存储器单元材料30包括电荷阻挡材料的情况下，电荷存储材料32已经竖向地沿着交替层20、22和电荷阻挡材料30形成于互连沟道开口47中。绝缘电荷传递材料34已经沿着交替层20、22和电荷存储材料32形成于互连沟道开口47中。通过举例，电荷传递材料34可为具有包夹在两个绝缘体氧化物(例如，二氧化硅)之间的含氮材料(例如，氮化硅)的带隙经改造结构。
晶体管沟道材料36已竖向地沿着上部堆叠35(即，至少)中的竖直交替层20、22形成于互连沟道开口47的上部部分(即，至少)中。在一个实施例中且如所示，晶体管沟道材料36同时形成于互连沟道开口47的上部沟道开口37和下部沟道开口25两者中。实例沟道材料36包含适当掺杂的晶体半导体材料，例如一或多种硅、锗和所谓的第III族/第V族半导体材料(例如，GaAs、InP、GaP和GaN)。材料30、32、34和36中的每一种的实例厚度是25到100埃。互连沟道开口47展示为包括径向中心固体电介质材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅通过举例，互连沟道开口47内的径向中心部分可包含空隙空间(未展示)和/或不含固体材料(未展示)。
参考图19和20，水平延长的(图19)沟槽40已形成(例如，通过各向异性蚀刻)到上部堆叠35和下部堆叠18中，且在一个实施例中形成到导电掺杂半导体材料16(即，至少到材料16)。沟槽40的横向边缘可至少部分地用以限定随后要形成的字线(例如，存取或控制栅极线，且图19和20中未展示)的横向边缘，如下文所描述。
参考图21，已经选择性地相对于绝缘上部堆叠第一材料24且选择性地相对于绝缘下部堆叠第一材料24(并且在一个实施例中选择性地相对于晶种材料14)来蚀刻字线层22的上部堆叠第二材料26(未展示)和下部堆叠第二材料26(未展示)。第二材料26包括氮化硅、第一材料24包括二氧化硅，且晶种材料14包括多晶硅的实例蚀刻化学反应为将H3PO4用作初级蚀刻剂的液相或气相蚀刻。
参考图22，控制栅极材料48(即，导电材料)已穿过沟槽40形成到字线层22中，以竖向处于上部堆叠交替层20的绝缘上部堆叠第一材料24之间且竖向处于下部堆叠交替层20的绝缘下部堆叠第一材料24之间。可使用任何合适的导电材料，例如金属材料和/或导电掺杂半导体材料中的一种或两种。
参考图23、24和24A，已经从个别沟槽40去除控制栅极材料48。如此引起字线29和个别晶体管和/或存储器单元56的竖向延伸串49的形成。在一个实施例中且如所示，串49形成为竖直的或在10°的范围内竖直。晶体管和/或存储器单元56的大致位置在图24A中用括号指示，而一些在图23和24中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。控制栅极材料48具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50(图24A)。在描绘的实施例中，控制栅极区52包括个别字线29的个别部分。
电荷阻挡区(例如，电荷阻挡材料30)处于电荷存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式中，电荷阻挡件可防止电荷载流子从电荷存储材料(例如浮动栅极材料、电荷捕集材料等)传向控制栅极，且在擦除模式中，电荷阻挡件可防止电荷载流子从控制栅极流入电荷存储材料。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与电荷存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。作为另外的实例，电荷阻挡区可包括电荷存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此类电荷存储材料是绝缘的(例如，在绝缘电荷存储材料32与导电材料48之间不存在任何不同组成材料的情况下)。无论如何，作为额外实例，电荷存储材料与控制栅极的导电材料的界面(interface)可足以在不存在任何单独组成绝缘体材料30的情况下充当电荷阻挡区。此外，导电材料48与材料30(当存在时)的界面结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外，可以是绝缘电荷存储材料(例如，氮化硅材料32)的横向外部区。
参考图25和26，绝缘材料衬里55已在个别沟槽40的侧壁上且竖向地沿着所述侧壁形成于此类沟槽中(例如，氮化硅、氮氧化硅、氧化铝、氧化铪、这些的组合等)。另一种材料57(电介质和/或含硅的，例如多晶硅)已竖向地沿着绝缘材料衬里55且横跨于所述绝缘材料衬里之间而形成于个别沟槽40中。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。
上述实施例在图式中展示与材料24和26中的任一种具有不同组成的晶种材料14的形成。相对于关于图27到32的衬底构造10a展示和描述替代实例实施例。已在适当时使用来自上文所描述实施例的相同标号，其中用后缀“a”指示某些构造差异。
图27将最上部实例字线层22展示为包括例如氮化硅，其可用作晶种材料以供外延生长，例如SiGe、元素形式Si，和其它材料。图28和29展示类似于图3到9的首先所描述实施例所进行的处理的实例后续处理。图30展示类似于形成上部堆叠35的图10到11所进行的处理的后续处理。图31和32展示类似于图12到26所进行的处理的后续处理。可使用如所示和/或本文中关于其它实施例所描述的任何其它属性或方面。
替代地且仅通过举例，在晶种材料包括保持为已完成的电路系统构造的部分的导电掺杂多晶硅的情况下，此可经制造为包括操作性栅极以促进通过上部堆叠与下部堆叠之间的沟道材料进行传导。例如，多晶硅可在形成上部堆叠之前或之后并在穿透桥接件以最终用作控制栅极材料之前或之后从所述沟道开口横向凹进。在穿透经外延生长的桥接件之后，接着电荷阻挡材料和电荷存储材料可沉积于横向凹部中且接着从所述沟道开口去除。可接着沉积电荷传递材料和沟道材料以及沉积上部和下部堆叠的电荷传递材料和沟道材料。可接着“打开”操作性多晶硅栅极以促进通过上方的上部堆叠的沟道材料与下方的下部堆叠的沟道材料之间的沟道材料进行传导。替代地，视需要，导电插入材料可以设置在上部与下部堆叠沟道材料之间的互连沟道开口中以改进通过上部与下部堆叠之间的沟道材料进行的传导。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。
如图式中所示的上述处理可被视为所谓的“后栅”或“替换栅”处理(例如，其中在形成晶体管沟道材料之后提供控制栅极材料)。替代地，通过举例，可使用所谓的“前栅”处理(例如，其中在形成晶体管沟道材料之前提供控制栅极材料)。例如，图2和11的堆叠可最初制造为具有控制栅极材料48(未展示)替代材料26。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。
在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下”、“在...之下”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面且在制造期间处理衬底可相对的大体方向(即，10度内)，且竖直为与其大体正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)且在制造期间处理衬底可相对的方向。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。另外，关于场效应晶体管的“竖向地延伸”、“竖向延伸”、水平地延伸和水平延伸参考电流在操作中在源极/漏极区之间流动所沿的晶体管的沟道长度的定向。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、水平地延伸和水平延伸参考了电流在操作中在发射极与集电极之间流动所沿的基极长度的定向。
此外，“正上方”和“正下方”要求两个所陈述区/材料/组件相对于彼此存在至少一些橫向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件竖向向外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”仅要求在另一所陈述区/材料/组件下方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件竖向向内(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。
本文中所描述的材料、区和结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多种实例组合物时，所述材料可包括此一或多种组合物、主要由此一或多种组合物组成或由此一或多种组合物组成。此外，除非另行说明，否则可使用任何合适的或尚待开发的技术来形成每种材料，所述技术的实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定的厚度或具有可变的厚度。如果具有可变厚度，那么除非另外指明，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所论述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在所述材料或区不均匀的情况下。如果两个所论述材料或区并未直接抵靠彼此，那么在所述材料或区不均匀的情况下，“不同组成”仅要求两个所论述材料或区的最接近于彼此的那些部分在化学上和/或在物理上不同。在此文件中，当一材料、区或结构相对于彼此存在至少某一物理接触时，所陈述材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在...上方(over)”、“在...上(on)”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
在本文中，如果在正常操作中，电流能够从一个区/材料/组件连续流动到另一区/材料/组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行流动，那么所述区/材料/组件相对于彼此“电耦合”。另一电子组件可在所述区/材料/组件之间且电耦合到所述区/材料/组件。相比之下，当区/材料/组件被称为“直接电耦合”时，直接电耦合的区/材料/组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
另外，“金属材料”是元素金属、两种或更多种元素金属的混合物或合金，以及任何导电金属化合物中的任一者或组合。
在本文中，关于蚀刻(etch/etching)、去除(removing/removal)和/或形成(forming/formation)的“选择性”是一种所陈述材料相对于另一所陈述材料以按体积计至少2:1的比率被作用的此动作。
除非另有指示，否则本文中“或”的使用涵盖任一者和两者。
结论
在一些实施例中，用于形成竖向延伸的存储器单元串的阵列的方法包括形成下部堆叠，所述下部堆叠包括竖直交替的绝缘层和字线层。下部沟道开口在所述下部堆叠中。覆盖所述下部沟道开口中的个别下部沟道开口的桥接件经外延生长。下部空隙空间在所述个别下部沟道开口中在所述桥接件中的个别桥接件之下。上部堆叠形成于所述下部堆叠上方。所述上部堆叠包括竖直交替的绝缘层和字线层。上部沟道开口形成于所述上部堆叠中形成到所述个别桥接件以单独地形成包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个的互连沟道开口。所述互连沟道开口单独地具有跨越所述互连沟道开口的所述个别桥接件中的一个。穿透所述个别桥接件以露出所述下部空隙空间中的个别下部空隙空间。晶体管沟道材料竖向地沿着所述上部堆叠中的所述竖直交替的层形成于所述互连沟道开口的上部部分中。
在一些实施例中，用于形成竖向延伸的存储器单元串的阵列的方法包括形成下部堆叠，所述下部堆叠包括竖直交替的绝缘层和字线层。下部沟道开口在所述下部堆叠中。下部堆叠存储器单元材料横跨所述下部沟道开口中的个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁。去除在所述个别下部沟道开口中横跨所述基底中的个别基底的下部堆叠存储器单元材料的一部分。覆盖所述下部沟道开口中的个别下部沟道开口的桥接件经外延生长。下部空隙空间在所述个别下部沟道开口中在所述桥接件中的个别桥接件之下。上部堆叠形成于所述下部堆叠上方。所述上部堆叠包括竖直交替的绝缘层和字线层。上部沟道开口形成于所述上部堆叠中形成到所述个别桥接件以单独地形成包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个的互连沟道开口。所述互连沟道开口单独地具有跨越所述互连沟道开口的所述个别桥接件中的一个。上部堆叠存储器单元材料横跨个别的上部沟道开口的基底且沿着所述个别的上部沟道开口的侧壁形成。去除横跨个别上部沟道开口中的个别基底的上部堆叠存储器单元材料的一部分。穿透所述个别桥接件以露出所述下部空隙空间中的个别下部空隙空间。晶体管沟道材料竖向地沿着所述上部堆叠中的所述竖直交替的层形成于所述互连沟道开口的上部部分中。
在一些实施例中，形成竖直的存储器单元串的阵列的方法包括形成下部堆叠，所述下部堆叠包括竖直交替的绝缘层和字线层。下部沟道开口在所述下部堆叠中。覆盖所述下部沟道开口中的个别下部沟道开口的桥接件经外延生长。下部空隙空间在所述个别下部沟道开口中在所述桥接件中的个别桥接件之下。上部堆叠形成于所述下部堆叠上方。所述上部堆叠包括竖直交替的绝缘层和字线层。上部沟道开口形成于所述上部堆叠中形成到所述个别桥接件以单独地形成包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个的互连沟道开口。所述互连沟道开口单独地具有跨越所述互连沟道开口的所述个别桥接件中的一个。穿透所述个别桥接件以露出所述下部空隙空间中的个别下部空隙空间。竖直地沿着所述上部和下部堆叠中的所述竖直交替的层在所述互连沟道开口中的个别互连沟道开口中形成晶体管沟道材料。字线层经形成为包括具有对应于个别存储器单元的控制栅极区的末端的控制栅极材料。电荷存储材料在所述晶体管沟道材料与所述控制栅极区之间。绝缘电荷传递材料在所述晶体管沟道材料与所述电荷存储材料之间。电荷阻挡区在电荷存储材料与个别的控制栅极区之间。
在一些实施例中，形成竖向延伸的存储器单元串的阵列的方法包括形成下部堆叠，所述下部堆叠包括竖直交替的绝缘层和字线层，所述下部堆叠绝缘层包括绝缘下部堆叠第一材料。所述下部堆叠字线层包括与所述下部堆叠第一材料具有不同组成的下部堆叠第二材料。下部沟道开口在所述下部堆叠中。形成(a)：在所述下部沟道开口中的个别下部沟道开口中且横跨所述个别下部沟道开口的基底的下部堆叠电荷阻挡材料，或(b)：在所述个别下部沟道开口中且横跨所述个别下部沟道开口的所述基底的下部堆叠电荷存储材料中的至少一种。去除在所述个别下部沟道开口中横跨所述基底中的个别基底的(a)和(b)中的所述至少一种的一部分。覆盖所述个别下部沟道开口的桥接件经外延生长。下部空隙空间在所述个别下部沟道开口中在所述桥接件中的个别桥接件之下。上部堆叠形成于所述下部堆叠上方。所述上部堆叠包括竖直交替的绝缘层和字线层。所述上部堆叠绝缘层包括绝缘上部堆叠第一材料。所述上部堆叠字线层包括与所述上部堆叠第一材料具有不同组成的上部堆叠第二材料。上部沟道开口形成于所述上部堆叠中形成到所述个别桥接件以单独地形成包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个的互连沟道开口。所述互连沟道开口单独地具有跨越所述互连沟道开口的所述个别桥接件中的一个。形成(c)：在所述上部沟道开口中的个别上部沟道开口中且横跨所述个别上部沟道开口的基底的上部堆叠电荷阻挡材料，或(d)：在所述个别上部沟道开口中且横跨所述个别上部沟道开口的所述基底的上部堆叠电荷存储材料中的至少一种。去除在所述个别上部沟道开口中横跨所述基底中的个别基底的(c)和(d)中的所述至少一种的一部分。穿透所述个别桥接件以露出所述下部空隙空间中的个别下部空隙空间。晶体管沟道材料竖向地沿着所述上部堆叠中的所述竖直交替的层形成于所述互连沟道开口的上部部分中。在上部和下部堆叠中形成水平延长的沟槽。相对于所述绝缘上部堆叠第一材料和所述绝缘下部堆叠第一材料选择性地蚀刻所述字线层的所述上部堆叠第二材料和所述下部堆叠第二材料。在所述字线层中穿过所述沟槽形成控制栅极材料以竖向处于所述上部堆叠交替层的所述绝缘上部堆叠第一材料之间且竖向处于所述下部堆叠交替层的所述绝缘下部堆叠第一材料之间。所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端。从所述个别沟槽去除所述控制栅极材料。所述字线层经形成为包括晶体管沟道材料与控制栅极区之间的电荷存储材料、晶体管沟道材料与电荷存储材料之间的绝缘电荷传递材料，和电荷存储材料与个别控制栅极区之间的电荷阻挡区。
根据规定，已经关于结构和方法特征以近乎具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。由此，权利要求书具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。

Claims (27)

1.一种用于形成竖向延伸的存储器单元串的阵列的方法，其包括：
形成包括竖直交替的绝缘层和字线层的下部堆叠，下部沟道开口处于所述下部堆叠中；
使覆盖所述下部沟道开口中的个别下部沟道开口的桥接件外延生长，在所述桥接件中的个别桥接件之下的下部空隙空间包括沿所述个别下部沟道开口的侧壁形成的存储器单元材料，其中所述存储器单元材料和所述个别下部沟道开口的基底在所述外延生长期间由掩模材料掩蔽；
在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层；
在所述上部堆叠中形成到所述个别桥接件的上部沟道开口以单独地形成包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个的互连沟道开口，所述互连沟道开口单独地具有跨越所述互连沟道开口的所述个别桥接件中的一个；
穿透所述个别桥接件以露出所述下部空隙空间中的个别下部空隙空间；以及
竖向地沿着所述上部堆叠中的所述竖直交替的层在所述互连沟道开口的上部部分中形成晶体管沟道材料。
2.根据权利要求1所述的方法，其中所述桥接件包括元素形式硅。
3.根据权利要求1所述的方法，其中所述桥接件包括SiGe。
4.根据权利要求1所述的方法，其中所述外延生长包括异质外延。
5.根据权利要求1所述的方法，其中所述外延生长选择性地从环绕所述个别下部沟道开口的晶种材料的侧壁表面进行。
6.根据权利要求5所述的方法，其包括在所述外延生长期间所述晶种材料顶上的掩蔽材料，并且进一步包括在形成所述上部堆叠之前去除全部所述掩蔽材料。
7.根据权利要求5所述的方法，其包括在所述外延生长期间所述晶种材料顶上的掩蔽材料，并且进一步包括在所述掩蔽材料顶上形成所述上部堆叠。
8.根据权利要求1所述的方法，其中所述外延生长从环绕所述个别下部沟道开口的晶种材料的侧壁表面和顶部表面进行。
9.根据权利要求1所述的方法，其中所述外延生长从环绕所述个别下部沟道开口的晶种材料的侧壁表面进行，所述个别下部沟道开口的所述侧壁在所述外延生长期间掩蔽于所述晶种材料下方。
10.根据权利要求9所述的方法，所述方法另外包括：
在所述个别下部沟道开口内遍及所述晶种材料的所述侧壁表面形成所述掩模材料；和
在所述外延生长之前使所述掩模材料竖向凹进到所述晶种材料的顶部表面下方。
11.根据权利要求10所述的方法，其中所述竖向凹进至少向下进行到所述晶种材料的底部表面。
12.根据权利要求1所述的方法，其中所述晶体管沟道材料的所述形成同时在所述互连沟道开口的所述上部沟道开口和所述下部沟道开口两者中形成所述晶体管沟道材料。
13.一种用于形成竖向延伸的存储器单元串的阵列的方法，其包括：
形成包括竖直交替的绝缘层和字线层的下部堆叠，下部沟道开口处于所述下部堆叠中，下部堆叠存储器单元材料横跨所述下部沟道开口中的个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁；
去除在所述个别下部沟道开口中横跨所述基底中的个别基底的所述下部堆叠存储器单元材料的一部分；
使覆盖所述下部沟道开口中的个别下部沟道开口的桥接件外延生长，下部空隙空间在所述个别下部沟道开口中在所述桥接件中的个别桥接件之下；
在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层；
在所述上部堆叠中形成到所述个别桥接件的上部沟道开口以单独地形成包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个的互连沟道开口，所述互连沟道开口单独地具有跨越所述互连沟道开口的所述个别桥接件中的一个；
横跨所述上部沟道开口中的个别上部沟道开口的基底且沿着所述个别上部沟道开口的侧壁形成上部堆叠存储器单元材料；
去除在所述个别上部沟道开口中横跨所述基底中的个别基底的所述上部堆叠存储器单元材料的一部分；
穿透所述个别桥接件以露出所述下部空隙空间中的个别下部空隙空间；以及
竖向地沿着所述上部堆叠中的所述竖直交替的层在所述互连沟道开口的上部部分中形成晶体管沟道材料。
14.根据权利要求13所述的方法，其中所述外延生长从环绕所述个别下部沟道开口的晶种材料的侧壁表面进行，并且进一步包括在所述外延生长之前使所述下部堆叠存储器单元材料竖向凹进到所述晶种材料的顶部表面下方。
15.根据权利要求13所述的方法，其包括在去除所述下部堆叠存储器单元材料的所述部分之后并在所述外延生长之前沿着所述个别下部沟道开口的侧壁和所述个别基底形成牺牲衬垫。
16.根据权利要求15所述的方法，其包括在所述穿透之后去除全部所述牺牲衬垫。
17.根据权利要求15所述的方法，其中所述牺牲衬垫对所述个别下部沟道开口填充不足，并且进一步包括在形成所述牺牲衬垫之后通过牺牲填充材料补充所述个别下部沟道开口的全部剩余体积。
18.根据权利要求17所述的方法，其中所述牺牲衬垫包括多晶硅。
19.根据权利要求18所述的方法，其中所述牺牲衬垫包括在所述多晶硅径向内侧的二氧化硅。
20.根据权利要求17所述的方法，其中所述外延生长从环绕所述个别下部沟道开口的晶种材料的侧壁表面进行，并且进一步包括在所述外延生长之前使所述牺牲衬垫和所述牺牲填充材料竖向凹进到所述晶种材料的顶部表面下方。
21.根据权利要求20所述的方法，其包括在使所述牺牲衬垫竖向凹进之前使所述牺牲填充材料竖向凹进。
22.根据权利要求20所述的方法，其中使所述牺牲填充材料竖向向内凹进到所述晶种材料的底部表面。
23.根据权利要求13所述的方法，其包括在去除所述上部堆叠存储器单元材料的所述部分之后并在所述穿透之前沿着所述个别上部沟道开口的侧壁和所述个别基底形成牺牲衬垫。
24.一种形成竖直的存储器单元串的阵列的方法，其包括：
形成包括竖直交替的绝缘层和字线层的下部堆叠，下部沟道开口处于所述下部堆叠中，下部堆叠存储器单元材料横跨个别下部沟道开口的基底且沿着所述个别下部沟道开口的侧壁形成；
去除横跨所述个别下部沟道开口中的所述基底的所述下部堆叠存储器单元材料的一部分；
使覆盖所述下部沟道开口中的个别下部沟道开口的桥接件外延生长，下部空隙空间在所述个别下部沟道开口中在所述桥接件中的个别桥接件之下；
在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层；
在所述上部堆叠中形成到所述个别桥接件的上部沟道开口以单独地形成包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个的互连沟道开口，所述互连沟道开口单独地具有跨越所述互连沟道开口的所述个别桥接件中的一个；
穿透所述个别桥接件以露出所述下部空隙空间中的个别下部空隙空间；
竖直地沿着所述上部和下部堆叠中的所述竖直交替的层在所述互连沟道开口中的个别互连沟道开口中形成晶体管沟道材料；以及
形成所述字线层以包括具有对应于个别存储器单元的控制栅极区的末端的控制栅极材料、所述晶体管沟道材料与所述控制栅极区之间的电荷存储材料、所述晶体管沟道材料与所述电荷存储材料之间的绝缘电荷传递材料，和所述电荷存储材料与所述控制栅极区中的个别控制栅极区之间的电荷阻挡区。
25.根据权利要求24所述的方法，其中所述形成所述字线层以包括控制栅极材料在形成所述晶体管沟道材料之后进行。
26.根据权利要求24所述的方法，其中所述形成所述字线层以包括控制栅极材料在形成所述晶体管沟道材料之前进行。
27.一种形成竖向延伸的存储器单元串的阵列的方法，其包括：
形成包括竖直交替的绝缘层和字线层的下部堆叠，所述下部堆叠绝缘层包括绝缘下部堆叠第一材料，所述下部堆叠字线层包括与所述下部堆叠第一材料具有不同组成的下部堆叠第二材料，下部沟道开口处于所述下部堆叠中；
形成以下中的至少一种：(a)：在所述下部沟道开口中的个别下部沟道开口中且横跨所述个别下部沟道开口的基底的下部堆叠电荷阻挡材料，或(b)：在所述个别下部沟道开口中且横跨所述个别下部沟道开口的所述基底的下部堆叠电荷存储材料；
去除在所述个别下部沟道开口中横跨所述基底中的个别基底的(a)和(b)中的所述至少一种的一部分；
使覆盖所述个别下部沟道开口的桥接件外延生长，下部空隙空间在所述个别下部沟道开口中在所述桥接件中的个别桥接件之下；
在所述下部堆叠上方形成上部堆叠，所述上部堆叠包括竖直交替的绝缘层和字线层，所述上部堆叠绝缘层包括绝缘上部堆叠第一材料，所述上部堆叠字线层包括与所述上部堆叠第一材料具有不同组成的上部堆叠第二材料；
在所述上部堆叠中形成到所述个别桥接件的上部沟道开口以单独地形成包括所述个别下部沟道开口和所述上部沟道开口中的个别上部沟道开口中的一个的互连沟道开口，所述互连沟道开口单独地具有跨越所述互连沟道开口的所述个别桥接件中的一个；
形成以下中的至少一种：(c)：在所述上部沟道开口中的个别上部沟道开口中且横跨所述个别上部沟道开口的基底的上部堆叠电荷阻挡材料，或(d)：在所述个别上部沟道开口中且横跨所述个别上部沟道开口的所述基底的上部堆叠电荷存储材料；
去除在所述个别上部沟道开口中横跨所述基底中的个别基底的(c)和(d)中的所述至少一种的一部分；
穿透所述个别桥接件以露出所述下部空隙空间中的个别下部空隙空间；
竖向地沿着所述上部堆叠中的所述竖直交替的层在所述互连沟道开口的上部部分中形成晶体管沟道材料；
在所述上部和下部堆叠中形成水平延长的沟槽；
相对于所述绝缘上部堆叠第一材料和所述绝缘下部堆叠第一材料选择性地蚀刻所述字线层的所述上部堆叠第二材料和所述下部堆叠第二材料；
在所述字线层中穿过所述沟槽形成控制栅极材料以竖向处于所述上部堆叠交替层的所述绝缘上部堆叠第一材料之间且竖向处于所述下部堆叠交替层的所述绝缘下部堆叠第一材料之间，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端；
从所述沟槽去除所述控制栅极材料；以及
形成所述字线层以包括所述晶体管沟道材料与所述控制栅极区之间的电荷存储材料、所述晶体管沟道材料与所述电荷存储材料之间的绝缘电荷传递材料，和所述电荷存储材料与所述控制栅极区中的个别控制栅极区之间的电荷阻挡区。
CN201910786749.6A 2018-08-24 2019-08-23 用于形成竖向延伸的存储器单元串的阵列的方法 Active CN110858594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/111,584 US10446578B1 (en) 2018-08-24 2018-08-24 Methods used in forming an array of elevationally-extending strings of memory cells, methods of forming an array of elevationally-extending strings of memory cells, and methods of forming an array of vertical strings of memory cells
US16/111,584 2018-08-24

Publications (2)

Publication Number Publication Date
CN110858594A CN110858594A (zh) 2020-03-03
CN110858594B true CN110858594B (zh) 2023-11-28

Family

ID=68164983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910786749.6A Active CN110858594B (zh) 2018-08-24 2019-08-23 用于形成竖向延伸的存储器单元串的阵列的方法

Country Status (2)

Country Link
US (1) US10446578B1 (zh)
CN (1) CN110858594B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892528A (zh) 2019-10-12 2020-03-17 长江存储科技有限责任公司 半导体器件及其制作方法
US11271006B2 (en) * 2019-12-05 2022-03-08 Micron Technology, Inc. Methods of forming charge-blocking material, and integrated assemblies having charge-blocking material
US11094595B2 (en) * 2019-12-27 2021-08-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11393672B2 (en) 2020-02-12 2022-07-19 Micron Technology, Inc. Methods of forming microelectronic devices including an interdeck region between deck structures
US11121145B1 (en) 2020-03-03 2021-09-14 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11251190B2 (en) 2020-05-13 2022-02-15 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11264404B2 (en) 2020-06-17 2022-03-01 Micron Technology, Inc. Microelectronic devices including a varying tier pitch, and related electronic systems and methods
US11398486B2 (en) 2020-06-17 2022-07-26 Micron Technology, Inc. Microelectronic devices with tier stacks with varied tier thicknesses, and related methods and systems
US11476274B2 (en) 2020-07-14 2022-10-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11830815B2 (en) 2020-08-28 2023-11-28 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic systems and methods
US11792983B2 (en) 2020-08-28 2023-10-17 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11552090B2 (en) 2020-08-28 2023-01-10 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11289491B1 (en) * 2020-09-29 2022-03-29 Micron Technology, Inc. Epitaxtal single crystalline silicon growth for a horizontal access device
US20220246536A1 (en) * 2021-01-29 2022-08-04 Micron Technology, Inc. Integrated Assemblies and Methods of Forming Integrated Assemblies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107810552A (zh) * 2015-08-25 2018-03-16 桑迪士克科技有限责任公司 使用含有牺牲填充材料的腔制造多级存储器堆叠体结构的方法
CN108093656A (zh) * 2015-10-15 2018-05-29 桑迪士克科技有限责任公司 具有该具有套环部分的接合电极的多级存储器堆叠结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US10504596B2 (en) 2012-04-18 2019-12-10 Micron Technology, Inc. Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US9263459B1 (en) 2014-09-26 2016-02-16 Intel Corporation Capping poly channel pillars in stacked circuits
US9362300B2 (en) 2014-10-08 2016-06-07 Micron Technology, Inc. Apparatuses and methods for forming multiple decks of memory cells
KR102571561B1 (ko) * 2015-10-19 2023-08-29 삼성전자주식회사 3차원 반도체 소자
KR102499564B1 (ko) * 2015-11-30 2023-02-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107810552A (zh) * 2015-08-25 2018-03-16 桑迪士克科技有限责任公司 使用含有牺牲填充材料的腔制造多级存储器堆叠体结构的方法
CN108093656A (zh) * 2015-10-15 2018-05-29 桑迪士克科技有限责任公司 具有该具有套环部分的接合电极的多级存储器堆叠结构及其制造方法

Also Published As

Publication number Publication date
US10446578B1 (en) 2019-10-15
CN110858594A (zh) 2020-03-03

Similar Documents

Publication Publication Date Title
CN110858594B (zh) 用于形成竖向延伸的存储器单元串的阵列的方法
CN112970113B (zh) 存储器阵列和用于形成存储器阵列的方法
JP7364681B2 (ja) メモリアレイおよびメモリアレイの形成において使用される方法
US10553607B1 (en) Method of forming an array of elevationally-extending strings of programmable memory cells and method of forming an array of elevationally-extending strings of memory cells
CN113053908B (zh) 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法
US11037797B2 (en) Arrays of elevationally-extending strings of memory cells and methods used in forming an array of elevationally-extending strings of memory cells
CN111627913A (zh) 存储器阵列和用于形成存储器阵列的方法
US20210351127A1 (en) Memory Array Comprising Strings Of Memory Cells
JP7408790B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN111063688A (zh) 存储器阵列及在形成存储器阵列时所使用的方法
KR20210116666A (ko) 메모리 어레이 및 메모리 어레이 형성에 사용되는 방법
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
CN117440686A (zh) 用于形成包括存储器单元串的存储器阵列的方法
US20220059569A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112802847B (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116963503A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN113675209B (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN113785395B (zh) 存储器阵列和用于形成存储器阵列的方法
CN115224039A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116326236A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112928122B (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
TWI849461B (zh) 包括記憶體單元串之記憶體陣列及用於形成包括記憶體單元串之記憶體陣列之方法
CN113039644B (zh) 存储器阵列及用以形成存储器阵列的方法
US20230320085A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant