CN112970112A - 存储器阵列和用于形成存储器阵列的方法 - Google Patents

存储器阵列和用于形成存储器阵列的方法 Download PDF

Info

Publication number
CN112970112A
CN112970112A CN201980071837.6A CN201980071837A CN112970112A CN 112970112 A CN112970112 A CN 112970112A CN 201980071837 A CN201980071837 A CN 201980071837A CN 112970112 A CN112970112 A CN 112970112A
Authority
CN
China
Prior art keywords
individual
word line
layers
longitudinal edges
laterally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201980071837.6A
Other languages
English (en)
Inventor
金昌汉
R·J·希尔
J·D·霍普金斯
C·豪德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112970112A publication Critical patent/CN112970112A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种存储器阵列，其包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和字线层。所述字线层包括个别存储器单元的栅极区。所述栅极区个别地包括所述字线层中的个别者中的字线的部分。沟道材料竖向延伸穿过所述绝缘层和所述字线层。所述个别存储器单元包括横向地位于所述栅极区与所述沟道材料之间的存储器结构。所述字线中的个别者包括相对的横向外侧纵向边缘。所述纵向边缘个别地包括横向延伸到所述相应个别字线中的纵向拉长的凹槽。公开了方法。

Description

存储器阵列和用于形成存储器阵列的方法
技术领域
本文公开的实施例涉及存储器阵列且涉及用于形成存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可被制造在个别存储器单元的一或多个阵列中。可使用数字线(其也可称为位线、数据线或感测线)和存取线(其也可称为字线)来写入到存储器单元或从存储器单元读取。感测线可沿着阵列的列使存储器单元以导电方式互连，且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年的保留时间的存储器。易失性存储器耗散，且因此刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元经配置以在至少两个不同可选状态中保留或存储存储器。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可配置成存储多于两个位或状态的信息。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分开。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极去除电压时，基本上防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态驱动器中的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元单独地包括可以可逆方式编程的竖直晶体管。控制电路系统或其它电路系统可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构也可包括单独地包括晶体管的竖直堆叠的存储器单元。
附图说明
图1是根据本发明的实施例的过程中的衬底的一部分的图解横截面视图。
图1A是图1的一部分的放大视图。
图2是在图1所示的处理步骤之后的处理步骤处且穿过图3中的线2-2截取的图1衬底的视图。
图3是穿过图2中的线3-3截取的视图。
图4是在图3所示的处理步骤之后的处理步骤处的图3衬底的视图。
图5是在图4所示的处理步骤之后的处理步骤处且穿过图6中的线5-5截取的图4衬底的视图。
图6是穿过图5中的线6-6截取的视图。
图7是在由图5所示的处理步骤之后的处理步骤处的图5衬底的视图。
图7A是图7的一部分的放大视图。
图8具有在图7A所示的处理步骤之后的处理步骤的图7A衬底。
图9是在由图8所示的处理步骤之后的处理步骤处的图8衬底的视图。
图10是在由图9所示的处理步骤之后的处理步骤处的图9衬底的视图。
图11是在由图10所示的处理步骤之后的处理步骤处且在沟道开口的一侧上展示的图10衬底的视图。
图12是在沟道开口的与图11的所述一侧相对的侧面上展示的图11衬底的视图。
图13是在由图11和12所示的处理步骤之后的处理步骤处的图11衬底的视图。
图14是在由图13所示的处理步骤之后的处理步骤处的图13衬底的视图。
图14A是图14的一部分的放大视图。
图15是在图14所示的处理步骤之后的处理步骤处且穿过图16中的线15-15截取的图14衬底的视图。
图16是穿过图15中的线16-16截取的视图。
图17是图15的一部分的放大视图。
具体实施方式
本发明的实施例涵盖用于形成晶体管阵列和/或存储器单元阵列的方法，所述阵列例如NAND阵列或具有阵列下外围控制电路系统(例如阵列下CMOS)的其它存储器单元阵列。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理，以及不论是现有的还是未来开发的与晶体管栅极的形成时间无关的其它处理。本发明的实施例还涵盖独立于制造方法的晶体管和/或存储器单元(例如NAND或其它存储器单元)的阵列。第一实例方法实施例参考图1到17(包含图1A、7A和14A)描述，其可被视为“后栅”或“替换栅”工艺。
图1和1A展示在形成晶体管和/或存储器单元(尚未示出)的竖向延伸串阵列12的方法中的过程中的衬底构造10。衬底构造10包括基底衬底11，所述基底衬底具有导电的/导体/传导(即，本文中为电性地)、半导电/半导体/半传导或绝缘的/绝缘体/隔绝(即，本文中为电性地)材料中的任何一或多种。各种材料已经竖向形成于基底衬底11上方。材料可在图1和1A所描绘的材料的旁边、竖向朝内或竖向朝外。举例来说，集成电路的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作竖向延伸的存储器单元串的阵列(例如，阵列12)内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可或可不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。本文中，“子阵列”也可被视为阵列。
衬底构造10包括堆叠18，所述堆叠18包括在实例导电掺杂半导体材料16正上方的竖直交替绝缘层20和字线层22(例如在金属材料上方的导电掺杂多晶硅)。字线层22可能不包括导电材料且绝缘层20可能不包括绝缘材料或在处理中的这一点处是绝缘的。仅展示少量的层20和22，其中堆叠18更可能包括几十、一百或更多(等)个层20和22。字线层22包括第一材料26(例如氮化硅)，其可完全或部分牺牲。绝缘层20包括第二材料24(例如二氧化硅)，其与第一材料26的成分不同且可完全或部分牺牲。在一个实施例中，材料26可被视为第一牺牲材料26，并且在一个实施例中，材料24可被视为第二牺牲材料24。导电材料16可包括用于控制对将形成于阵列12内的晶体管和/或存储器单元的读取和写入存取的控制电路的部分(例如，阵列下外围电路)。可为或可不为外围和/或控制电路系统(未展示)的部分的其它电路系统可在导电材料16与堆叠18之间。举例来说，这种电路系统的导电材料和绝缘材料(未展示)的多个竖直交替的层可在字线层22的最低部下方和/或字线层22的最上部上方。
参考图2和3，沟道开口25已形成(例如，通过各向异性干式蚀刻)到交替层20和22中。仅借助于实例，沟道开口25展示为以每行四个开口25的交错行的群组或列来布置。可使用任何替代现有的或未来开发的布置和构造。沟道开口25可如所展示进入导电材料16或可在其顶上停止(未展示)。
在一个实施例中，晶体管沟道材料形成在个别沟道开口中以竖向地延伸穿过绝缘层和字线层，并且阵列的个别存储器单元形成为包括栅极区(例如，控制栅极区)和横向地位于栅极区与沟道材料之间的存储器结构。在一个这种实施例中，存储器结构形成为包括电荷阻挡区、电荷存储材料和绝缘电荷传递材料。个别存储器单元的电荷存储材料(例如，浮动栅极材料，如掺杂或未掺杂的硅，或电荷捕集材料，如氮化硅、金属点等)竖向地沿着电荷阻挡区中的个别者。绝缘电荷传递材料(例如，具有包夹在两个绝缘体氧化物[例如二氧化硅]之间的含氮材料[例如氮化硅]的带隙工程结构)横向地位于沟道材料与电荷存储材料之间。
图4展示一个实施例，其中已竖向地沿着绝缘层20和字线层22在个别沟道开口25中形成电荷阻挡材料31/30、电荷存储材料32和电荷传递材料34。晶体管材料31/30、32和34(例如存储器单元材料)可通过例如在堆叠18上方和个别沟道开口25内沉积所述晶体管材料的相应薄层(layer)，随后将这种背部至少平坦化到堆叠18的最上部表面来形成。可进行冲孔蚀刻以从沟道开口25的基底去除材料31/30、32和34以暴露导电材料16。然后沟道材料36已经竖向地沿着绝缘层20和字线层22形成于沟道开口25中。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多种硅、锗以及所谓的III/V半导体材料(例如，GaAs、InP、GaP以及GaN)。材料30、32、34和36中的每一种的实例厚度是25到100埃。沟道开口25展示为包括径向中心固体介电材料38(例如，旋涂介电质、二氧化硅和/或氮化硅)。替代地且仅作为举例，沟道开口25内的径向中心部分可包含空隙空间(未展示)和/或不含实心材料(未展示)。
参考图5和6，已将水平拉长的沟槽40形成(例如，通过各向异性蚀刻)到堆叠18中，并且在一个实施例中已经形成到导电材料16(至少形成到材料16)。通过举例，这已使绝缘层20和字线层22形成为包括相对纵向边缘17、19(例如，这些边缘的配对)，所述纵向边缘共同构成待形成于个别字线层22中的个别字线的纵向轮廓23的纵向形状。关于两个相对纵向边缘17、19仅展示一个完整纵向轮廓23，其中待邻近纵向轮廓23形成的两个横向邻近的字线的仅部分纵向轮廓关于一个纵向边缘17和一个纵向边缘19可见。待形成的字线可相对于纵向边缘17和19横向向外突出或横向向内凹入，如将从后续的论述显而易见。
参考图7和7A，第一牺牲材料26已从绝缘层20的相对纵向边缘17、19且从其第二牺牲材料24横向凹入。举例来说，这可通过定时蚀刻(湿式或干式和/或各向同性地或各向异性地)进行，且可相对于第二材料24选择性地进行。在例如实例材料26是氮化硅且材料24是二氧化硅的情况下，实例蚀刻化学物质是湿式或干式磷酸H3PO4。这可视为保留第一材料26的剩余部分39且在绝缘层20的纵向边缘17、19处形成第二材料24的暴露顶部部分35和暴露底部部分37。
参考图8，在绝缘层20的纵向边缘17、19(边缘19在图8中不可见，但将出现在图8的边缘的镜像中)处的第二材料24的所暴露顶部部分35和底部部分37已经各向同性蚀刻以在第二牺牲材料24中形成上部凹槽73和下部凹槽75。第一材料26的剩余部分39在这类各向同性蚀刻期间掩蔽第二材料24且使其免于各向同性蚀刻。在一个实施例中且如所展示，这类蚀刻可相对于第二材料24选择性地进行。在例如第二材料24包括二氧化硅且第一材料26包括氮化硅的情况下，实例蚀刻化学物质是HF。第二材料24还将有可能至少从原始边缘17和19稍微横向凹入(未展示)。
参考图9，已去除第一牺牲材料26(未展示)以形成字线层空隙77。在一个实施例中且如所展示，已相对于第二材料24选择性地进行这类去除行为。实例技术是通过选择性各向同性蚀刻，例如使用液体或蒸汽H3PO4。
参考图10，导电材料48已形成于字线层空隙77中和上部凹槽73中及下部凹槽75中。上部凹槽73中和下部凹槽75中的导电材料48分别向下和向上突出到个别绝缘层20中。在一个实施例中且如所展示，导电材料48覆盖绝缘材料20的第二材料24的相对纵向边缘17、19(边缘19在图10中不可见)。字线层空隙77中以及上部凹槽73和下部凹槽75中的导电材料48包括个别字线29(尽管如果材料48在边缘17和19上方横向，那么在过程的此时处短接到一起)。可使用任何合适的导电材料，例如金属材料或导电掺杂半导体材料中的一种或两种。
参考图11和12，导电材料48已经横向回蚀以露出绝缘层20的第二牺牲材料24的相对纵向边缘17和19。这可例如通过选择性地相对于绝缘层20的第二材料24的导电材料48的任何现有或未来开发的各向同性湿式或干式蚀刻来进行。在一个实施例中且如所展示，这类横向回蚀将个别字线29形成为包括相对的横向外侧纵向边缘61，所述纵向边缘61个别地包括横向(例如，在以数字63标示的箭头的方向上)延伸到相应个别字线29中的纵向拉长的凹槽63(例如，延伸进出图11和12所处的页面的平面)。在一个此类实施例中且如所展示，纵向拉长的凹槽63的最深横向范围相对于相应个别字线29垂直居中(例如，分别在字线29的所描绘的实例顶部表面87与底部表面89之间)。无论如何，在一个实施例中且如所展示，已从上部凹槽73和下部凹槽75去除导电材料48中的一些且仅一些。在例如导电材料48包括TiN和/或W且第二材料24包括二氧化硅的情况下，实例湿式蚀刻化学物质是乙酸、硝酸、磷酸和水的混合物。在一个实施例中，导电材料48可被视为包括从横向紧邻的上表面87向上突出的上突出物45和从横向紧邻的下表面89向下突出的下突出物47。
参考图13，已相对于导电材料48选择性地去除第二材料24(未展示)以将绝缘层20形成为个别地包括纵向拉长的空隙53(例如，延伸进出图13所处的页的平面)。用于这样做的实例技术包含湿式或干式各向同性蚀刻，例如使用液体或蒸汽HF，其中第二材料24包括二氧化硅且导电材料48包括金属材料。
参考图14和14A，已将绝缘体材料51(例如，氮化硅、氮氧化硅、氧化铝、氧化铪，其组合等)形成为在竖直紧邻的字线层22的上部凹槽73和下部凹槽75中的导电材料48的向上突出部分与向下突出部分之间完全竖向地延伸。在一个实施例中，这密封纵向拉长的空隙53(例如，以形成纵向拉长且密封的空隙53)。在将形成这类密封空隙53的情况下，凹槽73和75的形成可有助于通过预防或最小化原本可妨碍这类密封空隙的形成的其它非所要处理伪影而形成这类密封空隙的能力。
参考图15和16，已竖向地沿着其中的绝缘体材料51且横跨于所述绝缘体材料之间而在个别沟槽40中形成另一材料57(介电质和/或含硅材料，例如多晶硅)。
参考图14、14A和15到17，字线29为个别晶体管和/或存储器单元56的竖向延伸串49的部分。晶体管和/或存储器单元56的大致位置在图17中用括号指示，且一些在图14、15和16中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。导电材料48可被视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50(图14A和17)。在所描绘的实施例中，控制栅极区52包括个别字线29的个别部分。材料31/30、32和34可被视为横向地位于控制栅极区52与沟道材料36之间的存储器结构65(图17)。
电荷阻挡区(例如，电荷阻挡材料31/30)处于电荷存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在程序模式中，电荷阻挡件可防止电荷载流子从电荷存储材料(例如浮动栅极材料、电荷捕集材料等)传向控制栅极，且在擦除模式中，电荷阻挡件可防止电荷载流子从控制栅极流入电荷存储材料。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与电荷存储材料之间的电荷迁移。如图所示的实例电荷阻挡区包括绝缘体材料31/30。作为另外的实例，电荷阻挡区可包括电荷存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此类电荷存储材料是绝缘的(例如，在绝缘电荷存储材料32与导电材料48之间不存在任何不同组成材料的情况下)。无论如何，作为附加实例，电荷存储材料和控制栅极的导电材料的界面可足以在不存在任何单独组合物绝缘体材料31/30的情况下充当电荷阻挡区。另外，具有材料31/30(存在时)的导电材料48的界面与绝缘体材料31/30组合可一起充当电荷阻挡区，且替代地或另外，可以是绝缘电荷存储材料(例如，氮化硅材料32)的横向外侧区。实例材料31是任何高k材料，例如氧化铪矽或氧化铝。实例材料30是二氧化硅和/或氮化硅。
可以关于上述实施例使用本文关于其它实施例展示和/或描述的任何其它属性或方面。
本发明的实施例涵盖一种用于形成存储器阵列(例如，12)的方法，其包括形成堆叠(例如，18)，所述堆叠包括竖直交替的绝缘层(例如，20)和字线层(例如，22)。绝缘层和字线层包括相对纵向边缘(例如，17、19)，所述相对纵向边缘构成将形成于字线层中的个别者中的个别字线(例如，29)的纵向轮廓(例如，23)的纵向形状。字线层包括第一材料(例如，26)，且绝缘层包括与所述第一材料的组成不同的第二材料(例如，24)。在绝缘层的纵向边缘处去除第二材料24的顶部部分(例如，部分35的一部分)和底部部分(例如，部分37的一部分)以在第二材料24中形成上部凹槽(例如，73)和下部凹槽(例如，75)。在上部凹槽和下部凹槽中形成导电材料(例如，48)。导电材料向上和向下突出到绝缘层中的个别者中且包括个别字线的一部分。
在一个实施例中，在形成导电材料之前从字线层去除所有剩余第一材料。在一个实施例中，在去除顶部部分和底部部分之后从字线层去除所有剩余第一材料。在一个实施例中，在形成导电材料之后从绝缘层去除所有剩余第二材料。在一个实施例中，个别字线形成为包括相对的横向外侧纵向边缘(例如，61)，所述纵向边缘61个别地包括横向延伸到相应个别字线中的纵向拉长的凹槽(例如，63)。
可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
本发明的实施例涵盖独立于制造方法的存储器阵列。尽管如此，此类存储器阵列可具有如本文在方法实施例中所描述的任一属性。类似地，上文所描述的方法实施例可并入且形成相对于装置实施例描述的属性中的任一个。
在一个实施例中，存储器阵列(例如，12)包括竖直堆叠(例如，18)，所述竖直堆叠包括交替的绝缘层(例如，20)和字线层(例如，22)。字线层包括个别存储器单元(例如，56)的栅极区(例如，52)。栅极区个别地包括字线层中的个别者中的字线(例如，29)的部分。沟道材料(例如，36)竖向延伸穿过绝缘层和字线层。个别存储器单元包括横向地位于栅极区与沟道材料之间的存储器结构(例如，65)。个别字线包括相对的横向外侧纵向边缘(例如，61)。纵向边缘个别地包括横向延伸到相应个别字线中的纵向拉长的凹槽(例如，63)。在一个实施例中，纵向拉长的凹槽的最深横向范围相对于相应个别字线垂直居中。在一个实施例中，纵向边缘中的个别者向上和向下突出到绝缘层中的个别者中。在一个实施例中，绝缘层个别地包括纵向拉长的空隙(例如，53)。在一个此类实施例中，纵向拉长空隙由绝缘体材料(例如，51)横向周向包围。这类绝缘体材料在竖直紧邻的字线的纵向边缘的向上突出部分与向下突出部分之间完全竖向地延伸。在一个实施例中，存储器单元结构包括竖向地沿着个别栅极区的电荷阻挡区(例如，31/30)。电荷存储材料(例如，32)竖向地沿着电荷阻挡区中的个别者。绝缘电荷传递材料(例如，34)横向地位于沟道与电荷存储材料之间。
可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
本文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“以下”、“在…下”、“在…下方”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可相对于在制造期间处理的衬底，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)且在制造期间处理衬底可参照的方向。另外，如本文中所使用的“竖直”和“水平”是相对彼此的大体上垂直方向，且与衬底在三维空间中的定向无关。另外，“竖向延伸”及“竖向地延伸”是指从恰好水平倾斜至少45°的方向。另外，关于场效应晶体管的“竖向地延伸的”、“竖向地延伸”、水平地延伸和水平延伸的是参考电流在操作中在源极/漏极区之间流动所沿的晶体管的沟道长度的定向。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、水平地延伸和水平延伸参考了电流在操作中沿其在发射极与集电极之间流动的基极长度的定向。在一些实施例中，竖向地延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”和“正下方”要求两个所陈述的区/材料/组件相对彼此的至少一些横向重叠(即，水平地)。并且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”仅要求在另一所陈述区/材料/组件下方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向内侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一个可以是均质的或非均质的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多种实例组合物时，所述材料可包括此一或多种组合物、主要由此一或多种组合物组成或由此一或多种组合物组成。另外，除非另行说明，否则可使用任何合适的或尚待研发的技术来形成每种材料，所述技术的实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同成分的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在此类材料或区不均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并不均匀的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文档中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在……上方”、“在……上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述的材料、区或结构相对彼此无物理触摸接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对彼此“电耦合”。另一电子组件可在所述区域-材料-组件之间且电耦合到所述区域-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
另外，“金属材料”是元素金属、两种或大于两种元素金属的混合物或合金以及任何导电金属化合物中的任一者或组合。
本文中，关于蚀刻(etch)、蚀刻(etching)、去除(removing)、去除(removal)、沉积、形成(forming)和/或形成(formation)的“选择性”是一种所陈述材料相对于另一种所陈述材料以按体积计至少2:1的比率起作用的此类作用。此外，选择性地沉积、选择性地生长或选择性地形成是以按体积计至少2:1的比率使一种材料相对于另一种或多种陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一个和两者。
结论
在一些实施例中，一种用于形成存储器阵列的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。绝缘层和字线层包括相对纵向边缘，所述相对纵向边缘构成将形成于字线层中的个别者中的个别字线的纵向轮廓的纵向形状。字线层包括第一材料。绝缘层包括与第一材料的组成不同的第二材料。去除绝缘层的纵向边缘处的第二材料的顶部部分和底部部分以在第二材料中形成上部凹槽和下部凹槽。在上部凹槽和下部凹槽中形成导电材料。导电材料向上和向下突出到绝缘层中的个别者中且包括个别字线的一部分。
在一些实施例中，一种用于形成存储器阵列的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。绝缘层和字线层包括相对纵向边缘，所述相对纵向边缘构成将形成于字线层中的个别者中的个别字线的纵向轮廓的纵向形状。字线层包括第一牺牲材料。绝缘层包括与第一牺牲材料的组成不同的第二材料。第一牺牲材料从绝缘层的相对纵向边缘且从其第二材料横向凹入。各向同性地蚀刻绝缘层的纵向边缘处的第二材料的所暴露顶部和底部部分以在第二材料中形成上部凹槽和下部凹槽。第一牺牲材料的剩余部分在各向同性蚀刻期间掩蔽第二材料且使其免于各向同性蚀刻。在各向同性蚀刻之后去除第一牺牲材料以形成字线层空隙。导电材料形成于字线层空隙中且形成于上部凹槽和下部凹槽中。上部凹槽和下部凹槽中的导电材料分别向下和向上突出到绝缘层中的个别者中。字线层空隙中以及上部凹槽和下部凹槽中的导电材料包括个别字线。
在一些实施例中，一种用于形成存储器阵列的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。绝缘层和字线层包括相对纵向边缘，所述相对纵向边缘构成将形成于字线层中的个别者中的个别字线的纵向轮廓的纵向形状。字线层包括第一牺牲材料。绝缘层及其相对纵向边缘包括与第一牺牲材料的组成不同的第二牺牲材料。第一牺牲材料从绝缘层的相对纵向边缘且从其第二牺牲材料横向凹入。各向同性地蚀刻绝缘层的纵向边缘处的所述第二牺牲材料的所暴露顶部和底部部分以在第二牺牲材料中形成上部凹槽和下部凹槽。第一牺牲材料的剩余部分在各向同性蚀刻期间掩蔽第二牺牲材料且使其免于各向同性蚀刻。在各向同性蚀刻之后相对于第二牺牲材料选择性地去除第一牺牲材料以形成字线层空隙。导电材料形成于字线层空隙中且形成于上部凹槽和下部凹槽中。上部凹槽和下部凹槽中的导电材料分别向下和向上突出到绝缘层中的个别者中。字线层空隙中和上部凹槽以及下部凹槽中的导电材料包括个别字线。导电材料覆盖绝缘层的第二牺牲材料的相对纵向边缘。导电材料经横向回蚀以露出绝缘层的第二牺牲材料的相对纵向边缘。相对于导电材料选择性地去除第二牺牲材料使绝缘层形成为个别地包括纵向拉长的空隙。绝缘体材料形成为在上部凹槽和下部凹槽中的导电材料的向上突出部分与向下突出部分之间完全竖向地延伸且密封纵向拉长的空隙。
在一些实施例中，一种存储器阵列包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和字线层。字线层包括个别存储器单元的栅极区。栅极区个别地包括字线层中的个别者中的字线的部分。沟道材料竖向延伸穿过绝缘层和字线层。个别存储器单元包括横向地位于栅极区与沟道材料之间的存储器结构。字线中的个别者包括相对的横向外侧纵向边缘。纵向边缘个别地包括横向延伸到相应个别字线中的纵向拉长的凹槽。

Claims (29)

1.一种用于形成存储器阵列的方法，其包括：
形成包括竖直交替的绝缘层和字线层的堆叠，所述绝缘层和所述字线层包括相对纵向边缘，所述相对纵向边缘构成将形成于所述字线层中的个别者中的个别字线的纵向轮廓的纵向形状，所述字线层包括第一材料，所述绝缘层包括与所述第一材料的组成不同的第二材料；
去除所述绝缘层的所述纵向边缘处的所述第二材料的顶部部分和底部部分以在所述第二材料中形成上部凹槽和下部凹槽；和
在所述上部凹槽和所述下部凹槽中形成导电材料，所述导电材料向上和向下突出到所述绝缘层中的个别者中且包括所述个别字线的一部分。
2.根据权利要求1所述的方法，其包括将所述个别字线形成为包括相对的横向外侧纵向边缘，所述纵向边缘个别地包括横向地延伸到所述相应个别字线中的纵向拉长的凹槽。
3.根据权利要求1所述的方法，其包括在所述导电材料的形成之前从所述字线层去除所有剩余的所述第一材料。
4.根据权利要求1所述的方法，其包括在所述顶部部分和所述底部部分的去除之后从所述字线层去除所有剩余的所述第一材料。
5.根据权利要求1所述的方法，其包括在所述顶部部分和所述底部部分的所述去除之后且在所述导电材料的所述形成之前从所述字线层去除所有剩余的所述第一材料。
6.根据权利要求1所述的方法，其包括在形成所述导电材料之后从所述绝缘层去除所有剩余的所述第二材料。
7.根据权利要求1所述的方法，其中所述去除包括蚀刻。
8.根据权利要求1所述的方法，其中所述去除包括相对于所述第二材料选择性地各向同性蚀刻所述顶部部分和所述底部部分。
9.根据权利要求1所述的方法，其包括将绝缘体材料形成为在竖直紧邻的所述字线层的所述向上和向下突出的导电材料的向上突出部分与向下突出部分之间完全竖向地延伸。
10.根据权利要求9所述的方法，其中所述绝缘体材料的所述形成在所述个别绝缘层中形成纵向拉长的密封空隙。
11.根据权利要求1所述的方法，其包括：
将所述存储器阵列形成为包括个别存储器单元；
将沟道材料形成为竖向地延伸穿过所述绝缘层和所述字线层；和
将所述个别存储器单元形成为包括栅极区和横向地位于所述栅极区与所述沟道材料之间的存储器结构。
12.根据权利要求11所述的方法，其包括将所述存储器结构形成为包括：
所述个别存储器单元的电荷阻挡区，其竖向地沿着所述个别栅极区；
所述个别存储器单元的电荷存储材料，其竖向地沿着所述电荷阻挡区中的个别者；和
绝缘电荷传递材料，其横向地位于所述沟道材料与所述电荷存储材料之间。
13.一种用于形成存储器阵列的方法，其包括：
形成包括竖直交替的绝缘层和字线层的堆叠，所述绝缘层和所述字线层包括相对纵向边缘，所述相对纵向边缘构成将形成于所述字线层中的个别者中的个别字线的纵向轮廓的纵向形状，所述字线层包括第一牺牲材料，所述绝缘层包括与所述第一牺牲材料的组成不同的第二材料；
使所述第一牺牲材料从所述绝缘层的所述相对纵向边缘且从其所述第二材料横向凹入；
各向同性地蚀刻所述绝缘层的所述纵向边缘处的所述第二材料的所暴露顶部和底部部分以在所述第二材料中形成上部凹槽和下部凹槽，所述第一牺牲材料的剩余部分在所述各向同性蚀刻期间掩蔽所述第二材料且使其免于所述各向同性蚀刻；
在所述各向同性蚀刻之后去除所述第一牺牲材料以形成字线层空隙；和
在所述字线层空隙中且在所述上部凹槽和所述下部凹槽中形成导电材料，所述上部凹槽和所述下部凹槽中的所述导电材料分别向下和向上突出到所述绝缘层中的个别者中，所述字线层空隙中以及所述上部凹槽和所述下部凹槽中的所述导电材料包括所述个别字线。
14.根据权利要求13所述的方法，其中相对于所述第二材料选择性地进行在所述各向同性蚀刻之后去除所述第一牺牲材料以形成所述字线空隙。
15.根据权利要求13所述的方法，其包括将所述个别字线形成为包括相对的横向外侧纵向边缘，所述纵向边缘个别地包括横向地延伸到所述相应个别字线中的纵向拉长的凹槽。
16.根据权利要求13所述的方法，其包括将绝缘体材料形成为在竖直紧邻的所述字线层的所述向上和向下突出的导电材料的向上突出部分与向下突出部分之间完全竖向地延伸。
17.根据权利要求16所述的方法，其中所述绝缘体材料的形成在所述个别绝缘层中形成纵向拉长的密封空隙。
18.一种用于形成存储器阵列的方法，其包括：
形成包括竖直交替的绝缘层和字线层的堆叠，所述绝缘层和所述字线层包括相对纵向边缘，所述相对纵向边缘构成将形成于所述字线层中的个别者中的个别字线的纵向轮廓的纵向形状，所述字线层包括第一牺牲材料，所述绝缘层和其所述相对纵向边缘包括与所述第一牺牲材料的组成不同的第二牺牲材料；
使所述第一牺牲材料从所述绝缘层的所述相对纵向边缘且从其所述第二牺牲材料横向凹入；
各向同性地蚀刻所述绝缘层的所述纵向边缘处的所述第二牺牲材料的所暴露顶部和底部部分以在所述第二牺牲材料中形成上部凹槽和下部凹槽，所述第一牺牲材料的剩余部分在所述各向同性蚀刻期间掩蔽所述第二牺牲材料且使其免于所述各向同性蚀刻；
在所述各向同性蚀刻之后相对于所述第二牺牲材料选择性地去除所述第一牺牲材料以形成字线层空隙；
在所述字线层空隙中且在所述上部凹槽和所述下部凹槽中形成导电材料，所述上部凹槽和所述下部凹槽中的所述导电材料分别向下和向上突出到所述绝缘层中的个别者中，所述字线层空隙中以及所述上部凹槽和所述下部凹槽中的所述导电材料包括所述个别字线，所述导电材料覆盖所述绝缘层的所述第二牺牲材料的所述相对纵向边缘；
横向回蚀所述导电材料以露出所述绝缘层的所述第二牺牲材料的所述相对纵向边缘；
相对于所述导电材料选择性地去除所述第二牺牲材料使所述绝缘层形成为个别地包括纵向拉长的空隙；和
将绝缘体材料形成为在所述上部凹槽和所述下部凹槽中的所述导电材料的向上突出部分与向下突出部分之间完全竖向地延伸且密封所述纵向拉长的空隙。
19.根据权利要求18所述的方法，其中所述横向回蚀将所述个别字线形成为包括相对的横向外侧纵向边缘，所述纵向边缘个别地包括横向地延伸到所述相应个别字线中的纵向拉长的凹槽。
20.根据权利要求18所述的方法，其中所述横向回蚀从所述上部凹槽和从所述下部凹槽去除所述导电材料(48)中的一些且仅一些。
21.一种存储器阵列，其包括：
包括交替的绝缘层和字线层的竖直堆叠，所述字线层包括个别存储器单元的栅极区，所述栅极区分别包括所述字线层中的个别者中的字线的部分；
沟道材料，其竖向延伸穿过所述绝缘层和所述字线层；
所述个别存储器单元，其包括横向地位于所述栅极区与所述沟道材料之间的存储器结构；和
所述字线中的个别者，包括相对的横向外侧纵向边缘，所述纵向边缘个别地包括横向地延伸到所述相应个别字线中的纵向拉长的凹槽。
22.根据权利要求21所述的存储器阵列，其中所述纵向拉长的凹槽的最深横向范围相对于所述相应个别字线垂直居中。
23.根据权利要求21所述的存储器阵列，其中所述纵向边缘中的个别者向上和向下突出到所述绝缘层中之的个别者中。
24.根据权利要求23所述的存储器阵列，其包括绝缘体材料，所述绝缘体材料在竖直紧邻的所述字线层的所述纵向边缘的向上突出部分与向下突出部分之间完全竖向地延伸。
25.根据权利要求21所述的存储器阵列，其中所述绝缘层个别地包括纵向拉长的空隙。
26.根据权利要求25所述的存储器阵列，其中所述纵向拉长的空隙由绝缘体材料横向周向包围，所述绝缘体材料在竖直紧邻的所述字线层的所述纵向边缘的向上突出部分与向下突出部分之间完全竖向地延伸。
27.根据权利要求21所述的存储器阵列，其中所述存储器单元结构包括：
电荷阻挡区，其竖向地沿着所述个别栅极区；
电荷存储材料，其竖向地沿着所述电荷阻挡区中的个别者；和
绝缘电荷传递材料，其横向地位于所述沟道材料与所述电荷存储材料之间。
28.根据权利要求21所述的存储器阵列，其中所述个别字线的导电材料包括从所述导电材料的横向紧邻的上表面向上突出的上突出物和从所述导电材料的横向紧邻的下表面向下突出的下突出物。
29.一种存储器阵列，其包括：
竖直堆叠，其包括交替的绝缘层和字线层，所述字线层包括个别存储器单元的栅极区，所述栅极区个别地包括所述字线层中的个别者中的字线的部分所述绝缘层个别地包括纵向拉长的空隙；
沟道材料，其竖向延伸穿过所述绝缘层和所述字线层；
所述个别存储器单元，其包括横向地位于所述栅极区与所述沟道材料之间的存储器结构，所述存储器结构包括：
电荷阻挡区，其竖向地沿着所述个别栅极区；
电荷存储材料，其竖向地沿着所述电荷阻挡区中的个别者；和
绝缘电荷传递材料，其横向地位于所述沟道材料与所述电荷存储材料之间；
所述字线中的个别者，其包括相对的横向外侧纵向边缘，所述纵向边缘个别地包括横向延伸到所述相应个别字线中的纵向拉长的凹槽，所述纵向拉长凹槽的最深横向范围相对于所述相应个别字线垂直居中，所述纵向边缘中的个别者向上和向下突出到所述绝缘层中的个别者中；和
所述纵向拉长的空隙由绝缘体材料横向周向包围，所述绝缘体材料在竖直紧邻的所述字线层的所述纵向边缘的向上突出部分与向下突出部分之间完全竖向地延伸。
CN201980071837.6A 2018-11-02 2019-10-21 存储器阵列和用于形成存储器阵列的方法 Withdrawn CN112970112A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/179,572 US10937798B2 (en) 2018-11-02 2018-11-02 Memory array and a method used in forming a memory array
US16/179,572 2018-11-02
PCT/US2019/057139 WO2020092033A1 (en) 2018-11-02 2019-10-21 A memory array and a method used in forming a memory array

Publications (1)

Publication Number Publication Date
CN112970112A true CN112970112A (zh) 2021-06-15

Family

ID=70457892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980071837.6A Withdrawn CN112970112A (zh) 2018-11-02 2019-10-21 存储器阵列和用于形成存储器阵列的方法

Country Status (4)

Country Link
US (2) US10937798B2 (zh)
KR (1) KR20210070384A (zh)
CN (1) CN112970112A (zh)
WO (1) WO2020092033A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777576B1 (en) 2019-04-03 2020-09-15 Micron Technology, Inc. Integrated assemblies having charge-trapping material arranged in vertically-spaced segments, and methods of forming integrated assemblies
US11296103B2 (en) 2020-04-30 2022-04-05 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11996151B2 (en) * 2021-05-10 2024-05-28 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012920A1 (en) * 2010-07-15 2012-01-19 Seung-Mok Shin Vertical non-volatile memory device
US20130148398A1 (en) * 2011-12-13 2013-06-13 SK Hynix Inc. Three-dimensional non-volatile memory device, memory system including the same and method of manufacturing the same
US20130171788A1 (en) * 2011-12-30 2013-07-04 Jun-youl Yang Non-volatile memory device having vertical structure and method of manufacturing the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043299B1 (en) 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
JP2010010596A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101603731B1 (ko) 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
KR101585616B1 (ko) 2009-12-16 2016-01-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8455940B2 (en) 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
KR101731060B1 (ko) 2010-09-27 2017-04-28 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법
KR101094523B1 (ko) 2010-10-13 2011-12-19 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US8722525B2 (en) * 2011-06-21 2014-05-13 Micron Technology, Inc. Multi-tiered semiconductor devices and associated methods
KR101907069B1 (ko) 2011-12-28 2018-10-12 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8658499B2 (en) 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
KR20140069925A (ko) 2012-11-30 2014-06-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
KR102248205B1 (ko) * 2014-06-25 2021-05-04 삼성전자주식회사 수직 채널 및 에어 갭을 갖는 반도체 소자
US9620514B2 (en) 2014-09-05 2017-04-11 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9553100B2 (en) 2014-12-04 2017-01-24 Sandisk Techologies Llc Selective floating gate semiconductor material deposition in a three-dimensional memory structure
US10056400B2 (en) 2015-09-08 2018-08-21 Toshiba Memory Corporation Stacked semiconductor device
KR102413766B1 (ko) * 2015-09-08 2022-06-27 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
US9806089B2 (en) 2015-09-21 2017-10-31 Sandisk Technologies Llc Method of making self-assembling floating gate electrodes for a three-dimensional memory device
US10032935B2 (en) * 2016-03-16 2018-07-24 Toshiba Memory Corporation Semiconductor memory device with charge-diffusion-less transistors
KR102456494B1 (ko) * 2016-03-29 2022-10-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102637643B1 (ko) * 2016-05-12 2024-02-19 삼성전자주식회사 반도체 소자
US10332904B2 (en) * 2016-09-20 2019-06-25 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR102609348B1 (ko) * 2016-10-26 2023-12-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10128265B2 (en) 2017-01-18 2018-11-13 Micron Technology, Inc. Memory cells, integrated structures and memory arrays
US10038008B1 (en) 2017-01-30 2018-07-31 Micron Technology, Inc. Integrated structures and NAND memory arrays
CN109554645B (zh) 2017-09-25 2021-04-13 中国宝武钢铁集团有限公司 一种室温超成形性镁或镁合金及其制造方法
US10644024B2 (en) 2017-10-20 2020-05-05 Chen-Chih WANG Transistor, semiconductor device, memory device and fabrication the same
KR102524808B1 (ko) * 2017-11-21 2023-04-24 삼성전자주식회사 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012920A1 (en) * 2010-07-15 2012-01-19 Seung-Mok Shin Vertical non-volatile memory device
US20130148398A1 (en) * 2011-12-13 2013-06-13 SK Hynix Inc. Three-dimensional non-volatile memory device, memory system including the same and method of manufacturing the same
US20130171788A1 (en) * 2011-12-30 2013-07-04 Jun-youl Yang Non-volatile memory device having vertical structure and method of manufacturing the same

Also Published As

Publication number Publication date
US10937798B2 (en) 2021-03-02
WO2020092033A1 (en) 2020-05-07
US20200144283A1 (en) 2020-05-07
US20210167089A1 (en) 2021-06-03
KR20210070384A (ko) 2021-06-14
US11527550B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
CN112970113B (zh) 存储器阵列和用于形成存储器阵列的方法
JP7364681B2 (ja) メモリアレイおよびメモリアレイの形成において使用される方法
US11069598B2 (en) Memory arrays and methods used in forming a memory array and conductive through-array-vias (TAVs)
CN110858593A (zh) 形成存储器单元的竖向延伸串阵列的方法
CN111063688B (zh) 存储器阵列及在形成存储器阵列时所使用的方法
CN111627913A (zh) 存储器阵列和用于形成存储器阵列的方法
US11527550B2 (en) Memory array and a method used in forming a memory array
CN113675203B (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN112133704A (zh) 存储器阵列及用于形成存储器阵列的方法
CN113424320A (zh) 存储器阵列及用以形成存储器阵列的方法
US20210057440A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113711354A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115224039A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113785395A (zh) 存储器阵列和用于形成存储器阵列的方法
US11744069B2 (en) Integrated circuitry and method used in forming a memory array comprising strings of memory cells
US11393835B2 (en) Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US20230247828A1 (en) Memory Array And Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113889482A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN113675209A (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN117641925A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN117796174A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115707239A (zh) 包括存储器单元串的存储器阵列集成电路系统和形成包括存储器单元串的存储器阵列方法
CN117296465A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115915763A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210615

WW01 Invention patent application withdrawn after publication