CN117296465A - 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 - Google Patents

存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN117296465A
CN117296465A CN202280033473.4A CN202280033473A CN117296465A CN 117296465 A CN117296465 A CN 117296465A CN 202280033473 A CN202280033473 A CN 202280033473A CN 117296465 A CN117296465 A CN 117296465A
Authority
CN
China
Prior art keywords
level
metal
laterally
laterally spaced
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280033473.4A
Other languages
English (en)
Inventor
J·D·格林利
J·D·霍普金斯
A·李
A·N·斯卡伯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117296465A publication Critical patent/CN117296465A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器阵列包括个别地包括包含交替的绝缘阶层及导电阶层的垂直堆叠的横向隔开的存储器块。存储器单元的沟道材料串延伸穿过所述绝缘阶层及所述导电阶层。所述横向隔开的存储器块在所述导电阶层的下导电阶层中包括靠近所述横向隔开的存储器块的横向外侧沿着所述横向隔开的存储器块纵向延伸的元素形式金属。金属硅化物或金属锗化合物在所述下导电阶层中直接抵靠所述元素形式金属的横向内侧且在所述下导电阶层中沿着所述横向隔开的存储器块纵向延伸。所述金属硅化物或所述金属锗化合物的金属相同于所述元素形式金属的金属。公开其它实施例，包含方法。

Description

存储器阵列及用于形成包括存储器单元串的存储器阵列的 方法
技术领域
本文中所公开的实施例涉及存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可被称为位线、数据线或感测线)及存取线(其也可被称为字线)写入或读取存储器单元。感测线可使沿着阵列的行的存储器单元导电互连，且存取线可使沿着阵列的行的存储器单元导电互连。每一存储器单元可通过感测线及存取线的组合唯一地寻址。
存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在缺乏电力的情况下长时间存储数据。非易失性存储器常规上被指定为具有至少约10年的保持时间的存储器。易失性存储器消散且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保持时间。无论如何，存储器单元经配置以在至少两种不同可选择状态下保持或存储存储器。在二进制系统中，状态被视为“0”抑或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个信息水平或状态。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近沟道区且由薄栅极绝缘体与所述沟道区分离。合适电压到栅极的施加允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，在很大程度上防止电流流过沟道区。场效应晶体管还可包含额外结构，例如作为栅极绝缘体与导电栅极之间的栅极构造的部分的能够可逆地编程的电荷存储区。
快闪存储器是一种类型的存储器且在现代计算机及装置中具有许多用途。例如，现代个人计算机可将BIOS存储于快闪存储器芯片上。作为另一实例，计算机及其它装置利用固态硬盘中的快闪存储器取代常规硬盘机变得越来越常见。作为又一实例，快闪存储器在无线电子装置中很流行，这是因为其使制造商能够随着新通信协议变得标准化而支持所述新通信协议，且提供针对增强的特征远程地升级装置的能力。
NAND可为集成式快闪存储器的基本架构。NAND单元部件包括串联耦合到存储器单元的串行组合(其中所述串行组合通常被称为NAND串)的至少一个选择装置。NAND架构可配置成包括个别地包括能够可逆地编程的垂直晶体管的垂直堆叠存储器单元的三维布置。控制或其它电路系统可形成于垂直堆叠存储器单元下方。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的垂直堆叠存储器单元。
存储器阵列可布置成存储器页面、存储器块及部分块(例如，子块)及存储器平面，例如，如第2015/0228651号美国专利申请公开案、第2016/0267984号美国专利申请公开案及第2017/0140833号美国专利申请公开案中所展示及描述。存储器块可至少部分界定垂直堆叠存储器单元的个别字线阶层中的个别字线的纵向轮廓。到这些字线的连接可以所谓的“阶梯结构”发生在垂直堆叠存储器单元的阵列的端部或边缘处。阶梯结构包含界定个别字线的接触区的个别“楼梯”(替代地称为“台阶”或“阶梯”)，竖向延伸导电通孔接触在所述接触区上以提供对字线的电接取。
附图说明
图1及2是根据本发明的实施例的将为竖向延伸存储器单元串的阵列的部分的图解横截面视图。
图3到29是根据本发明的一些实施例的过程中的图1及2的构造，或其部分或替代及/或额外实施例的图解循序剖面及/或放大图。
具体实施方式
本发明的实施例涵盖用于形成存储器阵列(例如NAND或其它存储器单元的阵列，其可具有在阵列下的至少某一外围控制电路系统(例如，阵列下CMOS))的方法。本发明的实施例涵盖所谓的“后栅极”或“替换栅极”处理、所谓的“先栅极”处理，及与何时形成晶体管栅极无关的其它处理(无论是现有或未来发展)。本发明的实施例还涵盖与制造方法无关的存储器阵列(例如，NAND架构)。参考图1到27描述第一实例方法实施例，其可被视为“后栅极”或“替换栅极”过程。
图1及2展示具有将在其中形成竖向延伸晶体管及/或存储器单元串的阵列区12的构造10。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/隔绝(即，在本文中，电绝缘)材料中的任一或多者的基底衬底11。各种材料已竖向形成于基底衬底11上方。材料可在图1到3描绘的材料旁边、竖向内侧或竖向外侧。例如，集成电路系统的其它部分或完全制造组件可设置于基底衬底11上方、周围或其内的某处。用于操作竖向延伸存储器单元串的阵列(例如，阵列区12)内的组件的控制及/或其它外围电路系统还可被制造且可或可能未完全或部分在阵列或子阵列内。此外，还可独立地、协力地或以其它方式相对于彼此制造及操作多个子阵列。在本文件中，“子阵列”还可被视为阵列。
包括导体材料17的导体阶层16已形成于衬底11上方。导体材料17包括上导体材料43，上导体材料43直接在具有不同于上导体材料43的组合物的下导体材料44上方且直接电耦合到(例如，直接抵靠)下导体材料44。在一个实施例中，上导体材料43包括导电掺杂半导电材料(例如，n型掺杂或p型掺杂多晶硅)。在一个实施例中，下导体材料44包括金属材料(例如，例如WSix的金属硅化物)。导体阶层16可包括用于控制对将形成于阵列12内的晶体管及/或存储器单元的读取及写入存取的控制电路系统(例如，阵列下外围电路系统及/或共同源极线或板)的部分。
堆叠18*的下部部分18L已形成于衬底11及导体阶层16上方(*被用作后缀以包含可或可能不具有其它后缀的所有此类相同数字指定组件)。堆叠18*将包括垂直交替的导电阶层22*及绝缘阶层20*，其中阶层22*的材料具有不同于阶层20*的材料的组合物。堆叠18*包括将包括完工电路系统构造中的横向隔开的存储器块58的横向隔开的存储器块区58。在本文件中，“块”一般包含“子块”。存储器块区58及所得存储器块58(尚未展示)可被视为例如沿着方向55纵向伸长及定向。存储器块区58在此处理点可能为无法辨别的。
导电阶层22*(替代地被称为第一阶层)可能不包括传导材料，且绝缘阶层20*(替代地被称为第二阶层)可能不包括绝缘材料，或在结合在此最初描述的实例方法实施例(其是“后栅极”或“替换栅极”)的此处理点是绝缘的。在一个实施例中，下部部分18L包括直接在导体材料17上方(例如，直接抵靠导体材料17)的第二阶层20*的最下阶层20z。实例最下第二阶层20z在存在时是绝缘的(例如，包括包含二氧化硅的材料24)且可为牺牲性的。第一阶层22*的最下阶层22z直接在最下第二阶层20z上方(例如，直接抵靠最下第二阶层20z)。最下第一阶层22z包括牺牲材料77(例如，氮化硅或多晶硅)。在一个实施例中，第二阶层20*的下一最下阶层20x直接在最下第一阶层22z上方(例如，其包括材料24)。下部部分18L包括最上阶层，例如在一个实施例中下下一最下第二阶层20w(例如，其包括材料24)且在后文中被称为20w，无关于组合物且无关于这是否保留在完工电路系统构造中。中间阶层21垂直介于最下第一阶层22z与最上阶层20w之间。阶层20w及21可具有彼此相同或不同的厚度。中间阶层21包括包含硅及锗中的至少一者(例如，呈元素形式或两者的合金或两者的非合金混合物)的材料47。可存在额外阶层。例如，一或多个额外阶层可在阶层20w上方(阶层20w借此并非下部部分18L中的最上阶层，且未展示)，在阶层20w与中间阶层21之间(未展示)，及/或在阶层22z下方(除20z外，未展示)。在一个实施例中，下部部分18L包括垂直介于中间阶层21与最下第一阶层22z之间的具有不同于中间阶层21的组合物的组合物的中介阶层(例如，20x)。在一个实施例中，中间阶层21的材料47包括呈元素形式的硅且在一个实施例中包括呈元素形式的锗。在一个实施例中，中间阶层21的材料47包括硅及锗。在一个实施例中，中间阶层具有不同于最上阶层的组合物的组合物。
参考图3及4，下水平伸长沟槽40L已在下部部分18中经形成穿过最上阶层20w且到中间阶层21中(例如，通过光刻图案化及蚀刻)。下水平伸长沟槽40L个别地在横向紧邻存储器块区58之间(即，至少部分在其之间)。在一个实施例中且如所展示，如最初形成的下水平伸长沟槽40L延伸穿过中间阶层21但未延伸到最下第一阶层22z。在一个此实施例中，下水平伸长沟槽40L的形成包括蚀刻，且如所展示，此蚀刻已停止在中介阶层20x上(即，在其顶上或其内)。
参考图5及6，金属卤化物已与材料47的硅及锗中的至少一者起反应以在中间阶层21中形成材料71的下水平伸长沟槽40L的侧壁70，材料71包括金属卤化物的金属且在中间阶层21中沿着横向隔开的存储器块区58纵向延伸。在一个实施例中，侧壁70及材料71呈元素形式。在一个实施例中且如所展示，还已形成金属硅化物73(其包括金属卤化物的金属)或金属锗化合物73(其包括金属卤化物的金属)，且其直接抵靠材料71的元素形式金属的横向内侧72且在中间阶层21中沿着横向隔开的存储器块58纵向延伸。在一个实施例中，材料73包括金属硅化物，在一个实施例中包括金属锗化合物，且在一个实施例中包括金属硅化物及金属锗化合物两者。在一个实施例中且如所展示，反应在中间阶层中在横向紧邻存储器块区内形成金属卤化物的金属。
可使用任何金属卤化物。通过实例而非限制地，实例是WF6、WF5、MoCl6及NbF5。无论如何，反应的实例温度范围包含200℃到700℃，实例压力范围是1毫托到1大气压，且实例时间周期是0.1秒到100秒。金属卤化物可提供为气体(在由其或未由其形成任何等离子体的情况下)，且可用惰性气体(例如，稀有气体或N2)稀释。因此且无论如何，对于此类实例，理想实施例中形成的元素金属将为W、Mo或Nb中的任何者。对于此类实例，硅化物在被形成时将为WSix、MoSix或NbSix中的任何者(其可或可能并非化学计量的)，且金属锗化合物在被形成时将为WGex、MoGex或NbGex中的任何者(其可或可能并非化学计量的)。
参考图7到9且在一个实施例中，在反应之后，牺牲线13已形成于下水平伸长沟槽40L中。在一个此实施例中，牺牲线13包括金属卤化物的元素形式金属。在一个此实例中且如所展示，个别牺牲线13包括作为线侧壁75及作为线基底76的外部衬层74，其中外部衬层74具有不同于元素形式金属的组合物(例如，其是金属化合物，例如TiN)，其中元素形式金属78分别横向介于线侧壁75与线基底78之间且直接在线侧壁75及线基底78上方。
参考图10到13，堆叠18*的上部部分18U已形成于下部部分18L上方。上部部分18U包括垂直交替的不同组合物的第一阶层22及第二阶层20。第一阶层22可为导电的且第二阶层22可为绝缘的，但在结合在此最初描述的实例方法实施例(其是“后栅极”或“替换栅极”)的此处理点不必如此。实例第一阶层22及第二阶层20分别包括不同组合物的材料26及24(例如，氮化硅及二氧化硅)。实例上部部分18U被展示为在下部部分18L上方从第一阶层22起始，但此可替代地从第二阶层20起始(未展示)。此外且通过实例，下部部分18L可经形成具有一或多个第一及/或第二阶层作为其顶部。无论如何，仅展示少量阶层20及22，其中上部部分18U(及借此堆叠18*)更有可能包括许多、一百个或更多个等阶层20及22。此外，可或可能并非外围及/或控制电路系统的部分的其它电路系统可在导体阶层16与堆叠18*之间。仅通过实例，此电路系统的导电材料及绝缘材料的多个垂直交替阶层可在导电阶层22*的最下阶层下方及/或在导电阶层22*的最上阶层上方。例如，一或多个选择栅极阶层(未展示)可在导体阶层16与最下导电阶层22*之间且一或多个选择栅极阶层可在导电阶层22*的最上阶层上方。替代地或额外地，所描绘最上及最下导电阶层22*中的至少一者可为选择栅极阶层。
沟道开口25已经形成(例如，通过蚀刻)穿过上部部分18U中的第二阶层20及第一阶层22而到下部部分18L中的导体阶层16(例如，至少到最下第一阶层22z)。沟道开口25可径向向内渐缩(未展示)而更深地移入堆叠18中。在一些实施例中，沟道开口25可如所展示那样进入导体阶层16的导体材料17中或可停止于其顶上(未展示)。替代地，作为实例，沟道开口25可停止于最下第二阶层20z顶上或其内。使沟道开口25至少延伸到导体阶层16的导体材料17的原因是为沟道开口25内的材料提供锚定效应。蚀刻停止材料(未展示)可在导体阶层16的导电材料17内或顶上，以促进在期望停止时停止沟道开口25相对于导体阶层16的蚀刻。此蚀刻停止材料可为牺牲性的或非牺牲性的。
晶体管沟道材料可竖向地沿着绝缘阶层及导电阶层形成于个别沟道开口中，因此包括与导体阶层中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如，控制栅极区)及横向介于栅极区与沟道材料之间的存储器结构。在一个此实施例中，存储器结构经形成以包括电荷阻挡区、存储材料(例如，电荷存储材料)及绝缘电荷通路材料。个别存储器单元的存储材料(举例来说，例如掺杂或未掺杂硅的浮动栅极材料或例如氮化硅、金属点的电荷俘获材料等)竖向地沿着电荷阻挡区中的个别者。绝缘电荷通路材料(例如，具有夹置于两种绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程结构)横向介于沟道材料与存储材料之间。
图10到13展示其中电荷阻挡材料30、存储材料32及电荷通路材料34已竖向地沿着绝缘阶层20及导电阶层22形成于个别沟道开口25中的一个实施例。晶体管材料30、32及34(例如，存储器单元材料)可例如通过在堆叠18*上方及个别开口25内沉积其相应薄层，其后接着将此至少平坦化回到堆叠18*的顶表面而形成。
作为沟道材料串53的沟道材料36还已竖向地沿着绝缘阶层20及导电阶层22形成于沟道开口25中。材料30、32、34及36归因于比例在图10及11中被共同展示为且仅被指定为材料37。实例沟道材料36包含适当掺杂结晶半导体材料，例如一或多种硅、锗及所谓的III/V族半导体材料(例如，GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度是25埃到100埃。可进行冲孔蚀刻以从沟道开口25的基底(未展示)移除材料30、32及34以暴露导体阶层16，使得沟道材料36直接抵靠导体阶层16的导体材料17。此冲孔蚀刻可关于材料30、32及34中的每一者(如所展示)单独地发生或可仅关于一些材料发生(未展示)。替代地且通过实例，可能未进行冲孔蚀刻且可仅通过单独导电互连件(尚未展示)将沟道材料36直接电耦合到导体阶层16的导体材料17。无论如何，牺牲蚀刻停止插塞(未展示)可形成于下部部分18L中的水平位置中，在形成上部部分18U之前，沟道开口25将在所述水平位置处。接着，可通过蚀刻材料24及26以停止于牺牲插塞的材料上或其内，其后接着在形成沟道开口25中的材料之前剥蚀此类插塞的剩余材料而形成沟道开口25。径向中心固体介电材料38(例如，旋涂介电质、二氧化硅及/或氮化硅)被展示为在沟道开口25中。替代地且仅通过实例，沟道开口25内的径向中心部分可包含空隙空间(未展示)及/或缺乏固体材料(未展示)。
上水平伸长沟槽40U已形成(例如，通过各向异性蚀刻)于上部部分18U中。上沟槽40U个别地直接在个别下水平伸长沟槽40L上方且沿着个别下水平伸长沟槽40L纵向延伸。当存在牺牲线13时，上沟槽40U个别地直接在下部部分18L中的个别牺牲线13上方，沿着个别牺牲线13纵向延伸，且延伸到个别牺牲线13。沟槽40可在垂直横截面中横向向内渐缩而更深地移入堆叠18*中。通过实例且仅为简洁起见，沟道开口25被展示为布置成每行四个及五个沟道开口25的交错行的群组或列。沟槽40*通常将比沟道开口25宽(例如，宽10倍到20倍，但为简洁起见，未展示此更宽程度)。可使用任何替代的现有或未来发展的布置及构造。沟槽40U及沟道开口25可相对另一者以任何顺序形成或同时形成。
金属卤化物与图7到9的材料47的硅及锗中的至少一者的形成材料71(及73，当存在时)的反应可延伸到沟道开口25将形成的处的位置(未展示)或可延伸到与沟道开口25横向隔开的各处(如所展示)。无论如何，在存储器块区58中提供包括金属卤化物的金属的材料71可为用于在存储器块区58之间形成上沟槽40U的典型光刻掩模提供增加的横向偏移保护(无关于牺牲线13的存在)，其中为简洁起见展示区58之间的理想完美对准。
参考图14及15，在下部部分18U中的牺牲线13(未展示)的元素形式金属78(未展示)已通过上沟槽40U移除(例如，如果材料15包括W，那么通过使用氨及过氧化氢的混合物或硫酸及过氧化氢的混合物进行各向同性蚀刻)。当存在外部衬层74(未展示)时还可移除一些或全部外部衬层74(如所展示)，或可保留一些或全部外部衬层74(未展示)。图14及15还将沟槽40*展示为在移除元素形式金属78(未展示)及/或衬层74(未展示)之后，已任选地衬有薄牺牲衬垫81(例如，氧化铪、氧化铝、二氧化硅、氮化硅等)。此后已接着冲孔蚀刻穿过其间以暴露下一最下第二阶层20x的材料24，且其后接着冲孔蚀刻穿过材料24以暴露材料77。当使用衬垫81时，可在移除元素形式金属78及/或衬层74之前或之后形成衬垫81。
最后，通过上及下水平伸长沟槽40U及40L，最下第一阶层22z中的牺牲材料77由将沟道材料串53的沟道材料36及导体阶层16的导体材料17直接电耦合在一起的导电材料取代。参考图16到22描述进行此的第一实例方法。
参考图16到18，材料77(未展示)已通过沟槽40从最下第一阶层22z移除，例如通过各向同性蚀刻(例如，在材料77是氮化硅的情况下使用液体或蒸气H3PO4作为主要蚀刻剂，或在材料77是多晶硅的情况下使用氢氧化四甲基铵[TMAH])。
图19及20展示实例后续处理，其中在一个实施例中，材料30(例如，二氧化硅)、材料32(例如，氮化硅)及材料34(例如，二氧化硅或二氧化硅及氮化硅的组合)已在阶层22z中经蚀刻以暴露最下第一阶层22z中的沟道材料串53的沟道材料36的侧壁41。阶层22z中的材料30、32及34中的任何者可被视为是其中的牺牲材料。作为实例，考量其中衬垫81是一或多种绝缘氧化物(除二氧化硅外)且存储器单元材料30、32及34个别地为二氧化硅及氮化硅层中的一或多者的实施例。在此实例中，所描绘构造可通过使用经改质或不同化学物来相对于另一者选择性地循序蚀刻二氧化硅及氮化硅而产生。作为实例，100:1(按体积)水与HF的溶液将相对于氮化硅选择性地蚀刻二氧化硅，而1000:1(按体积)水与HF的溶液将相对于二氧化硅选择性地蚀刻氮化硅。因此且在此实例中，在期望实现实例所描绘构造的情况下，可以交替方式使用此类蚀刻化学物。在期望如所展示的构造的情况下，技术人员能够选择其它化学物来蚀刻其它不同材料。阶层20x及20z(当存在时，且未被展示为已移除)中的一些或全部绝缘材料(例如，24，且未展示)可在移除其它材料时被移除，可单独地移除，或可部分或完全保留(未展示)。
参考图21及22，导电材料42(例如，导电掺杂多晶硅)已形成于最下第一阶层22z中且在一个实施例中直接抵靠沟道材料36的侧壁41。在一个实施例中且如所展示，此已形成为直接抵靠传导阶层21的材料47的底部且直接抵靠导体阶层16的导体材料43的顶部，借此将个别沟道材料串53的沟道材料36与导体阶层16的导体材料43及传导阶层21的材料47直接电耦合在一起。随后且通过实例，导电材料42已随着牺牲衬垫81(未展示)从沟槽40移除。可在形成导电材料42(未展示)之前移除牺牲衬垫81。
参考图23到28，导电阶层22的材料26(未展示)已例如通过相对于其它经暴露材料理想上选择性地被各向同性蚀除(例如，使用液体或蒸气H3PO4作为主要蚀刻剂，其中材料26是氮化硅且其它材料包括一或多种氧化物或多晶硅)而被移除。在实例实施例中，导电阶层22中的材料26(未展示)是牺牲性的且已由传导材料48取代，且其此后已从沟槽40*移除，因此形成个别导电线29(例如，字线)及个别晶体管及/或存储器单元56的竖向延伸串49。
可在形成传导材料48之前形成薄绝缘衬垫(例如，Al2O3，且未展示)。一些晶体管及/或一些存储器单元56的近似位置是用括号或用虚线轮廓指示，其中在所描绘实例中，晶体管及/或存储器单元56基本上为环状的或环形的。替代地，晶体管及/或存储器单元56可能未相对于个别沟道开口25完全环绕，使得每一沟道开口25可具有两个或更多个竖向延伸串49(例如，多个晶体管及/或存储器单元围绕个别导电阶层中的个别沟道开口，个别导电阶层中的每沟道开口可能有多个字线，且未展示)。传导材料48可被视为具有对应于个别晶体管及/或存储器单元56的控制栅极区52的末端50。在所描绘实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32及34可被视为横向介于控制栅极区52与沟道材料36之间的存储器结构65。在一个实施例中且如关于实例“后栅极”处理所展示，导电阶层22*的传导材料48是在形成开口25及/或沟槽40之后形成。替代地，例如关于“先栅极”处理，导电阶层的传导材料可在形成沟道开口25及/或沟槽40(未展示)之前形成。
电荷阻挡区(例如，电荷阻挡材料30)在存储材料32与个别控制栅极区52之间。电荷阻挡可在存储器单元中具有以下功能：在编程模式中，电荷阻挡可防止电荷载子从存储材料(例如，浮动栅极材料、电荷俘获材料等)朝向控制栅极传出；且在擦除模式中，电荷阻挡可防止电荷载子从控制栅极流动到存储材料中。因此，电荷阻挡可用以阻挡控制栅极区与个别存储器单元的存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。通过进一步实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料是绝缘的(例如，在于绝缘存储材料32与传导材料48之间缺乏任何不同组合物材料的情况下)。无论如何，作为额外实例，在缺乏任何各别组合物绝缘体材料30的情况下，存储材料与控制栅极的导电材料的界面可足以用作电荷阻挡区。此外，传导材料48与材料30(当存在时)的界面结合绝缘体材料30可一起用作电荷阻挡区，且替代地或额外地可作为绝缘存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是氧化硅铪及二氧化硅中的一或多者。
在一个实施例中且如所展示，操作性沟道材料串53的沟道材料36的最下表面从未直接抵靠导体阶层16的导体材料17中的任何者。
中介材料57已形成于沟槽40中且借此横向介于横向紧邻存储器块58之间且纵向地沿着横向紧邻存储器块58。中介材料57可提供横向紧邻存储器块之间的横向电隔离(绝缘)。此可包含绝缘、半导电及传导材料中的一或多者，且无论如何可促进导电阶层22免于在完工电路系统构造中彼此短路。实例绝缘材料是SiO2、Si3N4、Al2O3及未掺杂多晶硅中的一或多者。在本文件中，“未掺杂”是在所述材料中具有从0个原子/cm3到1×1012个原子/cm3的导电率增加杂质原子的材料。在本文件中，“掺杂”是其中具有多于1×1012个原子/cm3的导电率增加杂质原子的材料，且“导电掺杂”是其中具有至少1×1018个原子/cm3的导电率增加杂质原子的材料。中介材料57可包含贯穿阵列通孔(未展示)。
如本文中关于其它实施例所展示及/或描述的任何其它属性或方面可用于关于上述实施例所展示及描述的实施例中。
替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖与制造方法无关的存储器阵列。然而，此类存储器阵列可具有如本文中在方法实施例中所描述的属性中的任何者。同样地，上述方法实施例可并有、形成及/或具有关于装置实施例所描述的属性中的任何者。
在一个实施例中，存储器阵列(例如，12)包括个别地包括包含交替的绝缘阶层(例如，20*)及导电阶层(例如，21、22*)的垂直堆叠(例如，18*)的横向隔开的存储器块(例如，58)。存储器单元(例如，56)的沟道材料串(例如，53)延伸穿过绝缘阶层及导电阶层。横向隔开的存储器块在导电阶层(例如，21)的下导电阶层中包括靠近横向隔开的存储器块的横向外侧(例如，70)沿着横向隔开的存储器块纵向延伸的元素形式金属(例如，71)。金属硅化物(例如，73)或金属锗化合物(例如，73)在下导电阶层中直接抵靠元素形式金属的横向内侧(例如，72)且在下导电阶层中沿着横向隔开的存储器块纵向延伸，其中金属硅化物或金属锗化合物的金属相同于元素形式金属的金属。在一个此实施例中且如所展示，横向隔开的存储器块中的个别者的横向外侧中的至少一者(两者，如所展示)使其横向外侧是沿着横向隔开的存储器块纵向延伸的元素形式金属。在一个实施例中，沟道材料串53个别地包括具有在沟道材料串的沟道材料(例如，36)的径向外侧且延伸穿过绝缘阶层及导电阶层的材料(例如，34、32、30)的构造(例如，37)，金属硅化物或金属锗化合物在各处与所述构造横向隔开。可使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
图29展示替代实施例构造10a。已在适当时使用来自上述实施例的相似元件符号，其中一些构造差异是用后缀“a”或用不同数字指示。图29将外部衬层74展示为在上文关于图14及15所描述的处理中尚未被移除。借此，个别横向隔开的存储器块58的横向外侧70中的至少一者(两者，如所展示)使其横向外侧70是在导电阶层21中沿着横向隔开的存储器块58纵向延伸的金属化合物74(例如，TiN)。沿着横向隔开的存储器块58纵向延伸的元素形式金属71在导电阶层21中直接抵靠其横向内侧的金属化合物74。可使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
在一个实施例中，存储器阵列(例如，12)包括包含导体材料(例如，17)的导体阶层(例如，16)。阵列包含个别地包括包含直接在导体阶层上方的交替的绝缘阶层(例如，20*)及导电阶层(例如，21、22*)的垂直堆叠(例如，18*)的横向隔开的存储器块(例如，58)。存储器单元(例如，56)的沟道材料串(例如，53)延伸穿过绝缘阶层及导电阶层。导电阶层(例如，22z)的最下导电阶层包括将沟道材料串的沟道材料(例如，36)及导体阶层的导体材料直接电耦合在一起的导电材料(例如，42、47、71、73)。最下导电阶层中的导电材料的最上部分(例如，在阶层21中的部分)包括在最下导电阶层中靠近横向隔开的存储器块的横向外侧(例如，70)沿着横向隔开的存储器块纵向延伸的元素形式金属(例如，71)。最下导电阶层中的导电材料的最上部分包括直接抵靠元素形式金属的横向内侧(例如，72)且在最下导电阶层中沿着横向隔开的存储器块纵向延伸的金属硅化物(例如，73)或金属锗化合物(例如，73)。金属硅化物或金属锗化合物的金属相同于元素形式金属的金属。可使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
上述处理或构造可被视为相对于组件阵列，所述组件阵列在下伏基底衬底上方或作为下伏基底衬底的部分形成为此类组件的单一堆叠或单一层叠或形成于所述单一堆叠或单一层叠内(尽管单一堆叠/层叠可具有多个阶层)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路系统还可作为完工构造的部分形成于任何地方，且在一些实施例中可在阵列下(例如，阵列下CMOS)。无论如何，一或多个额外的此堆叠/层叠可设置或制造于图中所展示或上文所描述的堆叠/层叠上方及/或下方。此外，组件阵列可在不同堆叠/层叠中相对于彼此相同或不同，且不同堆叠/层叠可相对于彼此具有相同厚度或不同厚度。中介结构可设置于垂直紧邻堆叠/层叠之间(例如，额外电路系统及/或介电层)。此外，不同堆叠/层叠可彼此电耦合。可单独地且循序地(例如，一个在另一个顶上)制造多个堆叠/层叠，或可基本上同时制造两个或更多个堆叠/层叠。
上文所论述的总成及结构可用于集成电路/电路系统中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及特定应用模块中，且可包含多层、多芯片模块。电子系统可为广范围的系统中的任何者，例如(举例来说)相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、车辆、时钟、电视机、移动电话电话、个人计算机、汽车、工业控制系统、飞机等。
在本文件中，除非另有指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“在…上方”、“在…下方”、“在…下”、“在…下面”、“向上”及“向下”大体上参考垂直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可相对于在制造期间处理衬底的方向，且垂直是大体上正交于其方向。引用“完全水平”是沿着主衬底表面的方向(即，未与其成角度)且可相对于在制造期间处理衬底的方向。此外，如本文中所使用的“垂直”及“水平”是相对于彼此的大体垂直方向且与衬底在三维空间中的定向无关。另外，“竖向延伸”及“在竖向上延伸”指代与完全水平偏离至少45°的方向。此外，关于场效应晶体管的“在竖向上延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似者参考晶体管的沟道长度的定向，电流在操作中沿所述定向在源极/漏极区之间流动。对于双极接面晶体管，“在竖向上延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似者参考基底长度的定向，电流在操作中沿所述定向在射极与集极之间流动。在一些实施例中，在竖向上延伸的任何组件、特征及/或区垂直地或在垂线的10°内延伸。
此外，“直接在…上方”、“直接在…下方”及“直接在…下”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。此外，前面没有“直接”的“在…上方”的使用仅要求所陈述区/材料/组件的在另一所陈述区/材料/组件上方的某一部分在所述另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，前面没有“直接”的“在…下方”及“在…下”的使用仅要求所陈述区/材料/组件在另一所陈述区/材料/组件下方/下的某一部分在所述另一所陈述区/材料/组件的竖向内侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区及结构中的任何者可为均质的或非均质的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。在为任何材料提供一或多种实例组合物的情况下，所述材料可包括此一或多种组合物、基本上由此一或多种组合物组成或由此一或多种组合物组成。此外，除非另有陈述，否则可使用任何合适的现有或未来发展的技术形成各材料，实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
另外，“厚度”本身(没有前面的方向形容词)被定义为从不同组合物的紧邻材料或紧邻区的最接近表面垂直通过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定厚度或具有可变厚度。如果具有可变厚度，那么除非另有指示，否则厚度指代平均厚度，且归因于厚度可变，此材料或区将具有某一最小厚度及某一最大厚度。如本文中所使用，例如如果两种所陈述材料或区并非均质的，那么“不同组合物”仅要求可彼此直接抵靠的此类材料或区的部分在化学及/或物理上不同。如果两种所陈述材料或区彼此未直接抵靠，那么如果两种所陈述材料或区并非均质的，那么“不同组合物”仅要求彼此最接近的此类材料或区的部分在化学及/或物理上不同。在本文件中，当材料、区或结构相对于彼此存在至少某一实体触碰接触时，所陈述材料、区或结构彼此“直接抵靠”。相比之下，前面没有“直接”的“在…上方”、“在…上”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中中介材料、区或结构导致所陈述材料、区或结构彼此未实体触碰接触的构造。
在本文中，如果在正常操作中，电流能够从区-材料-组件连续地流动到另一区-材料-组件且在充分产生亚原子正及/或负电荷时主要由所述电荷的移动而流动，那么区-材料-组件彼此“电耦合”。另一电子组件可在区-材料-组件之间且电耦合到区-材料-组件。相比之下，当区-材料-组件被称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有中介电子组件(例如，没有二极管、晶体管、电阻器、换能器、开关、熔丝等)。
本文件中对“行”及“列”的任何使用是为了方便区分特征的一个系列或定向与特征的另一系列或定向，且组件已或可沿着其形成。“行”及“列”独立于功能关于区、组件及/或特征的任何系列同义地使用。无论如何，行可为笔直的及/或弯曲的及/或相对于彼此平行及/或不平行，列也可如此。此外，行及列可彼此以90°或以一或多个其它角度(即，除平角外)相交。
本文中的导电/导体/传导材料中的任何者的组合物可为金属材料及/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金及任何一或多种导电金属化合物中的任一者或组合。
在本文中，关于蚀刻(etch/etching)、移除(removing/removal)、沉积及/或形成(forming/formation)的“选择性”的任何使用是对一种所陈述材料的此动作相对于另一所陈述材料按体积计以至少2:1的速率如此起作用。此外，选择性沉积、选择性生长或选择性形成的任何使用是针对沉积、生长或形成的至少前75埃相对于另一或若干所陈述材料按体积计以至少2:1的速率沉积、生长或形成一种材料。
除非另有指示，否则本文中对“或”的使用涵盖任一者及两者。
结论
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体阶层。在所述导体阶层上方形成将包括垂直交替的第一阶层及第二阶层的堆叠的下部部分。所述堆叠包括横向隔开的存储器块区。所述第一阶层的材料具有不同于所述第二阶层的材料的组合物。所述下部部分包括：所述第一阶层的最下阶层，其包括牺牲材料；最上阶层；及中间阶层，其垂直介于所述最下第一阶层与所述最上阶层之间。所述中间阶层包括硅及锗中的至少一者。在所述下部部分中形成穿过所述最上阶层且到所述中间阶层中的下水平伸长沟槽。所述下水平伸长沟槽个别地在所述存储器块区的横向紧邻者之间。提供金属卤化物，其与所述硅及锗中的所述至少一者起反应以在所述中间阶层中形成所述下水平伸长沟槽的侧壁以包括所述金属卤化物的金属，且在所述中间阶层中沿着所述横向隔开的存储器块区纵向延伸。在所述下部部分上方形成所述堆叠的上部部分的所述垂直交替的第一阶层及第二阶层。形成延伸穿过所述上部部分中的所述第一阶层及所述第二阶层而到所述下部部分中的所述最下第一阶层的沟道材料串。在所述上部部分中形成个别地直接在所述下水平伸长沟槽中的个别者上方且沿着所述个别者纵向延伸的上水平伸长沟槽。通过所述上及下水平伸长沟槽，用将所述沟道材料串的沟道材料及所述导体阶层的所述导体材料直接电耦合在一起的导电材料替换所述最下第一阶层中的所述牺牲材料。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体阶层。在所述导体阶层上方形成将包括垂直交替的第一阶层及第二阶层的堆叠的下部部分。所述堆叠包括横向隔开的存储器块区。所述第一阶层的材料具有不同于所述第二阶层的材料的组合物。所述下部部分包括：所述第一阶层的最下阶层，其包括牺牲材料；最上阶层；及中间阶层，其垂直介于所述最下第一阶层与所述最上阶层之间。所述中间阶层包括硅及锗中的至少一者。在所述下部部分中形成穿过所述最上阶层且到所述中间阶层中的下水平伸长沟槽。所述下水平伸长沟槽个别地在所述存储器块区的横向紧邻者之间。提供金属卤化物，其与所述硅及锗中的所述至少一者起反应以在所述中间阶层中形成所述下水平伸长沟槽的侧壁以包括元素形式金属，所述元素形式金属是相同于所述金属卤化物的金属的金属且在所述中间阶层中沿着所述横向隔开的存储器块区纵向延伸。在所述反应之后，在所述下水平伸长沟槽中形成包括所述元素形式金属的牺牲线。在所述下部部分上方形成所述堆叠的上部部分的所述垂直交替的第一阶层及第二阶层。形成延伸穿过所述上部部分中的所述第一阶层及所述第二阶层而到所述下部部分中的所述最下第一阶层的沟道材料串。在所述上部部分中形成个别地直接在所述下部部分中的所述牺牲线中的个别者上方、沿着所述个别者纵向延伸且延伸到所述个别者的上水平伸长沟槽。通过所述上水平伸长沟槽，移除在所述下部部分中的所述牺牲线的所述元素形式金属。在所述移除之后且通过所述上及下水平伸长沟槽，用将所述沟道材料串的沟道材料及所述导体阶层的所述导体材料直接电耦合在一起的导电材料替换所述最下第一阶层中的所述牺牲材料。
在一些实施例中，一种存储器阵列包括个别地包括包含交替的绝缘阶层及导电阶层的垂直堆叠的横向隔开的存储器块。存储器单元的沟道材料串延伸穿过所述绝缘阶层及所述导电阶层。所述横向隔开的存储器块在所述导电阶层的下导电阶层中包括靠近所述横向隔开的存储器块的横向外侧沿着所述横向隔开的存储器块纵向延伸的元素形式金属。金属硅化物或金属锗化合物在所述下导电阶层中直接抵靠所述元素形式金属的横向内侧且在所述下导电阶层中沿着所述横向隔开的存储器块纵向延伸。所述金属硅化物或所述金属锗化合物的金属相同于所述元素形式金属的金属。
在一些实施例中，一种存储器阵列包括包含导体材料的导体阶层。个别地包括垂直堆叠的横向隔开的存储器块包括直接在所述导体阶层上方的交替的绝缘阶层及导电阶层。存储器单元的沟道材料串延伸穿过所述绝缘阶层及所述导电阶层。所述导电阶层的最下导电阶层包括将所述沟道材料串的沟道材料及所述导体阶层的所述导体材料直接电耦合在一起的导电材料。所述最下导电阶层中的所述导电材料的最上部分包括在所述最下导电阶层中靠近所述横向隔开的存储器块的横向外侧沿着所述横向隔开的存储器块纵向延伸的元素形式金属。所述最下导电阶层中的所述导电材料的所述最上部分包括直接抵靠所述元素形式金属的横向内侧且在所述最下导电阶层中沿着所述横向隔开的存储器块纵向延伸的金属硅化物或金属锗化合物。所述金属硅化物或所述金属锗化合物的金属相同于所述元素形式金属的金属。

Claims (36)

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
在衬底上形成包括导体材料的导体阶层；
在所述导体阶层上方形成将包括垂直交替的第一阶层及第二阶层的堆叠的下部部分，所述堆叠包括横向隔开的存储器块区，所述第一阶层的材料具有不同于所述第二阶层的材料的组合物，所述下部部分包括：
所述第一阶层的最下阶层，其包括牺牲材料；
最上阶层；及
中间阶层，其垂直介于所述最下第一阶层与所述最上阶层之间，所述中间阶层包括硅及锗中的至少一者；
在所述下部部分中形成穿过所述最上阶层且到所述中间阶层中的下水平伸长沟槽，所述下水平伸长沟槽个别地在所述存储器块区的横向紧邻者之间；
使金属卤化物与所述硅及锗中的所述至少一者起反应以在所述中间阶层中形成所述下水平伸长沟槽的侧壁以包括所述金属卤化物的金属，且在所述中间阶层中沿着所述横向隔开的存储器块区纵向延伸；
在所述下部部分上方形成所述堆叠的上部部分的所述垂直交替的第一阶层及第二阶层，形成延伸穿过所述上部部分中的所述第一阶层及所述第二阶层而到所述下部部分中的所述最下第一阶层的沟道材料串，及在所述上部部分中形成个别地直接在所述下水平伸长沟槽中的个别者上方且沿着所述个别者纵向地延伸的上水平伸长沟槽；及
通过所述上及下水平伸长沟槽，用将所述沟道材料串的沟道材料及所述导体阶层的所述导体材料直接电耦合在一起的导电材料替换所述最下第一阶层中的所述牺牲材料。
2.根据权利要求1所述的方法，其中所述反应在所述中间阶层中在所述横向紧邻存储器块区内形成所述金属卤化物的所述金属以沿着所述横向紧邻存储器块区纵向延伸。
3.根据权利要求2所述的方法，其中所述反应形成所述金属卤化物的所述金属以横向地延伸到所述横向紧邻存储器块区中以在各处与所述沟道材料串的位置横向隔开。
4.根据权利要求1所述的方法，其中所述中间阶层包括呈元素形式的硅。
5.根据权利要求1所述的方法，其中所述中间阶层包括呈元素形式的锗。
6.根据权利要求1所述的方法，其中所述中间阶层包括硅及锗。
7.根据权利要求6所述的方法，其中所述硅及锗一起呈合金形式。
8.根据权利要求1所述的方法，其中所述中间阶层中的所述下水平伸长沟槽的所述侧壁的所述金属呈元素形式。
9.根据权利要求8所述的方法，其包括形成直接抵靠所述元素形式金属的横向内侧且沿着所述中间阶层中的所述横向隔开的存储器块纵向延伸的金属硅化物或金属锗化合物。
10.根据权利要求9所述的方法，其包括形成所述金属硅化物。
11.根据权利要求9所述的方法，其包括形成所述金属锗化合物。
12.根据权利要求9所述的方法，其包括形成所述金属硅化物及所述金属锗化合物两者。
13.根据权利要求1所述的方法，其中所述中间阶层具有不同于所述最上阶层的组合物的组合物。
14.根据权利要求1所述的方法，其中所述下部部分包括垂直介于所述中间阶层与所述最下第一阶层之间的具有不同于所述中间阶层的组合物的组合物的中介阶层。
15.根据权利要求1所述的方法，其中如最初形成的所述下水平伸长沟槽延伸穿过所述中间阶层但未延伸到所述最下第一阶层。
16.根据权利要求15所述的方法，其中，
所述形成下水平伸长沟槽包括蚀刻；
所述下部部分包括垂直介于所述中间阶层与所述最下第一阶层之间的具有不同于所述中间阶层的组合物的组合物的中介阶层；且
所述蚀刻停止在所述中介阶层上。
17.根据权利要求1所述的方法，其中所述下部部分包括在所述最下第一阶层下方的所述第二阶层的最下阶层。
18.根据权利要求17所述的方法，其包括在所述替换之前移除所述最下第二阶层。
19.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
在衬底上形成包括导体材料的导体阶层；
在所述导体阶层上方形成将包括垂直交替的第一阶层及第二阶层的堆叠的下部部分，所述堆叠包括横向隔开的存储器块区，所述第一阶层的材料具有不同于所述第二阶层的材料的组合物，所述下部部分包括：
所述第一阶层的最下阶层，其包括牺牲材料；
最上阶层；及
中间阶层，其垂直介于所述最下第一阶层与所述最上阶层之间，所述中间阶层包括硅及锗中的至少一者；
在所述下部部分中形成穿过所述最上阶层且到所述中间阶层中的下水平伸长沟槽，所述下水平伸长沟槽个别地在所述存储器块区的横向紧邻者之间；
使金属卤化物与所述硅及锗中的所述至少一者起反应以在所述中间阶层中形成所述下水平伸长沟槽的侧壁以包括元素形式金属，所述元素形式金属相同于所述金属卤化物的金属且在所述中间阶层中沿着所述横向隔开的存储器块区纵向延伸；
在所述反应之后，在所述下水平伸长沟槽中形成包括所述元素形式金属的牺牲线；
在所述下部部分上方形成所述堆叠的上部部分的所述垂直交替的第一阶层及第二阶层；
形成延伸穿过所述上部部分中的所述第一阶层及所述第二阶层而到所述下部部分中的所述最下第一阶层的沟道材料串；
在所述上部部分中形成个别地直接在所述下部部分中的所述牺牲线中的个别者上方、沿着所述个别者纵向延伸且延伸到所述个别者的上水平伸长沟槽；
通过所述上水平伸长沟槽，移除在所述下部部分中的所述牺牲线的所述元素形式金属；及
在所述移除之后且通过所述上及下水平伸长沟槽，用将所述沟道材料串的沟道材料及所述导体阶层的所述导体材料直接电耦合在一起的导电材料替换所述最下第一阶层中的所述牺牲材料。
20.根据权利要求19所述的方法，其中所述个别牺牲线包括作为线侧壁且作为线基底的外部衬层，所述外部衬层具有不同于所述元素形式金属的组合物，所述元素形式金属分别横向介于所述线侧壁与所述线基底之间且直接在所述线侧壁及所述线基底上方。
21.根据权利要求19所述的方法，其中所述反应在所述中间阶层中在所述横向紧邻存储器块区内形成所述金属卤化物的所述元素形式金属以沿着所述横向紧邻存储器块区纵向延伸。
22.根据权利要求21所述的方法，其中所述反应形成所述金属卤化物的所述元素形式金属以横向地延伸到所述横向紧邻存储器块区中以在各处与所述沟道材料串的位置横向隔开。
23.一种存储器阵列，其包括：
横向隔开的存储器块，其个别地包括包含交替的绝缘阶层及导电阶层的垂直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘阶层及所述导电阶层；
所述横向隔开的存储器块在所述导电阶层的下导电阶层中包括靠近所述横向隔开的存储器块的横向外侧沿着所述横向隔开的存储器块纵向延伸的元素形式金属；及
金属硅化物或金属锗化合物，其在所述下导电阶层中直接抵靠所述元素形式金属的横向内侧且在所述下导电阶层中沿着所述横向隔开的存储器块纵向延伸，所述金属硅化物或所述金属锗化合物的金属相同于所述元素形式金属的金属。
24.根据权利要求23所述的存储器阵列，其包括所述金属硅化物。
25.根据权利要求23所述的存储器阵列，其包括所述金属锗化合物。
26.根据权利要求23所述的存储器阵列，其包括所述金属硅化物及所述金属锗化合物两者。
27.根据权利要求23所述的存储器阵列，其中所述横向隔开的存储器块中的个别者的所述横向外侧中的至少一者使其横向外侧是沿着所述横向隔开的存储器块纵向延伸的所述元素形式金属。
28.根据权利要求23所述的存储器阵列，其中所述横向隔开的存储器块中的个别者的所述横向外侧中的至少一者使其横向外侧是在所述一个下阶层中沿着所述横向隔开的存储器块纵向延伸的金属化合物，沿着所述横向隔开的存储器块纵向延伸的所述元素形式金属在所述一个下阶层中直接抵靠其横向内侧的所述金属化合物。
29.根据权利要求23所述的存储器阵列，其中所述沟道材料串个别地包括具有在所述沟道材料串的沟道材料的径向外侧且延伸穿过所述绝缘阶层及所述导电阶层的材料的构造，所述金属硅化物或所述金属锗化合物在各处与所述构造横向隔开。
30.一种存储器阵列，其包括：
导体阶层，其包括导体材料；
横向隔开的存储器块，其个别地包括包含直接在所述导体阶层上方的交替的绝缘阶层及导电阶层的垂直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘阶层及所述导电阶层；
所述导电阶层的最下导电阶层包括将所述沟道材料串的沟道材料及所述导体阶层的所述导体材料直接电耦合在一起的导电材料；
所述最下导电阶层中的所述导电材料的最上部分包括在所述最下导电阶层中靠近所述横向隔开的存储器块的横向外侧沿着所述横向隔开的存储器块纵向延伸的元素形式金属；且
所述最下导电阶层中的所述导电材料的所述最上部分包括直接抵靠所述元素形式金属的横向内侧且在所述最下导电阶层中沿着所述横向隔开的存储器块纵向延伸的金属硅化物或金属锗化合物，所述金属硅化物或所述金属锗化合物的金属相同于所述元素形式金属的金属。
31.根据权利要求30所述的存储器阵列，其包括所述金属硅化物。
32.根据权利要求30所述的存储器阵列，其包括所述金属锗化合物。
33.根据权利要求30所述的存储器阵列，其包括所述金属硅化物及所述金属锗化合物两者。
34.根据权利要求30所述的存储器阵列，其中在所述最上部分中，所述横向隔开的存储器块中的个别者的所述横向外侧中的至少一者使其横向外侧是沿着所述横向隔开的存储器块纵向延伸的所述元素形式金属。
35.根据权利要求30所述的存储器阵列，其中在所述最上部分中，所述横向隔开的存储器块中的个别者的所述横向外侧中的至少一者使其横向外侧是金属化合物，沿着所述横向隔开的存储器块的所述元素形式金属直接抵靠其横向内侧的所述金属化合物。
36.根据权利要求30所述的存储器阵列，其中所述沟道材料串个别地包括具有在所述沟道材料串的所述沟道材料的径向外侧且延伸穿过所述绝缘阶层及所述导电阶层的材料的构造，所述金属硅化物或所述金属锗化合物在各处与所述构造横向隔开。
CN202280033473.4A 2021-05-10 2022-04-01 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 Pending CN117296465A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/315,727 2021-05-10
US17/315,727 US11996151B2 (en) 2021-05-10 2021-05-10 Memory arrays and methods used in forming a memory array comprising strings of memory cells
PCT/US2022/023119 WO2022240496A1 (en) 2021-05-10 2022-04-01 Memory arrays and methods used in forming a memory array comprising strings of memory cells

Publications (1)

Publication Number Publication Date
CN117296465A true CN117296465A (zh) 2023-12-26

Family

ID=83900597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280033473.4A Pending CN117296465A (zh) 2021-05-10 2022-04-01 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法

Country Status (4)

Country Link
US (2) US11996151B2 (zh)
CN (1) CN117296465A (zh)
TW (1) TW202303614A (zh)
WO (1) WO2022240496A1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525130B1 (ko) 2009-08-03 2015-06-03 에스케이하이닉스 주식회사 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
US8963156B2 (en) * 2013-02-22 2015-02-24 Micron Technology, Inc. Semiconductor devices including WiSX
US9831266B2 (en) 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US9799670B2 (en) 2015-11-20 2017-10-24 Sandisk Technologies Llc Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
US9917100B2 (en) 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US10020363B2 (en) * 2016-11-03 2018-07-10 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US10361218B2 (en) * 2017-02-28 2019-07-23 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US10224340B2 (en) * 2017-06-19 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US10438964B2 (en) * 2017-06-26 2019-10-08 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
US10199359B1 (en) * 2017-08-04 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device employing direct source contact and hole current detection and method of making the same
KR102442214B1 (ko) 2017-10-12 2022-09-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102549967B1 (ko) * 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US10354956B1 (en) * 2018-01-05 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion barrier structures for CMOS under array architecture and method of making the same
US11329062B2 (en) * 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US10937798B2 (en) * 2018-11-02 2021-03-02 Micron Technology, Inc. Memory array and a method used in forming a memory array
US11177269B2 (en) 2019-02-15 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US10998329B2 (en) 2019-05-23 2021-05-04 Applied Materials, Inc. Methods and apparatus for three dimensional NAND structure fabrication
US11121143B2 (en) 2019-05-24 2021-09-14 Micron Technology, Inc. Integrated assemblies having conductive posts extending through stacks of alternating materials
EP3944792A1 (de) 2020-07-30 2022-02-02 air up group GmbH Trinkvorrichtung und trinkgefäss

Also Published As

Publication number Publication date
WO2022240496A1 (en) 2022-11-17
US20220359012A1 (en) 2022-11-10
US20240274198A1 (en) 2024-08-15
TW202303614A (zh) 2023-01-16
US11996151B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
CN113675203B (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN113675210A (zh) 包括存储器单元串的存储器阵列及用于形成存储器阵列的方法
US20220310641A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112802847B (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116058096A (zh) 集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
US20230247828A1 (en) Memory Array And Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116963503A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN113675209B (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
CN116326236A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113675212A (zh) 包括存储器单元串的存储器阵列及用于形成存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN117296465A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
US20230253465A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法
CN115707239A (zh) 包括存储器单元串的存储器阵列集成电路系统和形成包括存储器单元串的存储器阵列方法
CN114765183A (zh) 包括含有存储器单元串的存储器阵列的集成电路系统及用于形成存储器阵列的方法
CN115942751A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116367547A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN117099499A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN117501825A (zh) 包括具有存储器单元串的存储器阵列的集成电路及包含用于形成包括存储器单元串的存储器阵列的方法的方法
WO2023027834A1 (en) Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN115720448A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination