CN115720448A - 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 - Google Patents

包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN115720448A
CN115720448A CN202210990846.9A CN202210990846A CN115720448A CN 115720448 A CN115720448 A CN 115720448A CN 202210990846 A CN202210990846 A CN 202210990846A CN 115720448 A CN115720448 A CN 115720448A
Authority
CN
China
Prior art keywords
insulating material
silicon dioxide
insulating
layer
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210990846.9A
Other languages
English (en)
Inventor
A·N·斯卡伯勒
J·D·霍普金斯
J·D·格林利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115720448A publication Critical patent/CN115720448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本公开涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括导体层上方交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串。所述沟道材料串直接电耦合到所述导体层的导体材料。紧靠在所述导电层中的最下部导电层上方的所述绝缘层包括上部第一绝缘材料上方的下部第一绝缘材料和上部第二绝缘材料。所述上部第二绝缘材料与所述下部第一绝缘材料具有不同组成。居间材料横向处于横向紧邻的所述存储器块之间且在纵向上沿着所述存储器块。

Description

包括存储器单元串的存储器阵列和用于形成包括存储器单元 串的存储器阵列的方法
技术领域
本文中公开的实施例涉及包括存储器单元串的存储器阵列以及用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线和存取线的组合唯一地寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保留时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个水平或状态的信息。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如，如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一个中所展示和描述。存储器块可至少部分地界定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处所谓的“阶梯结构”中发生。阶梯结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其界定个别字线的接触区，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。
发明内容
在一个方面中，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述第一层的材料与所述第二层的材料具有不同组成，所述下部部分包括下部第一绝缘材料；在所述下部部分中形成牺牲轨道，所述牺牲轨道个别地处于横向紧邻的存储器块区之间且延伸穿过所述下部第一绝缘材料；在所述下部第一绝缘材料正上方和所述牺牲轨道正上方形成上部第二绝缘材料，所述上部第二绝缘材料与所述下部第一绝缘材料具有不同组成；在所述上部第二绝缘材料上方和所述牺牲轨道上方形成所述堆叠的上部部分的竖直交替的第一层和第二层，且形成延伸穿过所述上部部分到所述下部部分的沟道材料串；将水平伸长的沟槽形成到所述堆叠中，所述水平伸长的沟槽个别地处于所述横向紧邻的存储器块区之间且延伸穿过所述上部部分和所述上部第二绝缘材料到紧靠在其下的所述牺牲轨道；以及经由所述沟槽移除所述牺牲轨道。
在另一方面中，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述第一层的材料与所述第二层的材料具有不同组成，所述下部部分包括下部第一绝缘材料；在所述下部部分中形成牺牲轨道，所述牺牲轨道个别地处于横向紧邻的存储器块区之间且延伸穿过所述下部第一绝缘材料；在所述下部第一绝缘材料正上方和所述牺牲轨道正上方形成上部第二绝缘材料，所述上部第二绝缘材料与所述下部第一绝缘材料包括相同组成，所述相同组成不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅；在所述上部第二绝缘材料上方和所述牺牲轨道上方形成所述堆叠的上部部分的竖直交替的第一层和第二层，且形成延伸穿过所述上部部分到所述下部部分的沟道材料串；将水平伸长的沟槽形成到所述堆叠中，所述水平伸长的沟槽个别地处于所述横向紧邻的存储器块区之间且延伸穿过所述上部部分和所述上部第二绝缘材料到紧靠在其下的所述牺牲轨道；以及经由所述沟槽移除所述牺牲轨道。
在另一方面中，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述第一层的材料与所述第二层的材料具有不同组成，所述下部部分包括个别地处于横向紧邻的存储器块区之间的牺牲轨道；在所述牺牲轨道旁边和正上方形成绝缘材料，所述绝缘材料包括不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅的材料；在所述绝缘材料上方和所述牺牲轨道上方形成所述堆叠的上部部分的竖直交替的第一层和第二层，且形成延伸穿过所述上部部分到所述下部部分的沟道材料串；将水平伸长的沟槽形成到所述堆叠中，所述水平伸长的沟槽个别地处于所述横向紧邻的存储器块区之间且延伸穿过所述上部部分和所述绝缘材料到紧靠在其下的所述牺牲轨道；以及经由所述沟槽移除所述牺牲轨道。
在另一方面中，本公开涉及一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括导体层上方的交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串，所述沟道材料串直接电耦合到所述导体层的导体材料；紧靠在所述导电层中的最下部导电层上方的所述绝缘层，其包括上部第一绝缘材料上方的下部第一绝缘材料和上部第二绝缘材料，所述上部第二绝缘材料与所述下部第一绝缘材料具有不同组成；以及居间材料，其横向处于横向紧邻的存储器块之间且在纵向上沿着横向紧邻的存储器块。
在另一方面中，本公开涉及一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括导体层上方的交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串，所述沟道材料串直接电耦合到所述导体层的导体材料；紧靠在所述导电层中的最下部导电层上方的所述绝缘层，其包括上部第一绝缘材料上方的下部第一绝缘材料和上部第二绝缘材料，所述上部第二绝缘材料与所述下部第一绝缘材料包括相同组成，所述相同组成不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅；以及居间材料，其横向处于横向紧邻的存储器块之间且在纵向上沿着横向紧邻的存储器块。
在另一方面中，本公开涉及一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括导体层上方的交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串，所述沟道材料串直接电耦合到所述导体层的导体材料；紧靠在所述导电层中的最下部导电层上方的所述绝缘层，其包括绝缘材料，所述绝缘材料包括不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅的材料；以及居间材料，其横向处于横向紧邻的存储器块之间且在纵向上沿着横向紧邻的存储器块。
附图说明
图1和2是根据本发明的实施例的将包括存储器单元的竖向延伸串的阵列的构造的部分的图解横截面图。
图3到25是根据本发明的一些实施例的在处理中的图1和2的构造或其部分或替代和/或额外实施例的图解依序截面图和/或放大视图。
具体实施方式
本发明的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列为例如NAND或其它存储器单元的阵列，其在阵列下可具有至少一些外围控制电路系统(例如，阵列下CMOS)。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理和其它处理，而不论是现有还是独立于形成晶体管栅极的时间而在未来开发。本发明的实施例还涵盖包括有包括独立于制造方法的存储器单元串的存储器阵列(例如，NAND架构)的集成电路系统。参考图1到25描述第一实例方法实施例。
图1和2展示实例构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的阵列12。这包含具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/隔绝(即，其中以电学方式)材料中的任何一或多种的基底衬底11。各种材料已经竖向形成于基底衬底11上方。材料可在图1和2所描绘的材料的旁边、竖向向内或竖向向外。例如，可以在基底衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造的组件。还可以制造用于操作存储器单元竖向延伸串的阵列(例如，阵列12)内的组件的控制和/或其它外围电路系统，并且所述系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文件中，“子阵列”也可视为阵列。
在一个实施例中，包括导体材料17的导体层16已经形成于衬底11上方。如所展示，导体材料17包括处于下部导体材料44正上方且与其直接电耦合(例如，直接抵靠)的上部导体材料43，所述下部导体材料与上部导体材料43具有不同组成。在一个实施例中，上部导体材料43包括导电掺杂半导电材料(例如，经n型掺杂或经p型掺杂多晶硅)。在一个实施例中，下部导体材料44包括金属材料(例如，金属硅化物，例如WSix)。导体层16可包括用于控制对将在阵列12内形成的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如，外围阵列下电路系统和/或公共源极线或板)的部分。
堆叠18*的下部部分18L已形成于衬底11和导体层16上方(*作为后缀用于包含所有此类可能具有也可能不具有其它后缀的用相同数值指定的组件)。堆叠18*将包括竖直交替的导电层22*和绝缘层20*，其中层22*的材料具有与层20*的材料不同的组成。堆叠18*包括横向间隔开的存储器块区58，所述存储器块区将包括成品电路系统构造中的横向间隔开的存储器块58。在此文件中，除非另有指示，否则“块”通常包含“子块”。存储器块区58和所得存储器块58(尚未展示)可视为是纵向伸长的且例如沿着方向55定向。存储器块区58有可能在处理时不可辨别。
导电层22*(替代地称为第一层)可不包括传导材料，并且绝缘层20*(替代地称为第二层)可不包括绝缘材料或在结合在此初始地描述的“后栅”或“替换栅”实例方法实施例处理时是绝缘的。在一个实施例中，下部部分18L包括处于导体材料17正上方(例如，直接抵靠)的第二层20*的最下部层20z。实例最下部第二层20z是绝缘的且可以是牺牲性的(例如，包括材料62，例如二氧化硅和/或氮化硅)。第二层20*的次最下部第二层20x在最下部第二层20z的正上方且可以是牺牲性的(例如，包括材料63，例如二氧化硅和/或氮化硅)。包括牺牲材料77(例如，多晶硅或氮化硅)的第一层22*的最下部层22z竖直处于最下部第二层20z与次最下部第二层20x之间。在一个实施例中，下部部分18L包括传导材料层21，所述传导材料层包括在次最下部第二层20x正上方的传导材料47(例如，导电掺杂多晶硅)。在一个实施例中，下部部分18L包括上部第二层20w(例如，次次最下部第二层)，其包括下部第一绝缘材料51。在一个实施例中，下部第一绝缘材料51包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。在另一实施例中，其并不如此包括。关于“掺杂”，掺杂材料中的实例掺杂剂浓度为0.05到30.0原子百分比(例如，1.0到30.0原子百分比；例如，1.0到10.0原子百分比)。无论如何，可存在额外层。在一个实施例中，至少如初始地形成的下部部分18L包括多个第一/导电层(例如，22z和21)层和多个第二/绝缘层(例如，20z、20x、20w)。在一个实施例中且如所展示，上部第二层20w为下部部分18L中的最上部第二层20*。
包括材料15的牺牲轨道13已经形成于下部部分18L中。牺牲轨道13个别地处于横向紧邻的存储器块区58之间(例如，如下文所描述处于将形成沟槽处正下方)且延伸穿过下部第一绝缘材料51。牺牲轨道13可横向向内或横向向外逐渐变窄，从而更深地移动到下部堆叠部分18L(未展示)中。材料15可包括导电材料(例如，包括导电掺杂半导体材料或金属材料中的一者或两者)、绝缘材料和/或半导电材料。
参考图3和4，上部第二绝缘材料54已经形成于下部第一绝缘材料51正上方(例如，且直接抵靠)和牺牲轨道13正上方(例如，且直接抵靠)(例如，由此添加到上部第二层20w且变为所述上部第二层的部分)。
在一个实施例中，上部第二绝缘材料54与下部第一绝缘材料51具有不同组成。在一个此类实施例中，下部第一绝缘材料51包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。在另一实施例中，其并不如此包括。在一个实施例中，下部第一绝缘材料51和上部第二绝缘材料54中的每一者包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者(但其中至少有一种不同，其中材料51和54具有不同组成)。在另一实施例中，下部第一绝缘材料51和上部第二绝缘材料54中的仅一者包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
在一个实施例中，上部第二绝缘材料54与下部第一绝缘材料51包括相同组成，其中此类相同组成不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅(即，本文中“未经掺杂”是其中无可检测到的掺杂剂到掺杂剂的总掺杂剂浓度不超过1×1010个原子/立方厘米)。在一个此类实施例中，相同组成包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
参考图5到8，堆叠18*的上部部分18U的竖直交替的不同组成的第一层22U和第二层20U已经形成于下部部分18L和牺牲轨道13上方。第一层22U可以是导电的且第二层20U可以是绝缘的(例如，包括二氧化硅24)，但在结合在此初始地描述的“后栅”或“替换栅”实例方法实施例处理时不需要如此。实例上部部分18U展示为在下部部分18L上方从第一层22U(例如，包括牺牲氮化硅26)开始，但这可替代地从第二层20U(未展示)开始。此外，且作为实例，下部部分18L可经形成以具有一或多个第一和/或第二层作为其顶部。无论如何，仅展示了少量层20U和22U，其中上部部分18U(且由此堆叠18*)更有可能包括几十个、一百个或更多个等层20*和22*。此外，可以是或可以不是外围和/或控制电路系统的部分的其它电路系统可处于导体层16与堆叠18*之间。仅借助于实例，此类电路系统的导电材料和绝缘材料的多个竖直交替层可在最下部导电层22*下方和/或在最上部导电层22*上方。举例来说，一或多个选择栅极层(未展示)可在导体层16与最下部导电层22*之间，且一或多个选择栅极层可在最上部导电层22*上方。替代地或另外，所描绘的最上部和最下部导电层22*中的至少一者可以是选择栅极层。
沟道开口25已(例如，通过蚀刻)形成为穿过上部部分18U中的第二层20*和第一层22*到下部部分18L(例如，至少到下部部分18L中的最下部第一层22z)。沟道开口25可随着在堆叠18中移动更深而径向向内逐渐变窄(未展示)。在一些实施例中，沟道开口25可如所展示进入导体层16的导体材料17，或可止于顶上(未展示)。替代地，作为实例，沟道开口25可止于最下部第二层20z顶上或内。使沟道开口25至少延伸到导体层16的导体材料17的原因是为了向沟道开口25内的材料提供锚定效应。蚀刻终止材料(未展示)可在导体层16的导电材料17内或顶上，以在期望时有助于相对于导体层16停止对沟道开口25的蚀刻。此类蚀刻终止材料可以是牺牲性或非牺牲性的。
晶体管沟道材料可竖向地沿着绝缘层和导电层形成于个别沟道开口中，因此包括与导体层中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如，控制栅极区)和横向处于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)和绝缘电荷传递材料。个别存储器单元的存储材料(例如，浮动栅极材料，如掺杂或未经掺杂的硅，或电荷捕集材料，如氮化硅、金属点等)竖向地沿着个别电荷阻挡区。绝缘电荷传递材料(例如，具有包夹在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化的结构)横向处于沟道材料与存储材料之间。
在一个实施例中且如所展示，电荷阻挡材料30、存储材料32和电荷传递材料34竖向地沿着绝缘层20和导电层22形成于个别沟道开口25中。晶体管材料30、32和34(例如，存储器单元材料)可通过例如在堆叠18*上方和个别开口25内沉积所述晶体管材料的相应薄层、随后将所述薄层至少平坦化回到堆叠18*的顶部表面来形成。
作为沟道材料串53的沟道材料36也竖向地沿着绝缘层20和导电层22形成于沟道开口25中。归因于比例，材料30、32、34和36在一些图中共同展示且仅指定为材料37。实例沟道材料36包含适当掺杂的晶体半导体材料，如一或多种硅、锗和所谓的第III/V族半导体材料(例如，GaAs、InP、GaP和GaN)。材料30、32、34和36中的每一者的实例厚度是25到100埃。可进行冲压蚀刻以从沟道开口25的基底(未展示)移除材料30、32和34以露出导体层16，使得沟道材料36直接抵靠导体层16的导体材料17。此类冲压蚀刻可相对于材料30、32和34(如所展示)中的每一种单独地发生，或可仅相对于一些(未展示)发生。替代地且仅作为举例，可不进行冲压蚀刻，并且沟道材料36可仅通过单独的导电互连件(尚未展示)直接电耦合到导体层16的导体材料17。无论如何，可在形成上部部分18U之前在沟道开口25将在的水平位置中在下部部分18L中形成牺牲性蚀刻终止塞(未展示)。可随后通过蚀刻材料24和26以在牺牲性塞的材料上或内部终止然后掘出此类塞的其余材料来形成沟道开口25，之后在沟道开口25中形成材料。在沟道开口25中展示径向中心实心电介质材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅举例来说，沟道开口25内的径向中心部分可包含空隙空间(未展示)和/或不含实心材料(未展示)。
水平伸长的沟槽40已经形成(例如，通过各向异性蚀刻)到堆叠18*中且个别地处于横向紧邻的存储器块区58之间。沟槽40个别地延伸穿过上部部分18L且延伸穿过上部第二绝缘材料54到紧靠在其下的牺牲轨道13。牺牲轨道13可在沟槽40由蚀刻形成时提供蚀刻终止功能，由此选择性地相对于牺牲轨道13进行此类蚀刻。沟槽40可随着在堆叠18*中移动更深而横向向内或横向向外逐渐变窄(未展示)。仅借助于实例且为了简洁起见，沟道开口25展示为以每行四个和五个沟道开口25的交错行的群组或列布置。为了便于描述，在横向外部存储器块区58中未展示沟道开口25。替代地，借助于实例，四个的行可以在横向紧邻的存储器块区58中与五个的行交替，由此在所描绘的横截面中的横向外部存储器块区58中不可见沟道开口。沟槽40通常将宽于沟道开口25(例如，10到20倍宽，但是为简洁起见未展示此类较宽程度)。可使用任何替代现有或未来开发的布置和构造。沟槽40和沟道开口25可相对彼此按任何次序或同时形成。
参考图9和10，牺牲轨道13(未展示)已经经由沟槽40移除(例如，通过各向同性蚀刻，例如在牺牲轨道13的材料15包括元素W的情况下使用氨与过氧化氢的混合物或硫酸与过氧化氢的混合物)。任选的薄牺牲内衬81(例如，氧化铪、氧化铝、相同或其它材料的多个层，[例如，二氧化硅和氮化硅]等)随后已形成于沟槽40中，接着穿过所述沟槽进行冲压蚀刻以暴露材料77。
参考图11和12，材料77(未展示)已经由沟槽40从最下部第一层22z移除(例如，通过各向同性蚀刻)，因此留下或形成空隙空间64，所述空隙空间竖直位于最下部第二层20z与次最下部第二层20x之间。这可例如通过理想情况下选择性地相对于材料62和63进行的各向同性蚀刻来实现，所述各向同性蚀刻例如使用液体或蒸气H3PO4作为主要蚀刻剂，其中材料77为氮化硅，或使用四甲基氢氧化铵[TMAH]，其中材料77为多晶硅。
图13和14展示实例后续处理，其中在一个实施例中，材料30(例如，二氧化硅)、材料32(例如，氮化硅)和材料34(例如，二氧化硅或二氧化硅和氮化硅的组合)已在层22z中蚀刻，以暴露最下部第一层22z中的沟道材料串53的沟道材料36的侧壁41。层22z中的材料30、32和34中的任一者可被视为层中的牺牲材料。作为实例，考虑内衬81是一或多种绝缘氧化物(而非单独二氧化硅)且存储器单元材料30、32和34个别地是二氧化硅和氮化硅层中的一或多者的实施例。在此类实例中，所描绘的构造可通过使用经改性或不同的化学物质来相对于另一化学物质选择性地依序蚀刻二氧化硅和氮化硅而产生。作为实例，100:1(按体积计)的水与HF的溶液将相对于氮化硅选择性地蚀刻二氧化硅，而1000:1(按体积计)的水与HF的溶液将相对于二氧化硅选择性地蚀刻氮化硅。因此，且在此类实例中，此类蚀刻化学物质可以交替方式使用，其中期望实现所描绘的实例构造。在一个实施例中且如所展示，已相对于内衬81(当存在时)选择性地进行此类蚀刻。在一个实施例中且如所展示，已移除材料62和63(未展示)。当如此移除时，此类材料可在移除材料30、32和34时例如在材料62和63包括二氧化硅和氮化硅中的一者或两者的情况下移除。替代地，当如此移除时，可单独地移除此类材料(例如，通过各向同性蚀刻)。从业者能够在期望如所展示的构造的情况下选择其它化学物质以用于蚀刻其它不同材料。如果内衬81包括多层二氧化硅和氮化硅，那么与材料30、32、34、62和63的移除(例如，通过蚀刻)相称，可移除此类内衬(未展示)，其中此类材料共同地各自包括氮化硅和二氧化硅中的一者。
参考图15和16，传导材料42(例如，导电掺杂多晶硅)已形成于最下部第一层22z中，且在一个实施例中，形成为直接抵靠沟道材料36的侧壁41。在一个实施例中并且如所展示，此类材料已形成为直接抵靠传导层21的传导材料47的底部并且直接抵靠导体层16的导体材料43的顶部，由此将个别沟道材料串53的沟道材料36与导体层16的导体材料43和传导层21的传导材料47直接电耦合在一起。图17展示传导材料42从沟槽40的后续移除和牺牲内衬81从上部部分18U的移除。可在形成传导材料42(未展示)之前移除牺牲内衬81。
参考图18到22，导电层22U的材料26(未展示)已例如通过理想地相对于其它暴露材料选择性地(例如，使用液体或蒸气H3PO4作为主蚀刻剂，其中材料26是氮化硅且其它材料包括一或多种氧化物或多晶硅)穿过沟槽40各向同性地蚀刻掉而移除。在实例实施例中，导电层22U中的材料26(未展示)是牺牲性的，且已被传导材料48替换，且此后已从沟槽40中移除，因此形成个别导电线29(例如，字线)和个别晶体管和/或存储器单元56的竖向延伸串49。
可在形成传导材料48之前形成薄的绝缘内衬(例如，Al2O3且未展示)。一些晶体管和/或一些存储器单元56的近似位置用括号或用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。替代地，晶体管和/或存储器单元56可相对于个别沟道开口25不完全环绕，使得每一沟道开口25可具有两个或更多个竖向延伸串49(例如，在个别导电层中围绕个别沟道开口的多个晶体管和/或存储器单元，其中个别导电层中可能是每沟道开口具有多条字线，且未展示)。传导材料48可视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50。在描绘的实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32和34可视为横向处于控制栅极区52与沟道材料36之间的存储器结构65。在一个实施例中且如相对于实例“后栅”处理所展示，导电层22*的传导材料48在形成开口25和/或沟槽40之后形成。替代地，例如关于“先栅”处理，导电层的传导材料可在形成沟道开口25和/或沟槽40(未展示)之前形成。
电荷阻挡区(例如，电荷阻挡材料30)在存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式下，电荷阻挡件可防止电荷载流子从存储材料(例如，浮动栅极材料、电荷捕集材料等)朝向控制栅极传递出，且在擦除模式下，电荷阻挡件可防止电荷载流子从控制栅极流入存储材料中。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所示的实例电荷阻挡区包括绝缘体材料30。借助于其它实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料为绝缘的(例如，在绝缘存储材料32与传导材料48之间不存在任何不同组成材料的情况下)。无论如何，作为额外实例，存储材料与控制栅极的导电材料的交接面可足以在不存在任何单独组成绝缘体材料30的情况下充当电荷阻挡区。此外，传导材料48与材料30(在存在时)以及绝缘体材料30的交接面可共同充当电荷阻挡区，且替代地或另外可为绝缘存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是氧化硅铪和二氧化硅中的一或多者。
居间材料57已形成于沟槽40中且形成于通过移除牺牲线13的材料15留下的空隙空间中，如图10中所示，且由此横向位于横向紧邻的存储器块58之间且在纵向上沿着所述横向紧邻的存储器块。居间材料57可在横向紧邻的存储器块之间提供横向电隔离(绝缘)。这可包含绝缘、半导电以及传导材料中的一或多者，且无论如何，可有助于防止成品电路系统构造中导电层22相对于彼此的短接。实例绝缘材料是SiO2、Si3N4、Al2O3和未经掺杂的多晶硅中的一或多者。居间材料57可包含穿阵列通孔(未展示)。
本发明的动机在于降低导体层16与上部堆叠18U中的最下部导电层22U之间的短接风险。举例来说，如图13和14中所示的蚀刻可能不合需要地蚀刻最下部绝缘层20U中的一些材料24，由此暴露最下部导电层22U，尤其是在材料24以及材料30、32和34中的至少一些是二氧化硅的情况下。材料51和/或54的存在可阻挡或至少减少最下部绝缘层22U的此类刻蚀动作，由此降低或消除此类风险。因此，且在一个实施例中，二氧化硅在沟道材料串53的横向外侧，并且在暴露的牺牲材料77从最下部第一层22z的各向同性蚀刻之后且在形成导电材料42之前，相对于任何暴露的线材料51选择性地蚀刻此类二氧化硅。
如本文中关于其它实施例展示和/或描述的任何其它属性或方面可用于参考上文实施例展示和描述的实施例中。
关于图23到25和构造10a描述另一实例实施例。已在适当时使用来自上文所描述实施例的相同标号，其中用后缀“a”或不同标号指示某些构造差异。
参考图23，这在处理序列上对应于图1和2的处理序列，但在构造10a中未形成下部第一绝缘材料51(未展示)。在一个此类实施例中且如所展示，(导电/传导层21之)牺牲轨道13和传导材料47具有平面和共平面最上部表面。
参考图24，绝缘材料54已经形成于牺牲轨道13旁边和正上方(例如，且直接抵靠所述牺牲轨道)，其中绝缘材料54包括不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅的材料。
后续处理可类似于上文所描述进行，例如以产生如图25中所示的构造10a。
可使用如本文相对于其它实施例所展示和/或描述的任何其它属性或方面。
替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖独立于制造方法的存储器阵列。尽管如此，此类存储器阵列可具有如本文在方法实施例中所描述的属性中的任一个。同样，上文所描述的方法实施例可并入有、形成和/或具有相对于装置实施例所描述的任一属性。
在一个实施例中，一种包括存储器单元(例如，56)的串(例如，49)的存储器阵列(例如，12)包括横向间隔开的存储器块(例如，58)，所述横向间隔开的存储器块个别地包括竖直堆叠(例如，18*)，所述竖直堆叠包括导体层(例如，16)上方的交替绝缘层(例如，20*)和导电层(例如，22*)。存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串(例如，53)。沟道材料串直接电耦合到导体层的导体材料(例如，17)。紧靠在最下部导电层(例如，22z)上方的绝缘层(例如，20w)包括上部第一绝缘材料上方的下部第一绝缘材料(例如，51)和上部第二绝缘材料(例如，54)。上部第二绝缘材料与下部第一绝缘材料具有不同组成。居间材料(例如，57)横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。可使用如本文相对于其它实施例所展示和/或描述的任何其它属性或方面。
在一个实施例中，一种包括存储器单元(例如，56)的串(例如，49)的存储器阵列(例如，12)包括横向间隔开的存储器块(例如，58)，所述横向间隔开的存储器块个别地包括竖直堆叠(例如，18*)，所述竖直堆叠包括导体层(例如，16)上方的交替绝缘层(例如，20*)和导电层(例如，22*)。存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串(例如，53)。沟道材料串直接电耦合到导体层的导体材料(例如，17)。紧靠在最下部导电层(例如，22z)上方的绝缘层(例如，20w)包括上部第一绝缘材料上方的下部第一绝缘材料(例如，51)和上部第二绝缘材料(例如，54)。上部第二绝缘材料与下部第一绝缘材料包括相同组成，其中相同组成不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅。居间材料(例如，57)横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。可使用如本文相对于其它实施例所展示和/或描述的任何其它属性或方面。
在一个实施例中，一种包括存储器单元(例如，56)的串(例如，49)的存储器阵列(例如，12)包括横向间隔开的存储器块(例如，58)，所述横向间隔开的存储器块个别地包括竖直堆叠(例如，18*)，所述竖直堆叠包括导体层(例如，16)上方的交替绝缘层(例如，20*)和导电层(例如，22*)。存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串(例如，53)。沟道材料串直接电耦合到导体层的导体材料(例如，17)。紧靠在最下部导电层(例如，22z)上方的绝缘层(例如，20w)包括绝缘材料，所述绝缘材料包括不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅的材料。居间材料(例如，57)横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。可使用如本文相对于其它实施例所展示和/或描述的任何其它属性或方面。
上述处理或构造可以被视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组或者在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路系统作为成品构造的部分也可形成于任何位置，并且在一些实施例中可以在阵列下(例如，阵列下CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于图中展示或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。居间结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或电介质层)。并且，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可以单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可以基本上同时制造。
上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在…下”、“底下”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的在制造期间处理衬底可相对的大体方向(即，10度内)，且竖直为与其大体正交的方向。“恰好水平”是沿着主衬底表面的在制造期间处理衬底可相对的方向(即，与其不成角度)。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且独立于三维空间中衬底的定向。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似用语是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”和“水平延伸”及类似用语参考电流在操作中在发射极与集电极之间流动所沿的基极长度的定向。在一些实施例中，竖向延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“处于正下方”和“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向向内(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区以及结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多个实例组合物时，所述材料可包括此类一或多个组合物、主要由此类一或多个组合物组成或由此一类或多个组合物组成。另外，除非另行说明，否则可使用任何合适的现有或未来开发的技术来形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂以及离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区并非均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均匀的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在…上方(over)”、“在…上(on)”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中居间材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有居间电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
本文件中的“行”和“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”关于任何系列的区、组件和/或特征同义地使用，与功能无关。无论如何，行可相对彼此是直的和/或弯曲的和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度(即，除平角之外)相交。
本文中的导电/导体/传导材料中的任一个的组成可以是金属材料和/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一个或组合。
本文中，关于蚀刻(etch/etching)、移除(removing/removal)、沉积和/或形成(forming/formation)的“选择性”的任何使用为一种所陈述材料相对于另一种所陈述材料以按体积计至少2:1的比率作用的动作。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是以按体积计至少2:1的比率使一种材料相对于另一或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一个和两者。
结论
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成将包括竖直交替的第一层和第二层的堆叠的下部部分。所述堆叠包括横向间隔开的存储器块区。第一层的材料具有与第二层的材料不同的组成。下部部分包括下部第一绝缘材料。牺牲轨道形成于下部部分中，所述牺牲轨道个别地处于横向紧邻的存储器块区之间且延伸穿过下部第一绝缘材料。上部第二绝缘材料形成于下部第一绝缘材料正上方和牺牲轨道正上方。上部第二绝缘材料与下部第一绝缘材料具有不同组成。堆叠的上部部分的竖直交替的第一层和第二层形成于上部第二绝缘材料上方和牺牲轨道上方。形成延伸穿过所述上部部分到所述下部部分的沟道材料串。水平伸长的沟槽形成于堆叠中，所述水平伸长的沟槽个别地处于横向紧邻的存储器块区之间且延伸穿过上部部分和上部第二绝缘材料到紧靠在其下的牺牲轨道。经由沟槽移除牺牲轨道。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成将包括竖直交替的第一层和第二层的堆叠的下部部分。所述堆叠包括横向间隔开的存储器块区。第一层的材料具有与第二层的材料不同的组成。下部部分包括下部第一绝缘材料。牺牲轨道形成于下部部分中，所述牺牲轨道个别地处于横向紧邻的存储器块区之间且延伸穿过下部第一绝缘材料。上部第二绝缘材料形成于下部第一绝缘材料正上方和牺牲轨道正上方。上部第二绝缘材料包括与下部第一绝缘材料相同的组成。相同组成不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅。堆叠的上部部分的竖直交替的第一层和第二层形成于上部第二绝缘材料上方和牺牲轨道上方。形成延伸穿过所述上部部分到所述下部部分的沟道材料串。水平伸长的沟槽形成于堆叠中，所述水平伸长的沟槽个别地处于横向紧邻的存储器块区之间且延伸穿过上部部分和上部第二绝缘材料到紧靠在其下的牺牲轨道。经由沟槽移除牺牲轨道。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成将包括竖直交替的第一层和第二层的堆叠的下部部分。所述堆叠包括横向间隔开的存储器块区。第一层的材料具有与第二层的材料不同的组成。下部部分包括个别地处于横向紧邻的存储器块区之间的牺牲轨道。绝缘材料形成于牺牲轨道旁边和牺牲轨道正上方。绝缘材料包括不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅的材料。堆叠的上部部分的竖直交替的第一层和第二层形成于绝缘材料上方和牺牲轨道上方。形成延伸穿过所述上部部分到所述下部部分的沟道材料串。水平伸长的沟槽形成于堆叠中，所述水平伸长的沟槽个别地处于横向紧邻的存储器块区之间且延伸穿过上部部分和绝缘材料到紧靠在其下的牺牲轨道。经由沟槽移除牺牲轨道。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括导体层上方交替的绝缘层和导电层。存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串。沟道材料串直接电耦合到导体层的导体材料。紧靠在最下部导电层上方的绝缘层包括上部第一绝缘材料上方的下部第一绝缘材料和上部第二绝缘材料。上部第二绝缘材料与下部第一绝缘材料具有不同组成。居间材料横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括导体层上方交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串。沟道材料串直接电耦合到导体层的导体材料。紧靠在最下部导电层上方的绝缘层包括上部第一绝缘材料上方的下部第一绝缘材料和上部第二绝缘材料。上部第二绝缘材料包括与下部第一绝缘材料相同的组成。相同组成不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅。居间材料横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括导体层上方交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串。沟道材料串直接电耦合到导体层的导体材料。紧靠在最下部导电层上方的绝缘层包括绝缘材料，所述绝缘材料包括不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅的材料。居间材料横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。
根据规定，已经就结构和方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (51)

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述第一层的材料与所述第二层的材料具有不同组成，所述下部部分包括下部第一绝缘材料；
在所述下部部分中形成牺牲轨道，所述牺牲轨道个别地处于横向紧邻的所述存储器块区之间且延伸穿过所述下部第一绝缘材料；
在所述下部第一绝缘材料正上方和所述牺牲轨道正上方形成上部第二绝缘材料，所述上部第二绝缘材料与所述下部第一绝缘材料具有不同组成；
在所述上部第二绝缘材料上方和所述牺牲轨道上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，且形成延伸穿过所述上部部分到所述下部部分的沟道材料串；
将水平伸长的沟槽形成到所述堆叠中，所述水平伸长的沟槽个别地处于所述横向紧邻的存储器块区之间且延伸穿过所述上部部分和所述上部第二绝缘材料到紧靠在其下的所述牺牲轨道；以及
经由所述沟槽移除所述牺牲轨道。
2.根据权利要求1所述的方法，其中所述上部第二绝缘材料直接抵靠所述下部第一绝缘材料形成。
3.根据权利要求1所述的方法，其中所述上部第二绝缘材料直接抵靠所述牺牲轨道形成。
4.根据权利要求1所述的方法，其中，
所述上部第二绝缘材料直接抵靠所述下部第一绝缘材料形成；且
所述上部第二绝缘材料直接抵靠所述牺牲轨道形成。
5.根据权利要求1所述的方法，其中所述下部第一绝缘材料包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
6.根据权利要求1所述的方法，其中所述上部第二绝缘材料包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
7.根据权利要求1所述的方法，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的每一者包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
8.根据权利要求1所述的方法，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的仅一者包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
9.根据权利要求1所述的方法，其中，
所述下部部分形成于包括导体材料的导体层上方；
所述下部部分包括包括牺牲材料的所述第一层中的最下部第一层；
所述沟道材料串延伸到所述下部部分中的所述最下部第一层；
在移除所述牺牲轨道之后，经由所述沟槽从所述最下部第一层各向同性地蚀刻暴露的牺牲材料；且
在所述各向同性地蚀刻之后，在所述最下部第一层中形成导电材料，所述导电材料将所述沟道材料串中的个别者的沟道材料与所述导体层的所述导体材料直接电耦合在一起。
10.根据权利要求9所述的方法，其包括：
二氧化硅，其横向位于所述沟道材料串外侧；以及
在所述暴露的牺牲材料从所述最下部第一层的所述各向同性地蚀刻之后且在形成所述导电材料之前，相对于任何暴露的所述下部第一绝缘材料和任何暴露的所述上部第二绝缘材料选择性地各向同性地蚀刻所述二氧化硅。
11.根据权利要求10所述的方法，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的至少一者包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
12.根据权利要求11所述的方法，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的每一者包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
13.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述第一层的材料与所述第二层的材料具有不同组成，所述下部部分包括下部第一绝缘材料；
在所述下部部分中形成牺牲轨道，所述牺牲轨道个别地处于横向紧邻的所述存储器块区之间且延伸穿过所述下部第一绝缘材料；
在所述下部第一绝缘材料正上方和所述牺牲轨道正上方形成上部第二绝缘材料，所述上部第二绝缘材料与所述下部第一绝缘材料包括相同组成，所述相同组成不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅；
在所述上部第二绝缘材料上方和所述牺牲轨道上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，且形成延伸穿过所述上部部分到所述下部部分的沟道材料串；
将水平伸长的沟槽形成到所述堆叠中，所述水平伸长的沟槽个别地处于所述横向紧邻的存储器块区之间且延伸穿过所述上部部分和所述上部第二绝缘材料到紧靠在其下的所述牺牲轨道；以及
经由所述沟槽移除所述牺牲轨道。
14.根据权利要求13所述的方法，其中所述相同组成包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
15.根据权利要求13所述的方法，其中，
所述下部部分形成于包括导体材料的导体层上方；
所述下部部分包括包括牺牲材料的所述第一层中的最下部第一层；
所述沟道材料串延伸到所述下部部分中的所述最下部第一层；
在移除所述牺牲轨道之后，经由所述沟槽从所述最下部第一层各向同性地蚀刻暴露的牺牲材料；且
在所述各向同性地蚀刻之后，在所述最下部第一层中形成导电材料，所述导电材料将所述沟道材料串中的个别者的沟道材料与所述导体层的所述导体材料直接电耦合在一起。
16.根据权利要求15所述的方法，其包括：
二氧化硅，其横向位于所述沟道材料串外侧；以及
在所述暴露的牺牲材料从所述最下部第一层的所述各向同性地蚀刻之后且在形成所述导电材料之前，相对于任何暴露的所述相同组成材料选择性地各向同性地蚀刻所述二氧化硅。
17.根据权利要求16所述的方法，其中所述相同组成包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
18.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述第一层的材料与所述第二层的材料具有不同组成，所述下部部分包括个别地处于横向紧邻的所述存储器块区之间的牺牲轨道；
在所述牺牲轨道旁边和正上方形成绝缘材料，所述绝缘材料包括不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅的材料；
在所述绝缘材料上方和所述牺牲轨道上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，且形成延伸穿过所述上部部分到所述下部部分的沟道材料串；
将水平伸长的沟槽形成到所述堆叠中，所述水平伸长的沟槽个别地处于所述横向紧邻的存储器块区之间且延伸穿过所述上部部分和所述绝缘材料到紧靠在其下的所述牺牲轨道；以及
经由所述沟槽移除所述牺牲轨道。
19.根据权利要求18所述的方法，其中所述绝缘材料直接抵靠所述牺牲轨道形成。
20.根据权利要求18所述的方法，其中所述绝缘材料包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
21.根据权利要求18所述的方法，其中，
所述下部部分形成于包括导体材料的导体层上方；
所述下部部分包括包括牺牲材料的所述第一层中的最下部第一层；
所述沟道材料串延伸到所述下部部分中的所述最下部第一层；
在移除所述牺牲轨道之后，经由所述沟槽从所述最下部第一层各向同性地蚀刻暴露的牺牲材料；且
在所述各向同性地蚀刻之后，在所述最下部第一层中形成导电材料，所述导电材料将所述沟道材料串中的个别者的沟道材料与所述导体层的所述导体材料直接电耦合在一起。
22.根据权利要求21所述的方法，其包括：
二氧化硅，其横向位于所述沟道材料串外侧；以及
在所述暴露的牺牲材料从所述最下部第一层的所述各向同性地蚀刻之后且在形成所述导电材料之前，相对于任何暴露的所述绝缘材料选择性地各向同性地蚀刻所述二氧化硅。
23.根据权利要求22所述的方法，其中相对于任何暴露的所述绝缘材料选择性地进行所述二氧化硅的所述各向同性地蚀刻。
24.根据权利要求22所述的方法，其中所述绝缘材料包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
25.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括导体层上方的交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串，所述沟道材料串直接电耦合到所述导体层的导体材料；
紧靠在所述导电层中的最下部导电层上方的所述绝缘层，其包括所述上部第一绝缘材料上方的下部第一绝缘材料和上部第二绝缘材料，所述上部第二绝缘材料与所述下部第一绝缘材料具有不同组成；以及
居间材料，其横向处于横向紧邻的所述存储器块之间且在纵向上沿着横向紧邻的所述存储器块。
26.根据权利要求25所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的至少一者包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
27.根据权利要求26所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的每一者包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
28.根据权利要求25所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的至少一者包括碳掺杂二氧化硅。
29.根据权利要求26所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的每一者包括碳掺杂二氧化硅。
30.根据权利要求25所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的至少一者包括硼掺杂材料。
31.根据权利要求30所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的每一者包括硼掺杂材料。
32.根据权利要求25所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的至少一者包括氧化铪。
33.根据权利要求32所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的每一者包括氧化铪。
34.根据权利要求25所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的至少一者包括氮氧化硅。
35.根据权利要求34所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的至少一者包括氮氧化硅。
36.根据权利要求25所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的至少一者包括碳化硅。
37.根据权利要求36所述的存储器阵列，其中所述下部第一绝缘材料和所述上部第二绝缘材料中的至少一者包括碳化硅。
38.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括导体层上方的交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串，所述沟道材料串直接电耦合到所述导体层的导体材料；
紧靠在所述导电层中的最下部导电层上方的所述绝缘层，其包括所述上部第一绝缘材料上方的下部第一绝缘材料和上部第二绝缘材料，所述上部第二绝缘材料与所述下部第一绝缘材料包括相同组成，所述相同组成不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅；以及
居间材料，其横向处于横向紧邻的所述存储器块之间且在纵向上沿着横向紧邻的所述存储器块。
39.根据权利要求38所述的存储器阵列，其中所述相同组成包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
40.根据权利要求39所述的存储器阵列，其中所述相同组成包括碳掺杂二氧化硅。
41.根据权利要求39所述的存储器阵列，其中所述相同组成包括硼掺杂二氧化硅。
42.根据权利要求39所述的存储器阵列，其中所述相同组成包括氧化铪。
43.根据权利要求39所述的存储器阵列，其中所述相同组成包括氮氧化硅。
44.根据权利要求39所述的存储器阵列，其中所述相同组成包括碳化硅。
45.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括导体层上方的交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串，所述沟道材料串直接电耦合到所述导体层的导体材料；
紧靠在所述导电层中的最下部导电层上方的所述绝缘层，其包括绝缘材料，所述绝缘材料包括不是未经掺杂的化学计量二氧化硅也不是化学计量氮化硅的材料；以及
居间材料，其横向处于横向紧邻的所述存储器块之间且在纵向上沿着横向紧邻的所述存储器块。
46.根据权利要求45所述的存储器阵列，其中所述绝缘材料包括碳掺杂二氧化硅、硼掺杂二氧化硅、氧化铪、氮氧化硅和碳化硅中的至少一者。
47.根据权利要求46所述的存储器阵列，其中所述绝缘材料包括碳掺杂二氧化硅。
48.根据权利要求46所述的存储器阵列，其中所述绝缘材料包括硼掺杂二氧化硅。
49.根据权利要求46所述的存储器阵列，其中所述绝缘材料包括氧化铪。
50.根据权利要求46所述的存储器阵列，其中所述绝缘材料包括氮氧化硅。
51.根据权利要求46所述的存储器阵列，其中所述绝缘材料包括碳化硅。
CN202210990846.9A 2021-08-23 2022-08-18 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 Pending CN115720448A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/409,355 2021-08-23
US17/409,355 US20230054054A1 (en) 2021-08-23 2021-08-23 Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells

Publications (1)

Publication Number Publication Date
CN115720448A true CN115720448A (zh) 2023-02-28

Family

ID=85228634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210990846.9A Pending CN115720448A (zh) 2021-08-23 2022-08-18 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Country Status (2)

Country Link
US (1) US20230054054A1 (zh)
CN (1) CN115720448A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756105B2 (en) * 2018-11-26 2020-08-25 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US10872857B1 (en) * 2019-06-18 2020-12-22 Sandisk Technologies Llc Three-dimensional memory device containing through-array contact via structures between dielectric barrier walls and methods of making the same

Also Published As

Publication number Publication date
US20230054054A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US11791202B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN113675203B (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN112652627A (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
CN116568034A (zh) 包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法
CN115968583A (zh) 包括具有存储器单元串的存储器阵列的集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
CN113345907A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112802847A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113948528A (zh) 集成电路系统及其形成方法及用于形成存储器阵列的方法
CN116326236A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113903748A (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN115720448A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US20230320085A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230253465A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230377652A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230055319A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法
CN115942751A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115707239A (zh) 包括存储器单元串的存储器阵列集成电路系统和形成包括存储器单元串的存储器阵列方法
CN117119801A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN113675209A (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN114446980A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination