CN113053909A - 存储器阵列和用于形成存储器阵列的方法 - Google Patents

存储器阵列和用于形成存储器阵列的方法 Download PDF

Info

Publication number
CN113053909A
CN113053909A CN202011410858.7A CN202011410858A CN113053909A CN 113053909 A CN113053909 A CN 113053909A CN 202011410858 A CN202011410858 A CN 202011410858A CN 113053909 A CN113053909 A CN 113053909A
Authority
CN
China
Prior art keywords
insulator material
insulator
forming
conductor
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011410858.7A
Other languages
English (en)
Inventor
A·查杜鲁
S·M·I·侯赛因
D·A·克朗皮特
A·K·德哈亚兰
K·R·加斯特
C·拉森
P·R·莫赫纳·劳
S·萨拉夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113053909A publication Critical patent/CN113053909A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及存储器阵列和形成存储器阵列的方法。所述方法包括：形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域。导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料。第一绝缘体材料直接在所述导体材料接触件上方形成。所述第一绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。第二绝缘体材料直接在所述第一绝缘体材料和所述导体材料接触件上方形成。所述第二绝缘体材料不含所述(a)和(b)中的每一者。第三绝缘体材料直接在所述第二绝缘体材料、所述第一绝缘体材料和所述导体材料接触件上方形成。所述第三绝缘体材料包括所述(a)和(b)中的至少一者。

Description

存储器阵列和用于形成存储器阵列的方法
技术领域
本文公开的实施例涉及存储器阵列且涉及用于形成存储器阵列的方法。
背景技术
存储器是一种集成电路且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长的时间段。非易失性存储器在常规上被指定为具有至少约10年保留时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保留时间。无论如何，存储器单元经配置以在至少两个不同的可选择状态保留或存储存储内容。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个级别或状态的信息。
场效应晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分开。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，电流在很大程度上被阻止流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态驱动器中的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆可编程竖直晶体管。控制件或其它电路系统可形成于竖直堆叠的存储器单元之下。其它易失性或非易失性存储器阵列架构也可包括个别地包括晶体管的竖直堆叠的存储器单元。
存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如第2015/0228659号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一者中所展示和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处所谓的“阶梯结构”中发生。阶梯结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其限定个别字线的接触区，竖向延伸的导电通孔在其上接触以提供对字线的电存取。
发明内容
在一方面，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域，导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料；直接在所述导体材料接触件上方形成第一绝缘体材料，所述第一绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅；直接在所述第一绝缘体材料和所述导体材料接触件上方形成第二绝缘体材料，所述第二绝缘体材料不含所述(a)和(b)中的每一者；直接在所述第二绝缘体材料、所述第一绝缘体材料和所述导体材料接触件上方形成第三绝缘体材料，所述第三绝缘体材料包括所述(a)和(b)中的至少一者；以及在所述存储器块区域中的个别存储器块区域中，在所述第一和第二绝缘体材料中且在所述堆叠的顶部部分中形成至少一个水平伸长的隔离结构。
在另一方面，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层和第二层的堆叠，其中具有沟道材料串，导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料；直接在所述导体材料接触件上方形成第一绝缘体材料，所述第一绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅；直接在所述第一绝缘体材料和所述导体材料接触件上方形成第二绝缘体材料，所述第二绝缘体材料不含所述(a)和(b)中的每一者；直接在所述第二绝缘体材料、所述第一绝缘体材料和所述导体材料接触件上方形成第三绝缘体材料，所述第三绝缘体材料包括所述(a)和(b)中的至少一者；以及穿过所述第一和第二绝缘体材料形成个别地直接抵靠所述导体材料接触件中的个别导体材料接触件的导电通孔。
在另一方面，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域；以及在所述存储器块区域中的个别存储器块区域中，在所述堆叠的顶部部分中形成至少一个水平伸长的隔离结构，所述隔离结构包括下部水平伸长的绝缘体材料和其上方的上部水平伸长的绝缘体材料，所述上部绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅，所述下部绝缘体材料不含所述(a)和(b)中的每一者。
在另一方面，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域，导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料，至少一个水平伸长的隔离结构处于所述存储器块区域中的个别存储器块区域中的所述堆叠顶部部分中；直接在所述导体材料接触件和所述至少一个隔离结构上方形成绝缘体材料，所述绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅；以及穿过所述绝缘体材料形成个别地直接抵靠所述导体材料接触件中的个别导体材料接触件的导电通孔。
在另一方面，本公开涉及一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的沟道材料串在所述堆叠中，导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料；以及绝缘体材料，其直接抵靠所述导体材料接触件的顶部，所述绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。
在另一方面，本公开涉及一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的沟道材料串处于所述堆叠中；以及在所述存储器块中的个别存储器块中在所述堆叠的顶部部分中的至少一个水平伸长的隔离结构，所述隔离结构包括下部水平伸长的绝缘体材料和其上方的上部水平伸长的绝缘体材料，所述上部绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅，所述下部绝缘体材料不含(a)和(b)中的每一者。
附图说明
图1是根据本发明的实施例的处于处理中的衬底的一部分的概略横截面图，且穿过图2中的线1-1截取。
图2是穿过图1中的线2-2截取的概略横截面图。
图3和4是图1和2的部分的放大视图。
图5到13是根据本发明的一些实施例的处于处理中的图1到4的构造或其部分的概略依序截面、展开、放大和/或部分视图。
图14到38展示本发明的替代实例方法和/或结构实施例。
具体实施方式
本发明的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列例如NAND或其它存储器单元的阵列，其在阵列下可具有至少一些外围控制电路系统(例如阵列下CMOS)。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理，以及不论是现有的还是未来开发的与晶体管栅极的形成时间无关的其它处理。本发明的实施例还涵盖一种与制造方法无关的存储器阵列(例如NAND架构)。参考图1到13以及38描述第一实例方法实施例，其可视为“后栅”或“替换栅”过程，且从图1到4开始。
图1和2展示构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的阵列或阵列区12。构造10包括基底衬底11，所述基底衬底具有导电性/导体/导电的、半导电性/半导体/半导电的或绝缘性/绝缘体/绝缘的(即，本文中为电性地)材料中的任何一或多种。各种材料竖向形成于基底衬底11上。材料可在图1到4描绘的材料的旁边、竖向内侧或竖向外侧。举例来说，其它部分制造或整体制造的集成电路组件可提供于基底衬底11上方、周围或内部某处。还可制造用于操作存储器单元的竖向延伸串阵列(例如，阵列12)内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文件中，“子阵列”也可视为阵列。
包括导体材料17的导体层16形成于衬底11上方。导体层16可包括用于控制对将在阵列12内形成的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如外围阵列下电路系统和/或公共源极线或板)的部分。包括竖直交替的绝缘层20和导电层22的堆叠18形成于导体层16上方。每一层20和22的实例厚度是22到60纳米。仅展示少量的层20和22，其中堆叠18更可能包括几十、一百或更多(等)个层20和22。可以是或可以不是外围和/或控制电路系统的部分的其它电路系统可处于导体层16与堆叠18之间。举例来说，此类电路系统的导电材料和绝缘材料的多个竖直交替层可在最低的导电层22之下和/或在最上面的导电层22之上。举例来说，一或多个选择栅极层(未展示)可在导体层16与最低导电层22之间，且一或多个选择栅极层可在最上面的导电层22上方。替代地或另外，所描绘的最上面的和最低导电层22中的至少一者可以是选择栅极层。无论如何，导电层22(替代地称为第一层)可能不包括导电材料，且绝缘层20(替代地称为第二层)可能不包括绝缘材料或可能在结合由此初始地描述的“后栅”或“替换栅”实例方法实施例处理时是绝缘的。实例导电层22包括可完全或部分牺牲的第一材料26(例如氮化硅)。实例绝缘层20包括第二材料24(例如二氧化硅)，所述第二材料的成分与第一材料26的成分不同且所述第二材料可完全或部分牺牲。
穿过绝缘层20和导电层22到导体层16(例如通过蚀刻)形成沟道开口25和虚设结构开口62。在此文件中，“虚设结构开口”是其中已形成或将形成“虚设结构”的开口。“虚设结构”是电路无效结构，其可处于成品电路系统构造中且由此在电路系统的所有操作中没有电流从中流过，且其可为电路无效盲端，不是电路的电流流动路径的部分，即使延伸到电子组件或从电子组件延伸出来也如此。视需要，虚设结构开口62可经提供以在形成有效沟道开口25以及其中的材料时使工艺均匀。开口25和62可随着在堆叠18中移动更深而径向向内渐缩(未展示)。在一些实施例中，开口25和62可如所展示进入导体层16的导体材料17，或可止于该处顶部(未展示)。替代地，作为实例，开口25和62可止于最低绝缘层20顶部或内部。使沟道开口25至少延伸到导体层16的导体材料17的原因是，在期望此类连接时，确保随后形成的沟道材料(尚未展示)与导体层16直接电耦合而不使用替代处理和结构来实现这一点。蚀刻停止材料(未展示)可在导体层16的导体材料17内或顶上，以在有此类期望时有助于相对于导体层16停止对沟道开口25的蚀刻。此类蚀刻停止材料可以是牺牲性或非牺牲性的。举例来说且仅为简洁起见，将开口25/62展示为布置成每行四个和五个开口25/62的交错行的群组或列，且排列在横向间隔开的存储器块区域58中，所述存储器块区域在成品电路系统构造中将包括横向间隔开的存储器块58。在此文件中，“块”一般包含“子块”。存储器块区域58和所得存储器块58(尚未展示)可视为是纵向伸长的且例如沿着方向55取向。存储器块区域58或者可能在此处理点处不可辨别。可使用任何替代性现有或将来开发的布置和构造。
晶体管沟道材料可竖向地沿着绝缘层和导电层形成于个别沟道开口中，因此包括与导体层中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如控制栅极区)和横向处于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构经形成以包括电荷阻挡区、存储材料(例如电荷存储材料)和绝缘电荷传递材料。个别存储器单元的存储材料(例如浮动栅极材料，例如掺杂或未掺杂的硅，或电荷捕集材料，例如氮化硅、金属点等)竖向地沿着个别电荷阻挡区。绝缘电荷传递材料(例如具有包夹在两个绝缘体氧化物[例如二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化的结构)横向处于沟道材料与存储材料之间。
图1到4展示一个实施例，其中电荷阻挡材料30、存储材料32和电荷传递材料34竖向地沿着绝缘层20和导电层22形成于个别开口25和62中。晶体管材料30、32和34(例如存储器单元材料)可通过例如在堆叠18上方和个别开口25和62内沉积所述晶体管材料的相应薄层、随后将此薄层至少平坦化回到堆叠18的顶部表面来形成。
沟道材料36同样竖向地沿着绝缘层20和导电层22形成于开口25和62中，因此包括沟道开口25中的个别有效沟道材料串53和虚设结构开口62中的虚拟结构63。在一个实施例中，沟道材料串53沿其具有存储器单元材料(例如30、32和34)，且其中第二层材料(例如24)水平处于紧邻沟道材料串53之间。归因于比例，材料30、32、34和36在图1和2中共同展示为且仅指定为材料37。实例沟道材料36包含适当掺杂的晶体半导体材料，例如硅、锗和所谓III/V族半导体材料(例如，GaAs、InP、GaP和GaN)中的一或多者。材料30、32、34和36中的每一者的实例厚度是25到100埃。如所展示，可进行冲压蚀刻以从沟道开口25的基底移除材料30、32和34以露出导体层16，使得沟道材料36直接抵靠导体层16的导体材料17。此类冲压蚀刻可相对于材料30、32和34中的每一者单独地发生(如所展示)，或可在材料34的沉积之后相对于所有材料共同发生(未展示)。替代地且仅作为举例，可不进行冲压蚀刻，且沟道材料36可通过单独的导电互连件(未展示)直接电耦合到导体层16的导体材料17。沟道开口25展示为包括径向中心实心电介质材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅作为举例，沟道开口25内的径向中心部分可包含空隙空间(未展示)和/或不含实心材料(未展示)。
无论如何，导体材料接触件70(例如包括导体材料71)直接抵靠个别沟道材料串53的沟道材料36(例如，在沟道材料36的径向内侧79的径向内侧并且直接抵靠径向内侧79)。导体材料接触件70可视为包括顶部21。材料30、32、34和36中的一或多者可能不会延伸到导电材料71的顶部(未展示)。此外且无论如何，导电材料71可能不会延伸到堆叠18的顶部(未展示)，可能会延伸到堆叠18上方(未展示)，和/或可能会延伸到最上面的层20的底部下方(未展示)。虚拟结构63可具有与沟道开口25中的材料相同的配置。
参考图5和6，至少一个水平伸长的隔离结构95(仅展示一个)形成于个别存储器块区域58中的堆叠18的顶部部分。形成隔离结构95的实例方式是在堆叠18的顶部部分中形成水平伸长的隔离沟槽68且以绝缘材料69(例如二氧化硅)填充此类隔离沟槽。在成品电路系统构造中，隔离结构95可横向处于个别存储器块58中的两个横向紧邻的选择栅极(尚未展示)之间。可提供多于一个隔离结构95(未展示)，例如将个别存储器块中总共三个选择栅极分开的两个隔离结构，将个别存储器块中总共四个选择栅极分开的三个隔离结构，等。至少一个隔离结构95、沟道材料串53和/或虚拟结构63可能已在对梯级区域(未展示)中的阶/阶梯进行图案化之前或之后形成，而这与本文公开的本发明各方面无特别关系。
参考图7，绝缘体材料31(在一些实施例中称为第一绝缘体材料31)(例如200到300埃)直接在导体材料接触件70和至少一个隔离结构95上方形成。在一些实施例中，绝缘体材料31可直接抵靠导体材料接触件70和/或至少一个隔离结构95而形成。绝缘体材料31包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。绝缘体材料31可包括仅(a)或(b)中的一者，或这两者。
穿过绝缘体材料31形成导电通孔，所述导电通孔个别地直接抵靠个别导体材料接触件70。接下来参考图8到13描述这样做的实例方式。
图8示出直接在绝缘体材料31上方且在一个实施例中直接抵靠绝缘体材料31形成绝缘材料64(在一些实施例中称为第二绝缘体材料64)。绝缘材料64不含(a)和(b)中的每一者。实例绝缘材料64是经掺杂或未掺杂的二氧化硅。
穿过绝缘材料64和绝缘体材料31形成到个别导体材料接触件70的导电通孔开口。参考图9和10且在一个此类实施例中，此类情况将此类导电通孔开口42的形成展示为包括使用第一蚀刻化学反应相对于绝缘体材料31选择性地各向异性蚀穿绝缘材料64而止于绝缘体材料31上或绝缘体材料31中。其中绝缘材料64是二氧化硅且绝缘体材料31是(a)或(b)的此类实例干法第一蚀刻化学反应是CxFy与一些O2。导电通孔开口42可通过例如在使用或不使用硬质掩蔽材料的情况下进行光刻图案化和蚀刻而形成。举例来说，实例导电通孔开口42展示为相对于导体材料接触件70略微但可接受地向右对偏。
参考图11，已通过使用不同于第一蚀刻化学反应的第二蚀刻化学反应蚀刻了绝缘体材料31，以暴露个别导体材料接触件70。其中绝缘体材料31是(a)或(b)的实例干法第二蚀刻化学反应是CF4与一些CHxFy。
参考图12和13，导电材料54形成于导电通孔开口42中以直接抵靠个别导体材料接触件70，由此形成导电通孔41。仅举例来说，导电材料54可经沉积以初始地过度填充导电通孔开口42，然后将所述导电材料抛光至少回到绝缘材料64的外表面。
为在图中简单和清楚起见，接触件70和通孔41展示为在水平和竖直横截面中为相同形状，其中通孔41的水平横截面大于接触件70的水平横截面。此外且无论如何，在贯穿接触件70和通孔41的中心的不同水平和/或竖直横截面中，相应大小和形状不必是恒定的(尽管展示为恒定的)。
本文相对于其它实施例展示和/或描述的任何其它属性或方面可用于参考上文实施例展示和描述的实施例。
接下来参考图14到37描述用于形成存储器阵列的替代实例方法。已在适当时使用来自上文所描述的实施例的相同编号，其中用后缀“a”或用不同编号指示一些构造差异。
参看图14和15，这些图展示类似于上文相对于图7描述的处理但关于构造10a的处理，其中如图7中所展示的至少一个隔离结构95(未展示)尚未形成。因此，已形成绝缘体材料31。在处理中，在这一点之前，可能已经或可能没有对梯级区域(未展示)中的阶/阶梯进行了图案化，而这与本文公开的本发明各方面无特别关系。
参考图16，第二绝缘体材料64直接形成于第一绝缘体材料31上方，在一个实施例中直接抵靠第一绝缘体材料31且因此还直接在导体材料接触件70上方。
参看图17，第三绝缘体材料66直接形成于第二绝缘体材料64上方，且在一个实施例中直接抵靠第二绝缘体材料64且由此直接在第一绝缘体材料31和导体材料接触件70上方。第三绝缘体材料包括(a)和(b)中的至少一者。第一绝缘体材料31和第三绝缘体材料66相对彼此可具有不同的成分，或替代地，相对彼此具有相同的成分。关于第三绝缘体材料66，上文关于绝缘体材料31所描述的任何属性都适用。在一个实施例中，构造10a在竖直方向上在第一绝缘体材料31与第三绝缘体材料66之间不含(a)和(b)中的每一者。第三绝缘体材料66可视需要完全牺牲。
至少一个水平伸长的隔离结构形成于第一和第二绝缘体材料中(不论是否形成于第三绝缘体材料中)且在个别存储器块区域中的堆叠顶部部分中。接下来参考图18到23描述这样做的实例方式。
参考图18和19，这些图展示水平伸长的隔离沟槽68(即，至少一个)在第一绝缘体材料31和第二绝缘体材料64中(且当存在时在第三绝缘体材料66中)且在个别存储器块区域58中的堆叠18的顶部部分中的形成。这随后是在所述隔离沟槽中形成绝缘体材料69[例如不含(a)和(b)中的每一者]。
图20展示实例实施例，其中绝缘体材料69已竖直凹入隔离沟槽68内(例如通过相对于至少第三绝缘体材料66选择性各向异性蚀刻)。在一些实施例中，绝缘体材料69可视为包括下部水平伸长的绝缘体材料69。
参考图21，上部水平伸长的绝缘体材料73形成于下部绝缘体材料69上方，且包括(a)和(b)中的至少一者(例如不论(a)或(b)中的哪一者或两者处于第三绝缘体材料66或第一绝缘体31中)，其中在一个实施例中，下部绝缘体材料69不含(a)和(b)中的每一者。
图22和23展示后续处理，由此将第三绝缘体材料66(未展示)和上部绝缘体材料73移除至少回到第二绝缘体材料64的顶部表面，由此在第一绝缘体材料31和第二绝缘体材料64中且在个别存储器块区域58中的堆叠18的顶部部分中形成至少一个水平伸长的隔离结构95a。在一个实施例中且如所展示，至少一个隔离结构95a经形成以具有比导体材料接触件70的顶部21高的顶部19。
在一些实施例中，穿过第一绝缘体材料31和第二绝缘体材料64(至少穿过此类材料)形成个别地直接抵靠个别导体材料接触件70的导电通孔。图24到28展示类似于上文关于图9到13所描述的处理的实例额外处理。
参考图24，第四绝缘体材料67(例如不含(a)和(b)中的每一者且可具有与第二绝缘体材料64的成分相同或不同的成分)直接形成于第二绝缘体材料64上方，且在一个实施例中直接抵靠第二绝缘体材料64。
参考图25，已例如通过相对于第一绝缘体材料31使用第一蚀刻化学反应(例如上文所描述)选择性地进行的各向异性蚀刻穿过第四绝缘体材料67和第二绝缘体材料64形成导电通孔开口42而止于第一绝缘体材料31上或第一绝缘体材料31中。如图9那样，展示可接受的向右对偏。
图26展示使用不同于第一蚀刻化学反应的第二蚀刻化学反应(例如上文所描述)穿过第一绝缘体材料31的实例后续蚀刻，以暴露个别导体材料接触件70。
图27和28展示实例后续处理，由此在导电通孔开口42中直接抵靠个别导体材料接触件70形成导电材料54，由此形成导电通孔41。将上部绝缘体材料73提供为包括(a)和(b)中的至少一者将在导电通孔开口42对偏而使其与隔离结构95重叠的情况下提供过度蚀刻保护。这种情况可能例如在导电通孔开口42在水平横截面积方面显著大于导体材料接触件70(未展示)的情况下无意中发生。
如上文所提及，本发明的方法实施例可使用通常被称为先栅处理或后栅处理的处理。以下描述实例后栅处理，且其可早于上文所描述的任一处理而发生。所述实例相对于构造10a进行，当然也可相对于构造10或其它构造发生。
参考图29和30，已在堆叠18中(例如，通过各向异性蚀刻)形成水平伸长的沟槽40，从而形成横向间隔开的存储器块区域58。沟槽40可具有直接抵靠导体层16的导体材料17(例如，顶部或内部)的相应底部(如所展示)，或可具有与导体层16的导体材料17底部竖向重合或低于所述底部的相应底部(未展示)。
参考图31到35，且在一个实施例中，导电层22的材料26(未展示)已例如通过相对于其它暴露材料理想地选择性地(例如使用液态或蒸气H3PO4作为主蚀刻剂，其中材料26是氮化硅且其它材料包括一或多种氧化物或多晶硅)穿过沟槽40各向同性地蚀刻掉而移除。在实例实施例中，导电层22中的材料26(未展示)是牺牲性的，且已被导电材料48代替，且此后已从沟槽40中移除，因此形成个别导电线29(例如，字线)和个别晶体管和/或存储器单元56的竖向延伸串49。
可在形成导电材料48之前形成薄的绝缘衬里(例如Al2O3且未展示)。晶体管和/或存储器单元56的大致位置在图34中用括号指示，而一些在图31、32、33和35中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。替代地，晶体管和/或存储器单元56可相对于个别沟道开口25不完全环绕，使得每个沟道开口25可具有两个或更多个竖向延伸串49(例如，在个别导电层中，多个晶体管和/或存储器单元围绕个别沟道开口，其中个别导电层中可能是每沟道开口多个字线，且未展示)。导电材料48可视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50(图34)。在描绘的实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32和34可视为横向处于控制栅极区52与沟道材料36之间的存储器结构65。在一个实施例中且如相对于实例“后栅”处理所展示，导电层22的导电材料48在形成沟道开口25和/或沟槽40之后形成。替代地，例如关于“先栅”处理，导电层的导电材料可在形成沟道开口25和/或沟槽40(未展示)之前形成。
电荷阻挡区(例如，电荷阻挡材料30)处于存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式中，电荷阻挡件可阻止电荷载流子从存储材料(例如浮动栅极材料、电荷捕集材料等)传向控制栅极，且在擦除模式中，电荷阻挡件可阻止电荷载流子从控制栅极流入存储材料。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。作为另外的实例，电荷阻挡区可包括存储材料(例如材料32)的横向(例如径向)外部部分，其中此类存储材料是绝缘的(例如在绝缘存储材料32与导电材料48之间不存在任何不同成分材料的情况下)。无论如何，作为额外实例，存储材料与控制栅极的导电材料的界面可足以在不存在任何单独成分绝缘体材料30的情况下充当电荷阻挡区。此外，导电材料48与材料30(如果存在)的界面结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外可充当绝缘存储材料(例如氮化硅材料32)的横向外部区。实例材料30是氧化硅铪和二氧化硅中的一或多者。
在所描绘的实例中，实例隔离结构95a横向处于个别存储器块58中的两个横向紧邻选择栅极85之间。
参考图36和37且在一个实施例中，居间材料57形成于沟槽40中，所述沟槽横向处于横向紧邻的存储器块区域58之间且纵向沿着所述横向紧邻的存储器块区域。居间材料57可在横向紧邻的存储器块区域58之间提供横向电隔离(绝缘)。这可包含绝缘、半导电以及导电材料中的一或多者，且无论如何，可有助于防止成品电路系统构造中导电层22相对于彼此的短接。实例绝缘材料是SiO2、Si3N4、Al2O3和未掺杂多晶硅中的一或多者。居间材料57可包含TAV(未展示)。
图38展示对应于图37的构造10a的实例构造10。
本文相对于其它实施例展示和/或描述的任何其它属性或方面可用于参考上文实施例展示和描述的实施例。
本发明的实施例涵盖一种用于形成包括存储器单元(例如56)的串(例如49)的存储器阵列(例如12)的方法。此类方法包括形成堆叠(例如18)，所述堆叠中包括具有沟道材料串(例如53)的竖直交替的第一层(例如22)和第二层(例如20)。导体材料接触件(例如70)直接抵靠个别沟道材料串的沟道材料(例如36)。第一绝缘体材料(例如31)直接形成于导体材料接触件上方，且包括(a)和(b)中的至少一者。第二绝缘体材料(例如64)直接形成于第一绝缘体材料和导体材料接触件上方，且不含(a)和(b)中的每一者。第三绝缘体材料(例如66)直接形成于第二绝缘体材料、第一绝缘体材料和导体材料接触件上方。第三绝缘体材料至少包括(a)和(b)中的一者。穿过第一和第二绝缘体材料形成个别地直接抵靠个别导体材料接触件的导电通孔(例如41)(而不论是否形成至少一个水平伸长的隔离结构以及在已形成的情况下是何时形成的)。
在一个实施例中，至少一个水平伸长的隔离结构(例如95、95a)穿过第一、第二和第三绝缘体材料且在个别存储器块区域(例如58)中的堆叠18的顶部部分中形成。
可使用本文相对于其它实施例所展示和/或描述的任何其它属性或方面。
本发明的实施例包含一种用于形成包括存储器单元(例如56)的串(例如49)的存储器阵列(例如12)的方法。此类方法包括：形成包括竖直交替的第一层(例如22)和第二层(例如20)的堆叠(例如18)，其中包括具有沟道材料串(例如49)的存储器块区域(例如58)(不论是否包括导体材料接触件)。在个别存储器块区域中，至少一个水平伸长的隔离结构(例如95a)形成于堆叠的顶部部分中。所述隔离结构包括下部水平伸长的绝缘体材料(例如69)和其上方的上部水平伸长的绝缘体材料(例如73)。上部绝缘体材料包括(a)和(b)中的至少一者。下部绝缘体材料不含(a)和(b)中的每一者。可使用本文相对于其它实施例所展示和/或描述的任何其它属性或方面。
替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖与制造方法无关的存储器阵列。尽管如此，此类存储器阵列可具有如本文在方法实施例中所描述的任一属性。同样，上文所描述的方法实施例可并入有、形成和/或具有相对于装置实施例描述的任一属性。
在一个实施例中，包括存储器单元(例如56)的串(例如49)的存储器阵列(例如12)包括横向间隔开的存储器块(例如58)，所述存储器块个别地包括竖直堆叠(例如18)，所述竖直堆叠包括交替的绝缘层(例如20)和导电层(例如22)。存储器单元(例如56)的沟道材料串(例如53)在所述堆叠中。导体材料接触件(例如70)直接抵靠个别的沟道材料串的沟道材料(例如36)。绝缘体材料(例如31)直接抵靠导体材料接触件的顶部(例如21)。绝缘体材料包括(a)和(b)中的至少一者。可使用本文相对于其它实施例所展示和/或描述的任何其它属性或方面。
在一个实施例中，包括存储器单元(例如56)的串(例如49)的存储器阵列(例如12)包括横向间隔开的存储器块(例如58)，所述存储器块个别地包括竖直堆叠(例如18)，所述竖直堆叠包括交替的绝缘层(例如20)和导电层(例如22)。存储器单元(例如56)的沟道材料串(例如49)在所述堆叠中(不论导电材料接触件存在与否)。在个别存储器块中，至少一个水平伸长的隔离结构(例如95a)处于堆叠的顶部部分。所述隔离结构包括下部水平伸长的绝缘体材料(例如69)和其上方的上部水平伸长的绝缘体材料(例如73)。上部绝缘体材料包括(a)和(b)中的至少一者。下部绝缘体材料不含(a)和(b)中的每一者。在个别存储器块中，至少一个隔离结构横向处于两个横向紧邻的选择栅极(例如85)之间。可使用本文相对于其它实施例所展示和/或描述的任何其它属性或方面。
上述处理或构造可视为与组件阵列相关，所述组件阵列形成为底层的基底衬底上方或作为底层的基底衬底的部分的此类组件的单个堆叠或单个叠组或在所述单个堆叠或单个叠组内(但所述单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路系统还可作为成品构造的部分形成于任何位置，且在一些实施例中可在阵列下方(例如，阵列下CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于图中展示或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。居间结构可提供于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或电介质层)。另外，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可基本上同时制造。
上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块和专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、载具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、航空器等。
在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下”、“底下”、“向上”和“向下”大体上参考竖直方向。“水平”是指沿着主衬底表面的大体方向(即，在10度内)且可相对于此方向在制造期间处理衬底，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面的方向(即，与所述表面不形成度数)且可相对于此方向在制造期间处理衬底。此外，如本文中所使用的“竖直”和“水平”是相对于彼此大体上垂直的方向，且与衬底在三维空间中的取向无关。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”以及其类似者参考晶体管的沟道长度的取向，在操作中电流在源极/漏极区之间沿着所述取向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”以及其类似者参考基底长度的取向，在操作中电流在发射极与集电极之间沿着所述取向流动。在一些实施例中，竖向延伸的任何组件、特征和/或区域竖直地或在竖直的10°内延伸。
此外，“直接在上方”、“直接在下方”和“正下方”要求两个所陈述区域/材料/组件相对于彼此的至少一些橫向重叠(即，水平地)。另外，使用前面没有“直接”的“上方”仅要求在另一所陈述区域/材料/组件上方的所陈述区域/材料/组件的某一部分在另一所陈述区域/材料/组件的竖向外侧(即，与两个所陈述区域/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“直接”的“底下”和“下方”仅要求在另一所陈述区域/材料/组件下方的所陈述区域/材料/组件的某一部分在另一所陈述区域/材料/组件的竖向内侧(即，与两个所陈述区域/材料/组件是否存在任何橫向重叠无关)。
本文中所描述的材料、区域和结构中的任一者可为均匀的或非均匀的，且无论如何在其所覆的任何材料上方可为连续的或不连续的。在针对任何材料提供一或多种实例成分的情况下，所述材料可包括此类一或多种成分、主要由此类一或多种成分组成或由此类一或多种成分组成。此外，除非另行说明，否则可使用任何合适的现有或未来开发的技术形成每种材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同成分的紧邻材料或紧邻区域的最接近表面垂直穿过给定材料或区域的平均直线距离。另外，本文中所描述的各种材料或区域可具有基本恒定的厚度或具有可变的厚度。如果具有可变厚度，则除非另有指示，否则厚度是指平均厚度，且此类材料或区域将因厚度可变而具有某一最小厚度和某一最大厚度。如本文中所使用，“不同成分”仅要求两个所陈述材料或区域的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区域不均匀的情况下。如果两个所陈述材料或区域彼此并未直接抵靠，则在此类材料或区域不均匀的情况下，“不同成分”仅要求两个所陈述材料或区域的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当材料、区域或结构相对于彼此存在至少一些物理接触时，所陈述材料、区域或结构“直接抵靠”另一材料、区域或结构。相比之下，“上方”、“上”、“邻近”、“沿着”和前面没有“直接”的“抵靠”涵盖“直接抵靠”以及其中居间材料、区域或结构使得所陈述材料、区域或结构相对于彼此无物理接触的构造。
本文中，如果在正常操作中，电流能够从一个区域-材料-组件连续流动到另一区域-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，则所述区域-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区域-材料-组件之间且电耦合到所述区域-材料-组件。相比之下，当区域-材料-组件被称为“直接电耦合”时，直接电耦合的区域-材料-组件之间没有居间电子组件(例如，没有二极管、晶体管、电阻器、变换器、开关、熔断器等)。
在此文件中使用“行”和“列”是为了方便区分一个系列或取向的特征与另一系列或取向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”相对于任何系列的区域、组件和/或特征同义地使用，与功能无关。无论如何，行可相对于彼此是直的和/或弯曲的和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度相交(即，除平角外)。
本文中的导电性/导体/导电材料中的任一者的成分可以是金属材料和/或导电掺杂的半导电性/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一者或组合。
在本文中，关于蚀刻(etch,etching)、移除(removing，removal)、沉积、形成(forming)和/或形成(formation)而对“选择性”的任何使用是一种所陈述材料相对于所作用的另一种所陈述材料以至少2:1的体积比率进行的此类动作。此外，对选择性地沉积、选择性地生长或选择性地形成的任何使用是以至少2:1的体积比率使一种材料相对于另一种或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一者和两者。
总结
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括：形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域。导体材料接触件直接抵靠个别的沟道材料串的沟道材料。第一绝缘体材料直接在导体材料接触件上方形成。第一绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。第二绝缘体材料直接在第一绝缘体材料和导体材料接触件上方形成。第二绝缘体材料不含(a)和(b)中的每一者。第三绝缘体材料直接在第二绝缘体材料、第一绝缘体材料和导体材料接触件上方形成。第三绝缘体材料包括(a)和(b)中的至少一者。在个别的存储器块区域中，至少一个水平伸长的隔离结构在第一和第二绝缘体材料中以及在堆叠的顶部部分中形成。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括：形成包括竖直交替的第一层和第二层的堆叠，其中具有沟道材料串。导体材料接触件直接抵靠个别的沟道材料串的沟道材料。第一绝缘体材料直接在导体材料接触件上方形成。第一绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。第二绝缘体材料直接在第一绝缘体材料和导体材料接触件上方形成。第二绝缘体材料不含(a)和(b)中的每一者。第三绝缘体材料直接在第二绝缘体材料、第一绝缘体材料和导体材料接触件上方形成。第三绝缘体材料包括(a)和(b)中的至少一者。穿过第一和第二绝缘体材料形成个别地直接抵靠个别的导体材料接触件的导电通孔。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括：形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域。在个别存储器块区域中，至少一个水平伸长的隔离结构形成于堆叠的顶部部分中。所述隔离结构包括下部水平伸长的绝缘体材料和其上方的上部水平伸长的绝缘体材料。上部绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。下部绝缘体材料不含(a)和(b)中的每一者。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括：形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域。导体材料接触件直接抵靠个别的沟道材料串的沟道材料。在个别存储器块区域中，至少一个水平伸长的隔离结构处于堆叠的顶部部分中。绝缘体材料直接在导体材料接触件和至少一个隔离结构上方形成。绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。穿过绝缘体材料形成个别地直接抵靠个别的导体材料接触件的导电通孔。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。存储器单元的沟道材料串在所述堆叠中。导体材料接触件直接抵靠个别的沟道材料串的沟道材料。绝缘体材料直接抵靠导体材料接触件的顶部。绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。存储器单元的沟道材料串在所述堆叠中。在个别存储器块中，至少一个水平伸长的隔离结构处于堆叠的顶部部分。所述隔离结构包括下部水平伸长的绝缘体材料和其上方的上部水平伸长的绝缘体材料。上部绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。下部绝缘体材料不含(a)和(b)中的每一者。
根据规定，已关于结构和方法特征而以或多或少特定的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的构件包括实例实施例。因此，权利要求书具有如字面所说明的整个范围，且应根据等同原则恰当地进行解释。

Claims (42)

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域，导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料；
直接在所述导体材料接触件上方形成第一绝缘体材料，所述第一绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅；
直接在所述第一绝缘体材料和所述导体材料接触件上方形成第二绝缘体材料，所述第二绝缘体材料不含所述(a)和(b)中的每一者；
直接在所述第二绝缘体材料、所述第一绝缘体材料和所述导体材料接触件上方形成第三绝缘体材料，所述第三绝缘体材料包括所述(a)和(b)中的至少一者；以及
在所述存储器块区域中的个别存储器块区域中，在所述第一和第二绝缘体材料中且在所述堆叠的顶部部分中形成至少一个水平伸长的隔离结构。
2.根据权利要求1所述的方法，其中所述第一绝缘体材料直接抵靠所述导体材料接触件。
3.根据权利要求1所述的方法，其中所述第二绝缘体材料直接抵靠所述第一绝缘体材料。
4.根据权利要求1所述的方法，其中所述第三绝缘体材料直接抵靠所述第二绝缘体材料。
5.根据权利要求1所述的方法，其中：
所述第一绝缘体材料直接抵靠所述导体材料接触件；
所述第二绝缘体材料直接抵靠所述第一绝缘体材料；以及
所述第三绝缘体材料直接抵靠所述第二绝缘体材料。
6.根据权利要求1所述的方法，其中所述第一和第三绝缘体材料相对彼此具有不同成分。
7.根据权利要求1所述的方法，其中所述第一和第三绝缘体材料相对彼此具有相同成分。
8.根据权利要求1所述的方法，竖直方向上在所述第一绝缘体材料与第三绝缘体材料之间不含所述(a)和(b)中的每一者。
9.根据权利要求1所述的方法，其中所述第一绝缘体材料包括所述(a)。
10.根据权利要求1所述的方法，其中所述第一绝缘体材料包括所述(b)。
11.根据权利要求1所述的方法，其中所述第三绝缘体材料包括所述(a)。
12.根据权利要求1所述的方法，其中所述第三绝缘体材料包括所述(b)。
13.根据权利要求1所述的方法，其中所述第一层包括牺牲材料，且所述方法进一步包括：
在所述堆叠中在所述存储器块区域之间形成水平伸长的沟槽；
贯穿所述沟槽，将所述第一层中的所述牺牲材料各向同性地蚀刻掉且替换为个别导电线的导电材料；以及
在所述沟槽中形成居间材料，所述沟槽横向处于横向紧邻的所述存储器块区域之间且纵向沿着所述存储器块区域。
14.根据权利要求1所述的方法，其包括穿过所述第一和第二绝缘体材料形成个别地直接抵靠所述导体材料接触件中的个别导体材料接触件的导电通孔。
15.根据权利要求14所述的方法，其中形成所述导电通孔包括：
在形成所述隔离结构之后，形成穿过所述第二和第一绝缘体材料到所述导体材料接触件中的个别导体材料接触件的导电通孔开口；以及
在所述导电通孔开口中形成直接抵靠所述个别导体材料接触件的导电材料以形成导电通孔。
16.根据权利要求15所述的方法，其中形成所述导电通孔开口包括：
使用第一蚀刻化学反应相对于所述第一绝缘体材料选择性地各向异性蚀穿所述第二绝缘体材料而止于所述第一绝缘体材料上或所述第一绝缘体材料中；以及
使用不同于所述第一蚀刻化学反应的第二蚀刻化学反应蚀穿所述第一绝缘体材料，以暴露所述个别导体材料接触件。
17.根据权利要求1所述的方法，其包括形成所述至少一个隔离结构以具有比所述导体材料接触件的顶部高的顶部。
18.根据权利要求1所述的方法，其中所述隔离结构包括下部水平伸长的绝缘体材料和其上方的上部水平伸长的绝缘体材料，所述上部绝缘体材料包括所述(a)和(b)中的至少一者，所述下部绝缘体材料不含所述(a)和(b)中的每一者。
19.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括竖直交替的第一层和第二层的堆叠，其中具有沟道材料串，导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料；
直接在所述导体材料接触件上方形成第一绝缘体材料，所述第一绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅；
直接在所述第一绝缘体材料和所述导体材料接触件上方形成第二绝缘体材料，所述第二绝缘体材料不含所述(a)和(b)中的每一者；
直接在所述第二绝缘体材料、所述第一绝缘体材料和所述导体材料接触件上方形成第三绝缘体材料，所述第三绝缘体材料包括所述(a)和(b)中的至少一者；以及
穿过所述第一和第二绝缘体材料形成个别地直接抵靠所述导体材料接触件中的个别导体材料接触件的导电通孔。
20.根据权利要求19所述的方法，其中形成所述导电通孔包括：
形成穿过所述第二和第一绝缘体材料到所述导体材料接触件中的个别导体材料接触件的导电通孔开口；以及
在所述导电通孔开口中形成直接抵靠所述个别导体材料接触件的导电材料。
21.根据权利要求20所述的方法，其包括在形成所述导电通孔开口之前移除所述第三绝缘体材料，由此未穿过所述第三绝缘体材料形成所述导电通孔开口。
22.根据权利要求20所述的方法，其中形成所述导电通孔开口包括：
使用第一蚀刻化学反应相对于所述第一绝缘体材料选择性地各向异性蚀穿所述第二绝缘体材料而止于所述第一绝缘体材料上或所述第一绝缘体材料中；以及
使用不同于所述第一蚀刻化学反应的第二蚀刻化学反应蚀穿所述第一绝缘体材料，以暴露所述个别导体材料接触件。
23.根据权利要求19所述的方法，其中所述交替的第一层和第二层包括存储器块区域，且所述方法进一步包括：
在所述存储器块区域中的个别存储器块区域中，穿过所述第一和第二绝缘体材料且在所述堆叠的顶部部分中形成至少一个水平伸长的隔离结构。
24.根据权利要求23所述的方法，其包括形成所述隔离结构以包括下部水平伸长的绝缘体材料和其上方的上部水平伸长的绝缘体材料，所述上部绝缘体材料包括所述(a)和(b)中的至少一者，所述下部绝缘体材料不含所述(a)和(b)中的每一者。
25.根据权利要求23所述的方法，其包括形成所述至少一个隔离结构以具有比所述导体材料接触件的顶部高的顶部。
26.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域；以及
在所述存储器块区域中的个别存储器块区域中，在所述堆叠的顶部部分中形成至少一个水平伸长的隔离结构，所述隔离结构包括下部水平伸长的绝缘体材料和其上方的上部水平伸长的绝缘体材料，所述上部绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅，所述下部绝缘体材料不含所述(a)和(b)中的每一者。
27.根据权利要求26所述的方法，其中所述第一绝缘体材料包括所述(a)。
28.根据权利要求26所述的方法，其中所述第一绝缘体材料包括所述(b)。
29.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括竖直交替的第一层和第二层的堆叠，其中包括具有沟道材料串的存储器块区域，导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料，至少一个水平伸长的隔离结构处于所述存储器块区域中的个别存储器块区域中的所述堆叠顶部部分中；
直接在所述导体材料接触件和所述至少一个隔离结构上方形成绝缘体材料，所述绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅；以及
穿过所述绝缘体材料形成个别地直接抵靠所述导体材料接触件中的个别导体材料接触件的导电通孔。
30.根据权利要求29所述的方法，其中所述绝缘体材料直接抵靠所述导体材料接触件。
31.根据权利要求29所述的方法，其中所述绝缘体材料直接抵靠所述至少一个隔离结构。
32.根据权利要求29所述的方法，其中，
所述绝缘体材料直接抵靠所述导体材料接触件；以及
所述绝缘体材料直接抵靠所述至少一个隔离结构。
33.根据权利要求29所述的方法，其中所述绝缘体材料包括所述(a)。
34.根据权利要求29所述的方法，其中所述绝缘体材料包括所述(b)。
35.根据权利要求29所述的方法，其包括直接在所述绝缘体材料上方形成绝缘材料，所述绝缘材料不含所述(a)和(b)中的每一者，所述导电通孔的所述形成包括：
穿过所述绝缘材料和所述绝缘体材料到所述导体材料接触件中的个别导体材料接触件形成导电通孔开口；以及
在所述导电通孔开口中形成直接抵靠所述个别导体材料接触件的导电材料；以及
所述导电通孔开口的所述形成包括：
使用第一蚀刻化学反应相对于所述绝缘体材料选择性地各向异性蚀穿所述绝缘材料而止于所述绝缘体材料上或所述绝缘体材料中；以及
使用不同于所述第一蚀刻化学反应的第二蚀刻化学反应蚀穿所述绝缘体材料，以暴露所述个别导体材料接触件。
36.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的沟道材料串在所述堆叠中，导体材料接触件直接抵靠所述沟道材料串中的个别沟道材料串的沟道材料；以及
绝缘体材料，其直接抵靠所述导体材料接触件的顶部，所述绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅。
37.根据权利要求36所述的存储器阵列，其中所述绝缘体材料包括所述(a)。
38.根据权利要求36所述的存储器阵列，其中所述绝缘体材料包括所述(b)。
39.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的沟道材料串处于所述堆叠中；以及
在所述存储器块中的个别存储器块中在所述堆叠的顶部部分中的至少一个水平伸长的隔离结构，所述隔离结构包括下部水平伸长的绝缘体材料和其上方的上部水平伸长的绝缘体材料，所述上部绝缘体材料包括(a)和(b)中的至少一者，其中(a)：硅、氮，以及碳、氧、硼和磷中的一或多者，且(b)：碳化硅，所述下部绝缘体材料不含(a)和(b)中的每一者。
40.根据权利要求39所述的存储器阵列，其中所述上部绝缘体材料包括所述(a)。
41.根据权利要求39所述的存储器阵列，其中所述上部绝缘体材料包括所述(b)。
42.根据权利要求39所述的存储器阵列，其中在所述个别存储器块中，所述至少一个隔离结构横向处于两个横向紧邻的选择栅极之间。
CN202011410858.7A 2019-12-27 2020-12-04 存储器阵列和用于形成存储器阵列的方法 Pending CN113053909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/728,723 US11101280B2 (en) 2019-12-27 2019-12-27 Memory arrays and methods used in forming a memory array
US16/728,723 2019-12-27

Publications (1)

Publication Number Publication Date
CN113053909A true CN113053909A (zh) 2021-06-29

Family

ID=76508076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011410858.7A Pending CN113053909A (zh) 2019-12-27 2020-12-04 存储器阵列和用于形成存储器阵列的方法

Country Status (2)

Country Link
US (1) US11101280B2 (zh)
CN (1) CN113053909A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342218B1 (en) 2020-11-02 2022-05-24 Micron Technology, Inc. Single crystalline silicon stack formation and bonding to a CMOS wafer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412752B1 (en) * 2015-09-22 2016-08-09 Macronix International Co., Ltd. Reference line and bit line structure for 3D memory
US10157933B2 (en) 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus

Also Published As

Publication number Publication date
US11101280B2 (en) 2021-08-24
US20210202515A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US11791202B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11101210B2 (en) Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
CN112436013A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
CN113113416A (zh) 存储器阵列和形成存储器阵列的方法
US20230422503A1 (en) Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN112652627A (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
CN112713150A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112436012A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115552607A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112802847A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113711354A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN116326236A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112420714A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US20230320085A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20220068945A1 (en) Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116615028A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113345906A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法
CN115707239A (zh) 包括存储器单元串的存储器阵列集成电路系统和形成包括存储器单元串的存储器阵列方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination