CN113113416A - 存储器阵列和形成存储器阵列的方法 - Google Patents

存储器阵列和形成存储器阵列的方法 Download PDF

Info

Publication number
CN113113416A
CN113113416A CN202011588414.2A CN202011588414A CN113113416A CN 113113416 A CN113113416 A CN 113113416A CN 202011588414 A CN202011588414 A CN 202011588414A CN 113113416 A CN113113416 A CN 113113416A
Authority
CN
China
Prior art keywords
dummy
memory array
memory
dummy structure
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011588414.2A
Other languages
English (en)
Inventor
C·蒂瓦里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113113416A publication Critical patent/CN113113416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及存储器阵列和形成存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。操作性存储器单元柱的水平图案延伸通过存储器块中的个别存储器块中的所述绝缘层和所述导电层。所述操作性存储器单元柱具有固有压缩机械应力。所述个别存储器块中的至少一个虚设结构延伸通过所述绝缘层和所述导电层中的至少上部所述绝缘层和所述导电层。所述至少一个虚设结构是(a)和(b)中的至少一个，其中(a)：在所述水平图案的横向边缘处，及(b)：在所述水平图案的纵向端部处。所述至少一个虚设结构具有固有拉伸机械应力。公开包含方法的其它实施例。

Description

存储器阵列和形成存储器阵列的方法
技术领域
本文中所公开的实施例涉及存储器阵列和形成存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长的时间段。非易失性存储器通常被指定为具有至少约10年的保留时间的存储器。易失性存储器会耗散，且因此刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元经配置成以至少两个不同的可选择状态保留或存储存储内容。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个层级或状态的信息。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分开。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极去除电压时，很大程度上防止了电流流过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态驱动器中的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，所述三维布置包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元单独地包括可逆地可编程的竖直晶体管。控制电路系统或其它电路系统可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构还可包括单独地包括晶体管的竖直堆叠的存储器单元。
存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如如美国专利申请公开案第2015/0228659号、第2016/0267984号和第2017/0140833号中的任一个中所展示和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的端部或边缘处所谓的“阶梯结构”中发生。阶梯结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其限定个别字线的接触区，竖向延伸的导电通孔在所述接触区上接触以提供对字线的电存取。
发明内容
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。操作性存储器单元柱的水平图案延伸通过存储器块中的个别存储器块中的绝缘层和导电层。操作性存储器单元柱具有固有压缩机械应力。个别存储器块中的至少一个虚设结构延伸通过绝缘层和导电层中的至少上部绝缘层和导电层。至少一个虚设结构是(a)和(b)中的至少一个，其中(a)：在水平图案的横向边缘处，并且(b)：在水平图案的纵向端部处。至少一个虚设结构具有固有拉伸机械应力。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。操作性存储器单元柱延伸通过存储器块中的个别存储器块中的绝缘层和导电层。至少一个虚设结构处于个别存储器块中。至少一个虚设结构延伸通过绝缘层和导电层中的最上面的绝缘层和导电层并且不延伸通过绝缘层和导电层中的最低的绝缘层和导电层。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。操作性存储器单元柱的水平图案延伸通过存储器块中的个别存储器块中的绝缘层和导电层。多个绝缘虚设柱处于个别存储器块中。绝缘虚设柱延伸通过绝缘层和导电层中的至少上部绝缘层和导电层并且至少主要包括AlOx。绝缘虚设柱沿着水平图案的相对横向边缘纵向间隔开，所述横向边缘纵向沿着个别存储器块。
在一些实施例中，一种形成包括存储器单元串的存储器阵列的方法包括以包括竖直交替的第一层和第二层的堆叠在沟道开口中和在虚设结构开口中形成虚设结构。从沟道开口去除虚设结构以在虚设结构开口中留下虚设结构。在去除之后，操作性存储器单元柱形成于沟道开口中。
附图说明
图1到9是根据本发明的实施例的包括存储器单元串的存储器阵列的视图。
图10和11是根据本发明的实施例的包括存储器单元串的存储器阵列的视图。
图12和13是根据本发明的实施例的包括存储器单元串的存储器阵列的视图。
具体实施方式
本发明的实施例涵盖存储器阵列，所述存储器阵列例如是在阵列下方具有外围控制电路系统(例如，阵列下CMOS(CMOS-under-array))的NAND或其它存储器单元的阵列。本发明的一些方面的目的在于克服与所谓的“块弯曲”(块堆叠在制造期间相对于其纵向定向侧向倾倒/倾斜)相关联的问题，但本发明不限于此。块弯曲可能受到可操作的存储器单元柱的横向向外弓曲或弯曲的不利影响。此类弓曲/弯曲可主要发生在存储器单元柱的2D水平图案停止的块/子块的纵向端部或横向边缘处。当存储器单元柱的固有压缩机械应力大于与其邻近的材料的固有压缩机械应力(如果有的话)时，可能会发生这种情况。本发明的一些方面的目的在于克服与操作性存储器单元柱的此类横向向外弓曲/弯曲相关联的问题，但本发明不限于此。
参考图1到9描述第一实例实施例。图1以图解方式展示包括裸片或裸片区域100的实例实施例构造10，所述裸片或裸片区域包括存储器阵列12。裸片或裸片区域100可以是较大衬底(例如半导体晶片，并且图中未示)的部分。替代地，并且仅作为实例，裸片或裸片区域100可以是集成电路芯片的部分或含有集成电路芯片的封装的部分。实例裸片100包括至少一个存储器平面区105(展示了四个)、个别存储器平面区105中的横向间隔开的存储器块58、阵列穿孔区21、阶梯区60(在存储器平面的并排配对的相对纵向端部处展示两个)，和外围电路系统区PC(展示两个)。本文件中，“块”一般包含“子块”。阶梯区60可被视为包括平台区62。图7到9是裸片或裸片区域100的部分的较大并且不同比例的图解视图。
存储器阵列12包括竖向延伸的存储器单元56的串49，所述存储器单元仅作为实例展示为在基底衬底11上方，所述基底衬底包括导电/导体/导电性、半导电/半导体/半导电性及绝缘/绝缘体/绝缘性(即，在本文中为电学上)材料中的一或多个。各种材料已经竖向形成于基底衬底11上方。材料可在图1到9描绘的材料的旁边、竖向内侧或竖向外侧。举例来说，集成电路系统的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作竖向延伸的存储器单元串的阵列12内的组件的控制电路和/或其它外围电路系统，且所述电路系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。本文中，“子阵列”也可被视为阵列。
包括导电材料17的实例导体层16是在衬底11上方。导体层16可包括用于控制对阵列12内的存储器单元56的读取和写入存取的控制电路系统的部分(例如外围阵列下电路系统和/或公共源极线或板)。实例竖直堆叠18是在个别横向间隔开的存储器块58内的导体层16上方。所述竖直堆叠包括竖直交替的绝缘层20和导电层22。层20和22中的每一个的实例厚度是22到60纳米。仅展示少量的层20和22，其中堆叠18更可能包括几十、一百或更多(等)个层20和22。可以是或可以不是外围和/或控制电路系统的部分的其它电路系统可处于导体层16与堆叠18之间。举例来说，此类电路系统的导电材料和绝缘材料的多个竖直交替层可在最低的导电层22下方和/或在最上面的导电层22上方。举例来说，一或多个选择栅极层(图中未示)可在导体层16与最低的导电层22之间，且一或多个选择栅极层可在最上面的导电层22上方。实例绝缘层20包括绝缘材料24(例如二氧化硅和/或氮化硅)。实例导电层22包括导电性材料48，其例如形成个别导电线29(例如字线)。薄绝缘内衬(例如Al2O3并且图中未示)可环绕导电性材料48。包括存储器单元56的实例存储器单元串49是在沟道开口25内并且延伸到导体层16。存储器单元串49可部分地进入导体层16的导电材料17中，如所展示。
存储器块58可例如沿着方向55在纵向上为细长的并且定向。此类存储器块经展示为由水平拉长的沟槽40中的居间材料57分离或间隔开。居间材料57可在横向紧邻的存储器块58之间提供横向电隔离(绝缘)。居间材料57可包含绝缘、半导电及导电性材料中的一或多个，且无论如何，可促使导电层22相对于彼此的短接。实例绝缘材料是SiO2、Si3N4、Al2O3和未经掺杂多晶硅中的一或多个。作为其它实例，居间材料57可包括横向最外绝缘材料(例如二氧化硅并且图中未示)和横向内部材料(例如未经掺杂多晶硅并且图中未示)，所述横向内部材料的组成不同于横向最外绝缘材料的组成。另外，和/或替代地，居间材料57可包括一或多个阵列穿孔(TAV)(图中未示)。
晶体管沟道材料处于竖向地沿着绝缘层和导电层的个别沟道开口中，且包括与导体层中的导电材料直接电耦合的个别操作性存储器单元柱的至少部分。存储器阵列的个别存储器单元可包括栅极区(例如控制栅极区)和横向处于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)和绝缘电荷传递材料。个别存储器单元的存储材料(例如，浮动栅极材料，例如经掺杂或未经掺杂的硅，或电荷捕集材料，例如氮化硅、金属点等)竖向地沿着个别电荷阻挡区。绝缘电荷传递材料(例如，具有包夹在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化的结构)横向地在沟道材料与存储材料之间。
图2到6展示一个实施例，其中存储器单元串49包括竖向地沿着绝缘层20和导电层22的个别沟道开口25中的电荷阻挡材料30、存储材料32和电荷传递材料34。晶体管材料30、32和34(例如，存储器单元材料)可通过例如在堆叠18上方和个别沟道开口25内沉积其相应薄层且随后将此类晶体管材料往回至少平坦化到堆叠18的顶部表面来形成。存储器单元串49还包括竖向地沿着绝缘层20和导电层22的沟道开口25中的沟道材料36，因此包括个别操作性存储器单元柱53。归因于比例，材料30、32、34和36在图2和3中共同展示为且仅指定为材料37。实例沟道材料36包含经适当掺杂的结晶半导体材料，例如一或多种硅、锗和所谓的第III族/第V族半导体材料(例如，GaAs、InP、GaP和GaN)。材料30、32、34以及36中的每一种的实例厚度是25到100埃。如所展示，可进行冲压蚀刻以从沟道开口25的底部去除材料30、32和34，以暴露导体层16，使得沟道材料36直接抵靠导体层16的导电材料17。此类冲压蚀刻可相对于材料30、32和34中的每一个单独地进行(如所展示)，或可在材料34的沉积之后相对于所有材料共同进行(图中未示)。替代地且仅作为实例，可不进行冲压蚀刻，且沟道材料36可通过单独的导电互连件(图中未示)直接电耦合到导体层16的导电材料17。操作性存储器单元柱53经展示为包括径向中心实心介电材料38(例如旋涂介电质、二氧化硅和/或氮化硅)。替代地且仅作为实例，沟道开口25内的径向中心部分可包含空隙空间(图中未示)和/或不含实心材料(图中未示)。导电插塞(图中未示)可形成在操作性存储器单元柱53的顶部上以用于更好地与上覆的电路系统(图中未示)进行导电连接。无论如何，在一些实施例中，操作性存储器单元柱53具有固有压缩机械应力(即，当具有多种不同材料/结构时是总体而言的；例如以负的兆帕斯卡/吉帕斯卡为单位)。
晶体管和/或存储器单元56的大致位置在图6中用括号指示，且一些在图2到5中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。替代地，晶体管和/或存储器单元56可相对于个别沟道开口25不完全环绕，使得每一沟道开口25可具有两个或多于两个竖向延伸串49(例如，在个别导电层中，多个晶体管和/或存储器单元围绕个别沟道开口，其中个别导电层中可能是每沟道开口多个字线，且图中未示)。导电材料48可被视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50(图6)。在所描绘的实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32以及34可被视为横向地位于控制栅极区52与沟道材料36之间的存储器结构65。
电荷阻挡区(例如，电荷阻挡材料30)在存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式下，电荷阻挡件可防止电荷载流子流出存储材料(例如，浮动栅极材料、电荷捕集材料等)流向控制栅极，且在擦除模式下，电荷阻挡件可防止电荷载流子从控制栅极流入存储材料中。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。作为另外的实例，电荷阻挡区可包括存储材料(例如材料32)的横向(例如径向)外部部分，其中此类存储材料是绝缘的(例如在绝缘存储材料32与导电材料48之间不存在任何不同成分材料的情况下)。无论如何，作为额外实例，存储材料与控制栅极的导电材料的界面可足以在不存在任何单独成分绝缘体材料30的情况下充当电荷阻挡区。此外，导电材料48与材料30(如果存在)的界面结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外，可充当绝缘存储材料(例如氮化硅材料32)的横向外部区。实例材料30是氧化硅铪和二氧化硅中的一或多个。
存储器块58的导电层22和绝缘层20延伸到阶梯区60中(图8)。实例阶梯区60包括横向间隔开的平台区62和横向间隔开的阶梯结构64(图7和8)。与阶梯结构64相关联的实例平台区62包括平台峰66X和平台脚66Z。阶梯结构64包括阶梯63。实例可操作TAV 45经展示为延伸通过平台峰66X中的堆叠18。一或多个电路操作性导电通孔39向下延伸到个别阶梯63的导电表面。实例TAV 45和通孔39经展示为包括由绝缘材料61(例如二氧化硅和/或氮化硅)环绕的导电材料芯59。绝缘材料51(例如二氧化硅)经展示为在阶梯结构64的顶上。
操作性存储器单元柱53经展示为以水平图案67(例如可为布拉菲或非布拉菲的2D晶格，其中展示实例布拉菲矩形晶格)布置。实例水平图案67包括横向边缘68(展示两个相对横向边缘68)和纵向端部70(图9中展示两个)。作为实例并且仅为简洁起见，水平图案67产生于以每行五个的群组或列布置的操作性存储器单元柱53。可使用任何替代性现有或未来开发的布置和构造。
至少一个虚设结构75处于个别存储器块58中并且延伸通过至少上部(例如最上面的)绝缘层20和导电层22(例如虚设结构75处于虚设结构开口80中)。本文中，“虚设结构开口”是其中已形成或将形成“虚设结构”的开口。“虚设结构”是电路无效结构，其可处于成品电路系统构造中且由此在电路系统的所有操作中没有电流从中流过，且其可为电路无效盲端，不是电路的电流流动路径的部分，即使延伸到电子组件或从电子组件延伸出来也如此。至少一个虚设结构75是以下各项中的至少一个：(a)和(b)，其中(a)：在水平图案67的横向边缘68处，和(b)：在水平图案67的纵向端部70处。在一个实施例中，至少一个虚设结构具有固有拉伸机械应力(即，当具有多种不同物理或化学成分材料/结构时是总体而言的；例如，以正兆帕斯卡/吉帕斯卡为单位))。存储器阵列12可包括(a)(例如仅(a))、(b)(例如仅(b))，或(a)和(b)两者。图2、3和7到9展示其中至少一个虚设结构75包括(a)和(b)两者的实例。另外，图2、3和7到9展示其中至少一个虚设结构75中的另一个是在水平图案67的两个相对横向边缘68处的实例实施例。此外，图2、3和7到9还展示其中个别存储器块58在(a)和(b)中的至少一个中(例如，在如所展示的(a)和(b)两者中)包括多个虚设结构75的实例实施例。
实例虚设结构75包括可为均匀的(即，成分上和物理上，例如，物理上：非晶或相同结晶结构)或非均匀的(即，不同成分或不同固有物理属性中的至少一个；例如，非晶或不同结晶结构)的材料71。无论如何，并且在一个实施例中，虚设结构75包括绝缘材料，并且在一个实施例中，包括导电材料。仅作为实例，可具有固有拉伸机械应力的实例材料包含AlOx(例如Al2O3)、Si3N4、多晶硅、TiN、TiO2、WN和W2N。在一个理想实施例中，绝缘材料包括AlOx(例如Al2O3)，并且在一个实施例中，所有虚设结构75都是绝缘材料。
在一个实施例中，虚设结构75的所有材料71都具有固有拉伸机械应力，并且在另一实施例中，虚设结构75的某一材料具有固有压缩机械应力。在一个此类后续实施例中，虚设结构75的至少横向最外部材料具有固有拉伸机械应力。举例来说，且仅作为实例，虚设结构的横向或径向内芯可具有固有压缩机械应力，而其横向或外围最外部分可具有固有拉伸机械应力，其中虚设结构总体上展现固有拉伸机械应力，即使其所有部分可能不局部地如此展现也是这样。
在一个实施例中并且如所展示，虚设结构75是虚设柱75，并且在一个此类实施例中，个别存储器块58在(a)和(b)中的至少一个中(在经展示的(a)和(b)两者中)包括多个此类虚设柱。仅作为实例，虚设柱75经展示为相对于水平图案67的横向边缘68和纵向端部70中的每一个以单个行和/或单个列延伸，并且在一个实施例中，完全水平地环绕水平图案67。此外，作为实例，虚设结构/柱75经展示为全部沿着个别横向边缘68并且全部沿着水平图案67的纵向端部70延伸，尽管两者都不是必需的。此外并且无论如何，虚设结构/柱75可仅沿着一个横向边缘68和/或仅沿着水平图案67的一个纵向端部70延伸。此外并且无论如何，虚设结构/柱75的多个行/列可沿着一或多个横向边缘68和/或沿着水平图案67的一或多个纵向端部70(图中未示)。
此外且仅作为实例，操作性存储器单元柱53经展示为在竖直堆叠18的水平层级处具有共同水平外围形状(如所展示的圆形)和共同外围大小。参考竖直堆叠18的某一给定水平层级，因为外围形状和外围大小中的一个或两个可在堆叠18内竖直地变化(图中未示)，例如如果操作性存储器单元柱逐渐变窄为更窄(图中未示)，那么在所述堆叠内更深。无论如何，并且在如所展示的一个实施例中，虚设柱75在竖直堆叠的水平层级处具有共同水平外围形状和共同外围大小，这与操作性存储器单元柱53在竖直堆叠的水平层级处的所述共同水平外围形状和共同外围大小相同。此外，在一个此类实施例中并且如所展示，虚设柱75具有间距P(图9)，所述间距与操作性存储器单元柱53的间距相同。替代地且仅作为实例，虚设柱可在竖直堆叠的水平层级处具有至少外围大小(和/或形状，并且图中未示)不同于所述共同水平外围大小并且可小于或大于所述共同水平外围大小的水平外围形状和外围大小。举例来说，且仅作为实例，在相应外围形状全部是圆形的情况下，虚设柱的圆形可大于或小于操作性存储器单元柱的圆形的共同水平外围大小。
本文中相对于其它实施例所展示和/或描述的任何其它属性或方面可用于参考图1到9所展示且描述的实施例中。
参考图10和11(在位置上分别对应于图2和9)描述存储器阵列12的替代的实例构造10a。在适当时使用上文所描述实施例的相同标号，其中用后缀“a”或用不同标号指示某些构造差异。存储器阵列12包括至少一个虚设结构75a，其为水平拉长的壁75a。在一个此类实施例中并且如所展示，虚设结构/壁75a完全地环绕水平图案67。图10和11还展示其中个别存储器块58在(a)和(b)中的至少一个中仅包括一个虚设结构75a(例如每至少一侧68或至少一个端部70处仅一个壁)的实例实施例。仅作为实例，虚设结构/壁75a经展示为与虚设柱75具有相同宽度，尽管这不是必需的。可使用如本文中相对于其它实施例所展示和/或所描述的任何其它属性或方面。
图3和8展示其中至少一个虚设结构75延伸通过操作性存储器单元柱53延伸通过的所有绝缘层20和导电层22的实例实施例。图12和13(在位置上分别对应于图3和8)中展示存储器阵列12的替代的实例构造10b。已在适当时使用来自上文所描述的实施例的相同标号，其中用后缀“b”或用不同标号指示某些构造差异。图12和13展示虚设结构75b，其延伸通过最上面的绝缘层20和导电层22并且不延伸通过绝缘层20和22中的最低的绝缘层。实例空隙空间79可在材料71下方，如所展示。可使用如本文中相对于其它实施例所展示和/或所描述的任何其它属性或方面。
取决于沉积技术并且在衬底材料下面的某些材料可沉积在衬底上方以在沉积时具有固有拉伸机械应力，在沉积时具有固有压缩机械应力，或在沉积时具有中性固有机械应力/不具有固有机械应力。并且，沉积材料的固有机械应力可在沉积材料沉积之后改变。举例来说，加热衬底将往往会缩减受固有拉伸机械应力层的拉伸固有机械应力的程度并且增加受固有压缩机械应力层的压缩固有机械应力。技术人员能够在期望虚设结构具有固有拉伸机械应力时选择材料、沉积参数和随后的处理，例如如在美国专利第8,492,278号中所公开。
提供在存储器单元柱具有固有压缩机械应力时具有固有拉伸机械应力的虚设结构会理想地产生弓曲或弯曲力，所述弓曲或弯曲力与存储器单元柱在存储器单元柱的图案的端部和/或边缘处的弓曲或弯曲力相反。技术人员可确定与存储器单元柱的相反弓曲/弯曲力理想地偏移的材料、虚设结构大小、虚设结构形状和/或虚设结构数目，其中在本文中提供了若干实例。
本发明的实施例包括存储器阵列，所述存储器阵列包括存储器单元串，所述存储器单元串包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。操作性存储器单元柱延伸通过存储器块中的个别存储器块中的绝缘层和导电层，这与操作性存储器单元柱是否以水平图案形成无关且与其是否具有固有压缩机械应力无关。至少一个虚设结构处于个别存储器块中，其中此类至少一个虚设结构延伸通过绝缘层和导电层中最上面的绝缘层和导电层并且不延伸通过绝缘层和导电层中的最低的绝缘层和导电层与至少一个虚设结构是否是以下各项中的至少一无关个：(a)和(b)，并且与是否具有固有拉伸机械应力无关。可使用如本文中相对于其它实施例所展示和/或所描述的任何其它属性或方面。
本发明的实施例包括存储器阵列，所述存储器阵列包括存储器单元串，所述存储器单元串包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。操作性存储器单元柱的水平图案延伸通过绝缘层和导电层，和存储器块中的个别存储器块，这与可操作存储器单元柱是否具有固有压缩机械应力无关。多个绝缘虚设柱处于个别存储器块中，且此类绝缘虚设柱延伸通过绝缘层和导电层中的至少上部绝缘层和导电层并且至少主要包括AlOx并且与是否具有固有拉伸机械应力无关。绝缘虚设柱沿着水平图案的相对横向边缘纵向间隔开，此与(b)无关，所述横向边缘纵向沿着个别存储器块。可使用如本文中相对于其它实施例所展示和/或所描述的任何其它属性或方面。
本发明的实施例涵盖用于形成存储器阵列的方法。此类实施例涵盖所谓的“栅极优先”处理，和与何时形成晶体管栅极无关的现有或未来开发的其它处理。根据方法实施例形成的存储器阵列可并有、形成和/或具有相对于装置实施例描述的属性中的任一个。
在一个实施例中，形成包括存储器单元串的存储器阵列的方法包括在沟道开口(例如25)中及在虚设结构开口(例如80)中以包括竖直交替的第一层(例如22)和第二层(例如20)的堆叠(例如18)形成虚设结构(例如75)。从沟道开口去除虚设结构以在虚设结构开口中留下虚设结构。在去除之后，操作性存储器单元柱(例如53)形成于沟道开口中。在一个此类实施例中，所述去除是通过相对于掩模材料(例如光致抗蚀剂和/或硬掩模材料)选择性地进行的蚀刻，所述掩模材料在此类蚀刻期间覆盖虚设结构开口中的虚设结构。在一个实施例中，沟道开口中的虚设结构和虚设结构开口中的虚设结构同时形成。在一个实施例中，沟道开口和虚设结构开口同时形成。
上述处理或构造可视为与组件阵列相关，所述组件阵列形成为底层的基底衬底上方或作为底层的基底衬底的部分的此类组件的单个堆叠或单个叠组或在所述单个堆叠或单个叠组内(但所述单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路系统还可作为成品构造的部分形成于任何位置，且在一些实施例中可在阵列下方(例如，阵列下CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于图中展示或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。介入结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或介电层)。并且，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可单独地且依序地(例如，一个在另一个顶上)制造，或两个或多于两个堆叠/叠组可基本上同时制造。
上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块和专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
本文中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下”、“底下”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可相对于在制造期间处理衬底，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面的方向(即，与所述表面不形成度数)且可相对于此在制造期间处理衬底。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。此外，相对于场效应晶体管“竖向延伸”、“竖向地延伸”、“水平延伸”、“水平地延伸”等等是参考晶体管的沟道长度的定向，电流在操作中沿着所述定向在源极/漏极区之间流动。对于双极结晶体管，“竖向延伸”、“竖向地延伸”、“水平延伸”、“水平地延伸”等等是参考基底长度的定向，在操作中电流在发射极与集电极之间沿着所述定向流动。在一些实施例中，竖向地延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“处于正下方”和“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。并且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向向内(即，与否存在两个所陈述区/材料/组件的任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。在针对任何材料提供一或多种实例成分的情况下，所述材料可包括此类一或多种成分、主要由此类一或多种成分组成或由此类一或多种成分组成。此外，除非另行说明，否则可使用任何合适的现有或未来开发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同成分的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区域可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同成分”仅要求两个所陈述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在所述材料或区不均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区不均匀的情况下，“不同成分”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。本文中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“上方”、“上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中居间材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
本文中的“行”和“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”相对于任何系列的区、组件和/或特征同义地使用，与功能无关。无论如何，行可相对彼此是直的和/或弯曲的和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度(即，除平角之外)相交。
本文中的导电/导体/导电性材料中的任一个的成分可以是金属材料和/或导电掺杂的半导电/半导体/半导电性材料。“金属材料”是元素金属、两种或大于两种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一个或组合。
在本文中，关于蚀刻(etch，etching)、去除(removing，removal)、沉积、形成(forming)和/或形成(formation)而对“选择性”的任何使用是一种所陈述材料相对于所作用的另一种所陈述材料以至少2:1的体积比率进行的此类动作。此外，对选择性地沉积、选择性地生长或选择性地形成的任何使用是以至少2:1的体积比率使一种材料相对于另一种或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一个和两者。
结论
根据规定，已经就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的构件包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (48)

1.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，操作性存储器单元柱的水平图案延伸通过所述存储器块中的个别存储器块中的所述绝缘层和所述导电层，所述操作性存储器单元柱具有固有压缩机械应力；及
所述个别存储器块中的至少一个虚设结构，其延伸通过所述绝缘层和所述导电层中的至少上部所述绝缘层和所述导电层；所述至少一个虚设结构是以下各项中的至少一个：(a)和(b)，其中(a)：在所述水平图案的横向边缘处，及(b)：在所述水平图案的纵向端部处；所述至少一个虚设结构具有固有拉伸机械应力。
2.根据权利要求1所述的存储器阵列，其中所述个别存储器块在所述(a)和所述(b)中的所述至少一个中包括多个所述虚设结构。
3.根据权利要求1所述的存储器阵列，其中所述个别存储器块在所述(a)和所述(b)中的所述至少一个中仅包括一个虚设结构。
4.根据权利要求1所述的存储器阵列，其包括所述(a)。
5.根据权利要求4所述的存储器阵列，其中所述横向边缘是两个相对的横向边缘中的一个，所述至少一个虚设结构中的另一个虚设结构在所述两个相对的横向边缘中的另一个横向边缘处。
6.根据权利要求1所述的存储器阵列，其包括所述(b)。
7.根据权利要求1所述的存储器阵列，其包括所述(a)和所述(b)。
8.根据权利要求7所述的存储器阵列，其中所述横向边缘是两个相对的横向边缘中的一个，所述至少一个虚设结构中的另一个虚设结构在所述两个相对的横向边缘中的另一个横向边缘处。
9.根据权利要求1所述的存储器阵列，其中所述至少一个虚设结构包括AlOx、Si3N4、多晶硅、TiN、TiO2、WN和W2N中的至少一个。
10.根据权利要求1所述的存储器阵列，其中所述至少一个虚设结构包括绝缘材料。
11.根据权利要求10所述的存储器阵列，其中所述绝缘材料包括AlOx。
12.根据权利要求10所述的存储器阵列，其中所述至少一个虚设结构中的全部都是所述绝缘材料。
13.根据权利要求10所述的存储器阵列，其中所述至少一个虚设结构包括导电材料。
14.根据权利要求1所述的存储器阵列，其中所述至少一个虚设结构包括导电材料。
15.根据权利要求1所述的存储器阵列，其中所述虚设结构的所有材料都具有固有拉伸机械应力。
16.根据权利要求1所述的存储器阵列，其中所述虚设结构的某一材料具有固有压缩机械应力。
17.根据权利要求1所述的存储器阵列，其中所述虚设结构的至少横向最外部材料具有固有拉伸机械应力。
18.根据权利要求1所述的存储器阵列，其中所述至少一个虚设结构是虚设柱。
19.根据权利要求18所述的存储器阵列，其中所述个别存储器块在所述(a)和所述(b)中的所述至少一个中包括多个所述虚设柱。
20.根据权利要求19所述的存储器阵列，其中所述操作性存储器单元柱在所述竖直堆叠的水平层级处具有共同水平外围形状和共同外围大小，所述虚设柱在所述竖直堆叠的所述水平层级处具有与所述共同水平外围形状和共同外围大小相同的水平外围形状和外围大小。
21.根据权利要求20所述的存储器阵列，其中所述虚设柱具有与所述操作性存储器单元柱的间距相同的间距。
22.根据权利要求19所述的存储器阵列，其中所述操作性存储器单元柱在所述竖直堆叠的水平层级处具有共同水平外围形状和共同外围大小，所述虚设柱在所述竖直堆叠的所述水平层级处具有至少外围大小不同于所述共同水平外围大小的水平外围形状和外围大小。
23.根据权利要求22所述的存储器阵列，其中所述不同外围大小小于所述共同水平外围大小。
24.根据权利要求22所述的存储器阵列，其中所述不同外围大小大于所述共同水平外围大小。
25.根据权利要求19所述的存储器阵列，其中所述虚设柱水平地完全环绕所述水平图案。
26.根据权利要求1所述的存储器阵列，其中所述至少一个虚设结构是水平拉长的壁。
27.根据权利要求26所述的存储器阵列，其中所述壁完全地环绕所述水平图案。
28.根据权利要求1所述的存储器阵列，其中所述至少一个虚设结构延伸通过所述操作性存储器单元柱延伸通过的所有所述绝缘层和所述导电层。
29.根据权利要求1所述的存储器阵列，其中所述至少一个虚设结构延伸通过所述绝缘层和所述导电层中的最上面的所述绝缘层和所述导电层并且不延伸通过所述绝缘层和所述导电层中的最低的所述绝缘层和所述导电层。
30.根据权利要求1所述的存储器阵列，其包括NAND。
31.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，操作性存储器单元柱延伸通过所述存储器块中的个别存储器块中的所述绝缘层和所述导电层；及
所述个别存储器块中的至少一个虚设结构，所述至少一个虚设结构延伸通过所述绝缘层和所述导电层中的最上面的所述绝缘层和所述导电层并且不延伸通过所述绝缘层和所述导电层中的最低的所述绝缘层和所述导电层。
32.根据权利要求31所述的存储器阵列，其中所述操作性存储器单元柱具有固有压缩机械应力。
33.根据权利要求31所述的存储器阵列，其中所述至少一个虚设结构具有固有拉伸机械应力。
34.根据权利要求31所述的存储器阵列，其中所述操作性存储器单元柱呈水平图案，所述至少一个虚设结构是以下各项中的至少一个：(a)和(b)，其中(a)：在所述水平图案的横向边缘处，及(b)：在所述水平图案的纵向端部处。
35.根据权利要求31所述的存储器阵列，其中所述至少一个虚设结构是虚设柱。
36.根据权利要求31所述的存储器阵列，其中所述至少一个虚设结构是水平拉长的壁。
37.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，操作性存储器单元柱的水平图案延伸通过所述存储器块中的个别存储器块中的所述绝缘层和所述导电层；及
所述个别存储器块中的多个绝缘虚设柱，所述绝缘虚设柱延伸通过所述绝缘层和所述导电层中的至少上部所述绝缘层和所述导电层并且至少主要包括AlOx；所述绝缘虚设柱沿着所述水平图案的相对横向边缘纵向间隔开，所述相对横向边缘纵向沿着所述个别存储器块。
38.根据权利要求37所述的存储器阵列，其中所述绝缘虚设柱主要由AlOx组成或由AlOx组成。
39.根据权利要求37所述的存储器阵列，其中所述绝缘虚设柱包括导电材料。
40.根据权利要求37所述的存储器阵列，其中所述绝缘虚设柱不含导电材料。
41.根据权利要求37所述的存储器阵列，其中所述绝缘虚设柱延伸通过所述操作性存储器单元柱延伸通过的所有所述绝缘层和所述导电层。
42.根据权利要求37所述的存储器阵列，其中所述绝缘虚设柱延伸通过所述绝缘层和所述导电层中的最上面的所述绝缘层和所述导电层并且不延伸通过所述绝缘层和所述导电层中的最低的所述绝缘层和所述导电层。
43.一种形成包括存储器单元串的存储器阵列的方法，其包括：
以包括竖直交替的第一层和第二层的堆叠在沟道开口中及在虚设结构开口中形成虚设结构；
从所述沟道开口去除所述虚设结构以在所述虚设结构开口中留下所述虚设结构；及
在所述去除之后，在所述沟道开口中形成操作性存储器单元柱。
44.根据权利要求43所述的方法，其中所述去除是通过相对于掩模材料选择性地进行的蚀刻，所述掩模材料在所述蚀刻期间覆盖所述虚设结构开口中的所述虚设结构。
45.根据权利要求43所述的方法，其中所述沟道开口中的所述虚设结构和虚设结构开口中的所述虚设结构同时形成。
46.根据权利要求45所述的方法，其中所述沟道开口和所述虚设结构开口同时形成。
47.根据权利要求43所述的方法，其中所述沟道开口中的所述操作性存储器单元柱和所述虚设结构开口中的所述虚设结构处于所述存储器阵列的成品构造中，所述操作性存储器单元柱在所述成品构造中具有固有压缩机械应力，所述虚设结构在所述成品构造中具有固有拉伸机械应力。
48.根据权利要求43所述的方法，其中所述沟道开口和其中的所述操作性存储器单元柱以水平图案形成，所述虚设结构开口和其中的所述虚设结构是以下各项中的至少一个：(a)和(b)，其中(a)：在所述水平图案的横向边缘处，及(b)：在所述水平图案的纵向端部处。
CN202011588414.2A 2020-01-10 2020-12-29 存储器阵列和形成存储器阵列的方法 Pending CN113113416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/739,581 2020-01-10
US16/739,581 US11444093B2 (en) 2020-01-10 2020-01-10 Memory arrays and methods of forming memory arrays

Publications (1)

Publication Number Publication Date
CN113113416A true CN113113416A (zh) 2021-07-13

Family

ID=76709284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011588414.2A Pending CN113113416A (zh) 2020-01-10 2020-12-29 存储器阵列和形成存储器阵列的方法

Country Status (2)

Country Link
US (1) US11444093B2 (zh)
CN (1) CN113113416A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US20230036595A1 (en) * 2020-02-08 2023-02-02 Intel Corporation Block-to-block isolation and deep contact using pillars in a memory array
US20230052468A1 (en) * 2021-08-11 2023-02-16 Micron Technology, Inc. Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US12040253B2 (en) 2021-09-01 2024-07-16 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US20230170024A1 (en) * 2021-11-30 2023-06-01 Micron Technology, Inc. Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066869A (en) 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US7501355B2 (en) 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
US8492278B2 (en) 2010-03-30 2013-07-23 Micron Technology, Inc. Method of forming a plurality of spaced features
KR101660432B1 (ko) 2010-06-07 2016-09-27 삼성전자 주식회사 수직 구조의 반도체 메모리 소자
KR101770613B1 (ko) 2010-08-25 2017-08-23 삼성전자 주식회사 셀 스트링 및 그를 포함하는 비휘발성 메모리 장치의 제조방법
US8829589B2 (en) 2010-09-17 2014-09-09 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
DE102011084603A1 (de) 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US9997353B1 (en) * 2010-12-24 2018-06-12 Ananda H. Kumar Silicon composite substrates
CN102544098B (zh) * 2010-12-31 2014-10-01 中国科学院微电子研究所 Mos晶体管及其形成方法
US8395137B2 (en) 2011-03-08 2013-03-12 Micron Technology, Inc. Memory cell constructions
KR101857681B1 (ko) 2011-07-07 2018-05-14 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조방법
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
KR102108879B1 (ko) 2013-03-14 2020-05-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9171862B2 (en) 2014-01-24 2015-10-27 Macronix International Co., Ltd. Three-dimensional memory and method of forming the same
US9425208B2 (en) * 2014-04-17 2016-08-23 Samsung Electronics Co., Ltd. Vertical memory devices
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9887207B2 (en) * 2014-08-18 2018-02-06 Sandisk Technologies Llc Three dimensional NAND device having dummy memory holes and method of making thereof
US9553105B2 (en) 2015-03-10 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor devices including gate insulation layers on channel materials
KR20160137103A (ko) * 2015-05-22 2016-11-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102365114B1 (ko) 2015-08-28 2022-02-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9837431B2 (en) 2015-11-20 2017-12-05 Sandisk Technologies Llc 3D semicircular vertical NAND string with recessed inactive semiconductor channel sections
KR102446862B1 (ko) 2016-03-07 2022-09-23 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US10014309B2 (en) 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
KR102629454B1 (ko) 2016-08-22 2024-01-26 에스케이하이닉스 주식회사 반도체 메모리 장치
US9893083B1 (en) 2016-10-13 2018-02-13 Micron Technology, Inc. Elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor and methods of processing silicon nitride-comprising materials
KR102630954B1 (ko) 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102353929B1 (ko) * 2017-03-07 2022-01-21 삼성전자주식회사 반도체 장치
US20180261615A1 (en) 2017-03-10 2018-09-13 Toshiba Memory Corporation Semiconductor memory device
US10170492B2 (en) 2017-04-07 2019-01-01 Macronix International Co., Ltd. Memory device and method for fabricating the same
KR20180129457A (ko) 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN110892505B (zh) 2017-07-12 2023-05-16 应用材料公司 用于硅间隙填充的循环保形沉积/退火/蚀刻
US10685914B2 (en) 2017-08-31 2020-06-16 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US10361216B2 (en) 2017-09-20 2019-07-23 Micron Technology, Inc. Methods used in forming an array of elevationally-extending transistors
KR102576211B1 (ko) 2018-01-31 2023-09-07 삼성전자주식회사 반도체 장치
KR20190118285A (ko) 2018-04-10 2019-10-18 삼성전자주식회사 3차원 반도체 소자
KR102682342B1 (ko) 2018-05-23 2024-07-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10388665B1 (en) 2018-05-30 2019-08-20 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells having a stack comprising vertically-alternating insulative tiers and wordline tiers and horizontally-elongated trenches in the stack
US10553607B1 (en) 2018-08-24 2020-02-04 Micron Technology, Inc. Method of forming an array of elevationally-extending strings of programmable memory cells and method of forming an array of elevationally-extending strings of memory cells
EP3811410B1 (en) 2018-09-26 2024-02-21 Yangtze Memory Technologies Co., Ltd. 3d memory device and method for forming 3d memory device
US10957706B2 (en) 2018-10-17 2021-03-23 Sandisk Technologies Llc Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same
KR20200074303A (ko) 2018-12-14 2020-06-25 삼성전자주식회사 3차원 반도체 메모리 장치
US10910399B2 (en) 2019-03-14 2021-02-02 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
US10879262B2 (en) 2019-03-27 2020-12-29 Sandisk Technologies Llc Three-dimensional memory device containing eye-shaped contact via structures located in laterally-undulating trenches and method of making the same
KR20200141117A (ko) 2019-06-10 2020-12-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11069598B2 (en) 2019-06-18 2021-07-20 Micron Technology, Inc. Memory arrays and methods used in forming a memory array and conductive through-array-vias (TAVs)
JP2021027290A (ja) 2019-08-08 2021-02-22 キオクシア株式会社 半導体記憶装置
KR20210018725A (ko) 2019-08-09 2021-02-18 삼성전자주식회사 3차원 반도체 메모리 소자
US11805645B2 (en) 2019-08-16 2023-10-31 Micron Technology, Inc. Integrated assemblies having rugged material fill, and methods of forming integrated assemblies

Also Published As

Publication number Publication date
US11444093B2 (en) 2022-09-13
US20210217761A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
JP7364681B2 (ja) メモリアレイおよびメモリアレイの形成において使用される方法
CN113795918A (zh) 存储器阵列以及用于形成存储器阵列和导电阵列通孔(tav)的方法
CN113113416A (zh) 存储器阵列和形成存储器阵列的方法
CN113053908A (zh) 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法
CN112436013A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
JP7408790B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
JP7419517B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN111063688A (zh) 存储器阵列及在形成存储器阵列时所使用的方法
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
CN112713151A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112652627A (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
CN112436012A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112713150A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN115968583A (zh) 包括具有存储器单元串的存储器阵列的集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN112802847A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112436015A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113711354A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116744684A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
CN114446980A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination