CN113711354A - 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 - Google Patents

包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN113711354A
CN113711354A CN202080026181.9A CN202080026181A CN113711354A CN 113711354 A CN113711354 A CN 113711354A CN 202080026181 A CN202080026181 A CN 202080026181A CN 113711354 A CN113711354 A CN 113711354A
Authority
CN
China
Prior art keywords
channel
levels
openings
dummy
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080026181.9A
Other languages
English (en)
Inventor
M·J·巴克利
M·L·卡尔森
S·卡沙夫
G·玛塔米斯
文永俊
库纳尔·R·帕雷克
P·泰萨里欧
V·沙马娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113711354A publication Critical patent/CN113711354A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括具有垂直交替绝缘层级及字线层级的堆叠的构造。在所述堆叠上方的上部材料的最上部分中形成开口阵列，且所述开口包括沟道开口及虚设开口。在将所述沟道开口及所述虚设开口蚀刻到所述上部材料的下部部分中时，使用所述上部材料的至少所述最上部分作为掩模。所述沟道开口被蚀刻到所述绝缘及字线层级中。与所述虚设开口相比，所述沟道开口被蚀刻到所述构造中更深，且在所述蚀刻之后在所述沟道开口中形成沟道材料。公开独立于方法的结构。

Description

包括存储器单元串的存储器阵列及用于形成包括存储器单元 串的存储器阵列的方法
技术领域
本文公开的实施例涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种类型的集成电路，且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(也可称为位线、数据线或感测线)及存取线(也可称为字线)来写入到存储器单元或从存储器单元读取。感测线可沿阵列的列导电地互连存储器单元，且存取线可沿阵列的行导电地互连存储器单元。可通过感测线及存取线的组合来唯一地寻址每一存储器单元。
存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在没有电力的情况下长时间存储数据。常规地将非易失性存储器指定为具有至少约10年的保留时间的存储器。易失性存储器耗散且因此经刷新/重写以维护数据存储。易失性存储器可具有几毫秒或更少的保持时间。无论如何，存储器单元经配置以按至少两个不同的可选择状态来保持或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储超过两个电平或状态的信息。
场效应晶体管是可用在存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，其间具有半导体沟道区。导电栅极邻近沟道区并通过薄栅极绝缘体与其分离。向栅极施加合适电压允许电流通过沟道区从源极/漏极区中的一者流到另一者。当从栅极移除电压时，很大程度上防止电流流过沟道区。场效应晶体管还可包含额外结构，例如可逆可编程电荷存储区，作为栅极绝缘体与导电栅极之间的栅极构造的部分。
闪存是一种类型的存储器，且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储在闪存芯片上的BIOS。作为另一实例，计算机及其它装置越来越普遍地利用固态驱动器中的闪存来代替常规硬盘驱动器。作为又一实例，闪存在无线电子装置中很流行，因为其使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，并且提供远程升级装置以用于增强的特征的能力。
NAND可为集成闪存的基本架构。NAND单元部件包括至少一个选择装置，其串联耦合到存储器单元的串联组合(其中串联组合通常被称为NAND串)。NAND架构可以三维布置来配置，所述三维布置包括垂直堆叠存储器单元，所述垂直堆叠存储器单元个别地包括可逆可编程垂直晶体管。控制电路系统或其它电路系统可形成在垂直堆叠存储器单元下方。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的垂直堆叠存储器单元。
存储器阵列可布置在存储器块及部分块(例如，子块)中，例如如第2015/0228659号、第2016/0267984号及第2017/0140833号美国专利申请案公开案中的任一者中展示及描述，且这些申请案特此以引用的方式完全并入本文，且这些申请案的方面可用在本文公开的发明的一些实施例中。
附图说明
图1是根据本发明的实施例的过程中的衬底的一部分的示意性横截面图。
图2到24是根据本发明的一些实施例的在过程中的图1的构造的示意性循序截面及/或放大视图。
图25及26是根据本发明的实施例的衬底的一部分的示意性横截面图。
图27是根据本发明的实施例的结构的示意性框图。
具体实施方式
本发明的实施例涵盖用于形成晶体管阵列及/或存储器的方法，所述存储器包括存储器单元(例如，成串)，例如NAND阵列或在阵列下方具有外围控制电路系统的其它存储器单元阵列(例如，阵列下CMOS)。本发明的实施例涵盖所谓的“后栅极”或“替换栅极”处理、所谓的“先栅极”处理以及与晶体管栅极何时形成无关的现有或将来开发的其它处理。本发明的实施例还涵盖独立于制造方法的晶体管及/或存储器单元(例如，NAND或其它存储器单元)的阵列。参考图1到24来描述第一实例方法实施例，其可被视为“后栅极”或“替换栅极”过程。
图1展示形成晶体管及/或存储器单元(尚未展示)的竖向延伸串的阵列12的方法中的构造10。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘性(在本文中即电)材料中的任一或多者的基底衬底11。已在基底衬底11上竖向地形成各种材料。材料可在图1描绘的材料的旁边、竖向向内或竖向向外。举例来说，可在基底衬底11上方、周围或内部的某处设置集成电路系统的其它部分或全部制造组件。用于操作竖向延伸的存储器单元串的阵列(例如，阵列12)内的组件的控制及/或其它外围电路系统也可被制造及可或可不全部或部分在阵列或子阵列内。此外，还可相对于彼此独立地、串联地或以其它方式制造及操作多个子阵列。在此文件中，“子阵列”也可被视为阵列。
衬底/构造10包括导电层级16。实例导电层级16展示为包括导电材料19(例如，导电掺杂半导体材料，例如在金属材料上方的导电掺杂多晶硅，例如WSix)。导电层级16可包括用于控制对将在阵列12内形成的晶体管及/或存储器单元的读取及写入存取的控制电路系统(例如，阵列下外围电路系统)的部分。
在一个实施例中，下部选择栅极层级在导电层级16的上方形成。图1通过实例的方式将由绝缘层级13分离的两个下部选择栅极层级14展示为堆叠15的部分。层级13及14的实例厚度是22到60纳米。可形成更多或更少的层级13、14。下部选择栅极层级14最终将包括一或多个选择栅极，并且在一个实施例中包括一或多个源极选择栅极(通常个别地称为选择栅极源极[SGS])。在处理中此时选择栅极层级可不包括导电材料，并且在存在多个选择栅极层级的情况下，在处理中此时一些选择栅极层级可为导电的，且一些可为绝缘的。此外，堆叠15中的多个选择栅极(尚未展示)中的两者或更多者可在成品电路系统构造中相对于彼此直接电耦合或以其它方式电耦合。下部选择栅极层级14展示为包括材料26，且绝缘层级13经展示为包括绝缘材料24，且其中的一者或两者可全部或部分牺牲。实例材料24为二氧化硅，且实例材料26是结合本文最初描述的为“后栅极”或“替换栅极”的实例方法实施例的氮化硅。
参考图2及3，沟道开口25已通过堆叠15形成到导电层级16。这些沟道开口25在存储器阵列12内被展示为在个别地包括子块59的横向间隔存储器块58中排列。在一个实施例中，在成品电路系统构造中，个别存储器块58包括下部选择栅极，其实例位置用数字60指定。在一个实施例中且如所展示，在成品电路系统构造中，构造10包括个别存储器块58中的多个下部选择栅极60。实例阵列12被展示为包括每存储器块58四个子块59及水平对角跨越个别子块59的四个对角行或列沟道开口25。可使用子块及沟道开口的替代构造及数量。另外，实例阵列12展示为在成品电路系统构造中在单个存储器块58中包括两个下部选择栅极60，其中下部选择栅极60通过包括材料62(例如，绝缘体材料，例如二氧化硅及/或氮化硅)的隔离结构61相对于彼此横向间隔。在其内形成隔离结构61的开口可与形成沟道开口25同时或在不同时间形成。另外，在所述过程中此时不需要形成沟道开口25。在一个实施例中，沟道开口25包括蚀刻停止材料63(例如，氧化铝及/或经掺杂二氧化硅)。在一个实施例中且如所展示，沟道开口25在个别存储器块58的纵向边缘之间沿平行水平直线(例如沿平行水平对角直线64，其中为清晰起见，图2中仅展示四条完整的此类线64)在个别子块59(至少子块内；图3)内具有公共水平间距P。在一个实施例中且如所展示，在紧邻(相邻)子块59之间，沿平行水平直线64的沟道开口25彼此水平间隔达大于公共水平间距P的距离D。如所展示，在所有子块59中，水平间距P可相同(即，子块间间距P相同)。替代地，在所有子块中，水平间距P可能不相同(即，阵列12中的至少两个子块内间距P不同，且未展示)。
参考图4及5，已在第一堆叠15上方形成堆叠18。堆叠18包括垂直交替绝缘层级20及字线层级22。层级20及22中的每一者的实例厚度是22到60纳米。仅展示少量的层级20及22，而更可能的是堆叠18包括数十、一百或更多等等数量的层级20及22。可为或可不为外围及/或控制电路系统的部分的其它电路系统可在导电层级16与堆叠18之间。举例来说，此类电路系统的导电材料及绝缘材料的多个垂直交替层级可在字线层级22的最下层级下方及/或在字线层级22的最上层级上方。无论如何，在处理中此时字线层级22可不包括导电材料，且绝缘层级20可不包括绝缘材料或者为绝缘的。实例字线层级22包括可全部或部分牺牲的第一材料26(例如，氮化硅)。实例绝缘层级20包括第二材料24(例如，二氧化硅)，第二材料24具有与第一材料26的成分不同的成分，并且可为全部或部分牺牲的。
在一个实施例中，上部选择栅极层级在绝缘层级20及字线层级22上方形成。在一个实施例中且如所展示，多个上部选择栅极层级88由绝缘体层级65分离并包括形成在堆叠18上方的垂直堆叠66。上部选择栅极层级88最终将包括上部选择栅极且在一个实施例中包括漏极选择栅极(通常个别地称为选择栅极漏极[SGD])。在处理中此时上部选择栅极层级可不包括导电材料，且在存在多个上部选择栅极层级的情况下，在处理中此时一些上部选择栅极层级可为导电的且一些可为绝缘的。此外，堆叠66中的多个上部选择栅极(尚未展示)中的两者或更多者可在成品电路系统构造中相对于彼此直接电耦合或以其它方式电耦合。
上部材料67已在堆叠18上方及堆叠66上方形成(当存在时)。在一个实施例中，上部材料67包括多个不同成分遮蔽层级70、71、72、73及74的垂直遮蔽堆叠69。这些遮蔽层级通过实例的方式展示为包括材料76(例如，蓝宝石)、材料77(例如，沉积的抗反射涂层[DARC])、碳78及光致抗蚀剂79。已在上部材料67的最上部分68中形成开口25、75的阵列，其中开口25包括形成在子块59内的沟道开口，且开口75包括形成在横向在相邻子块59之间(例如，存储器块58内)的空间内的虚设开口。在此文件的上下文中，“虚设开口”是(a)或(b)中的一者，其中(a)是不转化为上部材料下方的材料(未在其中形成)的开口，及(b)是在转化为上部材料下方的材料时不含有成品构造中的集成电路系统的操作性导电组件或不保留在成品构造中的开口。在一个实施例中且如所展示，其中形成开口25、75的最上部分68是遮蔽层级70到74中的最上者，并且在一个实施例中，形成开口25、75的阵列以停止在最上遮蔽层级(例如，层级73)下方的紧接下部遮蔽层级的最上表面80上。在一个实施例中且如所展示，虚设开口75具有比沟道开口25的最大水平开口尺寸W1更小的最大水平开口尺寸W2。在一个实施例中且如所展示，沟道开口25及虚设开口75经形成以在块58的纵向边缘之间沿平行水平直线(例如线64)共同地具有公共水平间距(例如，P)。在需要的情况下，与不存在P“间距上”虚设开口可能发生的情况相比且特别是在存储器块58内/子块59间P是相同的情况下，与沟道开口25在P间距上形成虚设开口75可促进子块内沟道开口25的更均匀的图案化。在一个实施例中，虚设开口75可被视为在紧邻子块59之间(例如，存储器块58内)的一或多个行85中，并且在如所展示的一个此实施例中，其中虚设开口75的一个且仅一个行85在紧邻子块59之间。替代地，虚设开口75的多个行可在紧邻子块之间(未展示)。
参考图6及7，在将沟道开口25及虚设开口75蚀刻到上部材料67的下部部分(例如，在存在时，一些或全部层级73、72、71、70)中时，上部材料67的至少最上部分68已被用作掩模，其中沟道开口25分别被蚀刻到绝缘及字线层级20、22中，且其中与虚设开口75相比，沟道开口25被蚀刻到构造10中更深。理想地，同时进行沟道开口及虚设开口的此蚀刻。在一个实施例中，虚设开口75未经形成到任何选择栅极层级88中(如所展示)，并且在另一个实施例中，虚设开口75经形成到选择栅极层级88中(未展示)。在一个实施例中，虚设开口75未经形成到绝缘层级20及字线层级22中(如所展示)，并且在替代实施例中，虚设开口75形成到绝缘层级20及字线层级22中(未展示)。如果W2足够小，那么可固有地阻止虚设开口延伸穿过堆叠69。在一个实施例中且如所展示，已对通过绝缘层级20及字线层级22的沟道开口25进行蚀刻以分别停止于绝缘及字线层级20、22中或下方的蚀刻停止材料(例如，63)上(即，在其顶部上或在其内)。在一个此实施例中并且如在图8中展示，蚀刻停止材料63(未展示)随后已被移除，以有效地将沟道开口25延长到导电层级16。在其中使用蚀刻材料的替代实施例(未展示)中，可在导电层级16中的开口(未展示)中形成此蚀刻材料。
晶体管沟道材料最终形成在个别沟道开口中，并与导电层级中的导电材料直接电耦合。阵列的个别存储器单元可经形成以包括栅极区(例如，控制栅极区)及横向地在栅极区与沟道材料之间的存储器结构。在一个此实施例中，存储器结构经形成以包括电荷阻挡区、存储材料(例如，电荷存储材料)及绝缘电荷通道材料。个别存储器单元的存储材料(举例来说，例如经掺杂或未经掺杂硅的浮动栅极材料或例如氮化硅、金属点等的电荷捕获材料)是竖向地沿电荷阻挡区中的个别者。绝缘电荷通道材料(例如，具有夹在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程结构)横向地在沟道材料与存储材料之间。
参考图9到11，且在一个实施例中，在图8的处理之后，已移除(如所展示)所有上部材料67(未展示)。图11展示一个实施例，其中电荷阻挡材料30、存储材料32及电荷通道材料34已竖向地沿绝缘层级20、字线层级22及选择栅极层级14及88在个别沟道开口25中形成。晶体管材料30、32及34(例如，存储器单元材料)可通过例如在堆叠15/18/66上方且在个别沟道开口25内沉积其相应薄层，然后将这些薄层平坦化回到至少堆叠18的最上表面来形成。沟道材料36已竖向地沿所描绘层级在沟道开口25中形成。实例沟道材料36包含经适当掺杂的晶体半导体材料，例如一或多个硅、锗及所谓的III/V半导体材料(例如，GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度为25到100埃。可进行冲孔蚀刻以从沟道开口25的基底移除材料30、32及34，以暴露导电层级16，使得沟道材料36直接抵靠导电层级16的导电材料19(未展示)。替代地，且仅通过实例的方式，可不进行冲孔蚀刻，并且沟道材料36可通过单独导电互连(未展示)直接电耦合到材料19。沟道开口25展示为包括径向中央固体电介质材料38(例如，旋涂电介质、二氧化硅及/或氮化硅)。替代地，且仅通过实例的方式，沟道开口25内的径向中央部分可包含空隙空间(未展示)及/或缺少固体材料(未展示)。在图9及10中主要为清楚起见，材料30、32、34及36被共同地指定为材料37。
参考图12及13，隔离结构81已横向地在子块59之间(例如，存储器块58内)在构造10的最上部分中形成，且通过实例的方式展示为包括绝缘体材料82(例如，二氧化硅、氧化铝、氧化铪等)。尽管隔离结构81在实例方法中被描述为在沟道开口25内形成材料37、38之后形成，但隔离结构81在形成时可在形成材料37、38之前形成，包含在形成沟道开口25之前。此外，隔离结构81可在传导材料已在任一或多个层级14、22及/或88内形成之后形成，而不管此传导材料何时形成。
参考图14及15，已形成穿过堆叠15/18/66到导电层级16的水平长形沟槽40(例如，通过各向异性蚀刻)。水平长形沟槽40可具有直接抵靠导电层级16的导电材料19(例如，在材料19的顶部上或其内)的相应底部。替代地，水平长形沟槽40可具有在导电层级16的导电材料19上方的相应底部(未展示)。
参考图16，字线层级22及选择栅极层级14及88的材料26(未展示)已相对于材料24、82、37、38及62被选择性蚀刻(例如，在材料26为氮化硅且材料24、82、37、38及62为多晶硅或其它氧化物的情况下，使用液体或蒸气H3PO4作为主要蚀刻剂。
传导材料最终形成到字线层级22中及到选择栅极层级14及88中，且其将包括待形成的个别字线及选择栅极的传导材料。参考图17及18，这些图展示其中传导材料48已通过沟槽40形成到字线层级22中及到选择栅极层级14及88中的实例实施例。可使用任何合适传导材料48，例如金属材料及/或导电掺杂半导体材料中的一者或两者。但在一个实例实施例中，传导材料48包括首先沉积的共形氮化钛衬垫(未展示)，随后沉积另一成分金属材料(例如，元素钨)。在形成传导材料48之前，薄绝缘材料衬里(例如，Al2O3及HfOx中的至少一者，且未展示)可通过沟槽40形成到字线层级22中及到选择栅极层级14及88中。
参考图19到22，传导材料48已从个别沟槽40移除。此导致形成字线29及个别晶体管及/或存储器单元56的竖向延伸串49。晶体管及/或存储器单元56的大致位置在图22中用括号指示，且一些在图19到21中用虚线轮廓指示，其中在所描绘实例中，晶体管及/或存储器单元56基本上是环状或环形的。传导材料48可被视为具有对应于个别晶体管及/或存储器单元56的控制栅极区52的终端50(图22)。在所描绘实施例中的控制栅极区52包括个别字线29的个别部分。材料30、32及34可被视为横向地在控制栅极区52与沟道材料36之间的存储器结构65。
电荷阻挡区(例如，电荷阻挡材料30)在存储材料32与个别控制栅极区52之间。电荷块在存储器单元中可具有以下功能：在编程模式下，电荷块可防止电荷载流子从存储材料(例如，浮动栅极材料、电荷捕获材料等)朝向控制栅极流出，且在擦除模式中，电荷块可防止电荷载流子从控制栅极流入存储材料。因此，电荷块可用于阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。通过另外实例的方式，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料是绝缘的(例如，在绝缘存储材料32与传导材料48之间没有任何不同成分材料的情况下)。无论如何，作为额外实例，在没有任何单独成分绝缘体材料30的情况下，控制栅极的存储材料及导电材料的界面可足以用作电荷阻挡区。此外，传导材料48与材料30(当存在时)结合绝缘体材料30的界面可一起用作电荷阻挡区，且替代地或额外地可用作绝缘存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是氧化硅铪及二氧化硅中的一或多者。
存储器块58可被视为包括纵向边缘84。子块59的上部部分由个别存储器块58的横向间隔的上部选择栅极83(图19及21)(例如，SGD的)横向间隔(例如，上部选择栅极83由隔离结构81横向间隔)。在一个实施例中且如所展示，在成品电路系统构造中，子块59个别地包含一个且仅一个上部选择栅极83。在一个实施例中且如所展示，在成品电路系统构造中，在个别存储器块58中上部选择栅极83的数量是下部选择栅极60的两倍。无论如何，个别存储器块58中的两个或更多个上部选择栅极83可直接电耦合在一起(未展示)或以其它方式电耦合在一起(未展示)。
参考图23及24，已在个别沟槽40中形成材料57(电介质及/或含硅，例如未经掺杂多晶硅)。
在一个实施例中，存储器阵列包括NAND及在一个实施例中包括阵列下CMOS电路系统。
关于上文描述的实施例可使用如本文关于其它实施例所展示及/或描述的任何其它属性或方面。
上文实例处理展示在形成沟道材料36之后在字线层级22中形成个别字线29的传导材料48。替代地，且仅通过实例的方式，字线层级中个别字线的传导材料可在形成沟道材料36之前形成，包含甚至在形成沟道开口25之前。
本发明的实施例涵盖与制造方法无关的存储器阵列。然而，此类存储器阵列可具有如本文在方法实施例中描述的任何属性。同样地，上文描述的方法实施例可并入及形成关于装置实施例描述的任何属性。
在一个实施例中，存储器阵列(例如，12)包括包括横向间隔的存储器块(例如，58)的存储器单元(例如，56)的串(例如，49)。存储器块个别地包括至少部分由个别存储器块的横向间隔的上部选择栅极(例如，83)定义的子块(例如，59)。垂直堆叠(例如，18)在上部选择栅极下方且具有交替绝缘层级(例如，20)及字线层级(例如，22)。操作性沟道材料串(例如，其还可被视为由数字49指定)在子块内竖向地延伸穿过上部选择栅极及穿过绝缘层级及字线层级。沟道材料串在个别存储器块的纵向边缘(例如，84)之间沿平行水平间隔直线(例如，64)在个别子块(例如，至少子块内)内具有公共水平间距(例如，P)。沿平行水平间隔直线的沟道材料串在子块之间彼此水平间隔达大于公共水平间距的距离(例如，D)。
在一个实施例中，字线层级包括存储器单元中的个别者的栅极区(例如，52)，其中栅极区个别地包括字线层级中的个别者中的字线(例如，29)的部分。个别存储器块的特征在于个别字线层级中的字线的传导材料(例如，48)，其从个别存储器块的纵向边缘(例如，84)且在其之间水平连续延伸。举例来说，在图20中，可在个别存储器块58中(即，存储器块内)的纵向边缘84之间绘制连续直线、连续弯曲线、具有相对于彼此成角度的多个直区段的连续线、具有直及弯曲区段的组合的连续线等。替代地及/或额外地考虑，图20中在子块59之间的传导材料48可被视为导电轨。在一个实施例中，存储器阵列缺少垂直延伸穿过个别存储器块内及全部沿个别存储器块的绝缘层级及字线层级的任何电隔离结构(即，没有介电、半导电或导电电隔离结构，例如没有如在第8,797,806号美国专利中展示为结构530的电隔离结构)。
在一个实施例中，阵列包括在子块之间在绝缘层级及字线层级中竖向延伸的虚设沟道材料串。在此文件中，“虚设沟道材料串”是成品电路系统构造中含有沟道材料的电路不操作(意味着其中没有电流流过)的串，且所述串可能是电路不可操作死端，其即便延伸到电子组件或从电子组件延伸，也不是电路的电流流动路径的部分。接下来参考图25及26描述关于构造10a的实例此方法实施例及结构实施例。在适当的情况下，已经使用来自上文描述的实施例的相似数字，其中一些构造差异用后缀“a”或用不同数字来指示。图25及26展示实例实施例，其中虚设开口75a已形成到绝缘层级20及字线层级22中，从而产生虚设沟道材料串90。虽然在形成隔离结构81之前可能已经在选择栅极层级88中形成这些虚设开口，但这些虚设开口未展示为已在选择栅极层级88中形成。此外，如果隔离结构81在形成虚设开口75a之前形成，那么虚设开口75a可像虚设沟道材料串90(未展示)一样竖向延伸穿过隔离结构81(未展示)。无论如何，且在一个实施例中，沟道材料36(作为集合材料37的部分)已在虚设开口75a中形成，并且如所展示保留在成品电路系统构造中。在一个实施例中，虚设沟道材料串90的任何部分都不与任何横向间隔的上部选择栅极83在相同高度处。在一个实施例中，虚设沟道材料串90个别地具有小于操作性沟道材料串中的个别者的最大水平宽度(例如，串49的W1)的最大水平宽度(例如，W2)。在一个实施例中，操作性沟道材料串49高于虚设沟道材料串90。可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，阵列在子块之间的字线层级中缺少任何虚设沟道材料串(例如，图19到24)。可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，包括存储器单元(例如，56)的串(例如，49)的存储器阵列(例如，12)包括横向间隔的存储器块(例如，58)，所述存储器块个别地包括至少部分由个别存储器块的横向间隔的上部选择栅极(例如，83)定义的子块(例如59)。垂直堆叠(例如，18)在上部选择栅极下方且具有交替绝缘层级(例如，20)及字线层级(例如，22)。操作性沟道材料串(例如，49)在子块内竖向延伸穿过上部选择栅极及穿过绝缘层级及字线层级。虚设沟道材料串(例如，90)在子块之间竖向延伸穿过上部选择栅极并到绝缘层级及字线层级中。虚设沟道材料串个别地具有小于个别操作性沟道材料串的最大水平宽度(例如，W1)的最大水平宽度(例如，W2)。可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，包括存储器单元(例如，56)的串(例如，49)的存储器阵列(例如，12)包括横向间隔的存储器块(例如，58)，所述存储器块个别地包括至少部分由存储器块中的个别者的横向间隔的上部选择栅极(例如，83)定义的子块(例如59)。垂直堆叠(例如，18)在上部选择栅极下方且具有交替绝缘层级(例如，20)及字线层级(例如，22)。操作性沟道材料串(例如，49)在子块内竖向延伸穿过上部选择栅极及穿过绝缘层级及字线层级。虚设沟道材料串(例如，90)在子块之间竖向延伸穿过上部选择栅极并到绝缘层级及字线层级中。操作性沟道材料串高于所述虚设沟道材料串。可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
以上处理或构造可被认为是相对于形成为在下层基底衬底上方或作为其部分的组件的单个堆叠或单个平台或形成于所述单个堆叠或单个平台内的此类组件的阵列(然而单个堆叠/平台可具有多个层级)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路系统也可作为成品构造的部分在任何地方形成，并且在一些实施例中，可在阵列下(例如，阵列下CMOS)。无论如何，可在图式中所展示或上文描述的堆叠/平台上方及/或下方设置或制造一或多个额外此类堆叠/平台。此外，在不同堆叠/平台中组件的阵列可相对于彼此相同或不同。可在垂直紧邻堆叠/平台之间设置中介结构(例如，额外电路系统及/或电介质层)。此外，不同堆叠/平台可相对于彼此电耦合。可单独地并循序地(例如，一者在另一者顶部上)制造多个堆叠/平台，或者可基本上同时制造两个或更多个堆叠/平台。
上文描述的实例实施例可在制造或不制造上部选择栅极层级及/或下部选择栅极层级的情况下重复。此外，可在一或多个上部选择栅极层级与一或多个下部选择栅极层级之间形成多个堆叠18，其中在至少两个堆叠18中的所有沟道开口中同时形成沟道及其它材料。
举例来说，首先制造的构造可为下部构造，初始堆叠可为下部堆叠，其中的所述垂直交替绝缘层级及字线层级可被视为下部垂直交替下部绝缘层级及下部字线层级，所述开口阵列可被视为下部开口的下部阵列，所述沟道开口可被视为下部沟道开口，所述虚设开口可被视为下部虚设开口，所述上部材料可被视为下部堆叠上部材料，且所述下部沟道开口可被视为被蚀刻到下部绝缘及下部字线层级中，其中与下部虚设开口相比，下部沟道开口被蚀刻到下部构造中更深。实例此方法进一步包括形成包括具有垂直交替上部绝缘层级及上部字线层级的堆叠的上部构造。上部开口的上部阵列形成在上部堆叠上方的上部堆叠上部材料的最上部分中。上部开口包括上部沟道开口及上部虚设开口，其中上部沟道开口在下部沟道开口上方。在将上部沟道开口及上部虚设开口蚀刻到上部堆叠上部材料的下部部分中时，将上部堆叠上部材料的至少最上部分用作掩模。上部沟道开口被蚀刻到上部绝缘层级及上部字线层级中到下部沟道开口，且与上部虚设开口相比，上部沟道开口被蚀刻到上部构造中更深。在将上部沟道开口及上部虚设开口蚀刻到上部堆叠上部材料的下部部分中之后，将沟道材料成形到上部沟道开口中及到下部沟道开口中。此在图27中以框图的形式示意性地展示，其中沟道开口25从上部构造且在上部构造内垂直延伸到下部构造及在下部构造内。可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
上文论述的组合件及结构可用于集成电路/电路系统中并且可并入电子系统中。此类电子系统可用在例如存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，并且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一者，例如(举例来说)照相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、载具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。
在此文件中，除非另有指示，否则“竖向”、“较高”、“上部”、“下部”、“顶部”、“在……顶部上”、“底部”、“上方”、“下方”、“下”、“下面”、“向上”及“向下”通常是参照垂直方向。“水平”是指沿主衬底表面的大体方向(即，在10度内)，并且可为相对于制造期间处理衬底的方向，且垂直是大体上正交于水平的方向。对“完全水平”的引用是指沿主衬底表面(即，与主衬底表面无角度)的方向，并且可为相对于制造期处理衬底的方向。此外，本文所使用的“垂直”及“水平”通常是相对于彼此垂直的方向，并且独立于衬底在三维空间中的定向。另外，“竖向延伸”及“竖向地延伸”是指与完全水平成至少45°角度的方向。此外，关于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似者是参考在操作中电流在源极/漏极区之间流动所沿的晶体管的沟道长度的定向。针对双极结型晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”及“水平延伸”及类似者是参考在操作中电流在发射极与集电极之间流动所沿的基极长度的定向。在一些实施例中，竖向地延伸的任何组件、特征及/或区垂直延伸或在垂直的10°内延伸。
此外，“正上方”、“正下方”及“正下”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。此外，使用前面不加“正”的“上方”仅要求所陈述区/材料/组件在另一所陈述区/材料/组件上方的一些部分在竖向上位于所述另一所陈述区/材料/组件的外部(即，与是否存在两个所陈述区/材料/组件的任何横向重叠无关)。类似地，使用前面不加“正”的“下方”及“下”仅仅要求所陈述区/材料/组件在另一所陈述区/材料/组件下方/下的一些部分在竖向上位于所述另一所陈述区/材料/组件的内部(即，与是否存在两个所陈述区/材料/组件的任何横向重叠无关)。
本文所描述的材料、区及结构中的任何者可为均质的或非均质的，并且无论如何在所述材料、区及结构中的任何者覆叠的任何材料上方可为连续或不连续的。在对于任何材料提供一或多个实例成分的情况下，所述材料可包括此一或多种成分、基本上由此一或多种成分组成或由此一或多种成分组成。此外，除非另有说明，否则每一材料可使用任何合适现有或未来开发的技术形成，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。
另外，“厚度”本身(没有前置方向形容词)经定义为从具有不同成分的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文所描述的各种材料或区可具有大体上恒定厚度或可变厚度。如果具有可变厚度，那么除非另有指示，否则厚度是指平均厚度，并且由于厚度可变，此材料或区将具有某个最小厚度及某个最大厚度。如本文所使用，“不同成分”仅要求两个所陈述材料或区的可能彼此直接抵靠的那些部分在化学上及/或物理上是不同的(例如如果此类材料或区不是均质的)。如果两个所陈述材料或区不是彼此直接抵靠，那么“不同成分”仅要求两个所陈述材料或区彼此最接近的那些部分在化学上及/或物理上是不同的(如果此类材料或区不是均质的)。在此文件中，当材料、区或结构相对于彼此至少存在某些物理触碰接触时，所陈述材料、区或结构“直接抵靠”彼此。相反，前面未加“正”的“上方”、“上”、“邻近”、“沿”及“抵靠”涵盖“直接抵靠”以及其中中介材料、区或结构导致所陈述材料、区或结构相对于彼此无物理触碰接触的构造。
在本文中，如果在正常操作中电流能够从一个区-材料-组件连续地流动到另一区-材料-组件，且当产生足够亚原子正及/或负电荷时，主要通过亚原子正及/或负电荷的移动来实现所述流动，那么区-材料-组件相对于彼此“电耦合”。另一电子组件可在区-材料-组件之间并且电耦合到区-材料-组件。相比之下，当区-材料-组件被称为“直接电耦合”时，在直接电耦合的区-材料-组件之间无中介电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、保险丝等)。
本文中的导电/导体/传导材料中的任何者的成分可为金属材料及/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任一或多种导电金属化合物中的任一者或其组合。
在本文中，关于蚀刻、蚀刻的、移除、移除的、沉积的、形成的及/或形成的“选择性”是一种所陈述材料相对于另一种所陈述材料以按体积计至少2:1的比率对其作用的这样一种行为。此外，选择性沉积、选择性生长或选择性形成是指针对沉积、生长或形成的至少前75埃，相对于另一种所陈述材料以按体积计至少2:1的比率沉积、生长或形成一种材料。
除非另有指示，否则本文中“或”的使用涵盖两者中的任一者及两者。
结论
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括：形成包括具有垂直交替绝缘层级及字线层级的堆叠的构造。在所述堆叠上方的上部材料的最上部分中形成开口阵列，且所述开口包括沟道开口及虚设开口。在将所述沟道开口及所述虚设开口蚀刻到所述上部材料的下部部分中时，使用所述上部材料的至少所述最上部分作为掩模。所述沟道开口被蚀刻到所述绝缘及字线层级中。与所述虚设开口相比，所述沟道开口被蚀刻到构造中更深，且在所述蚀刻之后在所述沟道开口中形成沟道材料。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法，其中所述存储器阵列包括横向间隔存储器块，所述存储器块个别地包括子块，其中所述子块的上部部分由所述存储器块中的个别者的横向间隔上部选择栅极横向间隔，所述方法包括形成包括具有垂直交替绝缘层级及字线层级的堆叠的构造。在所述堆叠上方的上部材料的最上部分中形成开口阵列，且所述开口包括沟道开口及虚设开口。所述沟道开口在所述子块内，且所述虚设开口在横向地在所述子块的相邻者之间的空间内。所述虚设开口具有比所述沟道开口更小的最大水平开口尺寸。在将所述沟道开口及所述虚设开口同时蚀刻到所述上部材料的下部部分中时使用所述上部材料的至少所述最上部分作为掩模。所述沟道开口被蚀刻到所述绝缘层级及所述字线层级中。与所述虚设开口相比，所述沟道开口被蚀刻到所述构造中更深。在所述蚀刻之后在所述沟道开口中形成沟道材料。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔的间隔存储器块，所述存储器块个别地包括至少部分由所述存储器块中的个别者的横向间隔上部选择栅极定义的子块。垂直堆叠在所述上部选择栅极下方并且具有交替绝缘层级及字线层级。沟道材料串在所述子块内竖向延伸穿过所述上部选择栅极并穿过所述绝缘层级及所述字线层级。所述沟道材料串在所述个别存储器块的纵向边缘之间沿平行水平直线在所述子块中的个别者内具有公共水平间距。沿所述平行水平直线的所述沟道材料串在所述子块中的紧邻者之间彼此水平间隔达大于所述公共水平间距的距离。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔的间隔存储器块。所述存储器块个别地包括至少部分由所述存储器块中的横向间隔上部选择栅极个别者定义的子块。垂直堆叠在所述上部选择栅极下方且具有交替绝缘层级及字线层级。操作性沟道材料串在所述子块内竖向延伸穿过所述上部选择栅极及穿过所述绝缘层级及所述字线层级。虚设沟道材料串在所述子块之间竖向延伸穿过所述上部选择栅极并到所述绝缘层级及所述字线层级中。所述虚设沟道材料串个别地具有小于所述操作性沟道材料串中的个别者的最大水平宽度的最大水平宽度。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔的间隔存储器块。所述存储器块个别地包括至少部分由所述存储器块中的横向间隔上部选择栅极个别者定义的子块。垂直堆叠在所述上部选择栅极下方且具有交替绝缘层级及字线层级。操作性沟道材料串在所述子块内竖向延伸穿过所述上部选择栅极及穿过所述绝缘层级及所述字线层级。虚设沟道材料串在所述子块之间竖向延伸穿过所述上部选择栅极并到所述绝缘层级及所述字线层级中。所述操作性沟道材料串高于所述虚设沟道材料串。

Claims (42)

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括具有垂直交替绝缘层级及字线层级的堆叠的构造；
在所述堆叠上方的上部材料的最上部分中形成开口阵列，所述开口包括沟道开口及虚设开口；
在将所述沟道开口及所述虚设开口蚀刻到所述上部材料的下部部分中时，使用所述上部材料的至少所述最上部分作为掩模，所述沟道开口被蚀刻到所述绝缘及字线层级中，与所述虚设开口相比，所述沟道开口被蚀刻到所述构造中更深；及
在所述蚀刻之后在所述沟道开口中形成沟道材料。
2.根据权利要求1所述的方法，其包括形成所述存储器阵列以包括NAND。
3.根据权利要求1所述的方法，其中所述上部材料包括多个不同成分遮蔽层级的遮蔽堆叠，所述最上部分是所述遮蔽层级的最上者，所述下部部分是在所述最上遮蔽层级下方的所述遮蔽层级中的至少一者。
4.根据权利要求3所述的方法，其中所述上部材料的所述最上部分中的所述开口阵列经形成以停止于所述最上遮蔽层级下方的紧接下部遮蔽层级的最上表面上。
5.根据权利要求3所述的方法，其包括在所述使用之后移除所有所述上部材料。
6.根据权利要求1所述的方法，其中所述沟道开口及所述虚设开口的所述蚀刻同时进行。
7.根据权利要求1所述的方法，其包括形成所述虚设开口以具有比所述沟道开口更小的最大水平开口尺寸。
8.根据权利要求1所述的方法，其包括形成所述沟道开口及所述虚设开口以沿平行水平直线共同地具有公共水平间距。
9.根据权利要求2所述的方法，其包括形成所述虚设开口以具有比所述沟道开口更小的水平开口尺寸。
10.根据权利要求1所述的方法，其中所述虚设开口未经形成到所述绝缘层级及所述字线层级中。
11.根据权利要求1所述的方法，其中所述虚设开口经形成到所述绝缘层级及所述字线层级中。
12.根据权利要求11所述的方法，其包括在所述虚设开口中形成所述沟道材料。
13.根据权利要求1所述的方法，其包括在下部选择栅极层级上方形成具有垂直交替绝缘层级及字线层级的所述堆叠。
14.根据权利要求1所述的方法，其包括在所述绝缘层级及所述字线层级上方形成上部选择栅极层级，所述虚设开口未经形成到所述上部选择栅极层级中。
15.根据权利要求1所述的方法，其包括在所述绝缘层级及所述字线层级上方形成上部选择栅极层级，所述虚设开口经形成到所述上部选择栅极层级中。
16.根据权利要求15所述的方法，其中所述虚设开口未经形成到所述绝缘层级及所述字线层级中。
17.根据权利要求15所述的方法，其中所述虚设开口经形成到所述绝缘层级及所述字线层级中。
18.根据权利要求1所述的方法，其包括蚀刻所述沟道开口以停止于在所述绝缘及字线层级中或下方的蚀刻停止材料上。
19.根据权利要求18所述的方法，其包括在所述停止之后，移除所述蚀刻停止材料以延长穿过其中的所述沟道开口。
20.根据权利要求1所述的方法，其中所述构造为下部构造，所述堆叠为下部堆叠，所述垂直交替绝缘层级及字线层级为下部垂直交替下部绝缘层级及下部字线层级，所述开口阵列为下部开口的下部阵列，所述沟道开口为下部沟道开口，所述虚设开口是下部虚设开口，所述上部材料是下部堆叠上部材料，所述下部沟道开口经蚀刻到所述下部绝缘及所述下部字线层级中，与所述下部虚设开口相比，所述下部沟道开口被蚀刻到所述下部构造中更深；及
所述方法进一步包括：
形成包括具有垂直交替上部绝缘层级及上部字线层级的堆叠的上部构造；
在所述上部堆叠上方的上部堆叠上部材料的最上部分中形成上部开口的上部阵列，所述上部开口包括上部沟道开口及上部虚设开口，所述上部沟道开口在所述下部沟道开口上方；
在将所述上部沟道开口及所述上部虚设开口蚀刻到所述上部堆叠上部材料的下部部分中时使用所述上部堆叠上部材料的至少所述最上部分作为掩模，所述上部沟道开口被蚀刻到所述上部绝缘及所述上部字线层级中到所述下部沟道开口，与所述上部虚设开口相比，所述上部沟道开口被蚀刻到所述上部构造中更深；及
在将所述上部沟道开口及所述上部虚设开口所述蚀刻到所述上部堆叠上部材料的下部部分中之后将所述沟道材料所述形成到所述上部沟道开口中及到所述下部沟道开口中。
21.一种用于形成包括存储器单元串的存储器阵列的方法，所述存储器阵列包括横向间隔存储器块，所述存储器块个别地包括子块，所述子块的上部部分由所述存储器块中的个别者的横向间隔上部选择栅极横向间隔，所述方法包括：
形成包括具有垂直交替绝缘层级及字线层级的堆叠的构造；
在所述堆叠上方的上部材料的最上部分中形成开口阵列，所述开口包括沟道开口及虚设开口，所述沟道开口在所述子块内，且所述虚设开口在横向地在所述子块的相邻者之间的空间内，所述虚设开口具有比所述沟道开口更小的最大水平开口尺寸；
在将所述沟道开口及所述虚设开口同时蚀刻到所述上部材料的下部部分中时使用所述上部材料的至少所述最上部分作为掩模，所述沟道开口被蚀刻到所述绝缘层级及所述字线层级中，与所述虚设开口相比，所述沟道开口被蚀刻到所述构造中更深；及
在所述蚀刻之后在所述沟道开口中形成沟道材料。
22.根据权利要求21所述的方法，其中所述子块在成品电路系统构造中个别地包含所述上部选择栅极中的一者且仅一者。
23.根据权利要求21所述的方法，其中所述个别存储器块在成品电路系统构造中包括在所述绝缘层级及所述字线层级下方的下部选择栅极。
24.根据权利要求23所述的方法，其包括在所述成品电路系统构造中在所述个别存储器块中存在所述下部选择栅极中的多者。
25.根据权利要求24所述的方法，其包括在所述成品电路系统构造中在所述个别存储器块中上部选择栅极的数量是下部选择栅极的两倍。
26.根据权利要求25所述的方法，其中所述子块在所述成品电路系统构造中个别地包含所述上部选择栅极中的一者且仅一者。
27.根据权利要求21所述的方法，其中所述虚设开口在所述子块之间的行中。
28.根据权利要求27所述的方法，其包括在所述子块中的紧邻者之间的虚设开口的一个且仅一个行。
29.一种包括存储器单元串的存储器阵列，其包括：
横向间隔的间隔存储器块，所述存储器块个别地包括至少部分由所述存储器块中的个别者的横向间隔上部选择栅极定义的子块；
垂直堆叠，其在所述上部选择栅极下方、具有交替绝缘层级及字线层级；及
沟道材料串，其在所述子块内竖向延伸穿过所述上部选择栅极并穿过所述绝缘层级及所述字线层级，所述沟道材料串在所述个别存储器块的纵向边缘之间沿平行水平直线在所述子块中的个别者内具有公共水平间距，沿所述平行水平直线的所述沟道材料串在所述子块中的紧邻者之间彼此水平间隔达大于所述公共水平间距的距离。
30.根据权利要求29所述的存储器阵列，其中所述字线层级包括所述存储器单元中的个别者的栅极区，所述栅极区个别地包括所述字线层级中的个别者中的字线的部分，所述个别存储器块的特征在于：所述个别字线层级中的所述字线的传导材料从所述个别存储器块的所述纵向边缘水平地连续延伸并在所述个别存储器块的所述纵向边缘之间。
31.根据权利要求29所述的存储器阵列，其缺少垂直延伸穿过所述个别存储器块内及全部沿所述个别存储器块的所述绝缘层级及所述字线层级的任何电隔离结构。
32.根据权利要求29所述的存储器阵列，其中所述沟道材料串是操作性沟道材料串，并且包括在所述子块之间的所述绝缘层级及所述字线层级中竖向延伸的虚设沟道材料串。
33.根据权利要求32所述的存储器阵列，其中所述虚设沟道材料串的任何部分都不与所述横向间隔选择栅极在相同高度处。
34.根据权利要求32所述的存储器阵列，其中所述虚设沟道材料串个别地具有小于所述操作性沟道材料串中的个别者的最大水平宽度的最大水平宽度。
35.根据权利要求34所述的存储器阵列，其中所述操作性沟道材料串高于所述虚设沟道材料串。
36.根据权利要求29所述的存储器阵列，其缺少在所述子块之间的所述字线层级中的任何虚设沟道材料串。
37.根据权利要求29所述的存储器阵列，其中所述存储器阵列包括NAND。
38.一种包括存储器单元串的存储器阵列，其包括：
横向间隔的间隔存储器块，所述存储器块个别地包括至少部分由所述存储器块中的个别者的横向间隔上部选择栅极定义的子块；
垂直堆叠，其在所述上部选择栅极下方、具有交替绝缘层级及字线层级；
操作性沟道材料串，其在所述子块内竖向延伸穿过所述上部选择栅极及穿过所述绝缘层级及所述字线层级；及
虚设沟道材料串，其在所述子块之间竖向延伸穿过所述上部选择栅极并到所述绝缘层级及所述字线层级中，所述虚设沟道材料串个别地具有小于所述操作性沟道材料串中的个别者的最大水平宽度的最大水平宽度。
39.根据权利要求38所述的存储器阵列，其中所述操作性沟道材料串高于所述虚设沟道材料串。
40.根据权利要求38所述的存储器阵列，其中所述存储器阵列包括NAND。
41.一种包括存储器单元串的存储器阵列，其包括：
横向间隔的间隔存储器块，所述存储器块个别地包括至少部分由所述存储器块中的个别者的横向间隔上部选择栅极定义的子块；
垂直堆叠，其在所述上部选择栅极下方、具有交替绝缘层级及字线层级；
操作性沟道材料串，其在所述子块内竖向延伸穿过所述上部选择栅极及穿过所述绝缘层级及所述字线层级；及
虚设沟道材料串，其在所述子块之间竖向延伸穿过所述上部选择栅极并到所述绝缘层级及所述字线层级中，所述操作性沟道材料串高于所述虚设沟道材料串。
42.根据权利要求41所述的存储器阵列，其中所述存储器阵列包括NAND。
CN202080026181.9A 2019-04-12 2020-02-27 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 Pending CN113711354A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/382,932 US11271002B2 (en) 2019-04-12 2019-04-12 Methods used in forming a memory array comprising strings of memory cells
US16/382,932 2019-04-12
PCT/US2020/020025 WO2020209944A1 (en) 2019-04-12 2020-02-27 Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Publications (1)

Publication Number Publication Date
CN113711354A true CN113711354A (zh) 2021-11-26

Family

ID=72748170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080026181.9A Pending CN113711354A (zh) 2019-04-12 2020-02-27 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法

Country Status (3)

Country Link
US (2) US11271002B2 (zh)
CN (1) CN113711354A (zh)
WO (1) WO2020209944A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220085622A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 반도체 메모리 소자
US11744086B2 (en) 2021-02-09 2023-08-29 Micron Technology, Inc. Methods of forming electronic devices, and related electronic devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140063890A1 (en) * 2012-09-05 2014-03-06 Wookhyoung LEE Semiconductor device
US20150372101A1 (en) * 2014-06-24 2015-12-24 Jae Goo Lee Semiconductor device
US20160104718A1 (en) * 2014-10-10 2016-04-14 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
CN107017264A (zh) * 2016-01-18 2017-08-04 三星电子株式会社 存储器件
CN108630697A (zh) * 2017-03-21 2018-10-09 爱思开海力士有限公司 半导体器件及其制造方法
US20190043881A1 (en) * 2017-08-02 2019-02-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices including vertical structures with varied spacing and methods of forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US8797806B2 (en) 2011-08-15 2014-08-05 Micron Technology, Inc. Apparatus and methods including source gates
US8891305B2 (en) 2012-08-21 2014-11-18 Micron Technology, Inc. Apparatuses and methods involving accessing distributed sub-blocks of memory cells
US9299439B2 (en) 2012-08-31 2016-03-29 Micron Technology, Inc. Erasable block segmentation for memory
KR102078597B1 (ko) * 2013-06-27 2020-04-08 삼성전자주식회사 반도체 장치
US9159736B2 (en) 2014-02-07 2015-10-13 Micron Technology, Inc. Data line arrangement and pillar arrangement in apparatuses
US9601370B2 (en) * 2014-09-12 2017-03-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US20160240547A1 (en) * 2015-02-18 2016-08-18 Kabushiki Kaisha Toshiba Semiconductor memory device
US9711224B2 (en) 2015-03-13 2017-07-18 Micron Technology, Inc. Devices including memory arrays, row decoder circuitries and column decoder circuitries
US20160276353A1 (en) * 2015-03-18 2016-09-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102378820B1 (ko) * 2015-08-07 2022-03-28 삼성전자주식회사 메모리 장치
US9659666B2 (en) 2015-08-31 2017-05-23 Sandisk Technologies Llc Dynamic memory recovery at the sub-block level
US9711528B2 (en) * 2015-10-06 2017-07-18 Kabushiki Kaisha Toshiba Semiconductor memory device
US9741737B1 (en) 2016-04-15 2017-08-22 Micron Technology, Inc. Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material
US9576967B1 (en) 2016-06-30 2017-02-21 Sandisk Technologies Llc Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings
KR102649162B1 (ko) 2017-02-27 2024-03-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11177271B2 (en) 2017-09-14 2021-11-16 Micron Technology, Inc. Device, a method used in forming a circuit structure, a method used in forming an array of elevationally-extending transistors and a circuit structure adjacent thereto
US10361216B2 (en) 2017-09-20 2019-07-23 Micron Technology, Inc. Methods used in forming an array of elevationally-extending transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140063890A1 (en) * 2012-09-05 2014-03-06 Wookhyoung LEE Semiconductor device
US20150372101A1 (en) * 2014-06-24 2015-12-24 Jae Goo Lee Semiconductor device
US20160104718A1 (en) * 2014-10-10 2016-04-14 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
CN107017264A (zh) * 2016-01-18 2017-08-04 三星电子株式会社 存储器件
CN108630697A (zh) * 2017-03-21 2018-10-09 爱思开海力士有限公司 半导体器件及其制造方法
US20190043881A1 (en) * 2017-08-02 2019-02-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices including vertical structures with varied spacing and methods of forming the same

Also Published As

Publication number Publication date
US20220157844A1 (en) 2022-05-19
US20200328222A1 (en) 2020-10-15
US11271002B2 (en) 2022-03-08
WO2020209944A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
CN112970113B (zh) 存储器阵列和用于形成存储器阵列的方法
US11705385B2 (en) Memory arrays and methods used in forming a memory array and conductive through-array-vias (TAVs)
CN113302740A (zh) 存储器阵列和用于形成存储器阵列的方法
US11094595B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN111063688B (zh) 存储器阵列及在形成存储器阵列时所使用的方法
US11101210B2 (en) Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
CN112652627B (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
US20210343640A1 (en) Memory Arrays Comprising Operative Channel-Material Strings And Dummy Pillars
CN113424320A (zh) 存储器阵列及用以形成存储器阵列的方法
CN113924644A (zh) 存储器阵列及用于形成包括存储器单元串及可操作直通阵列通孔的存储器阵列的方法
CN113113416A (zh) 存储器阵列和形成存储器阵列的方法
EP4059052A1 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
US20220157844A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116568034A (zh) 包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法
WO2022046415A1 (en) Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112802847A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US20210057440A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116744684A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
US11075219B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN116803230A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231008

Address after: Illinois, America

Applicant after: North Star Franchise Group Co.,Ltd.

Address before: Idaho

Applicant before: MICRON TECHNOLOGY, Inc.