CN112713151A - 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 - Google Patents

存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN112713151A
CN112713151A CN202011119578.0A CN202011119578A CN112713151A CN 112713151 A CN112713151 A CN 112713151A CN 202011119578 A CN202011119578 A CN 202011119578A CN 112713151 A CN112713151 A CN 112713151A
Authority
CN
China
Prior art keywords
memory
laterally
layer
insulating
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011119578.0A
Other languages
English (en)
Inventor
胡怡
H·N·贾殷
M·J·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112713151A publication Critical patent/CN112713151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，其各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。存储器单元的操作性沟道材料串延伸穿过所述绝缘层和所述导电层。居间材料横向处于所述存储器块中横向紧邻的存储器块之间并且纵向沿着所述横向紧邻的存储器块。所述居间材料包括纵向交替的第一区和第二区，所述第一区和第二区各自在其中具有竖直拉长的接缝。所述竖直拉长的接缝的顶部在所述第一区中比在所述第二区中更高。所述第二区中的所述接缝顶部与所述导电层的最上部的底部竖向重合或在所述导电层的最上部的底部下方。

Description

存储器阵列和用于形成包括存储器单元串的存储器阵列的 方法
技术领域
本文中所公开的实施例涉及存储器阵列以及用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种集成电路且在计算机系统中用于存储数据。存储器可制造于各个存储器单元的一或多个阵列中。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从存储器单元进行读取。感测线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。每一存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。通常将非易失性存储器指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保留时间。无论如何，存储器单元被配置成在至少两个不同的可选择状态保留或存储存储内容。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些各个存储器单元可配置成存储多于两个位或状态的信息。
场效应晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极与沟道区相邻且通过薄的栅极绝缘体与所述沟道区分隔。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个区流动到另一个区。当从栅极移除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可以可逆方式编程的电荷存储区。
快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成式快闪存储器的基本架构。NAND单元部件包括串联耦合到存储器单元的串联组合的至少一个选择装置(其中所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元单独地包括可逆地可编程的竖直晶体管。控制电路系统或其它电路系统可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构也可包括单独地包括晶体管的竖直堆叠式存储器单元。
存储器阵列可布置在存储器页、存储器块和部分块(例如，子块)以及存储器平面中，例如在第2015/0228659号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一个中所展示和描述，所述美国专利申请公开案特此以引用方式充分并入本文中，且其各方面可用在本文公开的发明的一些实施例中。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处所谓的“阶梯结构”中发生。阶梯结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其限定个别字线的接触区，竖向延伸的导电通孔在其上接触以提供对字线的电存取。
发明内容
在一个方面中，本申请案提供一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的操作性沟道材料串延伸穿过所述绝缘层和所述导电层；和居间材料，其横向处于所述存储器块中横向紧邻的存储器块之间并且纵向沿着所述横向紧邻的存储器块，所述居间材料包括纵向交替的第一区和第二区，所述第一区和第二区各自在其中具有竖直拉长的接缝，所述竖直拉长的接缝的顶部在所述第一区中比在所述第二区中更高，所述第二区中的所述接缝顶部与所述导电层的最上部的底部竖向重合或在所述导电层的最上部的底部下方。
在另一方面中，本申请案提供一种包括存储器单元串的存储器阵列，其包括：横向间隔开的存储器块，其各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的操作性沟道材料串延伸穿过所述绝缘层和所述导电层；和居间材料，其横向处于所述存储器块中横向紧邻的存储器块之间并且纵向沿着所述横向紧邻的存储器块，所述居间材料在其中包括竖直拉长的接缝，所述竖直拉长的接缝具有与所述绝缘层的最上部竖向重合或在所述绝缘层的最上部下方的顶部。
在另一方面中，本申请案提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层和第二层的堆叠；在所述堆叠中形成水平拉长的沟槽以形成横向间隔开的存储器块区；在所述沟槽中形成牺牲材料以完全填充所述沟槽；在所述牺牲材料中形成竖直凹部，所述竖直凹部跨所述沟槽延伸，所述沟槽横向在所述存储器块区中横向紧邻的存储器块区之间延伸并且沿着所述横向紧邻的存储器块区纵向间隔开，所述竖直凹部各自具有在所述第二层的最上部的顶部下方的底部；在所述竖直凹部中形成桥接材料以形成跨所述沟槽延伸的桥接件，所述沟槽横向处于所述横向紧邻的存储器块区之间并且沿着所述横向紧邻的存储器块区纵向间隔开，所述桥接件各自具有在所述最上部第二层的所述顶部下方的底部，所述桥接件各自具有与所述最上部第二层的所述顶部共面的平面顶部；和用所述桥接件正下方并且纵向处于所述桥接件之间的居间材料替换所述沟槽中的所述牺牲材料。
在另一方面中，本申请案提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的第一层和第二层的堆叠，所述第一层包括第一牺牲材料；在所述堆叠中形成水平拉长的沟槽以形成横向间隔开的存储器块区；在所述沟槽中形成第二牺牲材料以完全填充所述沟槽；在所述第二牺牲材料中形成竖直凹部，所述竖直凹部跨所述沟槽延伸，所述沟槽横向在所述存储器块区中横向紧邻的存储器块区之间延伸并且沿着所述横向紧邻的存储器块区纵向间隔开，所述竖直凹部各自具有在所述第二层的最上部的顶部下方的底部；在所述竖直凹部中形成桥接材料以形成跨所述沟槽延伸的桥接件，所述沟槽横向处于所述横向紧邻的存储器块区之间并且沿着所述横向紧邻的存储器块区纵向间隔开，所述桥接件各自具有在所述最上部第二层的所述顶部下方的底部，所述桥接件各自具有与所述最上部第二层的所述顶部共面的平面顶部；相对于所述桥接件和所述第二层选择性地各向同性蚀刻掉所述第二牺牲材料；各向同性地蚀刻掉所述第一层中的所述第一牺牲材料并且替换为个别导电线的导电材料；和在所述沟槽中形成居间材料，所述居间材料在所述横向紧邻的存储器块区之间的所述桥接件正下方并且纵向处于所述桥接件之间。
附图说明
图1是穿过图2中的线1-1截取的根据本发明的实施例的处理中衬底的一部分的图解横截面视图。
图2是穿过图1中的线2-2截取的图解横截面视图。
图3-31是根据本发明的一些实施例的处理中的图1和2的构造或其部分的图解依序截面和/或放大视图。
图32-38示出本发明的替代性实例方法和/或结构实施例。
具体实施方式
本发明的一些方面的目的在于克服与所谓的“块弯曲”(块堆叠在制造期间相对于其纵向取向侧向倾倒/倾斜)相关联的问题，但本发明不限于此。
本发明的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列例如是在阵列下方具有外围控制电路系统(例如，阵列下CMOS(CMOS-under-array))的NAND或其它存储器单元的阵列。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理，以及不论是现有的还是未来开发的独立于晶体管栅极的形成时间的其它处理。本发明的实施例还涵盖一种与制造方法无关的存储器阵列(例如NAND架构)。参考可视为“后栅”或“替换栅”过程的图1-23来描述第一实例方法实施例。
图1和2展示构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的阵列或阵列区域12。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘性(即，本文中以电学方式)材料中的任何一或多种的基底衬底11。各种材料竖向形成于基底衬底11上方。材料可在图1和2所描绘的材料的旁边、竖向向内或竖向向外。举例来说，集成电路的其它部分制造或完全制造的组件可提供于基底衬底11上方、周围或内部某处。还可制造用于操作竖向延伸的存储器单元串的阵列(例如，阵列12)内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。本文中，“子阵列”也可视为阵列。
包括导电材料17的导体层16形成于衬底11上方。导体层16可包括用于控制对将在阵列12内形成的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如外围阵列下电路系统和/或公共源极线或板)的部分。包括竖直交替的绝缘层20和导电层22的堆叠18形成于导体层16方。层20和22中的每一个的实例厚度是22到60纳米。仅展示少量的层20和22，其中堆叠18更可能包括几十、一百或更多(等)个层20和22。可以是或可以不是外围和/或控制电路系统的部分的其它电路系统可处于导体层16与堆叠18之间。举例来说，此类电路系统的导电材料和绝缘材料的多个竖直交替层可在最下部导电层22之下和/或在最上部导电层22之上。举例来说，一或多个选择栅极层(未展示)可在导体层16与最下部导电层22之间，且一或多个选择栅极层可在最上部导电层22上方。无论如何，导电层22(替代地称为第一层)可能不包括导电材料，且绝缘层20(替代地称为第二层)可能不包括绝缘材料或可能在结合由此初始地描述的“后栅”或“替换栅”实例方法实施例处理时是绝缘的。实例导电层22包括可完全或部分牺牲的第一材料26(例如氮化硅)。实例绝缘层20包括第二材料24(例如二氧化硅)，所述第二材料的组成与第一材料26的组成不同且所述第二材料可完全或部分牺牲。最上部绝缘层20可视为具有顶部表面21。
穿过绝缘层20和导电层22到导体层16(例如通过蚀刻)形成了沟道开口25。在一些实施例中，沟道开口25可如所展示部分进入导体层16的导电材料17，或可止于顶部(未展示)。替代地，作为实例，沟道开口25可止于最下部绝缘层20顶上或内部。使沟道开口25至少延伸到导体层16的导电材料17的原因是，在期望此类连接时，确保随后形成的沟道材料(尚未展示)与导体层16直接电耦合而不使用替代处理和结构来实现这一点。蚀刻停止材料(未展示)可在导体层16的导电材料17内或顶上，以在有此类期望时有助于相对于导体层16停止对沟道开口25的蚀刻。此类蚀刻停止材料可以是牺牲性或非牺牲性的。举例来说且仅为简洁起见，将沟道开口25展示为布置成每行四个和五个开口25的交错行的群组或列，且排列在横向间隔开的存储器块区58中，所述存储器块区在成品电路系统构造中将包括横向间隔开的存储器块58。在此文件中，“块”一般包含“子块”。存储器块区58和所得存储器块58(尚未展示)可视为是纵向拉长且例如沿着方向55取向。存储器块区58有可能在此处理点处不可辨别。可使用任何替代性现有或未来开发的布置和构造。
晶体管沟道材料可竖向地沿着绝缘层和导电层形成于个别沟道开口中，因此包括与导体层中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如控制栅极区)和横向处于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、存储材料(例如电荷存储材料)和绝缘电荷传递材料。个别存储器单元的存储材料(例如浮动栅极材料，例如掺杂或未掺杂的硅，或电荷捕集材料，例如氮化硅、金属点等)竖向地沿着个别电荷阻挡区。绝缘电荷传递材料(例如具有包夹在两个绝缘体氧化物[例如二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化的结构)横向处于沟道材料与存储材料之间。
图3、3A、4和4A展示一个实施例，其中电荷阻挡材料30、存储材料32和电荷传递材料34竖向地沿着绝缘层20和导电层22形成于个别沟道开口25中。晶体管材料30、32和34(例如存储器单元材料)可通过例如在堆叠18上方和个别沟道开口25内沉积所述晶体管材料的相应薄层且随后将此类晶体管材料往回至少平坦化到堆叠18的顶部表面来形成。沟道材料36还竖向地沿着绝缘层20和导电层22形成于沟道开口25中，因此包括个别操作性沟道材料串53。归因于比例，材料30、32、34和36在图3和4中共同展示为且仅指定为材料37。实例沟道材料36包含适当掺杂的晶体半导体材料，例如一或多种硅、锗和所谓的第III/V族半导体材料(例如，GaAs、InP、GaP和GaN)。材料30、32、34和36中的每一种的实例厚度是25到100埃。如所展示，可进行冲压蚀刻以从沟道开口25的基底移除材料30、32和34以露出导体层16，使得沟道材料36直接抵靠导体层16的导电材料17。此类冲压蚀刻可相对于材料30、32和34中的每一种单独地发生(如所展示)，或可在材料34的沉积之后相对于所有材料共同发生(未展示)。替代地且仅借助于实例，可不进行冲压蚀刻，且沟道材料36可通过单独的导电互连件(未展示)直接电耦合到导体层16的导电材料17。沟道开口25展示为包括径向中心实心介电材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅借助于实例，沟道开口25内的径向中心部分可包含空隙空间(未展示)和/或不含实心材料(未展示)。在沟道材料串53顶上可形成导电插塞(未展示)以用于更好地导电连接到上层电路系统(未展示)。
参考图5和6，在堆叠18中(例如，通过各向异性蚀刻)形成水平拉长的沟槽40，从而形成横向间隔开的存储块区58。水平拉长的沟槽40可具有直接抵靠导体层16的导电材料17(例如，顶部或内部)的相应底部(如所展示)，或可具有处于导体层16的导电材料17上方的相应底部(未展示)。
以上处理展示在形成沟槽40之前形成和填充沟道开口25。这种过程可以反向。替代地，可在形成和填充沟道开口25之间形成沟槽40(并非理想的)。
参考图7和8，牺牲材料31形成于沟槽40中以完全填充沟槽40。这样做的实例技术包含沉积牺牲材料31以使沟槽40过填充，随后将这类牺牲材料往回至少平坦化到最上部绝缘层20的顶部表面21。在一些实施例中，此类牺牲材料称为第二牺牲材料31。在一个实施例中且如所展示，牺牲材料31经形成以具有与堆叠18的顶部表面21竖向重合的顶部表面19。在一个实施例中且如所展示，顶部表面19和21个别地是平坦的且共同共平面。实例牺牲材料包含旋涂碳、硼和/或磷掺杂的二氧化硅、氮化硅、氧化铝和元素形式的钨中的至少一种。在一个实施例中，导电层22包括第一牺牲材料26，且牺牲材料31包括第二牺牲材料，在一个实施例中，所述牺牲材料相对于彼此有不同组成，而在另一实施例中，相对于彼此有相同组成。
参考图9-11，掩蔽材料23(例如，光阻剂)形成于堆叠18顶上并且如所示经图案化以提供纵向隔开的掩模开口46，所述开口在沟槽40中的牺牲材料31正上方。实例图案化掩蔽材料23示出为以毯覆方式覆盖于存储器块区58上方。替代地且仅借助于实例，掩蔽材料23可图案化为图9中的在其间具有沟槽并且在方向55上与开口46具有相同宽度的一系列水平线(未示出)。
参考图12-14，图案化掩蔽材料23(未示出)用于在牺牲材料31中形成竖直凹部41并且接着被移除。竖直凹部41跨沟槽40延伸，所述沟槽40横向处于横向紧邻的存储器块区58之间并沿着横向紧邻的存储器块区58纵向间隔开。竖直凹部41各自具有在最上部绝缘层20的顶部21下方的底部43。图案化掩蔽材料23的使用经为一种借以可形成实例竖直凹部41的实例方法，可使用任何替代性现有或未来开发的方式。如在继续论述中显而易见，竖直凹部41可比示出的更深地形成到堆叠18中。
参考图15和16，桥托材料35形成于竖直凹部41中，且在一个实例中，如所示过填充这类凹部并处于存储器块区58的顶部21上。在一个实施例中并且如所示出，桥接材料35直接抵靠堆叠18的最上部绝缘层20的绝缘材料24并且在一个此类实施例中，与绝缘材料24具有相同组成(例如，二氧化硅)。在另一实施例中，桥接材料35具有与竖直交替的绝缘层20和导电层22的所有材料(例如24、26)不同的组成(无论是否直接抵靠堆叠18的顶部绝缘层20)，其中一种实例材料是碳掺杂的氮化硅。在其中桥接材料35保留于集成电路的完成构造中的实施例中，这类桥接材料形成为至少使其外部材料为绝缘的(借此由其形成的桥接件39进而是绝缘的)。
参考图17-19，桥接材料35往回至少平坦化(例如，通过抛光)到最外部绝缘层20的顶部21以形成跨沟槽40延伸的桥接件39，所述沟槽40横向处于横向紧邻的存储器块区58之间并沿着横向紧邻的存储器块区58纵向间隔开。可进行桥接材料35的往回平坦化以固有地停止于牺牲材料31上，例如这类往回平坦化在材料31包括碳的情况下提供硬停止。实例桥接件39各自具有在最上部绝缘层20的顶部21下方的底部44并且各自具有与最上部绝缘层20的旧的或新的顶部21共平面的平面顶部45。空间42纵向处于桥接件39之间并且被牺牲材料31占用。在一个实施例中，桥接件39是绝缘的，其包含/涵盖至少其最外层绝缘或部分绝缘的桥接材料的任何组合。
沟槽40中的牺牲材料31被桥接件39的正下方和纵向之间的居间材料替换。参考图20-31描述此类方法的实例。首先参考图20-22，例如通过相对于桥接件39和绝缘层20选择性地且在如所展示的一个实施例中相对于导电层22选择性地各向同性地刻蚀掉来移除牺牲材料31(未展示)。从业者能够选择合适的蚀刻化学反应以相对于其它材料选择性地蚀刻一种材料。在一个实施例中且如所示出，在图20-22的处理中移除剩余的全部牺牲材料31。
参考图23-26且在一个实施例中，例如通过相对于其它暴露材料理想地选择性地通过空间42各向同性地蚀刻掉来移除导电层22的材料26(未展示)(例如将液态或气态H3PO4用作主蚀刻剂，其中材料26是氮化硅，且其它材料包括一或多种氧化物或多晶硅)。在实例实施例中，导电层22中的材料26(未展示)是牺牲性的，且被导电材料48代替，且此后从空间42和沟槽40中移除，因此形成个别导电线29(例如，字线)和个别晶体管和/或存储器单元56的竖向延伸串49。
可在形成导电材料48之前形成薄的绝缘衬里(例如Al2O3且未展示)。晶体管和/或存储器单元56的大致位置在图26中用括号指示，而一些在图23和24中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。替代地，晶体管和/或存储器单元56可相对于个别沟道开口25不完全环绕，使得每一沟道开口25可具有两个或更多个竖向延伸串49(例如，在个别导电层中，多个晶体管和/或存储器单元围绕个别沟道开口，其中个别导电层中可能是每沟道开口多个字线，且未展示)。导电材料48可视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50(图26)。在描绘的实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32和34可视为横向地位于控制栅极区52与沟道材料36之间的存储器结构65。在一个实施例中且如相对于实例“后栅”处理所展示，导电层22的导电材料48在形成桥接件39之后形成。替代地，例如相对于“先栅”处理，可在形成上部桥接件39之前和/或在形成沟槽40(未展示)之前形成导电层的导电材料。
电荷阻挡区(例如，电荷阻挡材料30)处于存储材料32与各个控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式下，电荷阻挡件可阻止电荷载子流出存储材料(例如，浮置栅极材料、电荷捕捉材料等)流向控制栅极，且在擦除模式下，电荷阻挡件可阻止电荷载子从控制栅极流入电荷存储材料。因此，电荷阻挡件可用以阻挡各个存储器单元的控制栅极区与存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。借助于另外的实例，电荷阻挡区可包括存储材料(例如材料32)的横向(例如径向)外部部分，其中此类存储材料是绝缘的(例如在绝缘存储材料32与导电材料48之间不存在任何不同组成的材料的情况下)。无论如何，作为额外实例，控制栅极的存储材料和导电材料的界面可足以在不存在任何单组成绝缘体材料30的情况下充当电荷阻挡区。此外，导电材料48与材料30(如果存在)的界面结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外可充当绝缘存储材料(例如氮化硅材料32)的横向外部区。实例材料30是氧化硅铪和二氧化硅中的一或多个。
参考图27-31且在一个实施例中，居间材料57形成于沟槽40中，所述沟槽40在横向紧邻的存储器块区58之间的桥接件39正下方且纵向处于桥接件39之间。为了清楚起见，图30处于以图27-29的比例三倍放大的比例，且图31是图30的一部分的图解性放大。居间材料57可在横向紧邻的存储器块区58和最终存储器块58之间提供横向电隔离(绝缘)。这可包含绝缘、半导电和传导材料中的一或多种，且无论如何，可促进成品电路系统构造中导电层22相对于彼此的短接。实例绝缘材料是SiO2、Si3N4、Al2O3和未经掺杂多晶硅中的一或多个。在一个实施例中，居间材料57包括横向最外绝缘材料(例如，氮化硅和/或二氧化硅并且未示出)和与横向最外绝缘材料具有不同组成的横向内部材料(例如，未经掺杂多晶硅并且未示出)。在一个此类实施例中，横向内部材料是绝缘的。在一个实施例中，居间材料57在横向紧邻的存储器块之间各处都是绝缘的。
在一个实施例中，居间材料57在其中包括竖直拉长的接缝61。居间材料57可被视为包括分别地纵向交替的第一区60和第二区64。在一个实施例中且如所展示，竖直拉长的接缝61在纵向上在桥接件39之间比在桥接件39正下方高。替代地或另外，且如所展示，竖直拉长的接缝61具有接缝顶部33(图30)，其在纵向上在桥接件39之间比在桥接件39正下方高。在一个实施例中，竖直拉长的接缝61包括至少一个空隙空间，且在一个此类实施例中以及如所展示(图31)包括多个竖直间隔开的空隙空间63。举例来说，如所展示，多个空隙空间63中的至少一些各自可为竖直拉长的。在另一实例实施例中，竖直拉长的接缝61a仅包括一个空隙空间63a(例如从沟槽40中的居间材料57的顶部向下延伸)，如相对于图32中的构造10a所展示。在适当时使用上文所描述实施例的相同标号，其中用后缀“a”指示某些构造差异。可使用本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
桥接件39可在竖直上比示出的更薄或更厚。举例来说，图33示出具有比图30中示出的桥接件更厚的桥接件39b的替代性构造10b。在适当时使用上文所描述实施例的相同标号，其中用后缀“b”指示某些构造差异。在一些实施例中，第二区中的接缝顶部与导电层的最上部的底部竖向重合或低于导电层的最上部的底部。图33示出其中第二区64中的接缝顶部33与最上部导电层22的底部90竖向重合的实例。图34示出是图30和33的构造的替代并且具有桥接件39c的构造10c。在适当时使用上文所描述实施例的相同标号，其中用后缀“c”指示某些构造差异。图34中的第二区64中的接缝顶部33低于最上部导电层22的底部90。本文中关于其它实施例所展示和/或描述的任何其它属性或方面可用于参考图33和34示出和描述的实施例中。
图27-30、33和34示出其中第二区64中的接缝顶部33处于堆叠18的最上半部中的实例实施例。替代地，这类接缝顶部可恰好在堆叠18的最上半部与最下半部之间的界面处或在堆叠的最下半部中。图35示出具有桥接件39d的实例构造10d，其中第二区64中的接缝顶部33处于堆叠18的最下半部中。可使用本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
参考图36-38展示和描述替代实例方法和所得构造10f。在适当时使用来自上文所描述的实施例的相同标号，其中用后缀“f”或用不同标号指示某些构造差异。图36-38展示其中存储器块/块区之间的居间材料不均匀的实例实施例。具体地说，实例居间材料57f经形成以包括横向外部材料67和具有与横向外部材料67的组成不同的组成的横向内部材料68。竖直拉长的接缝61处于横向内部材料68中。仅借助于实例，实例横向外部材料67包括二氧化硅，且实例横向内部材料68包括未掺杂的多晶硅。可使用本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
在其中桥接件39/39b/39c/39d具隔绝性/绝缘的一个实施例中，其中至少一些绝缘材料具有与居间材料57/57f相同的组成。在其中桥接件39/39b/39c/39d具隔绝性/绝缘的一个实施例中，其中至少一些绝缘材料具有与居间材料57/57f的组成不同的组成，且在一个实施例中，其中仅一些绝缘材料具有与居间材料57/57f的组成不同的组成。
在一些方法实施例中，在用处于桥接件(未示出)正下方并且纵向处于桥接件(未示出)之间的居间材料替换沟槽中的牺牲性材料之后的某一时间移除全部桥接件。替代地，桥接件的至少一些材料可保持跨存储器阵列的完成构造中的沟槽延伸，包含例如在形成桥接材料的动作之后的某一时间减小桥接件(未示出)的竖直厚度，并且例如借此桥接件的至少一些材料保持跨存储器阵列的完成构造中的沟槽延伸。
替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖与制造方法无关的存储器阵列。然而，这种存储器阵列可具有如本文中在方法实施例中所描述的属性中的任一个。同样，上文所描述的方法实施例可并入、形成和/或具有相对于装置实施例描述的任一属性。
本发明的实施例包含存储器阵列(例如12)，其包括存储器单元(例如56)的串(例如49)。存储器阵列包括横向间隔开的存储器块(例如58)，所述存储器块各自包括竖直堆叠(例如18)，所述竖直堆叠包括交替的绝缘层(例如20)和导电层(例如22)。存储器单元的操作性沟道材料串(例如53)延伸穿过绝缘层和导电层。居间材料(例如，57、57f)横向处于所述存储器块中横向紧邻的存储器块之间且纵向沿着所述横向紧邻的存储器块。居间材料包括纵向交替的第一区和第二区(例如，分别是60和64)，所述第一区和第二区各自在其中具有竖直拉长的接缝(例如，61、61a)。第一区中的竖直拉长的接缝的接缝顶部(例如，33)比第二区中的竖直拉长的接缝的接缝顶部高。第二区中的接缝顶部与导电层的最上部的底部(例如，90)竖向重合或在导电层的最上部的底部下方。可使用本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
本发明的实施例包含存储器阵列(例如12)，其包括存储器单元(例如56)的串(例如49)。存储器阵列包括横向间隔开的存储器块(例如58)，所述存储器块各自包括竖直堆叠(例如18)，所述竖直堆叠包括交替的绝缘层(例如20)和导电层(例如22)。存储器单元的操作性沟道材料串(例如53)延伸穿过绝缘层和导电层。居间材料(例如，57、57f)横向处于所述存储器块中横向紧邻的存储器块之间且纵向沿着所述横向紧邻的存储器块。居间材料在其中包括竖直拉长的接缝(例如，61、61a)，所述竖直拉长的接缝具有与绝缘层的最上部竖向重合(即，在最上部绝缘层的顶部和底部之间并包括所述顶部和底部的某处)或在绝缘层的最上部下方的接缝顶部(例如，33)。在一个实施例中，接缝顶部与最上部绝缘层的顶部竖向重合。在一个实施例中，接缝顶部在最上部绝缘层下方。可使用本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
上述处理或构造可被视为与组件阵列相关，所述组件阵列形成为底层的基底衬底上方或作为底层的基底衬底的部分的此类组件的单个堆叠或单个叠组或在所述单个堆叠或单个叠组内(但所述单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路作为最终构造的部分也可形成于任何位置，并且在一些实施例中可以在阵列下面(例如，阵列下方的CMOS)。无论如何，一或多个额外的此类堆叠/叠组可提供或制造于途中展示或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。居间结构可提供于竖直紧邻的堆叠/叠组之间(例如，额外电路和/或介电层)。并且，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可以单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可以基本上同时制造。
上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
在本文中，除非另外指明，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在…下方”、“在…之下”、“向上”和“向下”大体上参照竖直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可相对于在制造期间处理的衬底，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)且在制造期间处理衬底可参照的方向。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考基底长度的取向，在操作中电流在发射极与集电极之间沿着所述取向流动。在一些实施例中，竖向延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“处于正下方”和“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些橫向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向向内(即，与否存在两个所陈述区/材料/组件的任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一个可以是均匀的或非均匀的，且无论如何在其上覆的任何材料上方可以是连续的或不连续的。当针对任何材料提供一或多种实例组合物时，所述材料可包括此一或多种组合物、主要由此一或多种组合物组成或由此一或多种组合物组成。此外，除非另行说明，否则可使用任何合适的现有或未来开发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区域的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区域不均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并不均匀的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文档中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“直接”的“上方”、“上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中居间材料、区或结构导致所陈述材料、区或结构相对于彼此无物理触碰接触的构造。
在本文中，如果在正常操作中，电流能够从一个区域/材料/组件连续流动到另一区域/材料/组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行流动，那么所述区域/材料/组件相对于彼此“电耦合”。另一电子组件可在所述区域-材料-组件之间且电耦合到所述区域-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有居间电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
在此文件中使用“行”和“列”是为了方便区分一个系列或取向的特征与另一系列或取向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”相对于任何系列的区、组件和/或特征同义地使用，与功能无关。无论如何，行可以是相对于彼此直的和/或弯曲和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度相交。
本文中的导电/导体/传导材料中的任一个的组成可以是金属材料和/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两种或大于两种元素金属的混合物或合金以及任何一或多种导电金属化合物中的任一个或组合。
在本文中，关于蚀刻、移除、沉积、形成和/或成形而对“选择性”的任何使用是一种所陈述材料相对于所作用的另一种所陈述材料以至少2:1的体积比率进行的此类动作。此外，对选择性地沉积、选择性地生长或选择性地形成的任何使用是以至少2:1的体积比率使一种材料相对于另一种或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一个和两者。
结论
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，其各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。存储器单元的操作性沟道材料串延伸穿过所述绝缘层和所述导电层。居间材料横向处于所述存储器块中横向紧邻的存储器块之间并且纵向沿着所述横向紧邻的存储器块。所述居间材料包括纵向交替的第一区和第二区，所述第一区和第二区各自在其中具有竖直拉长的接缝。所述竖直拉长的接缝的顶部在所述第一区中比在所述第二区中更高。所述第二区中的所述接缝顶部与所述导电层的最上部的底部竖向重合或在所述导电层的最上部的底部下方。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，其各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。存储器单元的操作性沟道材料串延伸穿过所述绝缘层和所述导电层。居间材料横向处于所述存储器块中横向紧邻的存储器块之间并且纵向沿着所述横向紧邻的存储器块。居间材料横向处于所述存储器块中横向紧邻的存储器块之间并且纵向沿着所述横向紧邻的存储器块。所述居间材料在其中包括竖直拉长的接缝，所述竖直拉长的接缝具有与所述绝缘层的最上部竖向重合或在所述绝缘层的最上部下方的顶部。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括竖直交替的第一层和第二层的堆叠。在所述堆叠中形成水平拉长的沟槽以形成横向间隔开的存储器块区。在所述沟槽中形成牺牲材料以完全填充所述沟槽。在所述牺牲材料中形成竖直凹部。所述竖直凹部跨所述沟槽延伸，所述沟槽横向在所述存储器块区中横向紧邻的存储器块区之间延伸并且沿着所述横向紧邻的存储器块区纵向间隔开。所述竖直凹部各自具有在所述第二层的最上部的顶部下方的底部。在所述竖直凹部中形成桥接材料以形成跨所述沟槽延伸的桥接件，所述沟槽横向处于所述横向紧邻的存储器块区之间并且沿着所述横向紧邻的存储器块区纵向间隔开。所述桥接件各自具有在所述最上部第二层的所述顶部下方的底部。所述桥接件各自具有与所述最上部第二层的所述顶部共面的平面顶部。用所述桥接件正下方并且纵向处于所述桥接件之间的居间材料替换所述沟槽中的所述牺牲材料。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括竖直交替的第一层和第二层的堆叠。所述第一层包括第一牺牲材料。在所述堆叠中形成水平拉长的沟槽以形成横向间隔开的存储器块区。在所述沟槽中形成第二牺牲材料以完全填充所述沟槽。在所述第二牺牲材料中形成竖直凹部。所述竖直凹部跨所述沟槽延伸，所述沟槽横向在所述存储器块区中横向紧邻的存储器块区之间延伸并且沿着所述横向紧邻的存储器块区纵向间隔开。所述竖直凹部各自具有在所述第二层的最上部的顶部下方的底部。在所述竖直凹部中形成桥接材料以形成跨所述沟槽延伸的桥接件，所述沟槽横向处于所述横向紧邻的存储器块区之间并且沿着所述横向紧邻的存储器块区纵向间隔开。所述桥接件各自具有在所述最上部第二层的所述顶部下方的底部。所述桥接件各自具有与所述最上部第二层的所述顶部共面的平面顶部。相对于桥接件和第二层选择性地各向同性蚀刻掉第二牺牲材料。第一层中的第一牺牲材料被各向同性地蚀刻掉且替换为个别导电线的导电材料。在所述沟槽中形成居间材料，所述沟槽在所述横向紧邻的存储器块区之间的所述桥接件正下方并且纵向处于所述桥接件之间。
根据规定，已就结构和方法特征来说以更具体或更不具体的语言描述了本文中所公开的标的物。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (28)

1.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的操作性沟道材料串延伸穿过所述绝缘层和所述导电层；和
居间材料，其横向处于所述存储器块中横向紧邻的存储器块之间并且纵向沿着所述横向紧邻的存储器块，所述居间材料包括纵向交替的第一区和第二区，所述第一区和第二区各自在其中具有竖直拉长的接缝，所述竖直拉长的接缝的顶部在所述第一区中比在所述第二区中更高，所述第二区中的所述接缝顶部与所述导电层的最上部的底部竖向重合或在所述导电层的最上部的底部下方。
2.根据权利要求1所述的存储器阵列，其中所述第二区中的所述接缝顶部与所述最上部导电层的所述底部竖向重合。
3.根据权利要求1所述的存储器阵列，其中所述第二区中的所述接缝顶部在所述最上部导电层的所述底部下方。
4.根据权利要求3所述的存储器阵列，其中所述第二区中的所述接缝顶部处于所述堆叠的最上半部中。
5.根据权利要求3所述的存储器阵列，其中所述第二区中的所述接缝顶部处于所述堆叠的最下半部中。
6.根据权利要求1所述的存储器阵列，其中所述第一区中的所述竖直拉长的接缝比所述第二区中的所述竖直拉长的接缝高。
7.根据权利要求1所述的存储器阵列，其中所述第一区和第二区中的所述竖直拉长的接缝各自包括至少一个空隙空间。
8.根据权利要求7所述的存储器阵列，其中所述第一区和第二区中的所述竖直拉长的接缝各自包括多个竖直间隔开的空隙空间。
9.根据权利要求7所述的存储器阵列，其中所述第一区和第二区中的所述竖直拉长的接缝各自包括仅一个空隙空间。
10.根据权利要求1所述的存储器阵列，其中所述居间材料包括横向最外绝缘材料和具有与所述横向最外绝缘材料的组成不同的组成的横向内部材料，所述第一区和第二区中的所述竖直拉长的接缝处于所述横向内部材料中。
11.根据权利要求10所述的存储器阵列，其中所述横向内部材料是绝缘的。
12.根据权利要求1所述的存储器阵列，其中所述居间材料在所述横向紧邻的存储器块之间的各处都是绝缘的。
13.根据权利要求1所述的存储器阵列，其包括所述堆叠内的绝缘桥接件，所述绝缘桥接件横向在所述存储器块中横向紧邻的存储器块之间延伸并且沿着所述横向紧邻的存储器块纵向间隔开，所述绝缘桥接件在所述第二区中的所述接缝顶部上方间隔开，所述绝缘桥接件各自具有与所述绝缘层的最上部的平面顶部共面的平面顶部。
14.根据权利要求13所述的存储器阵列，其中绝缘材料在所述绝缘桥接件下方，所述绝缘桥接件的绝缘材料具有与所述绝缘桥接件下方的所述绝缘材料的组成不同的组成。
15.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元的操作性沟道材料串延伸穿过所述绝缘层和所述导电层；和
居间材料，其横向处于所述存储器块中横向紧邻的存储器块之间并且纵向沿着所述横向紧邻的存储器块，所述居间材料在其中包括竖直拉长的接缝，所述竖直拉长的接缝具有与所述绝缘层的最上部竖向重合或在所述绝缘层的最上部下方的顶部。
16.根据权利要求15所述的存储器阵列，其中所述接缝顶部与所述最上部绝缘层竖向重合。
17.根据权利要求16所述的存储器阵列，其中所述接缝顶部与所述最上部绝缘层的顶部竖向重合。
18.根据权利要求15所述的存储器阵列，其中所述接缝顶部在所述最上部绝缘层下方。
19.根据权利要求15所述的存储器阵列，其包括所述堆叠内的绝缘桥接件，所述绝缘桥接件横向在所述存储器块中横向紧邻的存储器块之间延伸并且沿着所述横向紧邻的存储器块纵向间隔开，所述绝缘桥接件在所述接缝顶部上方间隔开，所述绝缘桥接件各自具有与所述绝缘层的所述最上部的平面顶部共面的平面顶部。
20.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括竖直交替的第一层和第二层的堆叠；
在所述堆叠中形成水平拉长的沟槽以形成横向间隔开的存储器块区；
在所述沟槽中形成牺牲材料以完全填充所述沟槽；
在所述牺牲材料中形成竖直凹部，所述竖直凹部跨所述沟槽延伸，所述沟槽横向在所述存储器块区中横向紧邻的存储器块区之间延伸并且沿着所述横向紧邻的存储器块区纵向间隔开，所述竖直凹部各自具有在所述第二层的最上部的顶部下方的底部；
在所述竖直凹部中形成桥接材料以形成跨所述沟槽延伸的桥接件，所述沟槽横向处于所述横向紧邻的存储器块区之间并且沿着所述横向紧邻的存储器块区纵向间隔开，所述桥接件各自具有在所述最上部第二层的所述顶部下方的底部，所述桥接件各自具有与所述最上部第二层的所述顶部共面的平面顶部；和
用所述桥接件正下方并且纵向处于所述桥接件之间的居间材料替换所述沟槽中的所述牺牲材料。
21.根据权利要求20所述的方法，其中所述替换移除所述牺牲材料的全部剩余部分。
22.根据权利要求20所述的方法，其中所述桥接件是绝缘的。
23.根据权利要求23所述的方法，其中所述桥接件的绝缘材料具有与所述第二层的组成相同的组成。
24.根据权利要求20所述的方法，其中所述桥接件的所述底部在所述最上部第二层的底部下方。
25.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括竖直交替的第一层和第二层的堆叠，所述第一层包括第一牺牲材料；
在所述堆叠中形成水平拉长的沟槽以形成横向间隔开的存储器块区；
在所述沟槽中形成第二牺牲材料以完全填充所述沟槽；
在所述第二牺牲材料中形成竖直凹部，所述竖直凹部跨所述沟槽延伸，所述沟槽横向在所述存储器块区中横向紧邻的存储器块区之间延伸并且沿着所述横向紧邻的存储器块区纵向间隔开，所述竖直凹部各自具有在所述第二层的最上部的顶部下方的底部；
在所述竖直凹部中形成桥接材料以形成跨所述沟槽延伸的桥接件，所述沟槽横向处于所述横向紧邻的存储器块区之间并且沿着所述横向紧邻的存储器块区纵向间隔开，所述桥接件各自具有在所述最上部第二层的所述顶部下方的底部，所述桥接件各自具有与所述最上部第二层的所述顶部共面的平面顶部；
相对于所述桥接件和所述第二层选择性地各向同性蚀刻掉所述第二牺牲材料；
各向同性地蚀刻掉所述第一层中的所述第一牺牲材料并且替换为个别导电线的导电材料；和
在所述沟槽中形成居间材料，所述居间材料在所述横向紧邻的存储器块区之间的所述桥接件正下方并且纵向处于所述桥接件之间。
26.根据权利要求25所述的方法，其中所述第一牺牲材料和第二牺牲材料相对于彼此具有不同组成。
27.根据权利要求25所述的方法，其中所述第一牺牲材料和第二牺牲材料相对于彼此具有相同组成。
28.根据权利要求25所述的方法，其中还相对于所述第一层选择性地进行所述相对于所述桥接件和所述第二层选择性地各向同性蚀刻掉所述第二牺牲材料的操作。
CN202011119578.0A 2019-10-25 2020-10-19 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 Pending CN112713151A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/664,618 US11101210B2 (en) 2019-10-25 2019-10-25 Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
US16/664,618 2019-10-25

Publications (1)

Publication Number Publication Date
CN112713151A true CN112713151A (zh) 2021-04-27

Family

ID=75541766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011119578.0A Pending CN112713151A (zh) 2019-10-25 2020-10-19 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Country Status (2)

Country Link
US (2) US11101210B2 (zh)
CN (1) CN112713151A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210375903A1 (en) * 2020-03-03 2021-12-02 Micron Technology, Inc. Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US11889696B2 (en) 2020-05-13 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US20230055230A1 (en) * 2021-08-19 2023-02-23 Sandisk Technologies Llc Three-dimensional memory device with doped semiconductor bridge structures and methods for forming the same
US20230057885A1 (en) * 2021-08-19 2023-02-23 Sandisk Technologies Llc Three-dimensional memory device with doped semiconductor bridge structures and methods for forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140367764A1 (en) * 2010-08-30 2014-12-18 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN105374825A (zh) * 2014-08-13 2016-03-02 爱思开海力士有限公司 半导体器件及其制造方法
US20160225697A1 (en) * 2015-02-02 2016-08-04 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US20160336338A1 (en) * 2015-05-13 2016-11-17 Ju Hak Song Semiconductor Apparatus
US9748264B1 (en) * 2016-03-30 2017-08-29 Macronix International Co., Ltd. Semiconductor structure and manufacturing method thereof
CN107706190A (zh) * 2016-08-09 2018-02-16 美光科技公司 包括可编程电荷存储晶体管的存储器单元的高度上延伸的串的阵列及其形成方法
US20180122905A1 (en) * 2016-11-03 2018-05-03 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501355B2 (en) 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
US8492278B2 (en) 2010-03-30 2013-07-23 Micron Technology, Inc. Method of forming a plurality of spaced features
KR101660432B1 (ko) 2010-06-07 2016-09-27 삼성전자 주식회사 수직 구조의 반도체 메모리 소자
KR101770613B1 (ko) 2010-08-25 2017-08-23 삼성전자 주식회사 셀 스트링 및 그를 포함하는 비휘발성 메모리 장치의 제조방법
US8829589B2 (en) 2010-09-17 2014-09-09 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
DE102011084603A1 (de) 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
US20120208347A1 (en) * 2011-02-11 2012-08-16 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US8395137B2 (en) 2011-03-08 2013-03-12 Micron Technology, Inc. Memory cell constructions
KR101857681B1 (ko) 2011-07-07 2018-05-14 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조방법
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
KR102108879B1 (ko) 2013-03-14 2020-05-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9553105B2 (en) 2015-03-10 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor devices including gate insulation layers on channel materials
KR102282139B1 (ko) * 2015-05-12 2021-07-28 삼성전자주식회사 반도체 장치
KR20160137103A (ko) 2015-05-22 2016-11-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102365114B1 (ko) * 2015-08-28 2022-02-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9837431B2 (en) 2015-11-20 2017-12-05 Sandisk Technologies Llc 3D semicircular vertical NAND string with recessed inactive semiconductor channel sections
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
KR102629454B1 (ko) 2016-08-22 2024-01-26 에스케이하이닉스 주식회사 반도체 메모리 장치
US9893083B1 (en) 2016-10-13 2018-02-13 Micron Technology, Inc. Elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor and methods of processing silicon nitride-comprising materials
KR102630954B1 (ko) 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US20180261615A1 (en) 2017-03-10 2018-09-13 Toshiba Memory Corporation Semiconductor memory device
US10170492B2 (en) 2017-04-07 2019-01-01 Macronix International Co., Ltd. Memory device and method for fabricating the same
KR20180129457A (ko) 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102654856B1 (ko) 2017-07-12 2024-04-03 어플라이드 머티어리얼스, 인코포레이티드 Si 갭충전을 위한 순환 컨포멀 증착/어닐링/에칭
US10685914B2 (en) 2017-08-31 2020-06-16 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US10361216B2 (en) 2017-09-20 2019-07-23 Micron Technology, Inc. Methods used in forming an array of elevationally-extending transistors
KR102576211B1 (ko) 2018-01-31 2023-09-07 삼성전자주식회사 반도체 장치
KR20190118285A (ko) 2018-04-10 2019-10-18 삼성전자주식회사 3차원 반도체 소자
KR102682342B1 (ko) 2018-05-23 2024-07-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10388665B1 (en) 2018-05-30 2019-08-20 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells having a stack comprising vertically-alternating insulative tiers and wordline tiers and horizontally-elongated trenches in the stack
KR102641737B1 (ko) * 2018-06-21 2024-03-04 삼성전자주식회사 3차원 반도체 메모리 장치
US10553607B1 (en) 2018-08-24 2020-02-04 Micron Technology, Inc. Method of forming an array of elevationally-extending strings of programmable memory cells and method of forming an array of elevationally-extending strings of memory cells
WO2020061827A1 (en) 2018-09-26 2020-04-02 Yangtze Memory Technologies Co., Ltd. 3d memory device and method for forming 3d memory device
US11121146B2 (en) * 2018-10-15 2021-09-14 Micron Technology, Inc. Forming terminations in stacked memory arrays
US10957706B2 (en) 2018-10-17 2021-03-23 Sandisk Technologies Llc Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same
KR102705028B1 (ko) 2018-12-14 2024-09-10 삼성전자주식회사 3차원 반도체 메모리 장치
US10910399B2 (en) 2019-03-14 2021-02-02 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
US10879262B2 (en) 2019-03-27 2020-12-29 Sandisk Technologies Llc Three-dimensional memory device containing eye-shaped contact via structures located in laterally-undulating trenches and method of making the same
KR102710535B1 (ko) 2019-06-10 2024-09-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11069598B2 (en) * 2019-06-18 2021-07-20 Micron Technology, Inc. Memory arrays and methods used in forming a memory array and conductive through-array-vias (TAVs)
KR20210018725A (ko) 2019-08-09 2021-02-18 삼성전자주식회사 3차원 반도체 메모리 소자
US11805645B2 (en) * 2019-08-16 2023-10-31 Micron Technology, Inc. Integrated assemblies having rugged material fill, and methods of forming integrated assemblies
US11205654B2 (en) * 2019-08-25 2021-12-21 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195848B2 (en) * 2019-08-25 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11244955B2 (en) * 2019-08-25 2022-02-08 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11011408B2 (en) * 2019-10-11 2021-05-18 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140367764A1 (en) * 2010-08-30 2014-12-18 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN105374825A (zh) * 2014-08-13 2016-03-02 爱思开海力士有限公司 半导体器件及其制造方法
US20160225697A1 (en) * 2015-02-02 2016-08-04 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US20160336338A1 (en) * 2015-05-13 2016-11-17 Ju Hak Song Semiconductor Apparatus
US9748264B1 (en) * 2016-03-30 2017-08-29 Macronix International Co., Ltd. Semiconductor structure and manufacturing method thereof
CN107706190A (zh) * 2016-08-09 2018-02-16 美光科技公司 包括可编程电荷存储晶体管的存储器单元的高度上延伸的串的阵列及其形成方法
US20180122905A1 (en) * 2016-11-03 2018-05-03 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210375903A1 (en) * 2020-03-03 2021-12-02 Micron Technology, Inc. Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US11925016B2 (en) * 2020-03-03 2024-03-05 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11889696B2 (en) 2020-05-13 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Also Published As

Publication number Publication date
US20210125920A1 (en) 2021-04-29
US20210351127A1 (en) 2021-11-11
US11101210B2 (en) 2021-08-24

Similar Documents

Publication Publication Date Title
CN113053908B (zh) 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法
CN112713151A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
JP7419517B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
TWI754389B (zh) 記憶體陣列及使用於形成包含記憶體胞元之串之記憶體陣列之方法
CN112436012A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
CN113113416A (zh) 存储器阵列和形成存储器阵列的方法
CN112652627A (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN112713150A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112802847B (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN115968583A (zh) 包括具有存储器单元串的存储器阵列的集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN114026691A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112436015A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116530230A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN112420714A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112928122B (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116615028A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113345906A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法
CN116583114A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231009

Address after: Illinois, America

Applicant after: North Star Franchise Group Co.,Ltd.

Address before: Idaho

Applicant before: MICRON TECHNOLOGY, Inc.

TA01 Transfer of patent application right