CN112713150A - 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 - Google Patents

存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN112713150A
CN112713150A CN202011117670.3A CN202011117670A CN112713150A CN 112713150 A CN112713150 A CN 112713150A CN 202011117670 A CN202011117670 A CN 202011117670A CN 112713150 A CN112713150 A CN 112713150A
Authority
CN
China
Prior art keywords
level
forming
dummy
stack
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011117670.3A
Other languages
English (en)
Inventor
V·马奇考乌特森
P·布洛梅
E·卡梅尔伦吉
J·B·德胡特
李健
R·L·迈耶
P·泰萨里欧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112713150A publication Critical patent/CN112713150A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向隔开的存储器块，所述横向隔开的存储器块个别地包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面。存储器单元的可操作通道材料串延伸穿过所述绝缘层面及所述导电层面。所述存储器块中的第一虚设支柱延伸穿过所述通道材料串所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数。第二虚设支柱横向地位于紧密横向相邻的所述存储器块之间且沿着紧密横向相邻的所述存储器块纵向隔开。所述第二虚设支柱延伸穿过所述可操作通道材料串横向地在所述紧密横向相邻的存储器块之间所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数。揭示其它实施例，包含方法。

Description

存储器阵列及用于形成包括存储器单元串的存储器阵列的 方法
技术领域
本文中所揭示的实施例涉及存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种类型的集成电路且在计算机系统中用于存储数据。存储器可经制造成个别存储器单元的一或多个阵列。可使用数字线(其也可被称为位线、数据线或感测线)及存取线(其也可被称为字线)写入或读取存储器单元。感测线可沿着阵列的列导电地互连存储器单元，且存取线可沿着阵列的行导电地互连存储器单元。每一存储器单元可通过感测线及存取线的组合来唯一地寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在缺乏电力的情况下长时间存储数据。常规上将非易失性存储器指定为具有至少约10年的保留时间的存储器。易失性存储器消散且因此经刷新/经重写以维持数据存储。易失性存储器可具有数毫秒或更少的保留时间。无论如何，存储器单元经配置以呈至少两种不同的可选状态来保留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上电平或状态的信息。
场效应晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括在其间具有半导电通道区的一对导电源极/漏极区。导电栅极与通道区相邻且通过薄的栅极绝缘体与通道区分离。将合适电压施加到栅极允许电流通过通道区从所述源极/漏极区中的一者流到另一者。当从栅极移除电压时，在很大程度上防止电流流过通道区。场效应晶体管还可包含额外结构，例如包含能够可逆地编程的电荷存储区作为栅极绝缘体与导电栅极之间的栅极构造的部分。
快闪存储器是一种类型的存储器且在现代计算机及装置中具有众多用途。例如，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，对于计算机及其它装置来说，在固态驱动器中利用快闪存储器来替代传统的硬盘驱动器变得越来越普遍。作为又一实例，快闪存储器在无线电子装置中很流行，因为其使制造商能够在新通信协议标准化时支持所述通信协议，且提供远程升级所述装置以增强特征的能力。
NAND可为集成快闪存储器的基本架构。NAND单位部件包括串联耦合到存储器单元的串联组合(其中串联组合通常被称为NAND串)的至少一个选择装置。NAND架构可以包括垂直堆叠的存储器单元的三维布置来配置，所述垂直堆叠的存储器单元个别地包括能够可逆地编程的垂直晶体管。可在垂直堆叠的存储器单元下方形成控制电路或其它电路。其它易失性或非易失性存储器阵列架构也可包括个别地包括晶体管的垂直堆叠的存储器单元。
存储器阵列可经布置成存储器页面、存储器块及部分块(例如，子块)及存储器平面，例如如在第2015/0228659号、第2016/0267984号及第2017/0140833号美国专利申请公开案中的任一者中所展示及所描述，且所述公开案特此以引用方式完全并入本文中且其方面可用于本文中所揭示的发明的一些实施例中。存储器块可至少部分地界定垂直堆叠的存储器单元的个别字线层面中的个别字线的纵向轮廓。与这些字线的连接可在垂直堆叠的存储器单元的阵列的端部或边缘处的所谓“阶梯结构”中发生。阶梯结构包含界定个别字线的接触区的个别“楼梯”(替代地被称为“台阶”或“阶梯”)，竖向延伸的导电通路接触所述接触区以提供到所述字线的电接入。
发明内容
本申请案的实施例提供一种包括存储器单元串的存储器阵列，其包括：横向隔开的存储器块，其个别地包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面，存储器单元的可操作通道材料串延伸穿过所述绝缘层面及所述导电层面；所述存储器块中的第一虚设支柱，其延伸穿过所述通道材料串所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数；及第二虚设支柱，其横向地位于紧密横向相邻的所述存储器块之间且沿着紧密横向相邻的所述存储器块纵向隔开，所述第二虚设支柱延伸穿过所述可操作通道材料串横向地在所述紧密横向相邻的存储器块之间所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数。
本申请案的另一实施例提供一种包括存储器单元串的存储器阵列，其包括：横向隔开的存储器块，其个别地包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面，存储器单元的可操作通道材料串延伸穿过所述绝缘层面及所述导电层面，紧密相邻的所述存储器块在所述绝缘层面中的最高者中具有120纳米到220纳米的最大横向间隔距离；及所述存储器块中的虚设支柱，其延伸穿过所述可操作通道材料串所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数，所述虚设支柱在所述最高绝缘层面中个别地具有50纳米到100纳米的最小水平宽度。
本申请案的又一实施例提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括垂直交替的第一层面及第二层面的堆叠，所述第一层面个别地包括空隙空间，个别纵向对准的虚设支柱开口延伸穿过所述第二层面；通过使导电材料或其一或多种前体流过所述虚设支柱开口进入所述第一层面的所述空隙空间来在所述第一层面的所述空隙空间中形成导电材料，所述导电材料在个别的所述虚设支柱开口中沿着所述第二层面竖向延伸；在所述导电材料的所述形成之后，在所述个别虚设支柱开口中竖向地沿着所述第二层面移除所述导电材料；在所述移除之后，在个别的所述虚设支柱开口中形成虚设支柱；及形成延伸穿过所述第二层面及所述第一层面的存储器单元的可操作通道材料串。
本申请案的再一实施例提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括垂直交替的第一层面及第二层面的堆叠，所述第一层面包括牺牲材料；穿过所述第二层面、所述第一层面及所述牺牲材料形成虚设支柱开口及通道开口；在所述堆叠中形成水平伸长沟槽且用中介材料填充水平伸长沟槽以形成横向隔开的存储器块区；穿过所述虚设支柱开口，各向同性地蚀除所述第一层面中的所述牺牲材料且用所述存储器块区中的个别导电线的导电材料替换所述牺牲材料；所述蚀刻及所述替换在所述用所述中介材料填充所述沟槽之后发生；在所述替换之后，在个别的所述虚设支柱开口中形成虚设支柱；及在个别的所述通道开口中形成延伸穿过所述第二层面及所述第一层面的存储器单元的可操作通道材料串。
附图说明
图1是根据本发明的实施例的工艺中的衬底的一部分的示意性横截面图且是沿图2中的线1-1截取。
图2是沿图1中的线2-2截取的示意性横截面图。
图3到23是根据本发明的一些实施例的工艺中的图1及2的构造或其部分的示意性循序截面图及/或放大图。
图24是根据本发明的实施例的构造的示意性图。
具体实施方式
本发明的一些方面的动机是克服与所谓“块弯曲”(块堆叠在制造期间相对于其纵向定向侧向歪斜/倾斜)相关联的问题，但本发明不限于此。
本发明的实施例涵盖用于形成存储器阵列(例如，NAND或其它存储器单元的阵列)的方法，存储器阵列在所述阵列下方具有外围控制电路(例如，阵列下CMOS)。本发明的实施例还涵盖独立于制造方法的存储器阵列(例如，NAND架构)。参考图1到23描述第一实例方法实施例。
图1及2展示具有阵列或阵列区域12的构造10，其中将形成晶体管及/或存储器单元的竖向延伸串。构造10包括具有导电性/导体/导电、半导电性/半导体/半导电或绝缘性/绝缘体/绝缘(即，在本文中为电绝缘性/绝缘体/绝缘)材料中的任何一或多者的基底衬底11。已在基底衬底11上方竖向地形成各种材料。材料可在图1及2所描绘的材料的旁边、竖向内侧或竖向外侧。例如，可在基底衬底11上方、周围或内部的某处提供集成电路的其它部分或完全制造组件。用于操作存储器单元的竖向延伸串的阵列(例如，阵列12)内的组件的控制及/或其它外围电路也可被制造且可或可不完全地或部分地在阵列或子阵列内。此外，还可相对于彼此独立地、串联地或以其它方式制造及操作多个子阵列。在本文档中，“子阵列”也可被视为阵列。
包括导电材料17的导体层面16已经形成在衬底11上方。导体层面16可包括用于控制对将形成在阵列12内的晶体管及/或存储器单元的读取及写入存取的控制电路的部分(例如，外围阵列下电路及/或共同源极线或极板)。包括垂直交替的绝缘层面20及导电层面22的堆叠18已经形成在导体层面16上方。层面20及22中的每一者的实例厚度是22纳米到60纳米。仅展示少量层面20及22，其中堆叠18更可能包括数十、一百或更多个层面20及22等。可为或可并非为外围及/或控制电路的部分的其它电路可位于导体层面16与堆叠18之间。例如，此电路的导电材料及绝缘材料的多个垂直交替层面可位于导电层面22中的最低者下方及/或位于导电层面22中的最高者上方。例如，一或多个选择栅极层面(未展示)可位于导体层面16与最低导电层面22之间且一或多个选择栅极层面可位于导电层面22中的最高者上方。无论如何，导电层面22(替代地被称为第一层面)可不包括导电材料且绝缘层面20(替代地被称为第二层面)可不包括绝缘材料或在这个处理时间点是绝缘的。实例导电层面22包括可为全部或部分牺牲的第一材料26(例如，氮化硅)。实例绝缘层面20包括第二材料24(例如，二氧化硅)，所述第二材料24具有与第一材料26的组合物不同的组合物且其可为全部或部分牺牲的。最高绝缘层面20可被视为具有顶表面21。
虚设支柱开口23及可操作通道开口25已穿过绝缘层面20及导电层面22到导体层面16形成(例如，通过蚀刻)。在本文档中，“虚设支柱开口”是其中“虚设支柱”已形成或将形成的开口。“虚设支柱”(下文进一步引用)是在电路的所有操作中没有电流流过且可为电路不可操作死端的电路不可操作支柱，所述电路不可操作死端即使延伸到电子组件或从电子组件延伸也不是电路的电流流动路径的部分。开口23及25可在相同时间或在不同时间及/或用不同掩模形成，且未必形成到(若干)相同深度。在一些实施例中，开口23及25可如所展示那样部分地进入导体层面16的导电材料17或可在其顶上停止(未展示)。替代地，作为实例，开口23及25可停止在最低绝缘层面20顶上或最低绝缘层面20内。将开口25至少延伸到导体层面16的导电材料17的原因是为了确保随后形成的通道材料(尚未展示)直接电耦合到导体层面16而无需在需要此连接时使用替代处理及结构如此做。蚀刻停止材料(未展示)可位于导体层面16的导电材料17内或其顶上以在需要时促进停止相对于导体层面16蚀刻开口23及25。此蚀刻停止材料可为牺牲的或非牺牲的。仅举例来说且为了简洁起见，开口23及25被展示为布置成每行四个及五个集合开口23及25的交错行的群组或列且排列在将在完成的电路构造中包括横向隔开的存储器块58的横向隔开的存储器块区58中。在本文档中，“块”与包含“子块”是通用的。存储器块区58及所得存储器块58(尚未展示)可被视为例如沿着方向55纵向伸长及定向。否则，在这个处理时间点可能无法辨别存储器块区58。虚设支柱开口23被展示为沿着方向55布置在单个列中。替代地，开口23可并非如此布置且可零星地布置及/或在数目上相对于开口25的数目更少或更多。可使用任何替代的现存或将来开发的布置及构造。
参考图3，且在一个实施例中，牺牲材料31已经形成以填充通道开口25及虚设支柱开口23。任何合适材料31可被使用，且理想地是相对于材料24及26可选择性地蚀刻的(若干)材料，其中掺杂或非掺杂多晶硅仅是两个实例。可沉积材料31以过填充开口23及25且接着将其至少抛光回到堆叠18的顶表面。
参考图4及5，牺牲材料31已从通道开口25移除同时保留在虚设支柱开口23中。此可例如通过掩蔽(未展示)虚设支柱开口23同时选择性地相对于材料24及26各向同性地蚀刻牺牲材料31来进行。
晶体管通道材料可竖向地沿着绝缘层面及导电层面形成在个别通道开口中，因此包括个别通道材料串，所述个别通道材料串与导体层面中的导电材料直接电耦合。形成的实例存储器阵列的个别存储器单元可包括栅极区(例如，控制栅极区)及横向地位于栅极区与通道材料之间的存储器结构。在一个此类实施例中，存储器结构经形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)及绝缘电荷通过材料。个别存储器单元的存储材料(例如，例如掺杂或非掺杂硅的浮动栅极材料或例如氮化硅、金属点等的电荷俘获材料)竖向地沿着个别电荷阻挡区。绝缘电荷通过材料(例如，具有夹在两种绝缘体氧化物[例如，二氧化硅[之间的含氮材料[例如，氮化硅]的带隙工程设计结构)横向地位于通道材料与存储材料之间。
图6、6A、7及7A展示一个实施例，其中电荷阻挡材料30、存储材料32及电荷通过材料34已竖向地沿着绝缘层面20及导电层面22形成在个别通道开口25中。晶体管材料30、32及34(例如，存储器单元材料)可通过例如在堆叠18上方及在个别通道开口25内沉积其相应薄层，之后将其至少平坦化回到堆叠18的顶表面来形成。通道材料36也已竖向地沿着绝缘层面20及导电层面22形成在通道开口25中，因此包括个别可操作通道材料串53。材料30、32、34及36由于尺度而在图3及4中被共同地展示为且仅被指示为材料37。实例通道材料36包含适当掺杂的结晶半导体材料(例如一或多种硅、锗)，及所谓III/V半导体材料(例如，GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度是25埃到100埃。可如所展示那样进行冲孔蚀刻以从通道开口25的基部移除材料30、32及34以暴露导体层面16，使得通道材料36直接抵靠导体层面16的导电材料17。此冲孔蚀刻可相对于材料30、32及34中的每一者单独地发生(如所展示)或可在沉积材料34之后相对于所有材料共同地发生(未展示)。替代地，且仅举例来说，可不进行冲孔蚀刻且可通过单独导电互连件(未展示)将通道材料36直接电耦合到导体层面16的导电材料17。通道开口25被展示为包括径向居中的固体电介质材料38(例如，旋涂电介质、二氧化硅及/或氮化硅)。替代地，且仅举例来说，通道开口25内的径向居中部分可包含(若干)空隙空间(未展示)及/或缺乏实心材料(未展示)。导电插塞(未展示)可经形成在通道材料串53顶上以更好地导电连接到上覆电路(未展示)。
参考图8及9，水平伸长沟槽40已经(例如，通过各向异性蚀刻)形成到堆叠18中以形成横向隔开的存储器块区58。水平伸长沟槽40可具有直接抵靠导体层面16的导电材料17(例如，在导体层面16顶上或在导体层面16内)的相应底部(如所展示)或可具有在导体层面16的导电材料17上方的相应底部(未展示)。
以上处理展示在形成沟槽40之前形成且填充通道开口25。此处理可颠倒。替代地，可在形成通道开口25与填充通道开口25之间形成沟槽40(不理想)。
参考图10及11，中介材料57已经形成在水平伸长沟槽40中。中介材料57可在紧密横向相邻的存储器块区58与最终存储器块58之间提供横向电隔离(绝缘)。此可包含绝缘性、半导电性及导电材料中的一或多者，且无论如何，可在完成的电路构造中促进导电层面22相对彼此短接。实例绝缘材料是SiO2、Si3N4、Al2O3及非掺杂多晶硅中的一或多者。在一个实施例中，中介材料57包括横向最外绝缘材料(例如，二氧化硅且未展示)及其组合物与横向最外绝缘材料的组合物不同的横向内部材料(例如，非掺杂多晶硅且未展示)。在一个此实施例中，横向内部材料是绝缘的。在一个实施例中，中介材料57在紧密横向相邻的存储器块之间到处都是绝缘的。
参考图12及13，牺牲材料31(未展示)已从虚设支柱开口23移除。举例来说，掩模(未展示)可经形成在其中在虚设支柱开口23上方具有开口的堆叠18顶上，且在从开口23各向同性地蚀刻牺牲材料31的同时使用此掩模。替代地，作为实例，可不使用掩模且可相对于材料24、26、37、38及57选择性地蚀刻牺牲材料31。
参考图14及15，导电层面22的材料26(未展示)已理想地选择性地相对于其它暴露的材料穿过虚设支柱开口23各向同性地蚀除(例如，在材料26是硅氮化物，且其它材料包括一或多种氧化物或多晶硅的情况下使用液态或气态H3PO4作为主要蚀刻剂)。由此形成空隙空间75。
参考图16及17，在实例实施例中，导电层面22中的材料26(未展示)是牺牲性的且已用导电材料48替换。在一个实施例中且如所展示，在形成导电材料48结束时，此导电材料48在个别虚设支柱开口23中沿着绝缘层面20竖向延伸。
参考图18到21，导电材料48已从虚设支柱开口23移除(例如，通过定时各向同性蚀刻)且填充材料39已经形成在虚设支柱开口23中以在个别虚设支柱开口23中形成虚设支柱42。在一些实施例中，虚设支柱42被称为第一虚设支柱42。虚设支柱42的填充材料39在导电层面22之间的至少径向外围应是绝缘的(例如，二氧化硅及/或氮化硅)以防止个别存储器块58内的不同竖向导电层面22的短接。在一个实施例中，虚设支柱42的所有填充材料39都是绝缘的。在另一实施例中，填充材料39的至少所有径向外围沿着虚设支柱都是绝缘的。
图16到21展示包括个别晶体管及/或存储器单元56的导电材料48及竖向延伸串49的个别导电线29(例如，字线)的实例形成。可在形成导电材料48之前形成薄的绝缘衬里(例如，Al2O3且未展示)。晶体管及/或存储器单元56的大致位置在图21中用括号指示且一些位置在图18及19中用虚线轮廓指示，其中晶体管及/或存储器单元56在所描绘实例中本质上是环状或环形的。替代地，晶体管及/或存储器单元56可不相对于个别通道开口25完全环绕，使得每一通道开口25可具有两个或更多个竖向延伸串49(例如，围绕个别导电层面中的个别通道开口的多个晶体管及/或存储器单元，其中个别导电层面中的每个通道开口可能具有多个字线，且未展示)。导电材料48可被视为具有对应于个别晶体管及/或存储器单元56的控制栅极区52的终端50(图21)。在所描绘实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32及34可被视为横向地位于控制栅极区52与通道材料36之间的存储器结构65。
电荷阻挡区(例如，电荷阻挡材料30)位于存储材料32与个别控制栅极区52之间。电荷块在存储器单元中可具有以下功能：在编程模式下，电荷块可防止电荷载流子从存储材料(例如，浮动栅极材料、电荷俘获材料等)朝向控制栅极传出，及在擦除模式下，电荷块可防止电荷载流子从控制栅极流入存储材料。因此，电荷块可用于阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。作为进一步实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料是绝缘的(例如，在绝缘存储材料32与导电材料48之间缺乏任何不同组合物的材料的情况下)。无论如何，作为额外实例，在缺乏任何单独组合物的绝缘体材料30的情况下，控制栅极的存储材料与导电材料的界面可足以用作电荷阻挡区。此外，导电材料48与材料30(当存在时)的界面结合绝缘体材料30可一起用作电荷阻挡区，且替代地或另外可用作绝缘存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是氧化硅铪及二氧化硅中的一或多者。
先前在“替换栅极处理”中，将穿过沟槽40各向同性地蚀刻且替换材料26。此类所要沟槽40必须足够宽以确保可发生此情况。此类沟槽在穿过虚设支柱开口23发生蚀刻及替换的动作时可变窄，这意味着更宽存储器块58及导电线29中的更多导电材料48。
可相对于上述实施例使用如本文中关于其它实施例所展示及/或所描述的任何其它(若干)属性或(若干)方面。
本发明的实施例包括一种用于形成包括存储器单元(例如，56)的串(例如，49)的存储器阵列(例如，12)的方法。此方法包括形成包括垂直交替的绝缘层面(例如，20)及导电层面(例如，22)的堆叠(例如，18)。导电层面个别地包括空隙空间(例如，75)。所述堆叠包括延伸穿过绝缘层面的个别纵向对准的虚设支柱开口(例如，23)。通过使导电材料或其一或多种前体流过虚设支柱开口进入导电层面的空隙空间中来在导电层面的空隙空间中形成导电材料(例如，48)。导电材料沿着绝缘层面及个别虚设支柱开口竖向延伸。在形成导电材料之后，在个别虚设支柱开口中竖向地沿着绝缘层面移除导电材料。此后，在个别虚设支柱开口中形成虚设支柱(例如，42)。将存储器单元(例如，56)的可操作通道材料串(例如，53)形成为延伸穿过绝缘层面及导电层面。
在一个实施例中，在形成虚设支柱之前形成可操作通道材料串。在一个此实施例中，在个别虚设支柱状开口中竖向地沿着绝缘层面移除导电材料之前形成可操作通道材料串。在一个此实施例中，在形成导电材料之前形成可操作通道材料串。
在一个实施例中，穿过绝缘层面及导电层面形成通道开口(例如，25)，在所述通道开口中形成可操作通道材料串，其中通道开口及虚设支柱开口是在相同时间形成。在一个此实施例中，所述方法包括用牺牲材料(例如，31)填充通道开口及虚设支柱开口且从通道开口及虚设支柱开口移除牺牲材料(例如，31)。在一个此实施例中，用牺牲材料填充通道开口及虚设支柱开口在相同时间发生且从通道开口及虚设支柱开口移除牺牲材料在不同时间发生。在一个此实施例中，从通道开口移除牺牲材料在从虚设支柱开口移除牺牲材料之前发生。在一个此实施例中，在从虚设支柱开口移除牺牲材料之前，在通道开口中形成可操作通道材料串的通道材料。
在一个实施例中，此方法包括在堆叠中形成水平伸长沟槽(例如，40)且用中介材料(例如，57)填充水平伸长沟槽(例如，40)以形成横向隔开的存储器块区(例如，58)，其中用中介材料填充此水平伸长沟槽在形成导电材料之前发生。在一个此实施例中，用中介材料填充在个别导电层面中形成空隙空间之前发生。
可使用如本文中关于其它实施例所展示及/或所描述的任何其它(若干)属性或(若干)方面。
替代实施例构造可由上文所描述的方法实施例产生或以其它方式产生。无论如何，本发明的实施例涵盖独立于制造方法的存储器阵列。然而，此类存储器阵列可具有如本文在方法实施例中所描述的属性中的任一者。同样地，上述方法实施例可并入、形成及/或具有关于装置实施例所描述的属性中的任一者。作为实例，图22及23展示可能已相对于上文关于图1到21所描述的处理在任何时间发生的额外处理。在此实例中，包括材料41的第二虚设支柱60已经形成在紧密相邻的存储器块58之间。在一些实施例中，第二虚设支柱60被称为额外虚设支柱。材料41及39可相对彼此相同或不同。无论如何，材料41及第二虚设支柱60可分别具有与材料39及虚设支柱42相同的组合物属性。
本发明的实施例包含一种包括存储器单元(例如，56)的串(例如，49)的存储器阵列(例如，12)。此存储器阵列包括横向隔开的存储器块(例如，58)，所述横向隔开的存储器块个别地包括垂直堆叠(例如，18)，所述垂直堆叠包括交替的绝缘层面(例如，20)及导电层面(例如，22)。存储器单元的可操作通道材料串(例如，53)延伸穿过绝缘层面及导电层面。第一虚设支柱(例如，42)位于存储器块中且延伸穿过所述通道材料串所延伸穿过的绝缘层面及导电层面中的至少大多数。参考图22及23，第二虚设支柱(例如，60)横向地位于紧密横向相邻的存储器块58之间且沿着紧密横向相邻的存储器块58纵向隔开。第二虚设支柱延伸穿过可操作通道材料串横向地在紧邻横向相邻的存储器块之间所延伸穿过的绝缘层面及导电层面中的至少大多数。第一虚设支柱及第二虚设支柱可相对彼此具有相同组合物或不同组合物。
在一些实施例中，第一虚设支柱及/或第二虚设支柱延伸穿过可操作通道材料串所延伸穿过的至少所有绝缘层面及所有导电层面。在一个实施例中，第一虚设支柱及第二虚设支柱延伸穿过相同绝缘层面及导电层面。在一个实施例中，第一虚设支柱及第二虚设支柱具有相同高度，且在一个实施例中可操作通道材料串相对彼此具有共同高度，且其为与第一虚设支柱及第二虚设支柱相同的高度。
在一个实施例中，第一虚设支柱及第二虚设支柱个别地包括竖向地沿着其的外围包围的绝缘材料。例如，至少，第一虚设支柱及第二虚设支柱的径向最外部分可为绝缘的，而与径向地位于其内的材料无关。然而，在一个实施例中，第一虚设支柱及第二虚设支柱个别地至少主要(即，按体积计大于50％)包括绝缘材料，在一个此实施例中本质上由绝缘材料组成，且在一个此实施例中由绝缘材料组成。
在一个实施例中，第一虚设支柱及第二虚设支柱垂直延伸或在垂直的10°内延伸。在一个实施例中，紧密相邻的存储器块在绝缘层面中的最高者中具有120纳米到220纳米(在一个实施例中不大于150纳米)的最大横向间隔距离(例如，图22及23中的D)。在一个实施例中，第一虚设支柱在绝缘层面中的最高者中个别地具有50到100纳米的最小水平宽度。
可使用如本文中关于其它实施例所展示及/或所描述的任何其它(若干)属性或(若干)方面。
本发明的实施例包含一种存储器阵列(例如，12)，其包括存储器单元(例如，56)的串(例如，49)。此存储器阵列包括横向隔开的存储器块(例如，58)，所述横向隔开的存储器块个别地包括垂直堆叠(例如，18)，所述垂直堆叠包括交替的绝缘层面(例如，20)及导电层面(例如，22)。存储器单元的可操作通道材料串(例如，53)延伸穿过绝缘层面及导电层面。紧密相邻的存储器块在绝缘层面中的最高者中具有120纳米到220纳米的最大横向间隔距离(例如，D)。虚设支柱(例如，42)位于存储器块中且延伸穿过可操作通道材料串所延伸穿过的绝缘层面及导电层面中的至少大多数。虚设支柱在最高绝缘层面中个别地具有50纳米到100纳米的最小水平宽度。可使用如本文中关于其它实施例所展示及/或所描述的任何其它(若干)属性或(若干)方面。
在一个此实施例中，虚设支柱(例如，60)横向地位于紧密横向相邻的存储器块之间且沿着紧密横向相邻的存储器块纵向隔开。此类虚设支柱延伸穿过可操作通道材料串所延伸穿过的绝缘层面及导电层面中的至少大多数。
上述实例实施例展示包括单个连续堆叠的垂直堆叠18及相对于其的处理。替代地，此处理及所得构造可进行、得到或独立于方法包括如图24中示意性地展示的替代构造10a。在适当情况下，已使用来自上述实施例的类似数字，其中用后缀“a”或用不同数字指示一些构造差异。图24示意性地展示垂直堆叠18a，其包括下堆叠90及下堆叠90正上方的上堆叠80。下堆叠90包括垂直交替的下绝缘层面及下导电层面以及下横向隔开的存储器块。为了清楚起见，所述层面及块在图24中未展示或未用数字指定且可具有上文关于堆叠18所描述的属性中的任一者。类似地，上堆叠80包括下堆叠90上方的垂直交替的上绝缘层面及上导电层面且包括下横向隔开的存储器块正上方的上横向隔开的存储器块，且可具有上文关于堆叠18所描述的属性中的任一者。
存储器单元的可操作通道材料串53延伸穿过上绝缘层面、上导电层面、下绝缘层面及下导电层面。此类可操作通道材料串可共同地穿过上堆叠层面及下堆叠层面形成，或例如在形成上堆叠之前单独地形成在下堆叠中。此类可操作通道材料串可从上堆叠80及下堆叠90且在上堆叠80与下堆叠90之间连续地延伸。替代地，仅举例来说，此类通道材料串可包括上堆叠80与下堆叠90之间的导电互连件(未展示)。虚设支柱42(例如，第一虚设支柱42)延伸穿过可操作通道材料串所延伸穿过的上绝缘层面、上导电层面、下绝缘层面及下导电层面中的至少大多数。此类层面在图24中示意性地展示且用数字指定为缩写的垂直线。在一个实施例中，额外虚设支柱60(例如，第二虚设支柱60)横向地位于紧密横向相邻的上存储器块与下存储器块之间且沿着紧密横向相邻的上存储器块及下存储器块纵向隔开。额外虚设支柱延伸穿过可操作通道材料串所延伸穿过的上绝缘层面、上导电层面、下绝缘层面及下导电层面中的至少大多数。虚设支柱42及/或60可共同地穿过上堆叠层面及下堆叠层面形成，或例如在形成上堆叠之前单独地形成在下堆叠中。在一个实施例中，上堆叠及下堆叠彼此紧密垂直相邻(即，在上堆叠与下堆叠之间不存在额外类似堆叠)。可使用如本文中关于其它实施例所展示及/或所描述的任何其它(若干)属性或(若干)方面。
在一些实施例中，且主要参考图24，堆叠的形成包括形成包括交替层面的下堆叠(例如，90)。在下堆叠中形成个别虚设支柱状开口的第一部分。用牺牲材料(例如，31)填充此第一部分。在下堆叠正上方形成上堆叠(例如，90)。在上堆叠中形成个别虚设支柱开口的第二部分。用牺牲材料填充第二部分。从第一部分及第二部分两者蚀刻牺牲材料。在上堆叠及下堆叠中的第一层面中形成空隙空间(例如，75)。可使用如本文中关于其它实施例所展示及/或所描述的任何其它(若干)属性或(若干)方面。
在一个此实施例中，在下堆叠正上方形成上堆叠之后形成可操作通道材料串。
在另一个此实施例中，形成可操作通道材料串包括：在下堆叠正上方形成上堆叠之前，在下堆叠中形成可操作通道材料串中的每一者的第一部分；及在下堆叠正上方形成上堆叠之后，在上堆叠中形成可操作通道材料串中的每一者的第二部分。一个此另一实施例包括在下堆叠正上方形成上堆叠之前形成直接电耦合到可操作通道材料串的第一部分的导电插塞(例如，85)，其中可操作通道材料串的第二部分中的每一者通过导电插塞中的相应者直接电耦合到第一部分中的相应者。
可相对于所述一个此实施例及所述另一个此实施例使用如本文中关于其它实施例所展示及/或所描述的任何其它(若干)属性或(若干)方面。
以上(若干)处理或(若干)构造可被视为相对于组件的阵列，所述组件的阵列经形成为此类组件的单个堆叠或单个堆层或形成在此类组件的单个堆叠或单个堆层内或经形成为此类组件的两个堆叠或两个堆层或形成在此类组件的两个堆叠或两个堆层内，所述堆叠或堆层在下伏基底衬底上方或作为下伏基底衬底的部分(尽管如此，个别堆叠/堆层可各自具有多个层面)。用于操作或存取阵列内的此类组件的控制电路及/或其它外围电路也可经形成在任何地方作为完成的构造的部分，且在一些实施例中可位于所述阵列下方(例如，阵列下CMOS)。无论如何，可在附图中所展示或上文所描述的上方及/或下方提供或制造一或多个额外的此(类)堆叠/堆层。此外，(若干)组件阵列在不同堆叠/堆层中可相对于彼此相同或不同且不同堆叠/堆层可相对于彼此具有相同厚度或不同厚度。可在紧密垂直相邻的堆叠/堆层(例如，额外电路及/或电介质层)之间提供中介结构。而且，不同堆叠/堆层可相对于彼此电耦合。可单独地且按顺序(例如，一个在另一个顶上)制造多个堆叠/堆层，或可本质上同时制造两个或更多个堆叠/堆层。
上文所论述的组合件及结构可用于集成电路(circuit/circuitry)中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一者，例如举例来说相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明、交通工具、时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等。
在本文档中，除非另有指示，否则“竖向”、“较高”、“上”、“较低”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下方”、“下部”、“上”及“下”通常参考垂直方向。“水平”是指沿着主要衬底表面的大致方向(即，在10度内)且可相对于在制造期间处理衬底的方向，而垂直是大致正交于水平的方向。对“完全水平”的引用是沿着主要衬底表面的方向(即，与主要衬底表面不成角度)且可相对于在制造期间处理衬底的方向。此外，如本文中所使用的“垂直”及“水平”是相对于彼此大体上垂直的方向且与衬底在三维空间中的定向无关。另外，“竖向地延伸(elevationally-extending/extend(ing)elevationally)”是指与完全水平成至少45°角的方向。此外，相对于场效应晶体管的“竖向地延伸(extend(ing)elevationally/elevationally-extending)”、水平地延伸(extend(ing)horizontally/horizontally-extending)等是参考电流在操作中沿其在源极/漏极区之间流动的晶体管的通道长度的定向。对于双极结型晶体管，“竖向地延伸(extend(ing)elevationally/elevationally-extending)”、“水平地延伸(extend(ing)horizontally/horizontally-extending)”等是参考电流在操作中沿其在发射极与集电极之间流动的基极长度的定向。在一些实施例中，竖向地延伸的任何组件、特征及/或区垂直地延伸或在垂直的10°内延伸。
此外，“在…正上方”、“在…正下方”及“在…正下方”要求两个所述区/材料/组件相对于彼此至少部分横向(即，水平地)重叠。而且，使用前面没有加“正”的“在…上方”仅要求在所述区/材料/组件的另一部分上方的所述区/材料/组件的某个部分在另一部分部分的竖向外侧(即，与两个所述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有加“正”的“在…下方”及“在…下方”仅要求在所述区/材料/组件的另一部分下方/上方的所述区/材料/组件的某个部分在另一部分的竖向内侧(即，与两个所述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区及结构中的任一者可为均质的或非均质的，且无论如何在其所上覆的任何材料上方可为连续或不连续的。在为任何材料提供一或多种实例组合物的情况下，那种材料可包括此一或多种组合物，本质上由其组成或由其组成。此外，除非另有所述，否则可使用任何合适的现存或将来开发的技术形成每种材料，以原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入为例。
另外，“厚度”本身(前面没有方向形容词)被定义为从不同组合物的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本上恒定的厚度或可变的厚度。如果具有可变厚度，那么除非另有指示，否则厚度是指平均厚度，且由于厚度可变，因此此材料或区将具有某个最小厚度及某个最大厚度。如本文中所使用，“不同组合物”仅要求两种所述材料或区中可能彼此直接抵靠的那些部分在化学及/或物理上是不同的，例如，如果此类材料或区并非均质。如果两种所述材料或区并非彼此直接抵靠，那么“不同组合物”仅要求两种所述材料或区中彼此最接近的那些部分在化学及/或物理上是不同的(如果此类材料或区并非均质)。在本文档中，当材料、区或结构相对于彼此存在至少一些物理触碰接触时，所述材料、区或结构彼此“直接抵靠”。相比之下，前面没有加“直接”的“在…上方”、“在…上”、“相邻”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中(若干)中介材料、区、结构导致所述材料、区或结构相对于彼此无物理触碰接触的构造。
在本文中，如果在正常操作时电流能够从一个区-材料-组件流动到另一区-材料-组件且在充足地产生亚原子正电荷及/或负电荷时主要是通过亚原子正电荷及/或负电荷的移动来进行此电流流动，那么区-材料-组件相对于彼此“电耦合”。另一电子组件可在区-材料-组件之间且电耦合到区-材料-组件。相比之下，当区-材料-组件被称为“直接电耦合”时，在直接电耦合的区-材料-组件之间无中介电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。
在本文档中对“行”及“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征且沿着其已形成或可形成组件。关于独立于功能的任何系列的区、组件及/或特征，同义地使用“行”及“列”。无论如何，行可为笔直的及/或弯曲的及/或相对于彼此平行及/或不平行，列也可如此。此外，行及列可以90°或以一或多个其它角度(即，除直角以外)相对于彼此相交。
本文中的导电性/导体/导电材料中的任一者的组合物可为金属材料及/或导电掺杂半导电性/半导体/半导体材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金及任何一或多种导电金属化合物的任一者或组合。
在本文中，关于蚀刻(etch/etching)、移除(removing/removal)、沉积及/或形成(forming/formation)的“选择性”的任何使用是一种所述材料的此动作相对于另一(些)所述材料以至少2:1的体积比如此起作用。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是针对至少第一个75埃的沉积、生长或形成以至少2:1的体积比相对于另一(些)所述材料沉积、生长或形成一种材料。
除非另有指示，否则本文中“或”的使用涵盖任一者及两者。
结论
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向隔开的存储器块，所述横向隔开的存储器块个别地包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面。存储器单元的可操作通道材料串延伸穿过所述绝缘层面及所述导电层面。所述存储器块中的第一虚设支柱延伸穿过所述通道材料串所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数。第二虚设支柱横向地位于紧密横向相邻的所述存储器块之间且沿着紧密横向相邻的所述存储器块纵向隔开。所述第二虚设支柱延伸穿过所述可操作通道材料串横向地在所述紧密横向相邻的存储器块之间所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向隔开的存储器块，所述横向隔开的存储器块个别地包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面。存储器单元的可操作通道材料串延伸穿过所述绝缘层面及所述导电层面。紧密相邻的所述存储器块在所述绝缘层面中的最高者中具有120纳米到220纳米的最大横向间隔距离。所述存储器块中的虚设支柱延伸穿过所述可操作通道材料串所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数。所述虚设支柱在所述最高绝缘层面中个别地具有50纳米到100纳米的最小水平宽度。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括垂直交替的第一层面及第二层面的堆叠。所述第一层面个别地包括空隙空间。个别纵向对准的虚设支柱开口延伸穿过所述第二层面。通过使导电材料或其一或多种前体流过所述虚设支柱开口进入所述第一层面的所述空隙空间来在所述第一层面的所述空隙空间中形成导电材料。所述导电材料在个别的所述虚设支柱开口中沿着所述第二层面竖向延伸。在所述导电材料的所述形成之后，在所述个别虚设支柱开口中竖向地沿着所述第二层面移除所述导电材料。在所述移除之后，在个别的所述虚设支柱开口中形成虚设支柱。形成存储器单元的可操作通道材料串且所述可操作通道材料串延伸穿过所述第二层面及所述第一层面。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括垂直交替的第一层面及第二层面的堆叠。所述第一层面包括牺牲材料。穿过所述第二层面、所述第一层面及所述牺牲材料形成虚设支柱开口及通道开口。在所述堆叠中形成水平伸长沟槽且用中介材料填充水平伸长沟槽以形成横向隔开的存储器块区。穿过所述虚设支柱开口，各向同性地蚀除所述第一层面中的所述牺牲材料且用所述存储器块区中的个别导电线的导电材料替换所述牺牲材料。所述蚀刻及所述替换在用所述中介材料填充所述沟槽之后发生。在所述替换之后，在个别的所述虚设支柱开口中形成虚设支柱。在个别的所述通道开口中形成存储器单元的可操作通道材料串且所述可操作通道材料串延伸穿过所述第二层面及所述第一层面。
根据法规，已用或多或少特定于结构及方法特征的语言描述本文中所揭示的标的物。然而，应理解，权利要求书不限于所展示及所描述的特定特征，因为本文中所揭示的部件包括实例实施例。因此，权利要求书应按字面意义被提供全范围，且应根据等效原则适当地解释。

Claims (40)

1.一种包括存储器单元串的存储器阵列，其包括：
横向隔开的存储器块，其个别地包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面，存储器单元的可操作通道材料串延伸穿过所述绝缘层面及所述导电层面；
所述存储器块中的第一虚设支柱，其延伸穿过所述通道材料串所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数；及
第二虚设支柱，其横向地位于紧密横向相邻的所述存储器块之间且沿着紧密横向相邻的所述存储器块纵向隔开，所述第二虚设支柱延伸穿过所述可操作通道材料串横向地在所述紧密横向相邻的存储器块之间所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数。
2.根据权利要求1所述的存储器阵列，其中所述第一虚设支柱延伸穿过所述可操作通道材料串所延伸穿过的至少所有所述绝缘层面及所有所述导电层面。
3.根据权利要求1所述的存储器阵列，其中所述第二虚设支柱延伸穿过所述可操作通道材料串所延伸穿过的至少所有所述绝缘层面及所有所述导电层面。
4.根据权利要求1所述的存储器阵列，其中所述第一虚设支柱及所述第二虚设支柱延伸穿过所述可操作通道材料串所延伸穿过的至少所有所述绝缘层面及所有所述导电层面。
5.根据权利要求1所述的存储器阵列，其中所述第一虚设支柱及所述第二虚设支柱延伸穿过所述相同绝缘层面及导电层面。
6.根据权利要求1所述的存储器阵列，其中所述第一虚设支柱及所述第二虚设支柱具有相同高度。
7.根据权利要求6所述的存储器阵列，其中所述可操作通道材料串相对彼此具有共同高度，且其为所述相同高度。
8.根据权利要求1所述的存储器阵列，其中所述第一虚设支柱及所述第二虚设支柱个别地包括竖向地沿着其外围包围的绝缘材料。
9.根据权利要求8所述的存储器阵列，其中所述第一虚设支柱及所述第二虚设支柱个别地至少主要包括所述绝缘材料。
10.根据权利要求9所述的存储器阵列，其中所述第一虚设支柱及所述第二虚设支柱个别地至少本质上由所述绝缘材料组成。
11.根据权利要求10所述的存储器阵列，其中所述第一虚设支柱及所述第二虚设支柱个别地由所述绝缘材料组成。
12.根据权利要求1所述的存储器阵列，其中所述第一虚设支柱及所述第二虚设支柱垂直延伸或在垂直的10°内延伸。
13.根据权利要求1所述的存储器阵列，其中所述紧密相邻的存储器块在所述绝缘层面中的最高者中具有120纳米到220纳米的最大横向间隔距离。
14.根据权利要求13所述的存储器阵列，其中所述最大横向间隔距离不大于150纳米。
15.根据权利要求1所述的存储器阵列，其中所述第一虚设支柱在所述绝缘层面中的最高者中个别地具有50纳米到100纳米的最小水平宽度。
16.根据权利要求1所述的存储器阵列，其中所述垂直堆叠包括：
下堆叠，其包括垂直交替的下绝缘层面及下导电层面，所述下堆叠包括下横向隔开的存储器块；
所述下堆叠正上方的上堆叠，所述上堆叠包括所述下堆叠上方的垂直交替的上绝缘层面及上导电层面，所述上堆叠包括所述下横向隔开的存储器块正上方的上横向隔开的存储器块；
所述存储器单元的所述可操作通道材料串，其延伸穿过所述上绝缘层面、所述上导电层面、所述下绝缘层面及所述下导电层面；
所述第一虚设支柱，其延伸穿过所述可操作通道材料串所延伸穿过的所述上绝缘层面、所述上导电层面、所述下绝缘层面及所述下导电层面中的至少大多数；及
所述第二虚设支柱，其横向地位于紧密横向相邻的所述上存储器块与所述下存储器块之间且沿着紧密横向相邻的所述上存储器块及所述下存储器块纵向隔开，所述第二虚设支柱延伸穿过所述可操作通道材料串所延伸穿过的所述上绝缘层面、所述上导电层面、所述下绝缘层面及所述下导电层面中的至少大多数。
17.根据权利要求16所述的存储器阵列，其中所述上堆叠及所述下堆叠彼此紧密垂直相邻。
18.一种包括存储器单元串的存储器阵列，其包括：
横向隔开的存储器块，其个别地包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面，存储器单元的可操作通道材料串延伸穿过所述绝缘层面及所述导电层面，紧密相邻的所述存储器块在所述绝缘层面中的最高者中具有120纳米到220纳米的最大横向间隔距离；及
所述存储器块中的虚设支柱，其延伸穿过所述可操作通道材料串所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数，所述虚设支柱在所述最高绝缘层面中个别地具有50纳米到100纳米的最小水平宽度。
19.根据权利要求18所述的存储器阵列，其包括横向地位于紧密横向相邻的所述存储器块之间且沿着紧密横向相邻的所述存储器块纵向隔开的虚设支柱，横向地位于所述紧密横向相邻的存储器块之间且沿着所述紧密横向相邻的存储器块纵向隔开的所述虚设支柱延伸穿过所述可操作通道材料串所延伸穿过的所述绝缘层面及所述导电层面中的至少大多数。
20.根据权利要求18所述的存储器阵列，其中所述最大横向间隔距离不大于150纳米。
21.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括垂直交替的第一层面及第二层面的堆叠，所述第一层面个别地包括空隙空间，个别纵向对准的虚设支柱开口延伸穿过所述第二层面；
通过使导电材料或其一或多种前体流过所述虚设支柱开口进入所述第一层面的所述空隙空间来在所述第一层面的所述空隙空间中形成导电材料，所述导电材料在个别的所述虚设支柱开口中沿着所述第二层面竖向延伸；
在所述导电材料的所述形成之后，在所述个别虚设支柱开口中竖向地沿着所述第二层面移除所述导电材料；
在所述移除之后，在个别的所述虚设支柱开口中形成虚设支柱；及
形成延伸穿过所述第二层面及所述第一层面的存储器单元的可操作通道材料串。
22.根据权利要求21所述的方法，其包括在形成所述虚设支柱之前形成所述可操作通道材料串。
23.根据权利要求22所述的方法，其包括在所述移除之前形成所述可操作通道材料串。
24.根据权利要求23所述的方法，其包括在形成所述导电材料之前形成所述可操作通道材料串。
25.根据权利要求21所述的方法，其包括穿过所述第二层面及所述第一层面形成通道开口，在所述通道开口中形成所述可操作通道材料串，所述通道开口及所述虚设支柱开口是在相同时间形成。
26.根据权利要求25所述的方法，其包括用牺牲材料填充所述通道开口及所述虚设支柱开口且从所述通道开口及所述虚设支柱开口移除牺牲材料。
27.根据权利要求26所述的方法，其中，
所述用所述牺牲材料填充所述通道开口及所述虚设支柱开口在相同时间发生；且
所述从所述通道开口及所述虚设支柱开口移除所述牺牲材料在不同时间发生。
28.根据权利要求27所述的方法，其中所述从所述通道开口移除所述牺牲材料发生在所述从所述虚设支柱开口移除所述牺牲材料之前。
29.根据权利要求28所述的方法，其包括在所述从所述虚设支柱开口移除所述牺牲材料之前，在所述通道开口中形成所述可操作通道材料串的通道材料。
30.根据权利要求21所述的方法，其包括在所述堆叠中形成水平伸长沟槽且用中介材料填充水平伸长沟槽以形成横向隔开的存储器块区，所述用中介材料填充在形成所述导电材料之前发生。
31.根据权利要求30所述的方法，其中用所述中介材料填充在个别的所述第一层面中形成所述空隙空间之前发生。
32.根据权利要求21所述的方法，其中将呈完成构造的所述垂直堆叠形成为包括：
下堆叠，其包括垂直交替的下第二层面及下第一层面，所述下堆叠包括下横向隔开的存储器块；
所述下堆叠正上方的上堆叠，所述上堆叠包括所述下堆叠上方的垂直交替的上第二层面及上第一层面，所述上堆叠包括所述下横向隔开的存储器块的正上方的上横向隔开的存储器块；
所述存储器单元的所述可操作通道材料串，其延伸穿过所述上第二层面、所述上第一层面、所述下第二层面及所述下第一层面；及
所述虚设支柱，其延伸穿过所述可操作通道材料串所延伸穿过的所述上第二层面、所述上第一层面、所述下第二层面及所述下第一层面中的至少大多数。
33.根据权利要求32所述的方法，其包括横向地在紧密横向相邻的所述上存储器块与所述下存储器块之间且沿着紧密横向相邻的所述上存储器块及所述下存储器块纵向隔开地形成额外虚设支柱，所述额外虚设支柱延伸穿过所述可操作通道材料串所延伸穿过的所述上第二层面、所述上第一层面、所述下第二层面及所述下第一层面中的至少大多数。
34.根据权利要求21所述的方法，其中形成所述堆叠包括：
形成包括所述交替层面的下堆叠；
在所述下堆叠中形成个别的所述虚设支柱开口的第一部分；
用牺牲材料填充所述第一部分；
在所述下堆叠正上方形成上堆叠；
在所述上堆叠中形成个别的所述虚设支柱开口的第二部分；
用所述牺牲材料填充所述第二部分；
从所述第一部分及所述第二部分两者蚀刻所述牺牲材料；及
在所述上堆叠及所述下堆叠中的所述第一层面中形成所述空隙空间。
35.根据权利要求34所述的方法，其中在所述下堆叠正上方形成所述上堆叠之后形成所述可操作通道材料串。
36.根据权利要求34所述的方法，其中形成所述可操作通道材料串包括：
在所述下堆叠正上方形成所述上堆叠之前，在所述下堆叠中形成所述可操作通道材料串中的每一者的第一部分；及
在所述下堆叠正上方形成所述上堆叠之后，在所述上堆叠中形成所述可操作通道材料串中的每一者的第二部分。
37.根据权利要求36所述的方法，其进一步包括在所述下堆叠正上方形成所述上堆叠之前形成直接电耦合到所述可操作通道材料串的所述第一部分的导电插塞，所述可操作通道材料串的所述第二部分中的每一者通过所述导电插塞中的相应者直接电耦合到所述第一部分中的相应者。
38.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括垂直交替的第一层面及第二层面的堆叠，所述第一层面包括牺牲材料；
穿过所述第二层面、所述第一层面及所述牺牲材料形成虚设支柱开口及通道开口；
在所述堆叠中形成水平伸长沟槽且用中介材料填充水平伸长沟槽以形成横向隔开的存储器块区；
穿过所述虚设支柱开口，各向同性地蚀除所述第一层面中的所述牺牲材料且用所述存储器块区中的个别导电线的导电材料替换所述牺牲材料；所述蚀刻及所述替换在所述用所述中介材料填充所述沟槽之后发生；
在所述替换之后，在个别的所述虚设支柱开口中形成虚设支柱；及
在个别的所述通道开口中形成延伸穿过所述第二层面及所述第一层面的存储器单元的可操作通道材料串。
39.根据权利要求38所述的方法，其包括在所述沟槽的所述形成及填充之前形成所述可操作通道材料串。
40.根据权利要求38所述的方法，其包括用牺牲材料填充所述通道开口及所述虚设支柱开口且从所述通道开口及所述虚设支柱开口移除牺牲材料。
CN202011117670.3A 2019-10-25 2020-10-19 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 Pending CN112713150A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/663,683 2019-10-25
US16/663,683 US11094627B2 (en) 2019-10-25 2019-10-25 Methods used in forming a memory array comprising strings of memory cells

Publications (1)

Publication Number Publication Date
CN112713150A true CN112713150A (zh) 2021-04-27

Family

ID=75542855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011117670.3A Pending CN112713150A (zh) 2019-10-25 2020-10-19 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法

Country Status (2)

Country Link
US (2) US11094627B2 (zh)
CN (1) CN112713150A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
EP4101005A4 (en) * 2020-02-08 2023-10-11 INTEL Corporation DEEP CONTACT AND BLOCK-TO-BLOCK ISOLATION USING COLUMNS IN A MEMORY ARRAY
US11514953B2 (en) * 2020-08-27 2022-11-29 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160322381A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Inc. Multilevel memory stack structure employing support pillar structures
US20180040626A1 (en) * 2016-08-05 2018-02-08 Micron Technology, Inc. Vertical String Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor Comprising A Control Gate And A Charge storage Structure And Method Of Forming A Vertical String Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor Comprising A Control Gate And A Charge Storage Structure
US20190088671A1 (en) * 2017-09-20 2019-03-21 Micron Technology, Inc. Methods Used In Forming An Array Of Elevationally-Extending Transistors
CN110112134A (zh) * 2019-06-17 2019-08-09 长江存储科技有限责任公司 3d nand存储器及其形成方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501355B2 (en) 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
US8492278B2 (en) 2010-03-30 2013-07-23 Micron Technology, Inc. Method of forming a plurality of spaced features
KR101660432B1 (ko) * 2010-06-07 2016-09-27 삼성전자 주식회사 수직 구조의 반도체 메모리 소자
KR101770613B1 (ko) * 2010-08-25 2017-08-23 삼성전자 주식회사 셀 스트링 및 그를 포함하는 비휘발성 메모리 장치의 제조방법
US8829589B2 (en) 2010-09-17 2014-09-09 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
DE102011084603A1 (de) 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
US8395137B2 (en) 2011-03-08 2013-03-12 Micron Technology, Inc. Memory cell constructions
KR101857681B1 (ko) 2011-07-07 2018-05-14 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조방법
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
KR102108879B1 (ko) * 2013-03-14 2020-05-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102185547B1 (ko) * 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102190350B1 (ko) * 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9553105B2 (en) 2015-03-10 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor devices including gate insulation layers on channel materials
KR20160137103A (ko) * 2015-05-22 2016-11-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9837431B2 (en) 2015-11-20 2017-12-05 Sandisk Technologies Llc 3D semicircular vertical NAND string with recessed inactive semiconductor channel sections
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US10014309B2 (en) 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
KR102629454B1 (ko) * 2016-08-22 2024-01-26 에스케이하이닉스 주식회사 반도체 메모리 장치
US9893083B1 (en) 2016-10-13 2018-02-13 Micron Technology, Inc. Elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor and methods of processing silicon nitride-comprising materials
KR102630954B1 (ko) * 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US20180261615A1 (en) * 2017-03-10 2018-09-13 Toshiba Memory Corporation Semiconductor memory device
US10170492B2 (en) * 2017-04-07 2019-01-01 Macronix International Co., Ltd. Memory device and method for fabricating the same
KR20180129457A (ko) * 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN110892505B (zh) 2017-07-12 2023-05-16 应用材料公司 用于硅间隙填充的循环保形沉积/退火/蚀刻
US10685914B2 (en) * 2017-08-31 2020-06-16 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102576211B1 (ko) * 2018-01-31 2023-09-07 삼성전자주식회사 반도체 장치
KR20190118285A (ko) * 2018-04-10 2019-10-18 삼성전자주식회사 3차원 반도체 소자
US10644026B2 (en) * 2018-05-23 2020-05-05 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US10388665B1 (en) 2018-05-30 2019-08-20 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells having a stack comprising vertically-alternating insulative tiers and wordline tiers and horizontally-elongated trenches in the stack
JP2022501828A (ja) * 2018-09-26 2022-01-06 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. ３ｄメモリデバイス及び３ｄメモリデバイスを形成するための方法
US10971514B2 (en) * 2018-10-17 2021-04-06 Sandisk Technologies Llc Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same
KR20200074303A (ko) 2018-12-14 2020-06-25 삼성전자주식회사 3차원 반도체 메모리 장치
US10910399B2 (en) 2019-03-14 2021-02-02 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
US10879262B2 (en) 2019-03-27 2020-12-29 Sandisk Technologies Llc Three-dimensional memory device containing eye-shaped contact via structures located in laterally-undulating trenches and method of making the same
KR20200137077A (ko) * 2019-05-28 2020-12-09 삼성전자주식회사 3차원 반도체 메모리 소자
KR20200141117A (ko) * 2019-06-10 2020-12-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20210145246A (ko) * 2019-06-17 2021-12-01 양쯔 메모리 테크놀로지스 씨오., 엘티디. 슬릿 구조물의 지지 구조물을 갖는 3차원 메모리 디바이스 및 그 형성 방법
KR20210018725A (ko) * 2019-08-09 2021-02-18 삼성전자주식회사 3차원 반도체 메모리 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160322381A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Inc. Multilevel memory stack structure employing support pillar structures
US20180040626A1 (en) * 2016-08-05 2018-02-08 Micron Technology, Inc. Vertical String Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor Comprising A Control Gate And A Charge storage Structure And Method Of Forming A Vertical String Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor Comprising A Control Gate And A Charge Storage Structure
US20190088671A1 (en) * 2017-09-20 2019-03-21 Micron Technology, Inc. Methods Used In Forming An Array Of Elevationally-Extending Transistors
CN110112134A (zh) * 2019-06-17 2019-08-09 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
US20210125919A1 (en) 2021-04-29
US20210343640A1 (en) 2021-11-04
US11094627B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
CN113053908B (zh) 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法
CN112436013A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
JP7419517B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN112652627B (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
JP7408790B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
CN112713150A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112713151A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113113416A (zh) 存储器阵列和形成存储器阵列的方法
CN112436012A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116568034A (zh) 包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法
CN115968583A (zh) 包括具有存储器单元串的存储器阵列的集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112802847A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112436015A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113711354A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116963503A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN116744684A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115224039A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN113345908A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113948528A (zh) 集成电路系统及其形成方法及用于形成存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230913

Address after: Illinois, America

Applicant after: North Star Franchise Group Co.,Ltd.

Address before: Idaho

Applicant before: MICRON TECHNOLOGY, Inc.

TA01 Transfer of patent application right