CN117099499A - 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 - Google Patents

包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN117099499A
CN117099499A CN202280020565.9A CN202280020565A CN117099499A CN 117099499 A CN117099499 A CN 117099499A CN 202280020565 A CN202280020565 A CN 202280020565A CN 117099499 A CN117099499 A CN 117099499A
Authority
CN
China
Prior art keywords
conductor
forming
memory
layer
horizontally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280020565.9A
Other languages
English (en)
Inventor
J·D·格林利
J·D·霍普金斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117099499A publication Critical patent/CN117099499A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层。在所述导体层正上方形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括交替的第一层和第二层。存储器单元的沟道材料串延伸穿过所述第一层和所述第二层。水平伸长线形成于所述导体层中所述横向间隔开的存储器块区之间。所述水平伸长线具有与所述导体材料的上部部分不同的成分且包括金属材料。在形成所述水平伸长线之后，导电材料形成于所述第一层的下部中且所述导电材料将所述沟道材料串中的个别者的沟道材料和所述导体层的所述导体材料直接电耦合在一起。本文公开了其它实施例，包含独立于方法的结构。

Description

包括存储器单元串的存储器阵列和用于形成包括存储器单元 串的存储器阵列的方法
技术领域
本文所公开的实施例涉及存储器阵列且涉及用于形成存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线和存取线的组合唯一地寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在没有电力的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保持时间。无论如何，存储器单元被配置成以至少两个不同可选状态保持或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上水平或状态的信息。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极去除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态硬盘的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成式快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可以三维布置来配置，所述三维布置包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆可编程竖直晶体管。控制件或其它电路系统可形成于竖直堆叠的存储器单元之下。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的竖直堆叠的存储器单元。
存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如如美国专利申请公开案第2015/0228651号、第2016/0267984号和第2017/0140833号中的任一个中所展示和描述。存储器块可至少部分地界定竖直堆叠的存储器单元的个别字线阶层中的个别字线的纵向轮廓。到这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处的所谓“阶梯状结构”中发生。阶梯结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其界定个别字线的接触区，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。
附图说明
图1是根据本发明的实施例的过程中的衬底的一部分的图解横截面图，且穿过图2中的线1-1截取。
图2是穿过图1中的线2-2截取的图解横截面视图。
图3到23是根据本发明的一些实施例的在处理中的图1和2的构造或其部分的图解依序截面、展开、放大和/或部分视图。
具体实施方式
本发明的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列为例如NAND或其它存储器单元的阵列，其在阵列下可具有至少一些外围控制电路系统(例如阵列下CMOS)。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理，以及无论是现有的还是未来开发的都与晶体管栅极的形成时间无关的其它处理。本发明的实施例还涵盖与制造方法无关的存储器阵列(例如，NAND架构)。参考图1到23描述第一实例方法实施例，其可视为“后栅”或“替换栅”过程，且从图1和2开始。
图1和2示出构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的阵列或阵列区域12。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘(即，其中以电学方式)材料中的任何一或多者的基底衬底11。各种材料已竖向形成于基底衬底11上方。材料可在图1和2所描绘材料的旁边、竖向内侧或竖向外侧。例如，可以在基底衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造的组件。还可以制造用于操作存储器单元竖向延伸串的阵列(例如，阵列12)内的组件的控制和/或其它外围电路系统，并且所述系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文件中，“子阵列”也可视为阵列。
包括导体材料17的导体层16已形成于衬底11上方。在一个实施例中，导体材料17包括在金属材料15(例如，WSix)之上(正上方，和例如直接抵靠)的导体材料13(例如，导电掺杂半导电材料，例如多晶硅)。导体层16可包括用于控制对将在阵列12内形成的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如，外围阵列下电路系统和/或公共源极线或板)的部分。
参看图3和4，并且在一个实施例中，掩蔽材料45已形成于导体层16正上方。在一个此类实施例中，掩蔽材料45包括二氧化硅(例如，44)，且在一个实施例中包括光致抗蚀剂(例如，二氧化硅44上方的43)。已穿过掩蔽材料45形成线开口67，其中个别线开口67具有对应于将形成于导体层16中的个别水平伸长线(未示出)的纵向轮廓的纵向轮廓。
参看图5和6，水平伸长线72已形成于导体层16中，在其之间将包括位于其上方的横向间隔开的存储器块区(未示出)。水平伸长线72具有与导体材料17的上部部分不同的成分且包括金属材料73。在一个实施例中且如图所示，水平伸长线72在竖直方向上不如导体层16那样厚，且在一个此类实施例中在竖直方向上不如导体材料13那样厚。替代地，金属材料73可完全延伸通过材料13，包含完全通过导体层16(均未示出)。无论如何，在一个实施例中，水平伸长线72是导电的。在一个实施例中，水平伸长线72横向延伸到将位于其上方的存储器块区(未示出)的区域中。
在一个实施例中，金属材料73包括元素形式金属。在一个此类实施例中，元素形式金属可通过包括使用金属卤化物的化学气相沉积的过程形成，其中所述金属卤化物的金属包括所述元素形式金属的金属。仅借助于实例，温度范围是200℃到500℃，压力范围是1毫托到大气压力，且沉积时间范围是1秒到5分钟。举例来说，可使用WF6作为沉积前体在约300℃和10毫托下沉积元素钨，其中导电掺杂半导电材料13至少主要包括硅。
在一个实施例中，金属材料73包括金属硅化物。在一个此类实例实施例中，导体材料17的上部部分包括硅，且金属硅化物的形成通过如下过程发生：抵靠导体材料17的上部部分沉积元素形式金属，随后对所述元素形式金属和硅进行退火以形成金属硅化物73。
参看图7和8，实例光致抗蚀剂43(未示出)已移除，且水平伸长线72随后已以绝缘材料24(例如，氧化硅，诸如二氧化硅)掩蔽。可在形成绝缘材料24(未示出)之前移除二氧化硅44。可提供绝缘材料24以抑制导电掺杂半导电材料13的稍后可能的腐蚀。无论如何，如果形成，则绝缘材料24理想地以不明显地氧化金属材料73的方式沉积。例如，氧化硅绝缘材料24可在300℃到700℃在1毫托到1个大气压下使用含硅烷和氧的气体沉积，所述气体至少初始富含硅烷(例如，如果形成SiO2，则在化学计量上比形成SiO2所必需的硅烷更多的硅烷)。
参考图9、10、12和13，包括竖直交替的绝缘层20*和导电层22*的堆叠18已在导体层16上方形成(*作为后缀用于包含所有此类可能具有也可能不具有其它后缀的用相同数值指定的组件)。层20*和22*中的每一个层的实例厚度为22纳米到60纳米。只示出了少量层20*和22*，但堆叠18更有可能包括几十个、一百个或更多个层20*和22*。如图7和8中所示的绝缘材料24和/或44(当存在时)可被视为最下部绝缘层20z且可为牺牲性的。无论如何，可是或可不是外围和/或控制电路系统的部分的其它电路系统可处于导体层16与堆叠18之间。举例来说，此类电路系统的导电材料和绝缘材料的多个竖直交替层可在最下部的导电层22*下方和/或在最上部的导电层22*上方。举例来说，一或多个选择栅极层(未展示)可在导体层16与最下部导电层22*之间，且一或多个选择栅极层可在导电层22*的最上部上方。替代地或另外，所描绘的最上部和最下部导电层22*中的至少一个可以是选择栅极层。无论如何，导电层22*(替代地称为第一层)可不包括传导材料，且绝缘层20*(替代地称为第二层)可不包括绝缘材料或在结合在此初始地描述的“后栅”或“替换栅”实例方法实施例处理时是绝缘的。实例导电层22*包括可为完全或部分牺牲性的第一材料26(例如，氮化硅)。实例绝缘层20*包括第二材料24(例如，二氧化硅)，所述第二材料具有与第一材料26不同的组成且可为完全或部分牺牲性的。
第一层22*的最下部22z处于最下部第二层20z正上方(例如，直接抵靠)。最下部第一层22z包括牺牲材料77且牺牲材料可包括任何合适的绝缘、导电和/或半导电材料。在几个理想实施例中，牺牲材料77包括多晶硅或氮化硅。在一个实施例中，第二层20*中的次最下部第二层20x在最下部第一层22z(例如，包括材料24)正上方。在一个实施例中，包括导电材料47(例如导电掺杂多晶硅)的导电材料层21处于次最下部第二层20x正上方。
穿过绝缘层20*和导电层22*到导体层16(例如通过蚀刻)形成沟道开口25。沟道开口25可随着在堆叠18中移动更深而径向向内渐缩(未展示)。在一些实施例中，沟道开口25可如所示进入导体层16的导体材料17，或可止于顶部(未示出)。替代地，作为实例，沟道开口25可止于最下部绝缘层20顶上或内部。将沟道开口25至少延伸到导体层16的导体材料17中的原因是为了向沟道开口25内的材料提供锚定效应。蚀刻停止材料(未展示)可位于导体层16的导体材料17内或顶上，以在期望时促进相对于导体层16终止对沟道开口25的蚀刻。此类蚀刻停止材料可以是牺牲性或非牺牲性的。
在堆叠18中(例如，通过各向异性蚀刻)形成水平伸长的沟槽40，以形成横向间隔开的存储器块区58。水平伸长的沟槽40个别地位于导体层16中的个别水平伸长线72正上方且延伸到牺牲材料77。水平伸长线72可在形成竖直堆叠18之前或之后形成。借助于实例且仅为简洁起见，将沟道开口25示出为布置成每行四个和五个沟道开口25的交错行的群组或列，且布置在横向间隔开的存储器块区58中，所述存储器块区在成品电路构造中将包括横向间隔开的存储器块58。在此文档中，“块”一般包含“子块”。沟槽40将通常比沟道开口25宽(例如，10至20倍宽，但是为简洁起见未展示此类较宽程度)。存储器块区58和所得存储器块58(未示出)可视为是纵向伸长的且例如沿着方向55定向。可使用任何替代性现有或将来开发的布置和构造。
作为一个实例，沟槽40可初始地通过蚀刻材料24、26和47(可能使用不同各向异性蚀刻化学物质)形成，并且止于次最下部第二层20x(在存在时)的材料24上或内。可接着任选地形成薄牺牲衬里35(例如，多晶硅、二氧化铪、氧化铝等)，随后冲压蚀刻穿过所述薄牺牲衬里以暴露材料24，并且随后冲压蚀刻穿过材料24以暴露牺牲材料77。替代地，且仅作为举例，具有与沟槽40相同的大体水平轮廓的牺牲蚀刻停止线(未示出)可在形成其上方的堆叠18的其它材料之前个别地形成于导电层21(当存在时)中位于次最下部第二层20x的材料24正上方且与其接触。可接着通过蚀刻材料24和26以止于个别牺牲蚀刻停止线的材料上或内，随后在形成薄牺牲衬里35之前挖出此类线的剩余材料来形成沟槽40。
图10示出刚刚描述的理想且既定的处理，其中形成沟槽40的蚀刻停止于牺牲材料77的顶部上或附近。然而不希望的是，可能发生过度蚀刻，由此沟槽40延伸到导体层16的导体材料13。这可能是成问题的，特别是在材料13和77具有相同的可蚀刻成分的情况下稍后蚀刻牺牲材料77时。水平伸长线72的存在可排除此类不合需要的蚀刻。举例来说，图11示出替代构造10a(例如，替代结果)，其中沟槽40向下延伸到水平伸长线72，此类实例中的此类线72消除或至少减少了当稍后蚀刻牺牲材料77时蚀刻导体材料13的程度。
晶体管沟道材料可竖向地沿着绝缘层和导电层形成在个别沟道开口中，因此包括与导体层中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如控制栅极区)及横向处于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)、以及绝缘电荷传递材料。个别存储器单元的存储材料(例如，浮动栅极材料，如掺杂或未掺杂的硅，或电荷捕获材料，如氮化硅、金属点等)竖向地沿着个别电荷阻挡区。绝缘电荷传递材料(例如具有包夹在两个绝缘体氧化物[例如二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化的结构)横向处于沟道材料与存储材料之间。
图9到13示出一个实施例，其中电荷阻挡材料30、存储材料32和电荷传递材料34已竖向地沿着绝缘层20*和导电层22*形成于个别沟道开口25中。晶体管材料30、32和34(例如，存储器单元材料)可通过例如在堆叠18上方和个别开口25内沉积其相应薄层且随后将此类晶体管材料往回至少平坦化到堆叠18的顶部表面来形成。
沟道材料36还竖向地沿着绝缘层20*和导电层22*形成于沟道开口25中，因此包括沟道开口25中的个别操作性沟道材料串53。沟道材料36可被视为具有其最下部表面。在一个实施例中，沟道材料串53沿着其具有存储器单元材料(例如，30、32和34)，并且其中第二层材料(例如,24)水平地在紧邻的沟道材料串53之间。归因于比例，材料30、32、34和36在图1和2中共同示出且仅指定为材料37。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多种硅、锗以及所谓的III/V半导体材料(例如，GaAs、InP、GaP以及GaN)。材料30、32、34和36中的每一者的实例厚度是25到100埃。可进行冲孔蚀刻以从沟道开口25的基底(未示出)移除材料30、32和34以暴露导体层16，使得沟道材料36直接抵靠导体层16的导体材料17。此类冲孔蚀刻可相对于材料30、32和34中的每一个单独地发生(如所展示)，或可仅相对于一些发生(未展示)。替代地且仅作为举例，可不进行冲孔蚀刻，并且沟道材料36可仅通过单独的导电互连件直接电耦合到导体层16的导体材料17(尚未展示)。沟道开口25示出为包括径向中心的实心电介质材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅作为举例，沟道开口25内的径向中心部分可包含空隙空间(未展示)及/或不含实心材料(未展示)。
参考图14和15，已从最下部第一层22z穿过沟槽40(例如，使用液态或气态H3PO4作为主要蚀刻剂，其中材料77是氮化硅，或使用氢氧化四甲基铵[TMAH]，其中材料77是多晶硅)各向同性蚀刻牺牲材料77(未示出)。在一个实施例中且如图示，在此各向同性蚀刻之后，蚀刻最下部第二层20z的第二层材料24(因而不再示出层20z及其材料24)以暴露导体层16的导体材料13的上部表面和最下部第一层22z中的沟道材料串53的沟道材料36的侧壁41。也可如图所示蚀刻层20x的材料24(因而不再示出层20x及其材料24)。图14和15示出实例处理，其中在一个实施例中，已在层22z、20x和20z中的每一个中蚀刻材料30(例如，二氧化硅)、材料32(例如，氮化硅)和材料34(例如，二氧化硅或二氧化硅和氮化硅的组合)，以暴露层22z中的沟道材料串53的沟道材料36的侧壁41。层22z中的材料30、32和34中的任一者可被视为其中的牺牲材料。
例如，考虑如下实施例，其中衬里35(图10)存在且是一或多种绝缘氧化物(二氧化硅除外)，且存储器单元材料30、32和34个别地为二氧化硅和氮化硅层中的一或多个。在此类实例中，所描绘的构造可通过使用经改性或不同的化学物质来相对于另一化学物质选择性地依序蚀刻二氧化硅和氮化硅而产生。作为实例，100:1(按体积计)的水与HF的溶液将相对于氮化硅选择性地蚀刻二氧化硅，而1000:1(按体积计)的水与HF的溶液将相对于二氧化硅选择性地蚀刻氮化硅。因此，且在此类实例中，此类蚀刻化学物质可以交替方式使用，其中需要实现由图14和15所示的实例构造。在期望如图14和15中所示的构造的情况下(无关于衬里35的存在)从业者能够选择其它化学性质用于蚀刻其它不同材料。
参看图16和17，导电材料42(例如，导电掺杂多晶硅)已形成于最下部第一层22z中且所述导电材料将个别操作性沟道材料串53的沟道材料36和导体层16的导体材料17直接电耦合在一起。随后且如图所示，且举例来说，导电材料42已从沟槽40移除。牺牲衬里35(未示出)当存在时(例如，图10)可在形成导电材料42之前或之后移除。
参考图18到23，导电层22*的材料26(未示出)已例如通过相对于其它暴露材料理想地选择性地(例如，使用液态或气态H3PO4作为主蚀刻剂，其中材料26是氮化硅且其它材料包括一或多种氧化物或多晶硅)穿过沟槽40各向同性地蚀刻掉而移除。在实例实施例中，导电层22*中的材料26(未示出)是牺牲性的且已被导电材料48代替，且此后已从沟槽40中移除，因此形成个别导电线29(例如，字线)和个别晶体管和/或存储器单元56的竖向延伸串49。
可在形成导电材料48之前形成薄的绝缘衬里(例如，Al2O3且未展示)。晶体管和/或存储器单元56的近似位置在图23中用括号指示，且一些在图18、19、21和22中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。替代地，晶体管和/或存储器单元56可相对于个别沟道开口25不完全环绕，使得每个沟道开口25可具有两个或更多个竖向延伸串49(例如，在个别导电层中，多个晶体管和/或存储器单元围绕个别沟道开口，其中个别导电层中可能是每沟道开口多个字线，且未展示)。导电材料48可视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50(图23)。在所描绘的实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32和34可被视为在横向上位于控制栅极区52与沟道材料36之间的存储器结构65。在一个实施例中且如关于实例“后栅”处理所示出，导电层22*的导电材料48在形成开口25和/或沟槽40之后形成。替代地，例如关于“先栅”处理，导电层的导电材料可在形成沟道开口25和/或沟槽40(未示出)之前形成。
电荷阻挡区(例如电荷阻挡材料30)在存储材料32与个别控制栅极区52之间。电荷阻挡件可在存储器单元中具有以下功能：在编程模式中，电荷阻挡件可防止电荷载流子朝向控制栅极从存储材料(例如，浮动栅极材料、电荷捕集材料等)离开，且在擦除模式中，电荷阻挡件可防止电荷载流子从控制栅极流入存储材料中。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所示的实例电荷阻挡区包括绝缘体材料30。借助于其它实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料为绝缘的(例如，在绝缘存储材料32与传导材料48之间不存在任何不同成分材料的情况下)。无论如何，作为额外实例，存储材料与控制栅极的导电材料的界面可足以在不存在任何单独组合物绝缘体材料30的情况下充当电荷阻挡区。此外，导电材料48与材料30(如果存在)的界面结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外可充当绝缘存储材料(例如氮化硅材料32)的横向外部区。实例材料30是氧化铪和二氧化硅中的一或多个。
在一个实施例中且如所示出，沟道材料串53的沟道材料36的最下部表面从未直接抵靠导体层面16的任一种导体材料17。在一个实施例中且如所示出，导电材料42直接抵靠沟道材料串53的侧壁41。
介入材料57已经形成于沟槽40中，且进而在横向上位于横向紧邻的存储器块58之间，且在纵向上沿着所述存储器块。介入材料57可在横向紧邻的存储器块之间提供横向电隔离(绝缘)。这可包含绝缘、半导电以及导电材料中的一或多者，且无论如何，可有助于防止成品电路系统构造中导电层22相对于彼此的短接。实例绝缘材料是SiO2、Si3N4、Al2O3和未掺杂多晶硅中的一或多者。本文中，“未掺杂多晶硅”是具有导电性增加的杂质中的从0个原子/立方厘米到1x 1012个原子/立方厘米的原子的多晶硅。“经掺杂多晶硅”是具有导电性增加的杂质中超过1x 1012个原子/立方厘米的原子的多晶硅，且“导电掺杂多晶硅”是具有导电性增加的杂质中至少1x 1018个原子/立方厘米的原子的多晶硅。介入材料57可包含穿阵列通孔(未展示)。
如本文中关于其它实施例展示及/或描述的任何其它属性或方面可用于参考上文实施例展示及描述的实施例中。
在一个实施例中，一种用于形成包括存储器单元(例如，56)的串(例如，49)的存储器阵列(例如，12)的方法包括在衬底(例如，11)上形成包括导体材料(例如，17)的导体层(例如，16)。形成横向间隔开的存储器块区(例如，58)，其个别地包括竖直堆叠(例如，18)，所述竖直堆叠包括交替的第一层和第二层(例如，分别在导体层正上方的22、20)。存储器单元(例如，56)的沟道材料串(例如，53)延伸穿过第一层和第二层。水平伸长线(例如，72)在横向间隔开的存储器块区之间形成于导体层中。水平伸长线具有与导体材料的上部部分不同的成分且包括金属材料(例如，73)。在形成水平伸长线之后，导电材料(例如，42)形成于第一层的下部(例如，22z)中且所述导电材料将所述沟道材料串中的个别者的沟道材料(例如，36)和导体层的导体材料直接电耦合在一起。可使用如本文相对于其它实施例示出和/或描述的任何其它属性或方面。
替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖独立于制造方法的存储器阵列。尽管如此，此类存储器阵列可具有如本文在方法实施例中所描述的属性中的任一个。同样，上文所描述的方法实施例可并入有、形成和/或具有相对于装置实施例描述的任一属性。
在一个实施例中，一种包括存储器单元(例如，56)的串(例如，49)的存储器阵列(例如，12)包括导体层(例如，16)，所述导体层包括导体材料(例如，17)。横向间隔开的存储器块(例如，58)个别地包括竖直堆叠(例如，18*)，所述竖直堆叠包括导体层正上方的交替的绝缘层(例如，20*)和导电层(例如，22*)。存储器单元(例如，56)的沟道材料串(例如，53)延伸穿过所述绝缘层和所述导电层。导电层的下部(例如，22z)的导电材料(例如，42)将沟道材料串中的个别者的沟道材料(例如，36)和导体层的导体材料直接电耦合在一起。介入材料(例如，57)横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。所述介入材料包括绝缘材料。水平伸长线(例如，72)在横向间隔开的存储器块之间的导体层的上部部分中。水平伸长线具有与导体材料的上部部分不同的成分且包括金属材料。可使用如本文相对于其它实施例示出和/或描述的任何其它属性或方面。
在一个实施例中，包括存储器单元串(例如，49)的存储器阵列(例如，12)包括导体层(例如，16)，所述导体层包括导电掺杂多晶硅(例如，13)。包含横向间隔开的存储器块(例如，58)且其个别地包括竖直堆叠(例如，18*)，所述竖直堆叠包括位于导体层正上方的交替的绝缘层(例如，20*)和导电层(例如，22*)。存储器单元(例如，56)的沟道材料串(例如，53)延伸穿过所述绝缘层和所述导电层。导电层的最下部(例如，22z)包括直接抵靠导体层的导电掺杂多晶硅且直接抵靠最下部导电层中的沟道材料串的沟道材料(例如，36)的侧壁(例如，41)的导电掺杂多晶硅(例如，42)。介入材料(例如，57)横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。所述介入材料包括绝缘材料。水平伸长线(例如，72)在横向间隔开的存储器块之间的导体层的上部部分中。水平伸长线包括金属硅化物或元素形式金属中的至少一种。可使用如本文相对于其它实施例示出和/或描述的任何其它属性或方面。
上述处理或构造可以被视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组或者在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路作为成品构造的部分也可形成于任何地方，且在一些实施例中可以在阵列下方(例如，阵列下方CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于途中展示或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。介入结构可提供于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或电介质层)。并且，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可以单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可以基本上同时制造。
上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。
在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下”、“底下”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的在制造期间处理衬底可相对的大体方向(即，10度内)，且竖直为与其大体正交的方向。“恰好水平”是沿着主衬底表面的在制造期间处理衬底可相对的方向(即，与其不成角度)。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且独立于三维空间中衬底的定向。另外，“竖向延伸”及“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似用语是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”等是参考基底长度的定向，在操作中电流在发射极与集电极之间沿着所述定向流动。在一些实施例中，竖向延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“处于正下方”和“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向向内(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区以及结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多个实例组合物时，所述材料可包括此类一或多个组合物、主要由此类一或多个组合物组成或由此一类或多个组合物组成。另外，除非另行说明，否则可使用任何合适的现有或未来开发的技术来形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂以及离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区域可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区并非均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均匀的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在...上方”、“在...上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间无居间电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。
本文中的“行”和“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”及“列”关于任何系列的区、组件及/或特征同义地使用，与功能无关。无论如何，行可相对彼此是直的和/或弯曲的和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度(即，除平角之外)相交。
本文中的导电/导体/传导材料中的任一个的组分可以是金属材料和/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一个或组合。
在本文中，关于蚀刻(etch/etching)、去除、沉积、形成(forming)和/或形成(formation)而对“选择性”的任何使用是一种所陈述材料相对于所作用的另一种所陈述材料以按体积计至少2:1的比率进行的此类动作。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是以按体积计至少2:1的比率使一种材料相对于另一种或多种陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一个和两者。
结论
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层。在所述导体层正上方形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括交替的第一层和第二层。存储器单元的沟道材料串延伸穿过所述第一层和所述第二层。水平伸长线形成于导体层中横向间隔开的存储器块区之间。水平伸长线具有与导体材料的上部部分不同的成分且包括金属材料。在形成水平伸长线之后，导电材料形成于第一层的下部中且所述导电材料将所述沟道材料串中的个别者的沟道材料和导体层的导体材料直接电耦合在一起。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层。水平伸长线形成于所述导体层中将在其上方包括横向间隔开的存储器块区的物件之间。水平伸长线具有与导体材料的上部部分不同的成分且包括金属材料。在形成所述水平伸长线之后，在所述导体层上方形成包括竖直交替的第一层和第二层的堆叠。第一层中的最下部者包括牺牲材料。所述堆叠包括其间具有水平伸长的沟槽的横向间隔开的存储器块区，所述水平伸长的沟槽个别地位于导体层中的水平伸长线中的个别者正上方且延伸到牺牲材料。沟道材料串延伸穿过所述第一层和所述第二层。第一层的材料具有与第二层的材料不同的成分。穿过所述水平伸长的沟槽从所述最下部第一层各向同性地蚀刻牺牲材料。在所述各向同性地蚀刻之后，在所述最下部第一层中形成导电材料，所述导电材料将所述沟道材料串中的个别者的沟道材料与所述导体层的所述导体材料直接电耦合在一起。
在一些实施例中，一种包括存储器单元串的存储器阵列包括带有导体材料的导体层。横向间隔开的存储器块个别地包括在所述导体层正上方包括交替的绝缘层和导电层的竖直堆叠。存储器单元的沟道材料串延伸穿过所述绝缘层和所述导电层。导电层的下部的导电材料将沟道材料串中的个别者的沟道材料和导体层的导体材料直接电耦合在一起。介入材料横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。所述介入材料包括绝缘材料。水平伸长线在导体层的上部部分中横向间隔开的存储器块之间。水平伸长线具有与导体材料的上部部分不同的成分且包括金属材料。
在一些实施例中，一种包括存储器单元串的存储器阵列包含包括导电掺杂多晶硅的导体层。横向间隔开的存储器块个别地包括在所述导体层正上方包括交替的绝缘层和导电层的竖直堆叠。存储器单元的沟道材料串延伸穿过所述绝缘层和所述导电层。导电层的最下部包括直接抵靠导体层的导电掺杂多晶硅且直接抵靠最下部导电层中的沟道材料串的沟道材料的侧壁的导电掺杂多晶硅。介入材料横向处于横向紧邻的存储器块之间且在纵向上沿着所述存储器块。所述介入材料包括绝缘材料。在导体层的上部部分中的水平伸长线在横向间隔开的存储器块之间。水平伸长线包括金属硅化物或元素形式金属中的至少一种。

Claims (33)

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
在衬底上形成包括导体材料的导体层；
形成横向间隔开的存储器块区，所述横向间隔开的存储器块区个别地包括在所述导体层正上方包括交替的第一层和第二层的竖直堆叠，存储器单元的沟道材料串延伸穿过所述第一层和所述第二层；
在所述导体层中所述横向间隔开的存储器块区之间形成水平伸长线，所述水平伸长线具有与所述导体材料的上部部分不同的成分且包括金属材料；以及
在形成所述水平伸长线之后，在所述第一层的下部中形成导电材料且所述导电材料将所述沟道材料串中的个别者的沟道材料和所述导体层的所述导体材料直接电耦合在一起。
2.根据权利要求1所述的方法，其中所述水平伸长线横向地延伸到在其上方的所述存储器块区的区域中。
3.根据权利要求1所述的方法，其包括将所述水平伸长线形成为包括元素形式金属。
4.根据权利要求3所述的方法，其中所述元素形式金属的所述形成通过包括使用金属卤化物进行化学气相沉积的过程发生，所述金属卤化物的金属包括所述元素形式金属的金属。
5.根据权利要求1所述的方法，其包括将所述水平伸长线形成为包括金属硅化物。
6.根据权利要求5所述的方法，其中所述导体材料的所述上部部分包括硅，所述金属硅化物的所述形成通过包括以下各项的过程发生：
抵靠所述导体材料的所述上部部分沉积元素形式金属；以及
对所述元素形式金属和所述硅进行退火以形成所述金属硅化物。
7.根据权利要求1所述的方法，其包括在形成所述竖直堆叠之前形成所述水平伸长线。
8.根据权利要求1所述的方法，其包括在形成所述竖直堆叠之后形成所述水平伸长线。
9.根据权利要求1所述的方法，其中所述水平伸长线在竖直方向上不如所述导体层那样厚。
10.根据权利要求1所述的方法，其中所述水平伸长线是导电的。
11.根据权利要求1所述的方法，其中所述沟道材料串的所述沟道材料的最下部表面从未直接抵靠所述导体层的所述导体材料中的任一者。
12.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
在衬底上形成包括导体材料的导体层；
在所述导体层中将在其上方包括横向间隔开的存储器块区的物件之间形成水平伸长线，所述水平伸长线具有与所述导体材料的上部部分不同的成分且包括金属材料；
在形成所述水平伸长线之后，在所述导体层上方形成包括竖直交替的第一层和第二层的堆叠，所述第一层中的最下部第一层包括牺牲材料，所述堆叠包括其间具有水平伸长的沟槽的所述横向间隔开的存储器块区，所述水平伸长的沟槽个别地位于所述导体层中的所述水平伸长线中的个别者正上方且延伸到所述牺牲材料，沟道材料串延伸穿过所述第一层和所述第二层，所述第一层的材料具有与所述第二层的材料不同的成分；
穿过所述水平伸长的沟槽从所述最下部第一层各向同性地蚀刻所述牺牲材料；以及
在所述各向同性蚀刻之后，在所述最下部第一层中形成导电材料，所述导电材料将所述沟道材料串中的个别者的所述沟道材料和所述导体层的所述导体材料直接电耦合在一起。
13.根据权利要求12所述的方法，其包括：
在形成所述水平伸长线之前在所述导体层正上方形成掩蔽材料；以及
形成穿过所述掩蔽材料的线开口，所述线开口中的个别者具有对应于待形成的所述水平伸长线中的个别者的纵向轮廓的纵向轮廓。
14.根据权利要求13所述的方法，其中所述掩蔽材料包括二氧化硅。
15.根据权利要求14所述的方法，其中所述掩蔽材料包括在所述二氧化硅上方的光致抗蚀剂。
16.根据权利要求13所述的方法，其中所述线开口横向延伸到将是其上方的所述存储器块区的物件的区域中。
17.根据权利要求12所述的方法，其包括在形成所述牺牲材料之前用绝缘材料掩蔽所述水平伸长线。
18.根据权利要求12所述的方法，其包括将所述水平伸长线形成为包括元素形式金属。
19.根据权利要求18所述的方法，其中所述元素形式金属的所述形成通过包括使用金属卤化物进行化学气相沉积的过程发生，所述金属卤化物的金属包括所述元素形式金属的金属。
20.根据权利要求12所述的方法，其包括将所述水平伸长线形成为包括金属硅化物。
21.根据权利要求20所述的方法，其中所述导体材料的所述上部部分包括硅，所述金属硅化物的所述形成通过包括以下各项的过程发生：
抵靠所述导体材料的所述上部部分沉积元素形式金属；以及
对所述元素形式金属和所述硅进行退火以形成所述金属硅化物。
22.一种包括存储器单元串的存储器阵列，其包括：
导体层，其包括导体材料；
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括在所述导体层正上方的交替的绝缘层和导电层，存储器单元的沟道材料串延伸穿过所述绝缘层和所述导电层，所述导电层中的下部导电层的导电材料将所述沟道材料串中的个别者的沟道材料和所述导体层的所述导体材料直接电耦合在一起；
介入材料，其横向处于所述存储器块中的横向紧邻的存储器块之间且在纵向上沿着所述横向紧邻的存储器块，所述介入材料包括绝缘材料；以及
水平伸长线，其在所述导体层的上部部分中所述横向间隔开的存储器块之间，所述水平伸长线具有与所述导体材料的上部部分不同的成分且包括金属材料。
23.根据权利要求22所述的存储器阵列，其中所述水平伸长线横向地延伸到在其上方的所述存储器块的区域中。
24.根据权利要求22所述的存储器阵列，其中所述水平伸长线在竖直方向上不如所述导体层那样厚。
25.根据权利要求22所述的存储器阵列，其中所述水平伸长线是导电的。
26.根据权利要求22所述的存储器阵列，其中所述水平伸长线包括元素形式金属。
27.根据权利要求22所述的存储器阵列，其中所述水平伸长线包括金属硅化物。
28.一种包括存储器单元串的存储器阵列，其包括：
导体层，其包括导电掺杂多晶硅；
横向间隔开的存储器块，其个别地包括竖直堆叠，所述竖直堆叠包括在所述导体层正上方的交替的绝缘层和导电层，存储器单元的沟道材料串延伸穿过所述绝缘层和所述导电层，所述导电层中的最下部导电层包括直接抵靠所述导体层的所述导电掺杂多晶硅且直接抵靠所述最下部导电层中的所述沟道材料串的沟道材料的侧壁的导电掺杂多晶硅；
介入材料，其横向处于所述存储器块中的横向紧邻的存储器块之间且在纵向上沿着所述横向紧邻的存储器块，所述介入材料包括绝缘材料；以及
水平伸长线，其在所述导体层的上部部分中所述横向间隔开的存储器块之间，所述水平伸长线包括金属硅化物或元素形式金属中的至少一种。
29.根据权利要求28所述的存储器阵列，其中所述水平伸长线横向地延伸到在其上方的所述存储器块的区域中。
30.根据权利要求28所述的存储器阵列，其中所述水平伸长线在竖直方向上不如所述导体层那样厚。
31.根据权利要求28所述的存储器阵列，其中所述水平伸长线是导电的。
32.根据权利要求28所述的存储器阵列，其中所述水平伸长线包括所述元素形式金属。
33.根据权利要求28所述的存储器阵列，其中所述水平伸长线包括所述金属硅化物。
CN202280020565.9A 2021-04-06 2022-02-15 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 Pending CN117099499A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/223,359 US11856764B2 (en) 2021-04-06 2021-04-06 Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US17/223,359 2021-04-06
PCT/US2022/016460 WO2022216365A1 (en) 2021-04-06 2022-02-15 Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Publications (1)

Publication Number Publication Date
CN117099499A true CN117099499A (zh) 2023-11-21

Family

ID=83450175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280020565.9A Pending CN117099499A (zh) 2021-04-06 2022-02-15 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Country Status (3)

Country Link
US (2) US11856764B2 (zh)
CN (1) CN117099499A (zh)
WO (1) WO2022216365A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102607840B1 (ko) 2016-06-09 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102606822B1 (ko) 2016-06-30 2023-11-29 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10784273B2 (en) 2019-01-18 2020-09-22 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11069598B2 (en) 2019-06-18 2021-07-20 Micron Technology, Inc. Memory arrays and methods used in forming a memory array and conductive through-array-vias (TAVs)
WO2021151221A1 (en) 2020-01-28 2021-08-05 Yangtze Memory Technologies Co., Ltd. Vertical memory devices
US11404436B2 (en) * 2020-06-03 2022-08-02 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Also Published As

Publication number Publication date
US20220320129A1 (en) 2022-10-06
US11856764B2 (en) 2023-12-26
US20240081052A1 (en) 2024-03-07
WO2022216365A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
CN111627913A (zh) 存储器阵列和用于形成存储器阵列的方法
CN113675203B (zh) 用于形成包括存储器单元串的存储器阵列的方法
US20230422503A1 (en) Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116058096A (zh) 集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
CN115552607A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116744684A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US11967632B2 (en) Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
CN116326236A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113948528A (zh) 集成电路系统及其形成方法及用于形成存储器阵列的方法
CN113903748A (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN115700030A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN113785395A (zh) 存储器阵列和用于形成存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN117099499A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US11659708B2 (en) Memory array and method used in forming a memory array comprising strings of memory cells
US11925016B2 (en) Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US20230377653A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20240074179A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230054920A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法
CN116963503A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN116615028A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination