CN105144383A - 具有双向开关特性的双端子开关元件、包括它的电阻存储交叉点阵、以及制造双端子开关元件和交叉点电阻存储阵列的方法 - Google Patents

具有双向开关特性的双端子开关元件、包括它的电阻存储交叉点阵、以及制造双端子开关元件和交叉点电阻存储阵列的方法 Download PDF

Info

Publication number
CN105144383A
CN105144383A CN201480016707.XA CN201480016707A CN105144383A CN 105144383 A CN105144383 A CN 105144383A CN 201480016707 A CN201480016707 A CN 201480016707A CN 105144383 A CN105144383 A CN 105144383A
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
layer
semiconductor layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480016707.XA
Other languages
English (en)
Other versions
CN105144383B (zh
Inventor
洪镇杓
裵闰喆
A·R·李
白光昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanyang Hak Won Co Ltd
Original Assignee
Hanyang Hak Won Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130030113A external-priority patent/KR102051424B1/ko
Priority claimed from KR1020130030110A external-priority patent/KR102071710B1/ko
Application filed by Hanyang Hak Won Co Ltd filed Critical Hanyang Hak Won Co Ltd
Publication of CN105144383A publication Critical patent/CN105144383A/zh
Application granted granted Critical
Publication of CN105144383B publication Critical patent/CN105144383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

所提供的是具有双向开关特性的双端子开关元件、包括其的电阻存储交叉点阵、及制造该双端子开关元件和交叉点电阻存储阵列的方法。所述双端子开关元件包括第一电极和第二电极。提供了分别与第一电极和第二电极电连接的一对第一导电型金属氧化物半导体层。第二导电型金属氧化物半导体层被布置在第一导电型金属氧化物半导体层之间。因此，所述双端子开关元件能够显示对称的和双向的开关特性。

Description

具有双向开关特性的双端子开关元件、包括它的电阻存储交叉点阵、以及制造双端子开关元件和交叉点电阻存储阵列的方法
【技术领域】
本发明涉及一种开关元件，更具体而言，涉及一种具有双向开关特性的双端子型开关元件。
【技术背景】
当前，在商业化的电阻随机存取存储器(resistiverandomaccessmemories,RRAM)闪存中，使用了基于电荷在电荷存储层内储存或电荷从该电荷存储层去除的阈值电压变化。电荷存储层可以是作为多晶硅层的浮置栅极(floatinggate)或作为氮化硅层的电荷捕获层。近来，已经研究比闪存具有更低功耗和更高集成度的新一代电阻存储元件。例如，所述新一代电阻存储元件包括相变随机存取存储器(PRAM)、磁阻RAM(MRAM)、和电阻变RAM(resistancechangeRAM，ReRAM)。
为了实现电阻存储元件作为阵列(array)，通常提供了具有存储特性的电阻元件和电连接到该电阻元件上的选择性元件。该选择性元件可以是晶体管或二极管。然而，晶体管的限制是该元件的尺寸由于短沟道效应如穿通而减小。此外，由于一般的二极管使得电流在一个方向流动，因此有一个二极管不适合用于在正极性有电阻变化特性的双极元件如电阻元件的缺点。此外，在晶体管中，由于形成栅电极、源/漏区域、源/漏电极，因此有一个晶体管不适合于高度集成的缺点。
为了解决这些问题，韩国专利申请公开号2011-0074353公开了有一对PN二极管形成在双极存储元件两端的存储元件。然而，在这种情况下，形成在所述双极存储元件下端的PN二极管的特性与形成在所述双极存储元件上端的PN二极管的特性可能难以对称。此外，当正向电场施加在两个PN二极管中的任何一个时，反向电场就施加在另外一个上。因反向电流密度降低正向电流密度，所以正常存储操作可能是困难的。
【信息公开】
【技术问题】
本发明旨在提供具有双向开关特性和对称元件操作特性的双端子开关元件、电阻存储交叉点阵，及制造它们的方法，其中一个双端子开关元件被包括在一单元区内以提高集成度。
【技术方案】
本发明的一方面提供了双端子开关元件。提供了第一电极和第二电极。布置了电连接至第一电极和第二电极上的一对第一导电型金属氧化物半导体层。所布置的第二导电型金属氧化物半导体层被布置在所述第一导电型金属氧化物半导体层之间。
所述第一导电型金属氧化物半导体层可以是相同的材料层。
所述第一导电型和第二导电型的任何一个都可以是P-型，且另外一个可以是N-型。每个P-型金属氧化物半导体层都可以有小于等于3eV的带隙(bandgap)。该P-型金属氧化物半导体层的氧原子比例可以是30-50％，大于满足化学计量比时的比例。该P-型金属氧化物半导体层可以是CuOx(1.1<x≤1.5)或CoOx(1.1<x≤1.5)。所述N-型金属氧化物半导体层可以是选自于由ZnO、SnO2、In2O3、Ga2O3、InSnO、GaInO、ZnInO、ZnSnO、InGaZnO、TiO2、CeO2、Al2O3、Ta2O5、LaO2、NbO2、LiNbO3、BaSrTiO3、SrTiO3、ZrO2、SrZrO3、Nb-掺杂的SrTiO3、Cr-掺杂的SrTiO3、和Cr-掺杂的SrZrO3所组成的组中的一种金属氧化物层。
本发明的另一方面提供了电阻存储交叉点阵。该电阻存储交叉点阵包括第一端电极和第二端电极。开关层被布置在所述第一端电极和第二端电极之间。该开关层包括一对第一导电型金属氧化物半导体层和布置在所述第一导电型金属氧化物半导体层之间的第二导电型金属氧化物半导体层。双极可变电阻层被布置在所述开关层和第二端电极之间。
所述可变电阻层可以是磁隧道结(magnetictunneljunction,MTJ)结构或电阻变存储层。
中间电极可以位于所述开关层和可变电阻层之间。所述第一端电极和中间电极可以是相同的材料层。
本发明的另一方面提供了制造双端子开关元件的方法。第一，将第一导电型下部金属氧化物半导体层形成在第一电极上。将第二导电型金属氧化物半导体层形成在所述第一导电型下部金属氧化物半导体层上。将第一导电型上部金属氧化物半导体层形成在所述第二导电型金属氧化物半导体层上。将第二电极形成在所述第一导电型上部金属氧化物半导体层上。
可以对在其上形成所述第二电极的所得结构进行退火。所述退火可以包括热处理或紫外(UV)处理。
所述第一导电型金属氧化物半导体层可以是相同的材料层。
所述第一导电型和第二导电型的任何一个都可以是P-型，且另外一个可以是N-型。该P-型金属氧化物半导体层可以有小于等于3eV的带隙。该P-型金属氧化物半导体层的氧原子比例可以是30-50％，大于满足化学计量比时的比例。该P-型金属氧化物半导体层可以是CuOx(1.1<x≤1.5)或CoOx(1.1<x≤1.5)。所述N-型金属氧化物半导体层可以是选自于由ZnO、SnO2、In2O3、Ga2O3、InSnO、GaInO、ZnInO、ZnSnO、InGaZnO、TiO2、CeO2、Al2O3、Ta2O5、LaO2、NbO2、LiNbO3、BaSrTiO3、SrTiO3、ZrO2、SrZrO3、Nb-掺杂的SrTiO3、Cr-掺杂的SrTiO3、和Cr-掺杂的SrZrO3所组成的组中的一个金属氧化物层。
本发明的另一方面提供了电阻存储交叉点阵的制造方法。第一，将包括第一导电型下部金属氧化物半导体层、第二导电型金属氧化物半导体层、和第一导电型上部金属氧化物半导体层的开关层形成在第一端电极上。将第二端电极形成在所述开关层上。在形成所述开关层前，将可变电阻层形成在所述第一端电极上，或者在形成第二端电极前，将其形成在所述开关层上。
可以对在其上形成所述开关层的所得结构实施退火。所述退火可以包括热处理或UV处理。
所述可变电阻层可以是双极可变电阻层，例如MTJ结构或电阻变存储层。
中间电阻可以形成在所述开关层和可变电阻层之间。与开关层相邻的第一端电极或第二端电极和中间电极可以是相同的材料层。
【有益的效果】
根据本发明，双端子开关元件包括一对第一导电型金属氧化物半导体层和布置在所述第一导电型金属半导体层之间的第二导电型金属氧化物半导体层，因此能够显示对称的和双向的开关特性。此外，使用所述双端子开关元件可以提高电阻存储交叉点阵的集成度。
【附图说明】
图1是显示了根据本发明一个实施方案的双端子开关元件的截面图。
图2是显示了根据本发明一个实施方案的电阻存储交叉点阵单元区的截面图。
图3是显示了根据本发明另一个实施方案的电阻存储交叉点阵单元区的截面图。
图4A和4B是用来说明本发明一个实施方案的电阻存储交叉点阵的写入方法的示意图。
图5是显示出通过制造实施例1制造得到的CoOx层的卢瑟福背散射光谱(RBS)峰的图。
图6A和6B是显示出通过制造实施例1-4制造的P-N-P开关元件的电流-电压特性的图。
图7是显示出制造实施例1和5制造的P-N-P开关元件的电流-电压特性的图。
图8是显示出制造实施例6制造的可变电阻元件的电流-电压特性的图。
图9A和9B是显示出包含串联的P-N-P开关元件和可变电阻元件的元件的电流-电压特性的图。
【本发明的模式】
下面，为了进一步具体说明本发明，将参考附图更详细地说明本发明的示例性实施方案。然而，本发明不限于上述实施方案，并可以以不同的形式体现。
在本说明书中，应理解的是，当提及一个层被布置在另一个层或基底“上”时，其可以被直接形成在所述另一层或基底上，或可以有第三个层被插在它们中间。此外，在此说明书中，应理解的是，这里所用的方向术语如“上方”、“上(部)”、或“上表面”也可以被理解为“下方”、“下(部)”、“下表面”、“侧面”、“侧(部)”、或“侧表面”。也就是空间上的方向术语应被理解为指的是相对方向，而不应被理解为限制性的绝对方向。另外，在此说明书中，术语如“第一”或“第二”不限制组件，应被理解为区分组件的术语。
此外，层的厚度和面积在本说明书的附图中为清楚起见而被放大了。在整个说明书中，相同的标号说明是相同的组件。
图1是说明根据本发明一个实施方案的双端子开关元件的截面图。
参照图1，双端子开关元件包括第一电极100、第二电极300、一对分别电连接到所述第一电极100和第二电极300上的一对第一导电型金属氧化物半导体层210和230、和布置在所述第一导电型金属氧化物半导体层210和230之间的第二导电型金属氧化物半导体层220。因为所述第一导电型和第二导电型是相反的导电类型，一个可以是P-型，而另一个可以是N-型。因此，所述双端子开关元件可以具有P-N-P或N-P-N结构。
当第一电极100和第二电极300之间施加预定绝对值以上的电压时，可以在整个第二导电型金属氧化物半导体层220形成耗尽(depletion)层。此时，在与第一导电型金属氧化物半导体层210和230相接触的第二导电型金属氧化物半导体层220的侧表面中，电流可以在施加反向偏压的部分传导。结果，所述双端子开关元件可以被打开，可以有正值的阈值电压，也可以有负值的阈值电压，并因此而实现双向开关。
同时，第二导电型金属氧化物半导体层220的厚度可以小于第一导电型金属氧化物半导体层210和230的厚度。此时，可以降低所述阈值电压的绝对值。第一导电型金属氧化物半导体层210和230各自的厚度都在10-100nm的范围，优选小于等于30nm。此外，第二导电型金属半导体层220的厚度可以是1-20nm，优选小于等于5nm。
第一导电型金属氧化物半导体层210和230可以是具有第一导电型的下部金属氧化物半导体层210和具有第一导电型的上部金属氧化物半导体层230。所述下部和上部金属氧化物半导体层210和230可以是相同的材料层，且可以具有基本相同的厚度。在这种情况下，可以改善所述双端子开关元件的对称性。然而，所述下部和上部金属氧化物半导体层210和230不受限于此，当具有第一导电型的下部金属氧化物半导体层210和具有第一导电型的上部金属氧化物半导体层230具有相同的导电类型时，它们也可以是不同的材料。或者，具有第一导电型的下部金属氧化物半导体层210和具有第一导电型的上部金属氧化物半导体层230也可以有不同的厚度。
当第一导电型金属氧化物半导体层210和230是P-型金属氧化物半导体层时，第二导电型金属氧化物半导体层220可以是N-型金属氧化物半导体层。另一方面，当第一导电型金属氧化物半导体层210和230是N-型金属氧化物半导体层时，第二导电型金属氧化物半导体层220可以是P-型金属氧化物半导体层。在这种情况下，作为实例，每个所述P-型金属氧化物半导体层都可以是选自于由NiOx(1.1<x≤1.5)、FeOx(1.1<x≤1.5)、CoOx(1.1<x≤1.5)、PdOx(1.1<x≤1.5)、CuAlOx(1.8≤x<3)、CuGaOx(1.8≤x<3)、SrCu2Ox(1≤x<1.8)、RhOx(1.1<x≤1.5)、CrOx(1.1<x≤1.5)、CuOx(1.1<x≤1.5)、CuxO(1.5<x≤2)、SnOx(1.1<x≤1.5)、AgxO(1.5<x≤2)、LaMnOx(2.5<x≤3)、YBaCu2Ox(3.5<x≤4)、PCMO(PrCaMnO3)、LCMO(LaCaMnO3)、LSMO(LaSrMnO3)、和PZTO(PbZrTiO3)所组成的组中的一种金属氧化物层。同时，所述N-型金属氧化物半导体层可以是各自选自于由ZnO、SnO2、In2O3、Ga2O3、InSnO、GaInO、ZnInO、ZnSnO、InGaZnO、TiO2、CeO2、Al2O3、Ta2O5、LaO2、NbO2、LiNbO3、BaSrTiO3、SrTiO3、ZrO2、SrZrO3、Nb-掺杂的SrTiO3、Cr-掺杂的SrTiO3、和Cr-掺杂的SrZrO3所组成的组中的一种金属氧化物层。
通常，由于极低的电流密度，将所述P-型金属氧化物半导体实际施加到元件上是非常困难的。为了解决该困难，P-型金属氧化物半导体层的带隙可以小于等于3eV，例如，小于等于2eV。在这种情况下，可以显著提高所述P-型金属氧化物半导体层的电流密度。或者，P-型金属氧化物半导体层的带隙可以大于等于1eV。作为实例，满足该条件的P-型金属氧化物半导体层可以是CuOx(1.1<x≤1.5,带隙为1.2-1.4eV)或CoOx(1.1<x≤1.5,带隙为1.4-1.6eV)。此外，所述P-型金属氧化物半导体层的氧原子比例可以是10-50％，特别是30-50％，大于氧相对于金属满足化学计量比例时的比例。此外，满足该条件的P-型金属氧化物半导体层可以是CuOx(1.1<x≤1.5)或CoOx(1.1<x≤1.5)。
所述第一电极100和第二电极300可以由和与其分别连接的第一导电型金属氧化物半导体层210和230实现欧姆接触的材料制成。作为实例，第一电极100和第二电极300各自都可以是Al、W、Pt、Ti、TiN、TaN、WN、或Cu。
此外，将参考图1说明制造根据本发明实施方案的双端子开关元件的方法。
根据本发明实施方案双端子开关元件的制造方法可以包括在第一电极100上形成第一导电型下部金属氧化物半导体层210，在所述第一导电型下部金属氧化物半导体层210上形成第二导电型金属氧化物半导体层220，在所述第二导电型金属氧化物半导体层220上形成第一导电型上部金属氧化物半导体层230，和在所述第一导电型上部金属氧化物半导体层230上形成第二电极300。
参考图1，所述第一电极100、具有第一导电型的下部金属氧化物半导体层210、第二导电型金属氧化物半导体层220、具有第一导电型的上部金属氧化物半导体层230、和第二电极300按次序形成以制成所述双端子开关元件。
因为第一导电型和第二导电型是相反的导电类型，一个可以是P-型，而另一个可以是N-型。因此，该双端子开关元件可以具有P-N-P或N-P-N结构。
所述第一电极100、具有第一导电型的下部金属氧化物半导体层210、第二导电型金属氧化物半导体层220、具有第一导电型的上部金属氧化物半导体层230、和第二电极300可以用适当的靶利用溅射方法形成。特别是，当在金属氧化物半导体层210、220和230之间形成P-型金属氧化物半导体层时，可以在惰性气体和氧气混合的气氛下实施所述溅射方法。结果在所述P-型金属氧化物半导体层中形成金属空位，因此可以改善该P-型金属氧化物半导体层的电流密度。然而，所述金属空位不限于此，也可以用脉冲激光沉积(PLD)法、热蒸镀法、电子束蒸镀法、物理气相沉积(PVD)法、分子束外延(MBE)沉积法、或化学气相沉积(CVD)法形成。
在第二电极300形成后，可以实施退火，如热处理、紫外(UV)处理、或多个上述方法的组合处理。此时，可以改善双端子选择性元件的开通电流密度和开/关比，且可以降低阈值电压(开通电压)。热处理可以是使用快速热退火(RTA)或加热炉的热处理。UV处理可以是使用UV灯的退火，可以使用UV-C(波长为100-280nm的UV)来实施。
图2是显示了根据本发明一个实施方案的电阻存储交叉点阵的截面图，限于一个单元区。
参考图2，所述电阻存储交叉点阵包括第一端电极150和与第一端电极150上部交叉的第二端电极350。按次序叠加的开关层200和可变电阻层500被布置在端电极150和350的交叉点处。然而，这些并不限于此，所述开关层200也可以叠加在可变电阻层500上。中间电极400可被布置在开关层200和可变电阻层500之间。第一端电极150、开关层200、和中间电极400可构成双端子开关元件SD，并且中间电极400、可变电阻层500、和第二端电极350可构成可变电阻元件RM。此外，第一端电极150可用作字线(wordline)，或者额外的字线可连接到第一端电极150上。此外，第二端电极350可作为位线(bitline)，或额外的位线可连接到第二端电极350上。
至少在形成开关层200后，例如，在形成所述开关层200后而在形成中间电极400前，或在形成开关层200且在其上形成中间电极400后，而在形成可变电阻层500前，可以实施退火。所述退火可以是热处理、紫外(UV)处理、或多个上述方法的组合处理。在这种情况下，可以改善所述双端子选择元件SD的开通电流密度和开/关比，且可以降低阈值电压。热处理可以是使用RTA或加热炉的热处理。UV处理可以是使用UV灯的退火，可以使用UV-C(波长为100-280nm的UV)来实施。
端电极150和350及中间电极400各自可以是Al、W、Pt、Ti、TiN、TaN、WN、或Cu层。然而，提供到所述开关层200两侧的端电极和中间电极可以用相同的材料层制成。在这种情况下，可以改善所述开关元件SD的对称性。然而，这并不限于此。
所述开关层200包括一对第一导电型金属氧化物半导体层210和230及被布置于所述第一导电型金属氧化物半导体层210和230之间的第二导电型金属氧化物半导体层220。第一导电型金属氧化物半导体层210和230中的一个可电连接到端电极150和350中的一个。所述第一导电型金属氧化物半导体层210和230可以是具有第一导电型的下部金属氧化物半导体层210和具有第一导电型的上部金属氧化物半导体层230。作为实例，所述下部金属氧化物半导体层210被连接到第一端电极150上。当布置中间电极400时，所述上部金属氧化物半导体层230可以与该中间电极400相连。将参考图1所描述的实施方案详细说明第一导电型金属氧化物半导体层210和230及第二导电型金属氧化物半导体层220。
可变电阻层500可电连接到上部金属氧化物半导体层230上。当布置中间电极400时，所述可变电阻层500可连接到该中间电极400上。可变电阻层500可以是双极可变电阻层。包括该可变电阻层500的可变电阻元件RM可以包括磁阻随机存取存储器(MRAM)，特别是自旋转移矩(spintransfertorque)MRAM。在这种情况下，可变电阻层500具有磁隧道结(MTJ)结构，且该MTJ结构可以具有按次序叠加的铁磁性固定层(pinnedlayer)510、隧道阻挡层520、和铁磁性自由层530。所述MTJ结构还可以进一步包括在所述铁磁性固定层510下面的固定层(没有示出)。作为不发生磁化反转的层的铁磁性固定层510可以是CoFeB层或FePt层。隧道阻挡层520可以是氧化铝层或氧化镁层。在临界电流密度以上发生磁化反转层的铁磁性自由层530可以是CoFeB层或FePt层。铁磁性自由层530的磁化方向与处在正向临界电流密度以上和负向临界电流密度以下的固定层的磁化方向相反。因此，所述自旋转移矩MRAM可作为双极元件运作。
此外，将参考图2说明本发明一个实施方案的电阻存储交叉点阵的制造方法。
本发明一个实施方案的电阻存储交叉点阵的制造方法可包括在第一端电极150上形成包括第一导电型下部金属氧化物半导体层210、第二导电型金属氧化物半导体层220、和第一导电型上部金属氧化物半导体层230的开关层200，在所述开关层200上形成第二端电极350，和在形成开关层200之前在第一端电极150上或在形成第二端电极350之前在开关层200上形成可变电阻层500。
参考图2，形成了第一端电极150。该第一端电极150的形成可在一个方向上延伸。所述开关层200可形成在第一端电极150上。可变电阻层500可形成在开关层200上。与第一端电极150相交的第二端电极350可形成在可变电阻层500上。然而，这并不限于此，可变电阻层500可在形成开关层200之前形成在第一端电极150上。因此，其中开关层200和可变电阻层500叠加的结构可被布置在端电极150和350的交点处。
中间电极400可以形成在开关层200和可变电阻层500之间。在这种情况下，第一端电极150、开关层200、和中间电阻400可构成双端子开关元件SD，并且中间电极400、可变电阻层500、和第二端电极350可构成可变电阻元件RM。此外，第一端电极150可用作字线且额外的字线可连接到第一端电极150上。此外，第二端电极350可作为位线且额外的位线可连接到第二端电极350上。
至少在形成开关层200后，例如，在形成所述开关层200后而在形成中间电极400前，或在形成开关层200且在其上形成中间电极400后，而在形成可变电阻层500前，可以实施退火。所述退火可以是热处理、紫外(UV)处理、或多个上述方法的组合处理。在这种情况下，可以改善所述双端子选择元件SD的开通电流密度和开/关比，且可以降低阈值电压(开通电压)。热处理可以是使用RTA或加热炉的热处理。UV处理可以是使用UV灯的退火，可以使用UV-C(波长为100-280nm的UV)来实施。
图3给出了本发明另一个实施方案的电阻存储交叉点阵的截面图，限于一个单元区。除下述说明外，根据本发明实施方案的电阻存储交叉点阵与图2所述的交叉点阵相似。
参考图3，包括可变电阻层600的可变电阻元件RM可以是电阻RAM(RRAM)。在这种情况下，可变电阻层600是双极可变电阻层，特别是具有双极特性的RRAM层。作为实例，所述可变电阻层600可以是金属氧化物层(过渡金属氧化物层)、硫属化物层、钙钛矿层、或金属掺杂的固体电解质层。金属氧化物层可以是SiO2层、Al2O3层、或过渡金属氧化物层。过渡金属氧化物层可以是HfO2-x、MnO2-x、ZrO2-x、Y2O3-x、TiO2- x、NiO1-y、Nb2O5-x、Ta2O5-x、CuO1-y、Fe2O3-x(例如0≤x≤1.5,0≤y≤0.5)、或镧系金属氧化物层。所述镧系金属可以是镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、钆(Gd)、或镝(Dy)。所述硫属化物层可以是GeSbTe层或GeTeO(例如Ge2Te2O5)层，及所述钙钛矿层可以是SrTiO3层、Cr层、Nb-掺杂的SrZrO3层、PCMO(Pr1-XCaXMnO3,0<X<1)层、或LCMO(La1-XCaXMnO3,0<X<1,例如X是0.3)层。此外，所述金属掺杂的固体电解质层可以是Ag掺杂在GeSe中的层，即AgGeSe层。
在一个实施方案中，当设定电压被施加到所述可变电阻元件RM上时，包含在RRAM层600中的氧离子移动到第二端电极350处，从而被存储在第二端电极350中。在这种情况下，在RRAM层600中的氧空位数增加，RRAM层600可变得具有低电阻。此外，当复位电压被施加到所述可变电阻元件RM上时，被移动到第二端电极350的氧离子可以返回到RRAM层600。在这种情况下，RRAM层600中的氧空位数降低，且RRAM层600可变得具有高电阻。为此，第二端电极350可以是TiN或WN，其即使在存储氧后电阻也几乎没有改变。在这种情况下，第一端电极150和中间电极400各自可以是Al、W、Pt、Ti、TaN、WN、或Cu层。
图4A是用来说明本发明一个实施方案的电阻存储交叉点阵的前向写入方法的示意图。
参考图4A，布置了多个第一数据线，即字线Wn、Wn+1、Wn+2、和Wn+3，和多个第二数据线，即与字线相交的位线Bm、Bm+1、Bm+2、和Bm+3。将串联连接的双端子开关元件SD和可变电阻元件RM布置在每个字线和每个位线的交点处。给出了双端子开关元件SD与字线相连和可变电阻元件RM与位线相连，但不限于此，双端子开关元件SD和可变电阻元件RM的位置可以互换。
将1/2V写入施加到从位线中选出的位线Bm+1上，并将接地电压施加到没有从位线中选出的位线Bm、Bm+2、和Bm+3上。将-1/2V写入施加到从字线Wn、Wn+1、Wn+2、和Wn+3中选出的字线Wn+1上，并将接地电压施加到没有从字线中选出的字线Wn、Wn+2、Wn+3上。可将V写入施加到位于所选位线Bm+1和所选字线Wn+1交点处的所选的单元区A上，可将0V、1/2V写 入、或-1/2V写入施加到剩下的未选出的单元区上。
V写入的值可以大于等于双端子开关元件SD的阈值电压和大于等于可变电阻元件RM的设定电压值，并且1/2V写入的值可以小于电阻存储元件RM的设定电压。因此，在所选单元区(unitcell)中，只有电阻存储元件RM可以在低电阻状态(LRS)选择性地改变。同时，在未选择的单元区内，不能改变电阻存储元件RM的状态，并且可以保持之前的状态。
图4B是用来说明本发明一个实施方案的电阻存储交叉点阵的反向写入方法的示意图。除下述说明外，所述本发明实施方案的写入方法与参考图4A描述的前向写入方法相似。
参考图4B，将-1/2V写入施加到从位线中选出的位线Bm+1上，并将接地电压施加到没有从位线中选出的位线Bm、Bm+2、和Bm+3上。将1/2V写入施加到从字线Wn、Wn+1、Wn+2、和Wn+3中选出的字线Wn+1上，并将接地电压施加到没有从字线中选出的字线Wn、Wn+2、Wn+3上。可将-V写入施加到位于所选位线Bm+1和所选字线Wn+1交点处的所选单元区A上，可将0V、1/2V写入、或-1/2V写入施加到剩下的未选出的单元区上。
-V写入的值可以小于等于双端子开关元件SD的反向阈值电压和小于等于可变电阻元件RM的复位电压。因此，在所选单元区中，只有电阻存储元件RM可以在高电阻状态(HRS)选择性地改变。同时，在未选择的单元区内，不能改变电阻存储元件RM的状态，并且可以保持其之前的状态。
下面，将介绍示例性的实验实施例以帮助理解本发明。然而，下面的实验实施例仅旨在帮助理解本发明，而本发明不受限于此。
<实验实施例；实施例>
<制造实施例1：制造P-N-P开关元件，IGZO_5nm>
利用磁控溅射法，在纯氩气环境下以Ti靶，在含有200nmSiO2层的Si基板的SiO2层上形成30nmTi层，然后在相同的环境下利用磁控溅射法用Pt靶形成100nm的Pt层。然后，在1.1sccm氧气和10sccm氩气的混合气氛下，用CoO靶通过磁控溅射法在所述Pt层上形成30nmCoOxP-型金属氧化物半导体层。在纯氩气氛下，用IGZO(InGaZnO)靶通过磁控溅射法在所述CoOx上形成5nmIGZON-型金属氧化物半导体层。在1.1sccm氧气和10sccm氩气的混合气氛下，用CoO靶通过磁控溅射法在所述IGZO层上形成30nmCoOxP-型金属氧化物半导体层。然后，在纯氩气氛下，用Pt靶和金属掩膜(shadowmask)通过磁控溅射法在所述CoOx层上形成100nmPt图案。然后，在小于等于10-6Torr的高真空状态下实施UV处理，其中辐照20分钟以上UV-C(波长为100-280nm的UV)区的紫外光。
<制造实施例2：制造P-N-P开关元件，IGZO_10nm>
用与开关元件制造实施例1相同的方法制造了开关元件，除了形成10nmIGZO层之外。
<制造实施例3：制造P-N-P开关元件，IGZO_20nm>
用与开关元件制造实施例1相同的方法制造了开关元件，除了形成20nmIGZO层之外。
<制造实施例4：制造P-N-P开关元件，IGZO_50nm>
用与开关元件制造实施例1相同的方法制造了开关元件，除了形成50nmIGZO层之外。
<制造实施例5：制造P-N-P开关元件，除了UV处理之外>
用与开关元件制造实施例1相同的方法制造了开关元件，除了没有实施UV处理之外。
图5是显示出通过制造实施例1制造得到的CoOx层的卢瑟福背散射光谱(RBS)峰的图。
参考图5，分析得到CoOx层的Co和O的原子比为1:1.4，及x是1.4。这说明O的原子比例比满足化学计量比例(CoOx，其中x＝1)时提高了，且在所述CoOx(x＝1.4)层中的金属空位含量提高了。
图6A和6B是显示出通过制造实施例1-4制造的P-N-P开关元件的电流-电压特性的图。
参考图6A和6B，可见开通电压降低了，此外，随着IGZO层厚度的降低开通电流增加。作为实例，可见所述P-N-P开关元件的开通电压为约2V,及当IGZO层是5nm时，所述开通电流(4V)是一个非常好的值如约10-2。可见，开通电流的增加是因为作为P-型金属氧化物半导体层的CoOx层电流密度的增加。CoOx层电流密度的增加被认为是由于随着x值的增加金属空位含量的增加而导致的。
图7是显示出通过制造实施例1和制造实施例5制造的P-N-P开关元件的电流-电压特性的图。
参考图7，可见实施UV处理时(制造实施例1)比没有实施UV处理时(制造实施例7)的开通电压略微降低，此外，开通电流提高了。因此，可以推定UV处理改善了金属氧化物半导体层之间和/或金属氧化物半导体层与金属层之间的界面特性。
<制造方法6：制造可变电阻元件>
利用磁控溅射法，在纯氩气环境下以Ti靶，在含有200nmSiO2层的Si基板的SiO2层上形成30nmTi层，然后在相同的环境下利用磁控溅射法用Pt靶形成100nm的Pt层。然后，在10sccm氧气和6sccm氩气的混合气氛下，用TiO2靶通过磁控溅射法在所述Pt层上形成了为30nmTiOx(x＝1.75)的RRAM层。在1.5sccm氮气和8sccm氩气的混合气氛下，用Ti靶和金属掩膜通过磁控溅射法在所述TiOx上形成100nmTiN图案。
图8是显示出通过制造实施例6制造的可变电阻元件的电流-电压特性的图。
参考图8，可见通过制造实施例6制造的可变电阻元件显示了具有设定电压为约2V和复位电压为约-2V的双极特性。
图9A和9B是显示出包含串联连接的P-N-P开关元件和可变电阻元件的元件的电流-电压特性的图。特别是，通过制造实施例1制造的P-N-P开关元件的上部电极Pt和通过制造实施例6制造的可变电阻元件的下部电极Pt通过引线接合连接。
参考图9A和9B，可见所述开关元件的前向阈值电压(forwardthresholdvoltage)Vth1为约1V，和反向阈值电压(backwardthresholdvoltage)Vth2为约-1V。此外，可见可变电阻元件的设定电压为约4V和其复位电压为约-4V。相应地，图4A和4B所描述的V写入可被设定为约4V，其是设定电压，和-V写入可被设定为约-4V，其是复位电压。此外，当施加到所选单元区的电压V读取被设定为约3V以读取所选单元区的数据时，开通电流相对于关闭电流的比例可以是约4。
尽管已经参考示例性实施方案详细说明了本发明，但本发明不限于此。本领域技术人员可以作出各种修改和改变而不脱离本发明的精神和范围。

Claims (39)

1.双端子开关元件，包括：
第一电极；
第二电极；
电连接到第一电极和第二电极上的一对第一导电型金属氧化物半导体层；和
布置在第一导电型金属氧化物半导体层之间的第二导电型金属氧化物半导体层。
2.权利要求1的元件，其中所述第一导电型金属氧化物半导体层是相同的材料层。
3.权利要求1的元件，其中第一导电型和第二导电型中任何一个是P-型和另一个是N-型。
4.权利要求3的元件，其中每个P-型金属氧化物半导体层的带隙小于等于3eV。
5.权利要求3的元件，其中P-型金属氧化物半导体层的氧原子比例为30-50％，大于满足化学计量比时的比例。
6.权利要求3的元件，其中每个P-型金属氧化物半导体层是CuOx(1.1<x≤1.5)或CoOx(1.1<x≤1.5)。
7.权利要求3的元件，其中N-型金属氧化物半导体层是选自于由ZnO、SnO2、In2O3、Ga2O3、InSnO、GaInO、ZnInO、ZnSnO、InGaZnO、TiO2、CeO2、Al2O3、Ta2O5、LaO2、NbO2、LiNbO3、BaSrTiO3、SrTiO3、ZrO2、SrZrO3、Nb-掺杂的SrTiO3、Cr-掺杂的SrTiO3、和Cr-掺杂的SrZrO3所组成的组中的一种金属氧化物层。
8.电阻存储交叉点阵，包括：
第一端电极；
第二端电极；
布置在第一端电极和第二端电极之间且包括一对第一导电型金属氧化物半导体层和布置在所述第一导电型金属氧化物半导体层之间的第二导电型金属氧化物半导体层的开关层；和
布置在所述开关层和第二端电极之间的双极可变电阻层。
9.权利要求8的阵列，其中所述可变电阻层是磁隧道结(MTJ)结构或电阻变存储层。
10.权利要求8的阵列，进一步包括位于开关层和可变电阻层之间的中间电极。
11.权利要求10的阵列，其中所述第一端电极和中间电极是相同的材料层。
12.权利要求8的阵列，其中所述第一导电型金属氧化物半导体层是相同的材料层。
13.权利要求8的阵列，其中第一导电型和第二导电型中任何一个是P-型和另一个是N-型。
14.权利要求13的阵列，其中每个P-型金属氧化物半导体层的带隙小于等于3eV。
15.权利要求13的阵列，其中P-型金属氧化物半导体层的氧原子比例为30-50％，大于满足化学计量比时的比例。
16.权利要求13的阵列，其中每个P-型金属氧化物半导体层是CuOx(1.1<x≤1.5)或CoOx(1.1<x≤1.5)。
17.权利要求13的阵列，其中N-型金属氧化物半导体层是选自于由ZnO、SnO2、In2O3、Ga2O3、InSnO、GaInO、ZnInO、ZnSnO、InGaZnO、TiO2、CeO2、Al2O3、Ta2O5、LaO2、NbO2、LiNbO3、BaSrTiO3、SrTiO3、ZrO2、SrZrO3、Nb-掺杂的SrTiO3、Cr-掺杂的SrTiO3、和Cr-掺杂的SrZrO3所组成的组中的一种金属氧化物层。
18.制造双端子开关元件的方法，包括：
在第一电极上形成第一导电型下部金属氧化物半导体层；
在所述第一导电型下部金属氧化物半导体层上形成第二导电型金属氧化物半导体层；
在所述第二导电型金属氧化物半导体层上形成第一导电型上部金属氧化物半导体层；和
在所述第一导电型上部金属氧化物半导体层上形成第二电极。
19.权利要求18的方法，进一步包括对在其上形成第二电极的所得结构进行退火。
20.权利要求19的方法，其中所述退火包括热处理或紫外(UV)处理。
21.权利要求18的方法，其中所述第一导电型金属氧化物半导体层是相同的材料层。
22.权利要求18的方法，其中第一导电型和第二导电型中任何一个是P-型和另一个是N-型。
23.权利要求22的方法，其中P-型金属氧化物半导体层的带隙小于等于3eV。
24.权利要求22的方法，其中P-型金属氧化物半导体层的氧原子比例为30-50％，大于满足化学计量比时的比例。
25.权利要求22的方法，其中P-型金属氧化物半导体层是CuOx(1.1<x≤1.5)或CoOx(1.1<x≤1.5)。
26.权利要求22的方法，其中N-型金属氧化物半导体层是选自于由ZnO、SnO2、In2O3、Ga2O3、InSnO、GaInO、ZnInO、ZnSnO、InGaZnO、TiO2、CeO2、Al2O3、Ta2O5、LaO2、NbO2、LiNbO3、BaSrTiO3、SrTiO3、ZrO2、SrZrO3、Nb-掺杂的SrTiO3、Cr-掺杂的SrTiO3、和Cr-掺杂的SrZrO3所组成的组中的一种金属氧化物层。
27.制造电阻存储交叉点阵的方法，包括：
在第一端电极上形成包括第一导电型下部金属氧化物半导体层、第二导电型金属氧化物半导体层、和第一导电型上部金属氧化物半导体层的开关层；
在所述开关层上形成第二端电极；和
在形成所述开关层之前在所述第一端电极上，或在形成第二端电极之前在所述开关层上，形成可变电阻层。
28.权利要求27的方法，进一步包括对在其上形成开关层的所得结构进行退火。
29.权利要求28的方法，其中所述退火包括热处理或UV处理。
30.权利要求27的方法，其中所述可变电阻层是双极可变电阻层。
31.权利要求30的方法，其中所述双极可变电阻层是MTJ结构或电阻变存储层。
32.权利要求27的方法，进一步包括在开关层和可变电阻层之间形成中间电极。
33.权利要求32的方法，其中与开关层相邻的第一端电极或第二端电极和中间电极是相同的材料层。
34.权利要求27的方法，其中第一导电型金属氧化物半导体层是相同的材料层。
35.权利要求27的方法，其中第一导电型和第二导电型中任何一个是P-型和另一个是N-型。
36.权利要求35的方法，其中P-型金属氧化物半导体层的带隙小于等于3eV。
37.权利要求35的方法，其中P-型金属氧化物半导体层的氧原子比例为30-50％，大于满足化学计量比时的比例。
38.权利要求35的方法，其中P-型金属氧化物半导体层是CuOx(1.1<x≤1.5)或CoOx(1.1<x≤1.5)。
39.权利要求35的方法，其中N-型金属氧化物半导体层是选自于由ZnO、SnO2、In2O3、Ga2O3、InSnO、GaInO、ZnInO、ZnSnO、InGaZnO、TiO2、CeO2、Al2O3、Ta2O5、LaO2、NbO2、LiNbO3、BaSrTiO3、SrTiO3、ZrO2、SrZrO3、Nb-掺杂的SrTiO3、Cr-掺杂的SrTiO3、和Cr-掺杂的SrZrO3所组成的组中的一种金属氧化物层。
CN201480016707.XA 2013-03-21 2014-03-21 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列 Active CN105144383B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2013-0030113 2013-03-21
KR1020130030113A KR102051424B1 (ko) 2013-03-21 2013-03-21 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 제조방법
KR1020130030110A KR102071710B1 (ko) 2013-03-21 2013-03-21 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
KR10-2013-0030110 2013-03-21
PCT/KR2014/002423 WO2014148872A1 (ko) 2013-03-21 2014-03-21 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이, 및 이들의 제조방법

Publications (2)

Publication Number Publication Date
CN105144383A true CN105144383A (zh) 2015-12-09
CN105144383B CN105144383B (zh) 2019-11-19

Family

ID=51580453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480016707.XA Active CN105144383B (zh) 2013-03-21 2014-03-21 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列

Country Status (3)

Country Link
US (2) US20160043142A1 (zh)
CN (1) CN105144383B (zh)
WO (1) WO2014148872A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529399A (zh) * 2016-01-27 2016-04-27 电子科技大学 一种基于多元金属氧化物薄膜的阻变储存器及其制备方法
CN107195776A (zh) * 2016-03-15 2017-09-22 三星电子株式会社 半导体器件
CN110752293A (zh) * 2019-09-27 2020-02-04 北京大学 一种双向阈值开关选择器件及其制备方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016122445A1 (en) * 2015-01-26 2016-08-04 Hewlett Packard Enterprise Development LP. Resistive memory arrays with a negative temperature coefficient of resistance material
TWI553922B (zh) * 2015-06-30 2016-10-11 友達光電股份有限公司 磁感電阻元件及電子裝置
US10593727B2 (en) * 2016-05-18 2020-03-17 Avalanche Technology, Inc. Magnetic memory cell including two-terminal selector device
WO2018044330A1 (en) * 2016-09-02 2018-03-08 Intel Corporation Semiconductor material for resistive random access memory
US20190198100A1 (en) * 2016-09-30 2019-06-27 Intel Corporation Conductive bridge resistive random access memory cell
US10340449B2 (en) * 2017-06-01 2019-07-02 Sandisk Technologies Llc Resistive memory device containing carbon barrier and method of making thereof
US10861902B2 (en) 2017-06-13 2020-12-08 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction pattern
KR102366798B1 (ko) 2017-06-13 2022-02-25 삼성전자주식회사 반도체 소자
WO2019022732A1 (en) * 2017-07-26 2019-01-31 Intel Corporation BILOUCHE SELECTOR FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES
CN109473546B (zh) * 2017-09-07 2022-08-09 厦门半导体工业技术研发有限公司 阻变存储器及其制备方法
WO2020159214A1 (ko) * 2019-01-29 2020-08-06 한양대학교 산학협력단 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
JP2021047950A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 記憶装置
CN110707211B (zh) * 2019-09-29 2023-02-17 西安理工大学 一种氧化铈忆阻器薄膜的制备方法
US11211426B2 (en) 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel junction selector MRAM
EP3823042A1 (en) 2019-11-12 2021-05-19 Imec VZW Bipolar selector device for a memory array
KR20210081783A (ko) 2019-12-24 2021-07-02 삼성전자주식회사 가변 저항 메모리 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711612A (zh) * 2002-11-18 2005-12-21 索尼株式会社 质子导体、单离子导体、其制造方法、及电解质电容器
CN102157540A (zh) * 2009-12-24 2011-08-17 三星电子株式会社 存储装置、存储卡和电子装置
WO2012057499A2 (ko) * 2010-10-26 2012-05-03 한양대학교 산학협력단 정류특성 또는 오믹 접합층을 가지는 저항변화 메모리
KR20120050870A (ko) * 2010-11-11 2012-05-21 광주과학기술원 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이
CN102576608A (zh) * 2009-09-30 2012-07-11 株式会社半导体能源研究所 氧化还原电容器以及其制造方法
US20120289020A1 (en) * 2011-05-12 2012-11-15 Beom-Yong Kim Method for fabricating variable resistance memory device
CN102844865A (zh) * 2009-07-13 2012-12-26 希捷科技有限公司 具有穿通访问的垂直非易失性开关及其制造方法

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262295A (en) * 1978-01-30 1981-04-14 Hitachi, Ltd. Semiconductor device
JP3955396B2 (ja) * 1998-09-17 2007-08-08 株式会社ルネサステクノロジ 半導体サージ吸収素子
US6333543B1 (en) * 1999-03-16 2001-12-25 International Business Machines Corporation Field-effect transistor with a buried mott material oxide channel
US6479847B2 (en) * 1999-05-07 2002-11-12 International Business Machines Corporation Method for complementary oxide transistor fabrication
US6274916B1 (en) * 1999-11-19 2001-08-14 International Business Machines Corporation Ultrafast nanoscale field effect transistor
US6426536B1 (en) * 2001-04-16 2002-07-30 International Business Machines Corporation Double layer perovskite oxide electrodes
US6841812B2 (en) * 2001-11-09 2005-01-11 United Silicon Carbide, Inc. Double-gated vertical junction field effect power transistor
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US7176064B2 (en) * 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
KR100569550B1 (ko) * 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US8796670B2 (en) * 2003-12-26 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
JP2006295104A (ja) * 2004-07-23 2006-10-26 Semiconductor Energy Lab Co Ltd 発光素子およびそれを用いた発光装置
CN101032040B (zh) * 2004-09-30 2012-05-30 株式会社半导体能源研究所 发光元件和发光设备
US8314024B2 (en) * 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US20060245235A1 (en) * 2005-05-02 2006-11-02 Advanced Micro Devices, Inc. Design and operation of a resistance switching memory cell with diode
US7303971B2 (en) * 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
US7446010B2 (en) * 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
JP2007096160A (ja) * 2005-09-30 2007-04-12 Oki Data Corp 半導体複合装置、及びこれらを用いたプリントヘッド並びに画像形成装置。
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US8017860B2 (en) * 2006-05-15 2011-09-13 Stion Corporation Method and structure for thin film photovoltaic materials using bulk semiconductor materials
US7807917B2 (en) * 2006-07-26 2010-10-05 Translucent, Inc. Thermoelectric and pyroelectric energy conversion devices
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
CN101636841B (zh) * 2007-03-22 2011-06-22 松下电器产业株式会社 存储元件和存储装置
KR100852206B1 (ko) * 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US9249032B2 (en) * 2007-05-07 2016-02-02 Idemitsu Kosan Co., Ltd. Semiconductor thin film, semiconductor thin film manufacturing method and semiconductor element
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US7692951B2 (en) * 2007-06-12 2010-04-06 Kabushiki Kaisha Toshiba Resistance change memory device with a variable resistance element formed of a first and a second composite compound
KR101219774B1 (ko) * 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
US8101937B2 (en) * 2007-07-25 2012-01-24 Intermolecular, Inc. Multistate nonvolatile memory elements
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
WO2010004705A1 (ja) * 2008-07-11 2010-01-14 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US20120285508A1 (en) * 2008-08-28 2012-11-15 Stion Corporation Four terminal multi-junction thin film photovoltaic device and method
WO2010029645A1 (ja) * 2008-09-12 2010-03-18 株式会社 東芝 不揮発性記憶装置及びその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4604128B2 (ja) * 2008-10-15 2010-12-22 富士フイルム株式会社 光電変換素子及び撮像素子
KR101016266B1 (ko) * 2008-11-13 2011-02-25 한국과학기술원 투명 전자소자용 투명 메모리.
JP4607257B2 (ja) * 2008-12-04 2011-01-05 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
TWI431130B (zh) * 2008-12-19 2014-03-21 Applied Materials Inc 銅黑銅鐵礦透明ｐ型半導體之製造及應用方法
KR101526926B1 (ko) * 2008-12-30 2015-06-10 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
KR100997214B1 (ko) * 2009-01-16 2010-11-29 한국과학기술원 저항 변화 메모리
JP4977158B2 (ja) * 2009-03-23 2012-07-18 株式会社東芝 情報記録再生装置
JP2011014796A (ja) 2009-07-03 2011-01-20 Toshiba Corp 不揮発性記憶装置
US8891284B2 (en) * 2009-07-13 2014-11-18 Hewlett-Packard Development Company, L.P. Memristors based on mixed-metal-valence compounds
WO2011025283A2 (ko) * 2009-08-27 2011-03-03 주식회사 아모텍 ＺｎＯ계 바리스터 조성물
KR101837103B1 (ko) * 2009-09-30 2018-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기화학 커패시터
US8072795B1 (en) * 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
US8642363B2 (en) * 2009-12-09 2014-02-04 Nano And Advanced Materials Institute Limited Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
KR20110072921A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 메모리소자 및 그 동작방법
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
JP5161911B2 (ja) 2010-03-25 2013-03-13 株式会社東芝 抵抗変化メモリ
JP5128718B2 (ja) * 2010-03-25 2013-01-23 パナソニック株式会社 不揮発性記憶素子の駆動方法および不揮発性記憶装置
PT105039A (pt) * 2010-04-06 2011-10-06 Univ Nova De Lisboa Ligas de óxidos tipo p baseados em óxidos de cobre, óxidos estanho, óxidos de ligas de estanho-cobre e respectiva liga metálica, e óxido de níquel, com os respectivos metais embebidos, respectivo processo de fabrico e utilização
US8471360B2 (en) * 2010-04-14 2013-06-25 Sandisk 3D Llc Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same
US8385102B2 (en) * 2010-05-11 2013-02-26 Sandisk 3D Llc Alternating bipolar forming voltage for resistivity-switching elements
US8395927B2 (en) * 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers including breakdown layer
US8520425B2 (en) * 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8450123B2 (en) * 2010-08-27 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Oxygen diffusion evaluation method of oxide film stacked body
US9184381B2 (en) * 2010-10-08 2015-11-10 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage element and method for manufacturing same
US8841648B2 (en) * 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US8796661B2 (en) * 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8791447B2 (en) * 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US9093538B2 (en) * 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8537592B2 (en) * 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9252189B2 (en) * 2011-06-27 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device
WO2013044612A1 (en) * 2011-09-29 2013-04-04 Tsinghua University Vertical selection transistor, memory cell, and three-dimensional memory array structure and method for fabricating the same
KR101969166B1 (ko) * 2011-11-29 2019-08-21 에스케이하이닉스 주식회사 가변 저항체, 이를 이용한 비휘발성 메모리 장치 및 이들의 제조 방법
JP5783094B2 (ja) * 2011-11-30 2015-09-24 株式会社リコー ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
KR20130076459A (ko) * 2011-12-28 2013-07-08 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR101897280B1 (ko) * 2012-01-04 2018-09-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
US8878152B2 (en) * 2012-02-29 2014-11-04 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
US9217721B2 (en) * 2012-02-29 2015-12-22 Ohio State Innovation Foundation No sensor and sensor systems
WO2013150791A1 (ja) * 2012-04-04 2013-10-10 パナソニック株式会社 迂回電流を抑制する双方向型電流素子を用いたクロスポイント型の抵抗変化型記憶装置の設計方法
KR101284587B1 (ko) * 2012-05-17 2013-07-11 한국과학기술연구원 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
US8536558B1 (en) * 2012-07-31 2013-09-17 Globalfoundries Singapore Pte. Ltd. RRAM structure with improved memory margin
KR20140028421A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US20140241031A1 (en) * 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
US9287057B2 (en) * 2013-06-05 2016-03-15 City University Of Hong Kong Plasmonic enhanced tandem dye-sensitized solar cell with metallic nanostructures
US9548449B2 (en) * 2013-06-25 2017-01-17 Intel Corporation Conductive oxide random access memory (CORAM) cell and method of fabricating same
US9147840B2 (en) * 2014-03-03 2015-09-29 Infineon Technologies Ag Memory
WO2016099580A2 (en) * 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711612A (zh) * 2002-11-18 2005-12-21 索尼株式会社 质子导体、单离子导体、其制造方法、及电解质电容器
CN102844865A (zh) * 2009-07-13 2012-12-26 希捷科技有限公司 具有穿通访问的垂直非易失性开关及其制造方法
CN102576608A (zh) * 2009-09-30 2012-07-11 株式会社半导体能源研究所 氧化还原电容器以及其制造方法
CN102157540A (zh) * 2009-12-24 2011-08-17 三星电子株式会社 存储装置、存储卡和电子装置
WO2012057499A2 (ko) * 2010-10-26 2012-05-03 한양대학교 산학협력단 정류특성 또는 오믹 접합층을 가지는 저항변화 메모리
KR20120050870A (ko) * 2010-11-11 2012-05-21 광주과학기술원 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이
US20120289020A1 (en) * 2011-05-12 2012-11-15 Beom-Yong Kim Method for fabricating variable resistance memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529399A (zh) * 2016-01-27 2016-04-27 电子科技大学 一种基于多元金属氧化物薄膜的阻变储存器及其制备方法
CN105529399B (zh) * 2016-01-27 2017-10-27 电子科技大学 一种基于多元金属氧化物薄膜的阻变储存器及其制备方法
CN107195776A (zh) * 2016-03-15 2017-09-22 三星电子株式会社 半导体器件
CN110752293A (zh) * 2019-09-27 2020-02-04 北京大学 一种双向阈值开关选择器件及其制备方法

Also Published As

Publication number Publication date
US20160043142A1 (en) 2016-02-11
WO2014148872A1 (ko) 2014-09-25
CN105144383B (zh) 2019-11-19
US20190148455A1 (en) 2019-05-16
US11043536B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
US11043536B2 (en) Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
KR102071710B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
Sawa Resistive switching in transition metal oxides
Feng et al. Nonvolatile resistive switching memories-characteristics, mechanisms and challenges
KR101783086B1 (ko) 저항-전환층들을 가진 메모리 셀의 구성
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
Acharyya et al. A journey towards reliability improvement of TiO2 based resistive random access memory: a review
KR101338360B1 (ko) 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
CN104969374B (zh) 具有开关层和中间电极层的电阻开关器件及其形成方法
Kim et al. Effect of Scaling $\hbox {WO} _ {x} $-Based RRAMs on Their Resistive Switching Characteristics
JP2008016854A (ja) 可変抵抗物質を含む不揮発性メモリ素子
Yu et al. Metal oxide resistive switching memory
CN103107283A (zh) 非易失性存储元件及包括该非易失性存储元件的存储装置
CN102986048A (zh) 具有电阻开关层以及侧向布置的存储单元
WO2009114796A1 (en) Correlated electron material with morphological formations
Chen et al. Resistance switching for RRAM applications
CN106856221A (zh) 开关器件及包括其作为选择器件的电阻式随机存取存储器
CN106960856A (zh) 开关器件及包括其的电阻式随机存取存储器
US8207519B2 (en) Ionic-modulated dopant profile control in nanoscale switching devices
US20150184283A1 (en) Ternary metal nitride formation by annealing constituent layers
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
CN102237134A (zh) 集成电路装置及操作该集成电路装置的方法
KR102314162B1 (ko) 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
WO2017039611A1 (en) Material stacks for low current unipolar memristors
Zhu et al. Bipolar Resistive Switching Characteristic of Epitaxial NiO Thin Film on Nb‐Doped SrTiO3 Substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant