CN102844865A - 具有穿通访问的垂直非易失性开关及其制造方法 - Google Patents
具有穿通访问的垂直非易失性开关及其制造方法 Download PDFInfo
- Publication number
- CN102844865A CN102844865A CN2010800324034A CN201080032403A CN102844865A CN 102844865 A CN102844865 A CN 102844865A CN 2010800324034 A CN2010800324034 A CN 2010800324034A CN 201080032403 A CN201080032403 A CN 201080032403A CN 102844865 A CN102844865 A CN 102844865A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- drain electrode
- wafer
- trap
- rse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 230000007246 mechanism Effects 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 78
- 239000000463 material Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000007634 remodeling Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000001802 infusion Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052798 chalcogen Inorganic materials 0.000 description 2
- 150000001787 chalcogens Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
提供一种用于访问非易失性存储器单元的半导体器件。在一些实施例中，半导体器件具有包括源极、漏极和阱的半导体层的垂直叠层。向半导体器件施加漏极-源极偏置电压产生跨阱的穿通机制以在源极和漏极之间发起电流流动。
Description
背景技术
数据存储器件一般以快速且高效的方式工作以存储和检索数据。一些存储器件利用固态存储器单元的半导体阵列来存储数据的各个位。这类存储器单元可以是易失性的(例如DRAM、SRAM)或非易失性的(RRAM、STRAM、闪存等)。
如所能理解的那样，易失性存储器单元通常仅在持续向器件提供工作功率时保留存储在存储器中的数据，而非易失性存储器单元通常即使在不施加工作功率时也保留存储器中的数据存储。
一般来说，包括选择器件的数据存储器件被制造成沿共同衬底的横向配置。然而，随着电子器件变得越来越复杂，例如噪声和电气短路的空间问题可能使器件低效率运转。如此，电气组件垂直地扩展可减少经常遇到的空间问题。
在这些和其它类型的数据存储器件中，经常需要尤其通过减小存储器单元或选择器件的水平表面积来提高效率和性能。
发明内容
本发明的各实施例涉及用于访问非易失性存储器单元的半导体器件。
在一些实施例中，半导体器件具有包括源极、漏极和阱的半导体层的垂直叠层。向半导体器件施加漏极-源极偏置电压产生横跨阱的穿通机制以在源极和漏极之间引起电流流动。
此外在各实施例中，半导体层的垂直叠层具有源极、漏极和阱。漏极-源极偏置电压的施加产生横跨阱的穿通机制以在源极和漏极之间引起电流流动，同时至少一个栅极位于半导体器件的侧壁附近。
在其它实施例中，具有存储器单元交叉点阵列的存储器件包括与阻性感测元件(RSE)串联的半导体层的垂直叠层。半导体器件具有源极、漏极和阱，对半导体器件施加漏极-源极偏置电压产生横跨阱的穿通机制以引发源极和漏极之间的电流流动，这将RSE编程至选定的阻态。
以本发明各种实施例为表征的这些以及各种其它特征与优点可考虑以下具体讨论与所附附图来理解。
附图说明
图1是根据本发明的各个实施例构造和操作的示例性数据存储器件的概括功能示图。
图2A示出能在图1的器件中使用的存储器单元。
图2B示出根据本发明的各实施例构造的示例性存储器单元。
图3A示出能够用于图2A-2B的存储器单元中的示例性半导体开关器件。
图3B示出根据本发明的各实施例的图3A的存储器单元的示例性操作。
图4示出根据本发明的各实施例构造和操作的示例性存储器单元交叉点阵列。
图5绘出示例性半导体开关器件的操作。
图6A-6D一般地示出根据本发明各实施例执行的示例性制造操作。
图7A示出根据本发明各实施例的半导体开关器件的示例性操作。
图7B示出存储器单元的交叉点阵列中的存储器单元行的示例性构造。
图8提供根据本发明各实施例执行的数据访问例程的流程图。
具体实施方式
图1提供根据本发明的各实施例构造和操作的数据存储器件100的功能框图。设备100的顶层控制由合适的控制器102执行，控制器102可以是可编程的或基于硬件的微控制器。控制器102经由控制器接口(I/F)电路104与主机设备通信。在106示出存储器空间包含数个存储器阵列108(表示为阵列0-N)，但是可以理解也可根据需要利用单个阵列。每个阵列108包括具有选定存储容量的半导体存储器块。控制器102和存储器空间106之间的通信经由I/F104协调。
图2A示出根据本发明各实施例构造和操作的存储器单元110的功能框图。存储器单元110具有与开关器件114串联的阻性感测元件(RSE)112。开关器件114当处于开路位置时用来急剧地增加存储器单元110的电阻，如图所示，这有效地防止电流流过。相比而言，闭合位置允许开关器件114接收电流并使其通过存储器单元110。闭合的开关器件114也允许电流沿多个方向流过RSE112。
RSE单元与例如EEPROM和闪存的其它类型非易失性存储器单元相比的优势包括，在单元构造中不提供浮栅这一事实。在将新数据写至已有的一组单元之前，不需要擦除操作。相反，RSE单元可被各自访问和写入至任何要求的逻辑状态(例如0或1)，不管RSE单元的已有状态如何。另外，写和读功耗需求大量降低，能获得明显更快的写和读时间，并且与具有有限写/擦除循环寿命的可擦除单元相比基本不会观察到磨损劣化。
然而，具有串联的RSE112和开关器件114的存储器单元110的构造可能具有缺点，例如大写入电流和水平表面积需求。例如，RSE112可能需要大量电流以高效地编程数据。此外，可提供这种大量电流至RSE的开关器件114经常对应于大的水平表面积。因此，具有小水平表面积的高驱动电流开关器件114能提高已有存储器器件的存储器密度和工作效率。
因此，可使用垂直半导体开关器件，该垂直半导体开关器件有选择地提供电流的穿通传导。半导体开关器件可被构造成具有半导体层的垂直叠层，该垂直叠层包括源极、漏极和阱，对其施加漏极-源极偏置电压产生横跨阱的穿通机制以在源极和漏极之间引发电流流动。由此，可实现小的水平表面积与大量电流传导的结合以获得更高的存储器密度和更快的写入速度。
图2B示出能用于图1的存储器空间106的示例性存储器单元120。存储器单元120可包括与半导体开关器件124串联的RSE122。在一些实施例中，RSE122由自旋扭矩随机存取存储器(STRAM)单元构成，如图所示。这种STRAM单元可具有以阻挡层130分界的自由磁性层126和固定磁性参考层128。尽管可以理解阻挡层130可被表征为由多种不同材料构成的隧穿阻挡层，然而本发明的各实施例不局限于这种可能的阻挡层130构造。
此外，STRAM单元可具有分别与参考层128和自由层126相邻的第一电极132和第二电极134。在一些实施例中，第一和第二电极132、134包括自旋极化材料，该自旋极化材料均匀地确定流过RSE122的电流自旋的方向。
替代地，RSE122可构造为阻性随机存取存储器(RRAM)单元，其具有设置在第一电极层和第二电极层之间的阻性存储层。如此，由于存储层的成份和性质，RSE122可具有自然的高阻值，所述存储层可以是具有通常高电阻的氧化物(例如二氧化钛TiO2)。在操作中，这种RRAM单元可通过施加充足的电流而编程至低阻态，以在连接第一和第二电极层的存储层中形成细丝结构。
另外，可以将可编程金属化存储器单元(PMC)用作RSE122，并且该PMC可通过以金属层、内嵌层和介电层分界的第一电极和第二电极构造形成。在一些实施例中，第一和第二电极之间相对电位的调整能允许写电流通过所形成的细丝结构流过RSE122。
在RSE122的又一实施例中，相变随机存取存储器(PCRAM)单元可用于存储阻态。示例性PCRAM单元可具有设置在第一电极和第二电极之间的多晶硫属化物(polycrystalline chalcogenide)材料介质层。介质层的硫属化物玻璃的独特性质可允许施加高于硫属化物材料熔点的一定热量以形成与高阻态对应的无定形硫属化物。相反，施加高于介质层的硫属化物材料的玻璃转变温度但低于材料熔点的热量将使任何已有的无定形硫属化物结晶并对低阻态编程。
对于半导体开关器件124，漏极136和源极138可被定向成垂直对准且以不同材料的阱140分界。在各实施例中，电极142也耦合在源极层138附近。在操作中，半导体开关器件124可通过不提供通过阱层140的传导路径而限制电流流向RSE122。相反，传导路径的形成可使电流沿任一方向流过存储器单元120。
可以理解，图2B中对RSE122和半导体开关器件124的描述仅为示例性的，因为可利用多种不同配置来构造存储器单元。例如，第二阻挡层(未示出)可部分地耦合在RSE122和半导体开关器件124之间以防止组件之间不想要的电流流动。此外，RSE122和半导体开关器件124的各层的取向可根据需要改变。也就是说，漏极层136和源极层138的物理取向可逆转而不背离本发明的精神。
然而应当理解，在一些实施例中，存储器单元120的构造本质上是垂直的。也就是说，RSE122和半导体存储器件124两者的各个层是垂直对准的，以使垂直延伸的侧壁形成在组件的至少一侧上。同样，存储器单元120的水平表面积可被表征为电极层132、142的长度和宽度对比图2B所示层的深度。
在图3A-3B中，示例性半导体开关器件150图示为根据本发明各实施例构造和工作。P阱层152设置并垂直对准在源极层154和漏极层156之间。如图所示，源极和漏极层154、156可以相同方式掺杂(例如N+掺杂)，但这种掺杂并非必需的或仅限于此。此外，本领域内技术人员可理解，P阱层152的P掺杂材料可用于源极层154和漏极层156，就像N掺杂材料可用于P阱层152那样。该替代性结构可形成PNP垂直叠层半导体开关器件。
在操作中，半导体开关器件150是电压控制的，以使源极层154和漏极层156之间的电压偏置允许电流流过器件150。然而，要注意开关器件150的各种可能构造可具有限制流过器件150的电流流动的电压偏置。
根据本发明各实施例，图3A的半导体开关器件150的示例性操作总地示出于图3B。源极层154和漏极层156之间的电压电位差可造成源极耗尽区158和漏极耗尽区160的融合。耗尽区融合的区可被表征为穿通区162。在一些实施例中，使出现在源极和漏极层154、156之间的电压偏置至一阈值(Vp)形成从源极层154至漏极层156或相反方向的高度传导路径，电流能容易地经过该路径。
要注意，半导体开关器件150的各个层的位置和取向是不受限制的，并可根据需要改变。例如，改型源极层154和漏极层156之间的距离能扩大穿通区162。同样，源极层154和漏极层156能在位置上逆转和/或掺杂以不同的材料，如前所述。此外，经改型的穿通注入物(未示出)可被插入P阱层152以确保穿通区162的预定尺寸和取向。这种改型可以多种方式促成以维持垂直对准器件150和耗尽区158、160融合入预定区162。
此外在各实施例中，半导体开关器件150是双向的，因为传导路径可通过穿通区162从源极层154或漏极层156开始形成并可维持传导区而不管对器件150是否存在供电。然而，传导路径不是永久的，因为偏置改变可造成任何传导路径的消散。由此，半导体开关器件150在多个实施例中可作为双向非易失器件工作。
图4示出根据本发明的各实施例构成和操作的示例性交叉点阵列170。交叉点阵列170可具有多个存储器单元172，例如图3A和图3B的存储器单元150，这些存储器单元172连接在位线174和源极线176之间并排列成行和列。交叉点阵列170可如图所示地配置以通过将位线驱动器180设定至预定的高写入电压并将相应的源极线驱动器182设定至低写入电压而将一阻态编程至选定的存储器单元178。
然而可以理解，可沿各行和各列同时或相继地编程多个存储器单元。类似地，要注意通过所选存储器单元178的写入电流的路径不是固定的，并可通过操纵位线驱动器180和源极线驱动器182调整至相反方向。
在一示例性偏置方案中，在选定存储器单元178读出和写入过程中，数个非选定位线184和源极线186被预充电至偏置电压(例如写入电压的一半)以防止漏电流出现。也就是说，每个存储器单元172中的半导体开关器件与预充电非选定位线184和源极线186两者的结合可减少或消除在各读出或写入操作中不想要的电流从非选定存储器单元172产生。例如，非选定存储器单元172将不经历预充电非选定位线184和源极线186之间足以传导电流的偏置。
尽管半导体开关器件可构造和调谐至在预定电压下使电流通过存储器单元，然而非选定的控制线184、186的预充电可消除产生不想要的漏电流所需的低电压电位。应当注意，对非选定位线184和源极线186的预充电可在偏置机构下执行，该配置不局限于偏置机构并可根据需要执行。同样，预充电电压不是固定的或受限制的，因为在从选定存储器单元178写和读数据过程中可采用各种取向。
在图5中，用曲线图表示半导体开关器件的示例性工作特征190。当半导体开关器件接收到偏置电压时，不建立通过穿通区的传导路径，直到达到阈值电压为止，如曲线192所示那样。然而，随着超出阈值电压，由于穿通区中的融合耗尽区的大传导容量，开关器件快速达到全传导能力。
此外，当施加反极性的电压时，开关器件可表现出相反的行为。因此，示例性半导体开关器件的双极和双向特征是明显的。同样显然的是，开关器件的电流在任一极性的阈值电压下快速上升，如虚线196所示那样。
根据本发明各实施例，垂直半导体开关器件200的示例性构造示出于图6A-6D中。半导体层的垂直叠层包括至少源极202、漏极204和P阱206层，这些层可通过施主晶片208上的注入物和掺杂物活动而建立。在一些实施例中，可将金属层(未示出)沉积在施主晶片208上以提高半导体层对晶片208的粘合。然而，这种金属层的使用是不必要的或有限的。
应当理解，各半导体层可根据需要以多种形式掺杂，包括N-P-N和P-N-P。同样，各种掺杂物可以是多种不同的材料，包括但不局限于硼、磷、砷、铟和锑。尽管可将硅用作施主晶片208，然而可替代地使用多种技术以将其它半导体的外延层生长在硅上(例如硅锗)。
同样，开关器件不仅限于单晶硅。这种构造可通过硅锗的垂直外延、硅和硅锗来形成，从而形成异质结构。可通过使用晶片粘合以利于垂直层转移而产生各种优势，例如复杂结构的改善制造以及沿垂直方向转移晶体半导体材料的单个层的能力。
此外，在图6A所示的各实施例中，半导体层和施主晶片208被粘合至位于受主晶片212和绝缘材料214附近的触点210。可使用各种粘合和垂直对准技术以使开关器件定向在一起，但是没有一项技术是本发明所必需的或仅限于本发明的。同样，触点210可由各种材料构造，例如纯金属和金属合金，但不仅限于这种构造。
在图6B中，在保持触点210、受主晶片212和绝缘材料214的同时去除施主晶片208。同时，可在具有或不具有对准标志的情形下执行较小独立开关器件的布图和对准。此外，可在施主晶片208的粘合和脱离之前和之后执行各种布图操作以限定的开关器件尺寸。这些布图操作不是仅限于此或必需的，并且在一些实施例中可与阻性感测元件成形同时地执行。
参见图6C，多个分立的半导体叠层216由间隙218分隔，同时保持粘结于触点210。尽管可没有约束或限制地采用各种分隔技术，然而化学蚀刻工艺可在制造过程中有效地提供精确的分隔。在一些实施例中，这种蚀刻可通过将预定图案从光刻胶层经过各半导体层转移直至达到触点210为止来执行。
另外，每个分立叠层216的至少一个垂直侧壁可借助多种技术受绝缘材料保护。一种这样的技术是形成二氧化硅、氮氧化硅或氮化硅的钝化。此外，钝化可以多种方式实现，其包括但不局限于，等离子体氧化、等离子体氮化和低温电介质沉积。然而，绝缘材料或钝化操作都不是限定性的、约束性的或优选的。
在半导体开关器件200的各种操作中，可使用栅极。因而，在构造过程中，栅极结构可连接于分立叠层216。否则，最后可将电介质插入间隙218以完全隔绝叠层216。图6D示出在与RSE222串联连接后的若干存储器单元220。如前所述，每个开关器件200可具有电极224，该电极224可构造成相对于P阱层的肖特基势垒。应当理解，RSE220可从电极层224之上或之下连接至开关层。结果，可单独地利用每个存储器单元220或使其包含在存储器单元的阵列中，例如图4的交叉点阵列170。
在操作中，垂直对准的开关器件200可用来提供存储器单元220的选择性操作。存储器单元220的垂直取向可允许数据存储器件的充足表面积利用。因此，如图6A-6D所示，通过晶片粘合构造的开关器件200可为存储器单元220有选择地提供大传导垂直路径以提高性能和表面积利用。
图7A示出根据本发明各实施例构造和操作的另一示例性半导体开关器件230。源极层232和漏极层234垂直地取向并接触地接合住P阱层236的相对两侧。穿通区也可设计在P阱层230中，在源极耗尽区240和漏极耗尽区242之间具有规定的关系配置。然而要注意，穿通区238可以多种不同方式实现在P阱层236中，包括但不局限于经改型的穿通注入物。
尽管各种存储器单元操作可由开关器件230执行，然而可通过添加位于开关器件230侧壁附近的栅极244来获得增加的多功能性。当电压通过栅极244并调制来自选定字线246的电流并帮助可靠地读出连接的RSE中存在的阻态时，可经历一种这样的多功能特性。如所能理解的，栅极244可构造成金属浮栅，这种金属浮栅可表现出特殊特征以产生双向开关器件。
此外，多种操作可通过连接于栅极244的电压来执行，所述电压可导致传导沟道248产生在P阱236最靠近栅极244的侧壁附近。在一些实施例中，传导沟道248是MOSFET沟道，因为它对于电流传导通过开关器件表现出与金属氧化物半导体场效应管(MOSFET)相似的特征。然而，开关器件230可配置成具有从源极层232至漏极层234或相反方向的多个传导路径的功能。也就是说，电流可基于选定的开关器件230配置同时或相继地传导通过穿通区238和传导沟道248。此外，开关器件230也可配置成要么传导通过穿通区238要么传导通过传导沟道248。
总地来说，在特定的预定情况下，开关器件230可选择地配置成产生传导沟道248。这些情形可利用寄生电容中的传导沟道248，例如在各种读出操作中。然而，传导沟道248的产生和栅极244的出现在开关器件230的使用中不是必需的或限定性的。
替代地，可利用一个或多个栅极244来选择地调谐开关器件230以对应于预定的操作特性。例如，多个栅极244可在P阱层238的两相对侧上产生多个传导沟道248以有选择地调整通过穿通区238传导电流所需的阈值电压电位偏置。也就是说，可用各种栅极244和传导沟道248功能来改变通过穿通区238传导电流所需的最小电压偏置。
图7B总地示出具有用图7A的开关器件230构造的存储器单元的交叉点阵列250的示例性操作。单栅极结构252可用来有选择地操作连接在位线246和源极线258之间的存储器单元254。如图所示，栅极结构252可沿一行位于多个存储器单元254附近，但并非仅限于这种取向，因为栅极结构也可沿存储器单元的一个列单独或与行栅极结构252结合地设置。栅极结构252的控制可以与位线驱动器262和源极线驱动器264相同的方式由字线驱动器260促成。然而，各种线驱动器260、262和264的数量和大小不受限制，因为可在交叉点阵列250中利用一个或许多个驱动器。
应当理解，栅极结构252可配置成与单个存储器单元254隔绝并通过字线266沿行或列连接于其它栅极结构。相反，本发明的各实施例被构造成使栅极结构252横跨交叉点阵列250中的多个行或列。此外，在改善通过开关器件传导的同时，如上所述的偏置方案可作用以使单栅极触点变得必需。
图8提供根据本发明各实施例实现的数据访问例程270的流程图。最初在步骤272，提供垂直对准的存储器单元，该垂直对准的存储器单元具有与半导体开关器件串联的RSE。在一些实施例中，存储器单元位于存储器的交叉点阵列中，但不仅限于这种布局。在步骤274，通过用一阈值电压使源极和漏极层偏压来激活开关器，该阈值电压允许电流传导通过开关器件的P阱层的穿通区。如前所述，开关器件的阈值电压、激活和操作可包括栅极结构。
另外，在步骤276，在开关器件被激活的同时将选定的阻态编程至存储器单元的RSE。尽管数据存取例程270可前进并终止于步骤278，然而可通过提前从步骤276至步骤280或步骤282而进一步读出经编程的阻态，这取决于在交叉点阵列中的存储器单元的取向。如果存储器单元是交叉点阵列，则可在步骤280中可执行偏压方案，该偏压方案对非选定的位线和源极线预充电以减少或消除不想要的漏电流。
在步骤282，用大小小于步骤276中使用的写入电流的读出电流来读出之前经编程的存储器单元的阻态。可以理解，在阵列中的存储器单元的各种配置不仅限于交叉点阵列。同样，可通过数据存取例程270的各个步骤同时或连续地对任何数量的存储器单元作读出或写入。此外，数据存取例程270的各个步骤是非排他的并可在时序和操作方面进行修改而不背离本发明的精神。例如，可读出阻态而无需事先将阻态编程至RSE。
如本领域技术人员可以理解的，本文所解说的各个实施例对存储器单元提供具有优势的存取。使用穿通区来传导大量电流通过半导体开关器件允许可伸缩的存储器单元，该存储器单元可通过预定脉冲可靠地编程。由于半导体开关器件的多功能性是双向和双极的。传统存储器单元阵列的复杂性大为降低，同时提高了存储容量。然而，应当理解，本文所讨论的各个实施例具有许多潜在应用，并且不限于特定的电子介质领域或特定的数据存储器件类型。
要理解，即使已在前面的描述中阐述了本发明各实施例的许多特征和优势以及本发明各种实施例的结构和功能的细节，然而该详细描述仅为解说性的，并可在细节上做出改变，尤其可在术语的宽泛意思所指示的全面范围对落入本发明原理内的部分的结构与安排做出改变，其中以术语来表达所附权利要求。
Claims (20)
1.一种包含半导体层的垂直叠层的半导体器件，所述垂直叠层包括源极、漏极和阱，其中漏极-源极偏置电压的施加产生横跨所述阱的穿通机制以在所述源极和所述漏极之间引发电流流动。
2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件与阻性感测元件(RSE)结合以形成存储器单元，其中所述电流流动将RSE编程至选定的阻态。
3.如权利要求2所述的半导体器件，其特征在于，所述RSE包括相变随机存取存储器(PCRAM)单元。
4.如权利要求2所述的半导体器件，其特征在于，所述RSE包括可编程的金属化单元(PMC)。
5.如权利要求2所述的半导体器件，其特征在于，所述RSE包括阻性随机存取存储器(RRAM)单元。
6.如权利要求2所述的半导体器件，其特征在于，所述RSE包括自旋扭矩转移随机存取存储器(STRAM)单元。
7.如权利要求1所述的半导体器件，其特征在于，在所述阱附近形成肖特基势垒作为源极和漏极的取代。
8.如权利要求1所述的半导体器件，其特征在于，所述半导体器件被表征为不具有关联栅极结构的二端子开关。
9.如权利要求1所述的半导体器件，其特征在于，所述穿通机制通过设置在所述半导体器件侧壁附近的栅极诱发在所述阱中的MOSFET沟道附近延伸。
10.如权利要求1所述的半导体器件，其特征在于，所述穿通机制是用双向电压产生的。
11.如权利要求1所述的半导体器件，其特征在于，所述半导体层的垂直叠层通过使用施主晶片和受主晶片的晶片粘合来构造出。
12.如权利要求11所述的半导体器件，其特征在于，所述施主晶片和所述受主晶片中的至少选定的一个晶片包括粘合于所述施主晶片或受主晶片中剩下一个晶片的金属层以增强粘合。
13.如权利要求11所述的半导体器件，其特征在于，在所述施主晶片或所述受主晶片中的至少选定的一个晶片上提供对准标记，以帮助所述晶片的后续对准。
14.一种包含半导体层的垂直叠层的半导体器件，所述垂直叠层包括源极、漏极和阱，其中漏极-源极偏置电压的施加产生横跨所述阱的穿通机制以在所述源极和所述漏极之间引发电流流动，并且其中至少一个栅极位于所述半导体器件的侧壁附近。
15.如权利要求14所述的半导体器件，其特征在于，使电压通过所述栅极调谐阈值偏置电压，所述阈值偏置电压产生所述穿通机制。
16.如权利要求15所述的半导体器件，其特征在于，在读出操作中，所述阈值偏置电压被调谐至第一值，而在写入操作中，所述阈值偏置电压被调谐至第二值。
17.一种包含存储器单元交叉点阵列的存储器器件，所述存储器单元包括与阻性感测元件(RSE)串联的半导体层的垂直叠层，其中所述半导体器件包括源极、漏极和阱，并且其中漏极-源极偏置电压的施加产生横跨所述阱的穿通机制以在所述源极和所述漏极之间引发电流流动，所述电流流动将所述RSE编程至选定的阻态。
18.如权利要求17所述的存储器器件，其特征在于，将单个栅极设置在多个半导体器件附近。
19.如权利要求17所述的存储器器件，其特征在于，使用偏置机构将一阻态编程至预定的RSE而不产生漏电流。
20.如权利要求17所述的存储器器件，其特征在于，所述半导体器件被表征为不具有关联栅极结构的二端子开关。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/502,089 US8208285B2 (en) | 2009-07-13 | 2009-07-13 | Vertical non-volatile switch with punchthrough access and method of fabrication therefor |
| US12/502,089 | 2009-07-13 | ||
| PCT/US2010/041318 WO2011008622A1 (en) | 2009-07-13 | 2010-07-08 | Vertical non-volatile switch with punch through access and method of fabrication therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102844865A true CN102844865A (zh) | 2012-12-26 |
| CN102844865B CN102844865B (zh) | 2016-04-06 |
Family
ID=42711938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080032403.4A Expired - Fee Related CN102844865B (zh) | 2009-07-13 | 2010-07-08 | 具有穿通访问的垂直非易失性开关及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8208285B2 (zh) |
| JP (1) | JP5555770B2 (zh) |
| KR (1) | KR101433184B1 (zh) |
| CN (1) | CN102844865B (zh) |
| WO (1) | WO2011008622A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105144383A (zh) * | 2013-03-21 | 2015-12-09 | 汉阳大学校产学协力团 | 具有双向开关特性的双端子开关元件、包括它的电阻存储交叉点阵、以及制造双端子开关元件和交叉点电阻存储阵列的方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8462580B2 (en) * | 2010-11-17 | 2013-06-11 | Sandisk 3D Llc | Memory system with reversible resistivity-switching using pulses of alternatrie polarity |
| US8949567B2 (en) | 2013-02-26 | 2015-02-03 | Seagate Technology Llc | Cross-point resistive-based memory architecture |
| US8953387B2 (en) | 2013-06-10 | 2015-02-10 | Micron Technology, Inc. | Apparatuses and methods for efficient write in a cross-point array |
| EP2824096A1 (en) * | 2013-07-09 | 2015-01-14 | Solvay SA | Fluorinated carbonates comprising double bond-containing groups, methods for their manufacture and uses thereof |
| US9312005B2 (en) | 2013-09-10 | 2016-04-12 | Micron Technology, Inc. | Accessing memory cells in parallel in a cross-point array |
| US9324423B2 (en) | 2014-05-07 | 2016-04-26 | Micron Technology, Inc. | Apparatuses and methods for bi-directional access of cross-point arrays |
| FR3021151B1 (fr) * | 2014-05-15 | 2017-09-15 | Commissariat Energie Atomique | Procede de determination de parametres de programmation servant a programmer une memoire vive resistive |
| US9472281B1 (en) | 2015-06-30 | 2016-10-18 | HGST Netherlands B.V. | Non-volatile memory with adjustable cell bit shape |
| US10497692B2 (en) * | 2017-08-29 | 2019-12-03 | Globalfoundries Inc. | SRAM structure with alternate gate pitches |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1401140A (zh) * | 2000-08-14 | 2003-03-05 | 矩阵半导体公司 | 密集阵列和电荷存储器件及其制造方法 |
| CN1499645A (zh) * | 2002-11-01 | 2004-05-26 | 丰田自动车株式会社 | 场效应半导体装置 |
| WO2004084229A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Programmable resistance memory device |
| WO2006100657A1 (en) * | 2005-03-22 | 2006-09-28 | University College Cork - National University Of Ireland, Cork | A diode structure |
| CN101006517A (zh) * | 2004-06-16 | 2007-07-25 | 皇家飞利浦电子股份有限公司 | 电气器件及其制造方法 |
| US20080108212A1 (en) * | 2006-10-19 | 2008-05-08 | Atmel Corporation | High voltage vertically oriented eeprom device |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370768A (en) * | 1976-12-07 | 1978-06-23 | Fujitsu Ltd | Integrated circuit |
| US4247915A (en) * | 1979-01-02 | 1981-01-27 | Texas Instruments Incorporated | Punch-through load devices in high density static memory cell |
| JPS62289544A (ja) * | 1986-06-09 | 1987-12-16 | Daikin Ind Ltd | 含フツ素化合物 |
| EP0488677A3 (en) * | 1990-11-29 | 1992-08-26 | Kawasaki Steel Corporation | Semiconductor device of band-to-band tunneling type |
| US5926412A (en) * | 1992-02-09 | 1999-07-20 | Raytheon Company | Ferroelectric memory structure |
| US5592005A (en) * | 1995-03-31 | 1997-01-07 | Siliconix Incorporated | Punch-through field effect transistor |
| JP3766181B2 (ja) * | 1996-06-10 | 2006-04-12 | 株式会社東芝 | 半導体記憶装置とそれを搭載したシステム |
| US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
| US7052941B2 (en) * | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
| US7633162B2 (en) * | 2004-06-21 | 2009-12-15 | Sang-Yun Lee | Electronic circuit with embedded memory |
| JP2000223683A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法 |
| JP2002541682A (ja) * | 1999-04-08 | 2002-12-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パンチスルーダイオード及び同ダイオードを製造する方法 |
| KR20030060327A (ko) | 2002-01-08 | 2003-07-16 | 삼성전자주식회사 | 고집적 자성체 메모리 소자 및 그 구동 방법 |
| US6917078B2 (en) * | 2002-08-30 | 2005-07-12 | Micron Technology Inc. | One transistor SOI non-volatile random access memory cell |
| US7051941B2 (en) * | 2003-03-03 | 2006-05-30 | Nisca Corporation | Image reading unit and image reading apparatus |
| US7378702B2 (en) * | 2004-06-21 | 2008-05-27 | Sang-Yun Lee | Vertical memory device structures |
| WO2007128738A1 (en) | 2006-05-02 | 2007-11-15 | Innovative Silicon Sa | Semiconductor memory cell and array using punch-through to program and read same |
| US20090072279A1 (en) * | 2007-08-29 | 2009-03-19 | Ecole Polytechnique Federale De Lausanne (Epfl) | Capacitor-less memory and abrupt switch based on hysteresis characteristics in punch-through impact ionization mos transistor (PI-MOS) |
| US7738279B2 (en) * | 2008-06-02 | 2010-06-15 | Qimonda Ag | Integrated circuit and method of operating an integrated circuit |
| DE102008026432A1 (de) | 2008-06-02 | 2009-12-10 | Qimonda Ag | Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung |
| US7936583B2 (en) * | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
-
2009
- 2009-07-13 US US12/502,089 patent/US8208285B2/en not_active Expired - Fee Related
-
2010
- 2010-07-08 KR KR1020127003824A patent/KR101433184B1/ko active IP Right Grant
- 2010-07-08 JP JP2012520676A patent/JP5555770B2/ja not_active Expired - Fee Related
- 2010-07-08 WO PCT/US2010/041318 patent/WO2011008622A1/en active Application Filing
- 2010-07-08 CN CN201080032403.4A patent/CN102844865B/zh not_active Expired - Fee Related
-
2011
- 2011-03-25 US US13/071,882 patent/US20110170335A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1401140A (zh) * | 2000-08-14 | 2003-03-05 | 矩阵半导体公司 | 密集阵列和电荷存储器件及其制造方法 |
| CN1499645A (zh) * | 2002-11-01 | 2004-05-26 | 丰田自动车株式会社 | 场效应半导体装置 |
| WO2004084229A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Programmable resistance memory device |
| CN101006517A (zh) * | 2004-06-16 | 2007-07-25 | 皇家飞利浦电子股份有限公司 | 电气器件及其制造方法 |
| WO2006100657A1 (en) * | 2005-03-22 | 2006-09-28 | University College Cork - National University Of Ireland, Cork | A diode structure |
| US20080108212A1 (en) * | 2006-10-19 | 2008-05-08 | Atmel Corporation | High voltage vertically oriented eeprom device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105144383A (zh) * | 2013-03-21 | 2015-12-09 | 汉阳大学校产学协力团 | 具有双向开关特性的双端子开关元件、包括它的电阻存储交叉点阵、以及制造双端子开关元件和交叉点电阻存储阵列的方法 |
| CN105144383B (zh) * | 2013-03-21 | 2019-11-19 | 汉阳大学校产学协力团 | 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列 |
| US11043536B2 (en) | 2013-03-21 | 2021-06-22 | Industry-University Cooperation Foundation Hanyang University | Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110170335A1 (en) | 2011-07-14 |
| JP2012533191A (ja) | 2012-12-20 |
| KR20120098590A (ko) | 2012-09-05 |
| US20110007547A1 (en) | 2011-01-13 |
| US8208285B2 (en) | 2012-06-26 |
| WO2011008622A1 (en) | 2011-01-20 |
| CN102844865B (zh) | 2016-04-06 |
| KR101433184B1 (ko) | 2014-08-22 |
| JP5555770B2 (ja) | 2014-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102844865B (zh) | 具有穿通访问的垂直非易失性开关及其制造方法 | |
| US9443907B2 (en) | Vertical bit line wide band gap TFT decoder | |
| US9208873B2 (en) | Non-volatile storage system biasing conditions for standby and first read | |
| US9646688B2 (en) | Three dimensional non-volatile storage with connected word lines | |
| US9165933B2 (en) | Vertical bit line TFT decoder for high voltage operation | |
| US9653617B2 (en) | Multiple junction thin film transistor | |
| KR101880339B1 (ko) | 수직 비트 라인 위 및 아래에 인터리브된 수직 선택 디바이스들을 구비하는 3차원 비휘발성 스토리지 | |
| US8427865B2 (en) | Semiconductor storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160406 Termination date: 20180708 |