CN104064603A - 晶体管及该晶体管的制造方法 - Google Patents

晶体管及该晶体管的制造方法 Download PDF

Info

Publication number
CN104064603A
CN104064603A CN201410211730.6A CN201410211730A CN104064603A CN 104064603 A CN104064603 A CN 104064603A CN 201410211730 A CN201410211730 A CN 201410211730A CN 104064603 A CN104064603 A CN 104064603A
Authority
CN
China
Prior art keywords
layer
metal oxide
electrode layer
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410211730.6A
Other languages
English (en)
Other versions
CN104064603B (zh
Inventor
坂田淳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104064603A publication Critical patent/CN104064603A/zh
Application granted granted Critical
Publication of CN104064603B publication Critical patent/CN104064603B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的课题在于:在将氧化物半导体层用作沟道层的晶体管中,减少特性的不均匀,并且还减少氧化物半导体层和源电极层及漏电极层之间的接触电阻。在使用氧化物半导体设置沟道层的晶体管中,至少使用非晶结构设置氧化物半导体层的区域中的位于源电极层和漏电极层之间且形成有沟道的区域,并且使用结晶结构设置氧化物半导体层的区域中的与源电极层及漏电极层等的外部电连接的区域。

Description

晶体管及该晶体管的制造方法
本申请是2010年2月4日提交的、发明名称为“晶体管及该晶体管的制造方法”、国家申请号为201010113241.9的申请之分案申请。
技术领域
本发明涉及使用氧化物半导体层的晶体管、具备该晶体管的半导体装置及该晶体管和半导体装置的制造方法。
背景技术
有多种金属氧化物,并且它们应用于各种各样的用途。氧化铟是公知材料,并且它用作液晶显示器等所需要的透明电极材料。
作为金属氧化物,有呈现半导体特性的金属氧化物。作为呈现半导体特性的金属氧化物,有氧化钨、氧化锡、氧化铟、氧化锌等,并且公开有将这种呈现半导体特性的金属氧化物用作沟道形成区的薄膜晶体管(专利文件1至4、非专利文件1)。
另外,作为金属氧化物,不仅已知一元氧化物,而且已知多元氧化物。例如,具有同源相(homologous phase)的InGaO3(ZnO)m(m:自然数)是公知材料(非专利文件2至4)。
并且,确认如下事实:可以将如上所述的In-Ga-Zn类氧化物应用于薄膜晶体管(也称为TFT)的沟道层(专利文件5、非专利文件5及6)。
此外,在In-Ga-Zn类氧化物半导体中,与氧化锌(ZnO)相比容易形成非晶结构,并且通过将In-Ga-Zn类氧化物半导体应用于晶体管的沟道层,在大面积化的情况下也可以减少特性的不均匀,并实现常闭状态(normally off)。另一方面,当将非晶结构的氧化物半导体层用作沟道层时发生如下问题,即该氧化物半导体层和源电极层及漏电极层之间的接触电阻增加。
[专利文件1]日本专利申请公开昭60-198861号公报
[专利文件2]日本专利申请公开平8-264794号公报
[专利文件3]日本PCT国际申请翻译平11-505377号公报
[专利文件4]日本专利申请公开2000-150900号公报
[专利文件5]日本专利申请公开2004-103957号公报
[非专利文件1]M.W.Prins,K.O.Grosse-Holz,G.Muller,J.F.M.Cillessen,J.B.Giesbers,R.P.Weening,and R.M.Wolf,“A ferroelectric transparent thin-film transistor”,Appl.Phys.Lett.,17June1996,Vol.68p.3650-3652
[非专利文件2]M.Nakamura,N.Kimizuka,and T.Mohri,“The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at1350℃”,J.Solid State Chem.,1991,Vol.93,p.298-315
[非专利文件3]N.Kimizuka,M.Isobe,and M.Nakamura,“Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m=3,4,and5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m=7,8,9,and16)in the In2O3-ZnGa2O4-ZnO System”,J.Solid State Chem.,1995,Vol.116,p.170-178
[非专利文件4]中村真佐樹,君塚昇,毛利尚彦,磯部光正,“ホモロガス相、InFeO3(ZnO)m(m:自然数)とその同型化合物の合成および結晶構造”,固体物理,1993年,Vol.28,No.5,p.317-327
[非专利文件5]K.Nomura,H.Ohta,K.Ueda,T.Kamiya,M.Hirano,and H.Hosono,“Thin-film transistor fabricated insingle-crystalline transparent oxide semiconductor”,SCIENCE,2003,Vol.300,p.1269-1272
[非专利文件6]K.Nomura,H.Ohta,A.Takagi,T.Kamiya,M.Hirano,and H.Hosono,“Room-temperature fabrication oftransparent flexible thin-film transistors using amorphous oxidesemiconductors”,NATURE,2004,Vol.432p.488-492
发明内容
鉴于上述问题,本发明的一个方式的课题在于:在将氧化物半导体层用作沟道层的晶体管中,减少特性的不均匀,并且还减少氧化物半导体层和源电极层及漏电极层之间的接触电阻。
为了解决上述课题,本发明的一个方式在使用氧化物半导体设置沟道层的晶体管中,至少使用非晶结构设置氧化物半导体层中的位于源电极层和漏电极层之间并形成沟道的区域(沟道形成区),并且使用结晶结构设置氧化物半导体层中的与源电极层及漏电极层等的外部电连接的区域。
此外,隔着金属氧化物层使成为沟道层的氧化物半导体层和源电极层及漏电极层电连接。例如,当使用金属材料设置源电极层及漏电极层时,隔着金属氧化物层使成为沟道层的氧化物半导体层和源电极层及漏电极层电连接。作为金属氧化物层,可以使用其导电率比成为沟道层的氧化物半导体层高且具有结晶结构(单晶、多晶或微晶)的材料而设置。
此外,本发明的一个方式包括:栅电极;栅极绝缘层;源电极层及漏电极层;电连接到源电极层的第一金属氧化物层;电连接到漏电极层的第二金属氧化物层;以及隔着栅极绝缘层与栅电极重叠并设置在源电极层和漏电极层之间的区域,且与第一金属氧化物层及第二金属氧化物层接触地设置的氧化物半导体层,其中,氧化物半导体层在与第一金属氧化物层接触的第一区及与第二金属氧化物层接触的第二区具有结晶结构,并且在与栅电极重叠且源电极层和漏电极层之间的区域具有非晶结构。此外,当在氧化物半导体层中,在与栅电极重叠且源电极层和漏电极层之间的区域具有第一区及第二区时,在该第一区及第二区之外的区域具有非晶结构,即可。
氧化物半导体层在第一区及第二区具有结晶结构的情况不仅是指该第一区及第二区的整个部分都由结晶结构(单晶、多晶或微晶)构成的情况,而且还是指其一部分包括非晶结构的情况。此外,氧化物半导体层在与栅电极重叠且源电极层和漏电极层之间的区域具有非晶结构的情况不仅是指该区域的整个部分都由非晶结构构成的情况,而且还是指其一部分包括结晶结构的情况。另外,当第一区及第二区的一部分包括非晶结构,且在与栅电极重叠且源电极层和漏电极层之间的区域的一部分包括结晶结构时,也使第一区及第二区的晶化率(膜的整个体积中的结晶成分的比例)高于与栅电极重叠且源电极层和漏电极层之间的区域的晶化率。
另外,可以通过使用透射电子显微镜(TEM:TransmissionElectron Microscope)观察氧化物半导体层的截面,评价其结晶状态。也就是说,通过使用TEM观察氧化物半导体层的第一区及第二区和与栅电极重叠且源电极层和漏电极层之间的区域,对第一区及第二区中的晶化率和与栅电极重叠且源电极层和漏电极层之间的区域的晶化率进行比较,即可。此外,也可以通过进行XRD(X射线衍射)测量,评价氧化物半导体层的结晶状态。
此外,本发明的一个方式包括:设置在衬底上的栅电极;设置在栅电极上的栅极绝缘层;设置在栅极绝缘层上的源电极层及漏电极层;设置在源电极层上的第一金属氧化物层;设置在漏电极层上的第二金属氧化物层;以及设置在第一金属氧化物层及第二金属氧化物层上,并设置在栅电极上方且源电极层和漏电极层之间的氧化物半导体层,其中,氧化物半导体层在与第一金属氧化物层接触的第一区及与第二金属氧化物层接触的第二区具有结晶结构,并且在栅电极上方且源电极层和漏电极层之间的区域具有非晶结构。
此外,本发明的一个方式包括:设置在衬底上的栅电极;设置在栅电极上的栅极绝缘层;设置在栅极绝缘层上的氧化物半导体层;设置在氧化物半导体层上的第一金属氧化物层及第二金属氧化物层;以及设置在第一金属氧化物层上的源电极层和设置在第二金属氧化物层上的漏电极层,其中,氧化物半导体层在与第一金属氧化物层接触的第一区及与第二金属氧化物层接触的第二区具有结晶结构,并且在栅电极上方且源电极层和漏电极层之间的区域具有非晶结构。
此外,本发明的一个方式包括:设置在衬底上的源电极层及漏电极层;设置在源电极层上的第一金属氧化物层;设置在漏电极层上的第二金属氧化物层;设置在第一金属氧化物层及第二金属氧化物层上,并设置在源电极层和漏电极层之间的氧化物半导体层;设置在氧化物半导体层上的栅极绝缘层;以及位于栅极绝缘层上且与源电极层和漏电极层之间的区域的氧化物半导体层重叠地设置的栅电极,其中,氧化物半导体层在与第一金属氧化物层接触的第一区及与第二金属氧化物层接触的第二区具有结晶结构,并且在栅电极下方且源电极层和漏电极层之间的区域具有非晶结构。
此外,本发明的一个方式包括如下步骤:在衬底上形成栅电极;在栅电极上形成栅极绝缘层;在栅极绝缘层上形成源电极层及漏电极层;在源电极层上形成包括锌并具有结晶结构的第一金属氧化物层;在漏电极层上形成包括锌并具有结晶结构的第二金属氧化物层;在栅电极上方且源电极层和漏电极层之间的区域、第一金属氧化物层上及第二金属氧化物层上形成包括锌且具有非晶结构的氧化物半导体层;以及通过进行热处理,将锌从第一金属氧化物层及第二金属氧化物层移动到氧化物半导体层,以在氧化物半导体层中,使与第一金属氧化物层接触的第一区及与第二金属氧化物层接触的第二区晶化。
此外,本发明的一个方式包括如下步骤:在衬底上形成栅电极;在栅电极上形成栅极绝缘层;在栅极绝缘层上形成包括锌并具有非晶结构的氧化物半导体层;在氧化物半导体层上形成包括锌并具有结晶结构的第一金属氧化物层及第二金属氧化物层;在第一金属氧化物层上形成源电极层;在第二金属氧化物层上形成漏电极层;以及通过进行热处理,将锌从第一金属氧化物层及第二金属氧化物层移动到氧化物半导体层,以在氧化物半导体层中,使与第一金属氧化物层接触的第一区及与第二金属氧化物层接触的第二区晶化。
此外,本发明的一个方式包括如下步骤:在衬底上形成源电极层及漏电极层;在源电极层上形成包括锌并具有结晶结构的第一金属氧化物层;在漏电极层上形成包括锌并具有结晶结构的第二金属氧化物层;在源电极层和漏电极层之间的区域、第一金属氧化物层上及第二金属氧化物层上形成包括锌并具有非晶结构的氧化物半导体层;通过进行热处理,将锌从第一金属氧化物层及第二金属氧化物层移动到氧化物半导体层,以在氧化物半导体层中,使与第一金属氧化物层接触的第一区及与第二金属氧化物层接触的第二区晶化;在氧化物半导体层上形成栅极绝缘层;以及在栅极绝缘层上与设置在源电极层和漏电极层之间的区域的氧化物半导体层重叠地设置栅电极。
作为可在本说明书中使用的具有非晶结构的氧化物半导体的一例,有表示为InMo3(ZnO)m(m>0)的氧化物半导体。在此,M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如,作为M选择Ga的情况不仅包括只选择Ga的情况,而且还包括Ga和Ni、Ga和Fe等的选择Ga之外的上述金属元素的情况。另外,在上述氧化物半导体中,除了包括作为M的金属元素之外,作为杂质元素有时包括Fe、Ni以及其他过渡金属元素或该过渡金属的氧化物。
注意,在本说明书中,氧氮化硅是指其组成中的氧含量多于氮含量的物质,优选的是当使用卢瑟福背散射法(RBS:RutherfordBackscattering Spectrometry)及氢前散射法(HFS:HydrogenForward Scattering)进行测量时,作为浓度范围包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的硅、以及0.1原子%至10原子%的氢的物质。另外,氮氧化硅是指在组成中氮含量多于氧含量的物质,优选的是当使用RBS及HFS进行测量时,作为浓度范围包含5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的硅、10原子%至30原子%的氢的物质。然而,当将构成氧氮化硅或氮氧化硅的原子的总计为100原子%时,氮、氧、硅及氢的含有比率包括在上述范围内。
在本说明书中,半导体装置是指通过利用半导体特性而能够工作的所有的装置,并且显示装置、半导体电路以及电子设备都包括在半导体装置中。在本说明书中显示装置包括发光装置、液晶显示装置。发光装置包括发光元件,并且液晶显示装置包括液晶元件。在发光元件的范畴内包括由电流或电压控制亮度的元件,具体而言,包括无机EL(Electro Luminescence;电致发光)元件、有机EL元件等。
至于使用氧化物半导体设置沟道层的晶体管,在氧化物半导体层的区域中,以非晶结构设置位于源电极层和漏电极层之间的沟道形成区,且以结晶结构设置与外部电连接的区域,从而可以减少晶体管特性的不均匀,并减少氧化物半导体层和源电极层及漏电极层之间的接触电阻。
附图说明
图1A至1C是说明根据实施方式1的晶体管的结构的图;
图2A至2E是说明根据实施方式2的晶体管的制造方法的一例的图;
图3A至3E是说明根据实施方式2的晶体管的制造方法的一例的图;
图4A和4B是说明根据实施方式2的晶体管的制造方法的一例的图;
图5A至5E是说明根据实施方式3的晶体管的制造方法的一例的图;
图6A至6D是说明根据实施方式3的晶体管的制造方法的一例的图;
图7A至7E是说明根据实施方式4的晶体管的制造方法的一例的图;
图8A至8E是说明根据实施方式4的晶体管的制造方法的一例的图;
图9A至9D是说明根据实施方式5的半导体装置的制造方法的一例的图;
图10A至10D是说明根据实施方式5的半导体装置的制造方法的一例的图;
图11是说明根据实施方式5的半导体装置的制造方法的一例的图;
图12是说明根据实施方式5的半导体装置的制造方法的一例的图;
图13是说明根据实施方式5的半导体装置的制造方法的一例的图;
图14是说明根据实施方式5的半导体装置的制造方法的一例的图;
图15是说明根据实施方式5的半导体装置的制造方法的一例的图;
图16A1至16A2和16B是说明根据实施方式6的半导体装置的一例的图;
图17是说明根据实施方式7的半导体装置的一例的图;
图18A和18B是说明根据实施方式8的半导体装置的一例的图;
图19A和19B是示出电视装置及数码相框的实例的外观图;
图20A和20B是示出游戏机的实例的外观图;
图21是说明用于模拟的模型的图;
图22A和22B是说明通过模拟求得的元素的扩散系数的图。
具体实施方式
下面,将参照附图详细地说明根据本发明的一个方式的实施方式。但是,本发明不局限于下面所示的实施方式的记载内容,所属技术领域的普通技术人员可以很容易地理解一个事实,就是其方式和详细内容可以被变换为各种各样的形式而不脱离发明的宗旨。因此,本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。此外,根据不同的实施方式的结构可以适当地组合而实施。此外,在下面所说明的发明结构中,使用相同的附图标记表示相同的部分或具有相同的功能的部分而省略其重复说明。
实施方式1
在本实施方式中,参照图1A至1C说明晶体管的结构的一例。
本实施方式所示的晶体管包括栅电极102、栅极绝缘层104、源电极层106a、漏电极层106b、电连接到源电极层106a的第一金属氧化物层108a、电连接到漏电极层106b的第二金属氧化物层108b以及成为沟道层的氧化物半导体层112。氧化物半导体层112隔着栅极绝缘层104与栅电极102重叠并设置在源电极层106a和漏电极层106b之间的区域,并且与第一金属氧化物层108a和第二金属氧化物层108b接触而设置。
成为沟道层的氧化物半导体层112在与第一金属氧化物层108a接触的第一区112a及与第二金属氧化物层108b接触的第二区112b具有结晶结构,并且至少在与栅电极102重叠且源电极层106a和漏电极层106b之间的区域(形成沟道的区域)具有非晶结构。此外,可以使用具有结晶结构的金属氧化物设置第一金属氧化物层108a及第二金属氧化物层108b。
注意,沟道层是指在晶体管中具有形成沟道的区域的半导体层。
本实施方式所示的晶体管只要具有上述结构就可以以顶栅型或底栅型的任一结构设置。在图1A至1C中,图1A和1B示出以底栅型设置晶体管的情况,而图1C示出以顶栅型设置晶体管的情况。下面说明图1A至1C所示的晶体管的具体结构。
图1A所示的晶体管120包括设置在衬底100上的栅电极102、设置在栅电极102上的栅极绝缘层104、设置在栅极绝缘层104上的源电极层106a及漏电极层106b、设置在源电极层106a上的第一金属氧化物层108a、设置在漏电极层106b上的第二金属氧化物层108b以及设置在第一金属氧化物层108a及第二金属氧化物层108b上,并且设置在栅电极102上方且源电极层106a和漏电极层106b之间的区域的氧化物半导体层112。
图1B所示的晶体管130包括设置在衬底100上的栅电极102、设置在栅电极102上的栅极绝缘层104、设置在栅极绝缘层104上的氧化物半导体层112、相离设置在氧化物半导体层112上的第一金属氧化物层108a及第二金属氧化物层108b、设置在第一金属氧化物层108a上的源电极层106a以及设置在第二金属氧化物层108b上的漏电极层106b。
图1C所示的晶体管140包括设置在衬底100上的源电极层106a及漏电极层106b、设置在源电极层106a上的第一金属氧化物层108a、设置在漏电极层106b上的第二金属氧化物层108b、设置在第一金属氧化物层108a上及第二金属氧化物层108b上,并且设置在源电极层106a和漏电极层106b之间的氧化物半导体层112、设置在氧化物半导体层112上的栅极绝缘层104以及位于栅极绝缘层104上且与源电极层106a和漏电极层106b之间的区域的氧化物半导体层112重叠地设置的栅电极102。
另外,在上述图1A至1C中,成为沟道层的氧化物半导体层112在与第一金属氧化物层108a接触的第一区112a及与第二金属氧化物层108b接触的第二区112b具有结晶结构,并且在与栅电极102重叠且源电极层106a和漏电极层106b之间的区域(形成沟道的区域)具有非晶结构。此外,可以使用具有结晶结构的金属氧化物层设置第一金属氧化物层108a及第二金属氧化物层108b。
氧化物半导体层112至少在与栅电极102重叠且源电极层106a和漏电极层106b之间的区域(形成沟道的区域)具有非晶结构,即可。第一区112a及第二区112b之外的区域都可以具有非晶结构。另外,当在氧化物半导体层112中,在与栅电极102重叠且源电极层106a和漏电极层106b之间的区域具有第一区112a及第二区112b时,在该第一区112a及第二区112b之外的区域具有非晶结构,即可。
可以通过使用透射电子显微镜(TEM:Transmission ElectronMicroscope)观察氧化物半导体层112的截面,评价其结晶状态。也就是说,通过使用TEM观察氧化物半导体层112的第一区112a、第二区112b及形成沟道的区域,对第一区112a及第二区112b中的晶化率和形成沟道的区域中的晶化率进行比较,即可。也可以通过进行XRD(X射线衍射)测量,评价氧化物半导体层112的结晶状态。
上述图1A至1C示出其端部彼此重叠地设置源电极层106a及漏电极层106b和栅电极102的情况,但是不局限于此。例如,既可以采用源电极层106a和漏电极层106b中的一方与栅电极102重叠的结构,又可以采用源电极层106a和漏电极层106b都不与栅电极102重叠的结构。
在图1A至1C中,使用具有导电性(其导电率至少比氧化物半导体层112的导电率高)的材料形成第一金属氧化物层108a及第二金属氧化物层108b。例如,可以使用至少包括锌的结晶金属氧化物材料形成第一金属氧化物层108a及第二金属氧化物层108b。作为这种金属氧化物材料,可以使用氧化锌(ZnO)、氧化镁锌(ZnMgO)等。
使用与第一金属氧化物层108a及第二金属氧化物层108b不同的材料设置氧化物半导体层112。例如,可以使用包括铟、锌及镓的氧化物半导体、氧化铟锌(IZO)等的氧化物半导体设置氧化物半导体层112。
作为一例,可以使用具有导电性的氧化锌设置第一金属氧化物层108a及第二金属氧化物层108b,且使用包括铟、锌及镓的氧化物半导体层(InGaO3(ZnO)m(m>0))设置氧化物半导体层112。
在此情况下,在氧化物半导体层112中,可以使具有结晶结构的第一区112a及第二区112b采用包括比具有非晶结构的其他区域多的锌的结构。作为其一例,可以举出如下结构:使用InGaZnO4设置具有结晶结构的第一区112a及第二区112b,而使用InGaZn0.5O3.5设置具有非晶结构的其他区域。
另外,可以利用二次离子质谱法(SIMS:Secondary Ion MassSpectroscopy)对氧化物半导体层中的锌浓度进行测量。
此外,也可以使氧化物半导体层112包含绝缘杂质。作为该杂质,应用以氧化硅、氧化锗、氧化铝等为典型的绝缘氧化物、以氮化硅、氮化铝等为典型的绝缘氮化物或氧氮化硅、氧氮化铝等的绝缘氧氮化物。
另外,在图1A至1C中,当具有结晶结构的第一金属氧化物层108a及第二金属氧化物层108b的导电率充分高时,第一金属氧化物层108a可以为源电极层,且第二金属氧化物层108b可以为漏电极层。
像这样,当使用氧化物半导体层设置在晶体管中形成沟道的半导体层时,通过在该氧化物半导体层中,使用非晶结构设置形成沟道的区域并使用结晶结构设置与外部(源电极层及漏电极层等)电连接的部分,可以减少晶体管的特性不均匀并减少接触电阻。
注意,本实施方式可以与其他实施方式适当地组合而实施。
实施方式2
在本实施方式中,参照附图说明在上述实施方式1所示的结构中晶体管具有底栅结构的情况(图1A)下的制造方法的一例。
首先,在衬底100上形成栅电极102,接着,在该栅电极102上形成栅极绝缘层104,然后,在栅极绝缘层104上按顺序层叠形成导电膜106和金属氧化物108(参照图2A)。
衬底100只要是具有绝缘表面的衬底,例如可以使用玻璃衬底。此外,作为衬底100还可以使用如下衬底:陶瓷衬底、石英衬底及蓝宝石衬底等的由绝缘体构成的绝缘衬底;利用绝缘材料覆盖由硅等半导体材料构成的半导体衬底的表面而成的衬底;利用绝缘材料覆盖由金属、不锈钢等导电体构成的导电衬底的表面而成的衬底。此外,只要能够承受制造工序的热处理,就也可以采用塑料衬底。
栅电极102可以通过在衬底100的整个表面上形成导电膜之后利用光刻法对导电膜进行蚀刻来形成。栅电极102包括栅极布线等由上述导电膜形成的电极、布线。
栅电极102优选由铝(Al)、铜(Cu)、钼(Mo)、钨(W)、钛(Ti)等的导电材料形成。注意,在将铝用于布线及电极的情况下,因为铝单质有耐热性低并且容易腐蚀等的问题,所以优选组合铝和耐热导电材料而形成。
耐热导电材料可以由如下材料形成:选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素;以上述元素为成分的合金;组合上述元素而成的合金膜;或以上述元素为成分的氮化物。层叠由这些耐热导电材料构成的膜和铝(或铜)来形成布线、电极,即可。
注意,也可以利用液滴喷射法、丝网印刷法等在衬底100上选择性地形成栅电极102。
栅极绝缘层104可以通过利用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜或者氧化钽膜等来形成。此外,也可以层叠这些膜来形成。这些膜可以通过利用溅射法等以50nm以上且250nm以下的厚度来形成。例如,作为栅极绝缘层104,可以通过利用溅射法以100nm的厚度来形成氧化硅膜。
导电膜106可以通过溅射法或真空蒸镀法等使用由包括选自铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素的金属、以上述元素为成分的合金或以上述元素为成分的氮化物等构成的材料形成。
例如,可以采用钼膜或钛膜的单层结构形成导电膜106。此外,也可以以叠层结构形成导电膜106,例如可以采用铝膜和钛膜的叠层结构、按顺序层叠钛膜、铝膜和钛膜的三层结构、或按顺序层叠钼膜、铝膜和钼膜的三层结构。另外,作为用于这些叠层结构的铝膜,也可以使用包括钕的铝(Al-Nd)膜。再者,导电膜106也可以采用包括硅的铝膜的单层结构。
金属氧化物层108通过溅射法或溶胶-凝胶法等使用包括锌的金属氧化物材料形成,即可。例如,可以使用具有结晶结构的氧化锌、氧化镁锌等的金属氧化物而设置。另外,也可以对这些金属氧化物掺杂Ga、Al等。
接着,对导电膜106及金属氧化物层108进行蚀刻来形成源电极层106a、漏电极层106b、第一金属氧化物层108a及第二金属氧化物层108b,并且使位于栅电极102上的栅极绝缘层104露出(参照图2B)。
在此,示出通过光刻法,使用相同的掩模对导电膜106和金属氧化物层108进行蚀刻的情况。在此情况下,在源电极层106a上形成第一金属氧化物层108a,而在漏电极层106b上形成第二金属氧化物层108b。此外,在此示出其端部彼此重叠地设置源电极层106a及漏电极层106b和栅电极102的情况。
接着,在栅极绝缘层104、第一金属氧化物层108a及第二金属氧化物层108b上形成氧化物半导体层110(参照图2C)。
氧化物半导体层110可以使用至少包括锌并具有非晶结构的氧化物半导体形成。此外,使用包括比第一金属氧化物层108a及第二金属氧化物层108b少的锌的氧化物半导体形成。
例如,可以使用包括铟、锌及镓的非晶氧化物半导体(InGaO3(ZnO)m(m>0))形成氧化物半导体层110。在此情况下,通过使用包括In、Ga及Zn的氧化物半导体靶材(例如,In2O3:Ga2O3:ZnO=1:1:1)的溅射法,形成具有非晶结构的氧化物半导体层110。
可以将溅射的条件设定为如下:衬底100和靶材之间的距离为30mm至500mm;压力为0.01Pa至2.0Pa;直流(DC)电源为0.25kW至5.0kW;温度为20℃至100℃;气氛为氩气氛、氧气氛或氩和氧的混合气氛。
另外,在溅射法中,通过使用脉冲直流(DC)电源,可以减轻灰尘且厚度分布也变均匀,所以是优选的。此外,将氧化物半导体层110的厚度设定为5nm至200nm左右,即可。
作为上述溅射法,可以采用将高频电源用于溅射用电源的RF溅射法、使用直流电源的DC溅射法、以脉冲方式施加直流偏压的脉冲DC溅射法等。
此外,也可以使氧化物半导体层110包含绝缘杂质。作为该杂质,应用以氧化硅、氧化锗、氧化铝等为典型的绝缘氧化物、以氮化硅、氮化铝等为典型的绝缘氮化物或以氧氮化硅、氧氮化铝等的绝缘氧氮化物。以不影响到氧化物半导体的电导性的浓度添加这些绝缘氧化物或绝缘氮化物等。通过使氧化物半导体包含绝缘杂质,即使进行热处理等,也可以在氧化物半导体层110中抑制与第一金属氧化物层108a及第二金属氧化物层108b接触的区域之外的区域的晶化。通过抑制成为沟道层的氧化物半导体层110的晶化,可以使薄膜晶体管的特性稳定化。
作为应用于薄膜晶体管的沟道形成区的氧化物半导体,除了上述之外还可以应用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类的非晶氧化物半导体。也就是说,通过对这些氧化物半导体添加抑制晶化并保持非晶状态的杂质,可以使薄膜晶体管的特性稳定化。该杂质是以氧化硅、氧化锗、氧化铝等为典型的绝缘氧化物、以氮化硅、氮化铝等为典型的绝缘氮化物或氧氮化硅、氧氮化铝等的绝缘氧氮化物等。
接着,对氧化物半导体层110进行蚀刻形成岛状氧化物半导体层112(参照图2D)。
通过对氧化物半导体层110进行蚀刻,使岛状氧化物半导体层112残留在栅电极102上方且源电极层106a和漏电极层106b之间,且还使它残留在第一金属氧化物层108a及第二金属氧化物层108b上。在此情况下,有时根据蚀刻条件在对氧化物半导体层110进行蚀刻的同时,第一金属氧化物层108a及第二金属氧化物108b也受到蚀刻(或膜减小)。在此示出如下情况,即在对氧化物半导体层110进行蚀刻的同时,第一金属氧化物108a及第二金属氧化物108b也受到蚀刻。
另外,当金属氧化物层108a及第二金属氧化物108b也与氧化物半导体层110同时受到蚀刻时,也通过使用上述金属材料设置源电极层106a及漏电极层106b,可以抑制由蚀刻导致的布线的断开或消失。
接着,通过进行热处理,使氧化物半导体层112中的与第一金属氧化物层108a接触的第一区112a和与第二金属氧化物层108b接触的第二区112b晶化(参照图2E)。
例如,通过作为具有结晶结构的第一金属氧化物层108a及第二金属氧化物层108b使用包括锌的金属氧化物,作为具有非晶结构的氧化物半导体层112使用包括锌的非晶氧化物半导体层,且将锌从第一金属氧化物层108a及第二金属氧化物层108b移动到氧化物半导体层112,可以使第一区112a及第二区112b选择性地晶化。这是因为如果在氧化物半导体层中包括多量的锌,则容易晶化的缘故。也就是说,第一金属氧化物108a及第二金属氧化物层108b用作对氧化物半导体层112的锌的供给源。
在此情况下,在氧化物半导体层112中,可以使与第一金属氧化物层108a接触的第一区112a及与第二金属氧化物层108b接触的第二区112b选择性地晶化,且使其他区域具有非晶结构。
更具体地,使用氧化锌设置第一金属氧化物层108a及第二金属氧化物层108b,且使用包括铟、锌及镓的氧化物半导体层设置氧化物半导体层112。在此情况下,通过进行热处理,氧化锌中的锌移动到包括铟、锌及镓的氧化物半导体层112,并且可以在氧化物半导体层112中的与氧化锌接触的区域选择性地使晶化得到进展。
其结果是,在热处理之后,在氧化物半导体层112中,具有结晶结构的第一区112a及第二区112b包括比具有非晶结构的其他区域多的锌。作为一例,当使用InGaZn0.5O3.5形成氧化物半导体层110时,通过进行热处理,具有结晶结构的第一区112a及第二区112b可以为InGaZnO4,而具有非晶结构的其他区域可以为InGaZn0.5O3.5。当然,在此所示的氧化物半导体层112的组成只是一例,而不局限于此。例如,有时氧化物半导体层中的第一区112a及第二区112b的晶化率不均匀而具有梯度。
此外,一般而言,只有进行600℃以上的热处理,才使具有非晶结构的包括铟、锌及镓的氧化物半导体层晶化。但是,如图2A至2E所示,对具有非晶结构的包括铟、锌及镓的氧化物半导体层设置锌的供给源(在此,氧化锌)并进行热处理,从而当热处理的温度低时也可以使包括铟、锌及镓的氧化物半导体层晶化。再者,通过控制接触于锌的供给源的地方,可以任意决定使包括铟、锌及镓的氧化物半导体层晶化的区域。
另外,为了将锌从第一金属氧化物层108a及第二金属氧化物层108b更有效地移动到氧化物半导体层112,优选在热处理之前的阶段中,使包括在成为锌的供给源的第一金属氧化物层108a及第二金属氧化物层108b的锌的浓度高于包括在氧化物半导体层112的锌的浓度。
此外,对于图2A至2E的工序中的热处理,可以使用扩散炉、电阻加热炉等加热炉、RTA(快速热退火;Rapid Thermal Anneal)设备等。
另外,优选地是,以150℃至500℃,典型地以200℃至400℃进行热处理。例如,在氧气氛下(包括在大气气氛下)以350℃进行一个小时的热处理。通过进行该热处理,可以使氧化物半导体层112的第一区112a及第二区112b晶化。注意,只要在形成氧化物半导体层110之后进行热处理,就对该热处理的时序没有特别的限制。此外,也可以通过一边对衬底100进行加热,一边形成氧化物半导体层110,在与形成氧化物半导体层110的同时使氧化物半导体层112的第一区112a及第二区112b晶化。
另外,也可以照射激光来对源电极层106a及漏电极层106b部分选择性地进行加热,而代替对形成在衬底100上的元件的整体进行加热。
通过照射激光,由金属材料形成的源电极层106a及漏电极层106b选择性地受到加热,且与源电极层106a接触地设置的第一金属氧化物层108a和与漏电极层106b接触地设置的第二金属氧化物层108b也受到加热。其结果是,通过将锌从第一金属氧化物层108a及第二金属氧化物层108b移动到氧化物半导体层112,可以使第一区112a及第二区112b选择性地晶化。
作为所应用的激光,将波长等适当地设定为至少被源电极层106a及漏电极层106b吸收,即可。优选的是,将波长等适当地设定为透过第一金属氧化物层108a、第二金属氧化物层108b及氧化物半导体层112并被源电极层106a及漏电极层106b吸收,即可。既可以从下面一侧(衬底100的背面一侧)照射激光,又可以从上面一侧(氧化物半导体层112一侧)照射激光。
像这样,通过在氧化物半导体层112中,使与第一金属氧化物层108a接触的第一区域112a及与第二金属氧化物层108b接触的第二区域112b晶化,且使第一区112a及第二区112b之外的其他区域具有非晶结构,可以减少晶体管的特性的不均匀,并减少与源电极层106a及漏电极层106b之间的接触电阻。
此外,也可以在形成氧化物半导体层110之前,对第一金属氧化物层108a及第二金属氧化物层108b的表面进行还原处理。通过对第一金属氧化物层108a及第二金属氧化物层108b的表面进行还原处理,可以减少包括在第一金属氧化物层108a及第二金属氧化物层108b的表面近旁的氧浓度(增加锌浓度),并将锌从第一金属氧化物层108a及第二金属氧化物层108b有效地移动到氧化物半导体层112。
作为还原处理,减少包括在第一金属氧化物层108a及第二金属氧化物层108b的表面近旁的氧,即可。例如,可以应用氢等离子体处理或氩等离子体处理等。具体而言,在形成第一金属氧化物层108a及第二金属氧化物层108b之后(图2B),对该第一金属氧化物层108a及第二金属氧化物层108b的表面进行氢等离子体处理或氩等离子体处理。另外,也可以在形成金属氧化物层108之后(图2A),对该金属氧化物层108的表面进行还原处理。
通过上述工序,可以形成将氧化物半导体层用作沟道形成区的晶体管120。
此外,也可以覆盖晶体管120地形成保护绝缘层。作为保护绝缘层,例如使用CVD法或溅射法等形成氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层,即可。也可以在形成保护绝缘层之后进行热处理,并使第一区112a及第二区112b晶化。
然后,通过形成各种电极及布线,具备晶体管120的半导体装置完成。
注意,图2A至2E示出如下情况,即通过在按顺序层叠形成导电膜106和金属氧化物层108之后进行蚀刻,形成源电极层106a和第一金属氧化物层108a、漏电极层106b和第二金属氧化物层108b,但是不局限于此。例如,也可以在形成源电极层106a及漏电极层106b之后,形成金属氧化物层108。参照图3A至3E说明这种情况。
首先,在衬底100上形成栅电极102,在该栅电极102上形成栅极绝缘层104,然后在栅极绝缘层104上形成源电极层106a及漏电极层106b(参照图3A)。
可以在栅极绝缘层104上形成导电膜,然后通过光刻法对该导电膜进行蚀刻形成源电极层106a及漏电极层106b。在此,作为一例示出其一部分隔着栅极绝缘层104与栅电极102重叠地形成源电极层106a及漏电极层106b的情况。
另外,也可以通过液滴喷出法或丝网印刷法等,在衬底100上选择性地形成源电极层106a及漏电极层106b。
接着,覆盖栅极绝缘层104、源电极层106a及漏电极层106b地形成具有结晶结构的金属氧化物层108(参照图3B)。
接着,通过对金属氧化物层108进行蚀刻,覆盖源电极层106a地形成第一金属氧化物层108a,且覆盖漏电极层106b地形成第二金属氧化物层108b(参照图3C)。
接着,与栅极绝缘层104、第一金属氧化物层108a及第二金属氧化物层108b接触地形成氧化物半导体层110(参照图3D)。
接着,对氧化物半导体层110进行蚀刻来形成岛状氧化物半导体层112,并且通过进行热处理,在氧化物半导体层112中,使与第一金属氧化物层108a接触的第一区112a及与第二金属氧化物层108b接触的第二区112b选择性地晶化(参照图3E)。
通过上述工序,可以形成将氧化物半导体层110用作沟道形成区的晶体管120。另外,也可以在图3A至3E的制造工序中,如上所述那样在形成氧化物半导体层110之前对第一金属氧化物层108a及第二金属氧化物层108b的表面进行还原处理。此外,在图3E中,也可以照射激光而代替进行热处理。
如图3A至3E所示,通过在形成源电极层106a及漏电极层106b之后形成金属氧化物层108,可以覆盖源电极层106a及漏电极层106b地设置第一金属氧化物层108a和第二金属氧化物层108b。在此情况下,可以增加氧化物半导体层112和第一金属氧化物层108a的接触面积及氧化物半导体层112和第一金属氧化物层108b的接触面积来有效地减少接触电阻。
此外,图3A至3E示出在栅电极102上方且源电极层106a和漏电极层106b之间的区域设置第一金属氧化物层108a及第二金属氧化物层108b的情况。在此情况下,有效的是:在氧化物半导体层112中,可以在与栅极绝缘层104接触的区域设置具有结晶结构的第一区112a及第二区112b,并减少接触电阻。
当然,在图3C中,也可以通过控制金属氧化物层108的蚀刻,在源电极层106a上的一部分的区域形成第一金属氧化物层108a,且在漏电极层106b上的一部分的区域形成第二金属氧化物层108b(参照图4A)。
此外,在本实施方式中,当具有结晶结构的第一金属氧化物层108a及第二金属氧化物层108b的导电率充分高时,也可以设置用作源电极层的第一金属氧化物层108a和用作漏电极层的第二金属氧化物层108b(参照图4B)。在此情况下,可以省略设置源电极层106a及漏电极层106b的工序。
注意,本实施方式可以与其他实施方式适当地组合而实施。
实施方式3
在本实施方式中,参照附图说明在上述实施方式1所示的结构中,晶体管具有底栅结构的情况(图1B)下的制造方法的一例。注意,本实施方式所示的制造工序(可应用的材料等)的大部分是与上述实施方式2共同的。因此,下面省略重复部分的说明且详细地说明不同之处。
首先,在衬底100上形成栅电极102,接着在该栅电极102上形成栅极绝缘层104,然后在栅极绝缘层104上按顺序层叠形成氧化物半导体层110和金属氧化物层108(参照图5A)。
可以不暴露大气地连续形成氧化物半导体层110和金属氧化物层108。例如,可以在通过溅射法形成氧化物半导体层110之后,改变靶材并通过溅射法形成金属氧化物层108。在此情况下,可以减少附着在氧化物半导体层110和金属氧化物层108之间的杂质。通过减少氧化物半导体层110和金属氧化物层108之间的杂质,在后面的工序中,可以对氧化物半导体层112进行优良的晶化。
接着,对氧化物半导体层110和金属氧化物108进行蚀刻来形成岛状氧化物半导体层112及金属氧化物层109(参照图5B)。
接着,在金属氧化物层109上形成导电膜106(参照图5C)。
接着,对导电膜106及金属氧化物层109进行蚀刻来形成源电极层106a、漏电极层106b、第一金属氧化物层108a及第二金属氧化物层108b,并且使氧化物半导体层112露出(参照图5D)。
其结果是,在氧化物半导体层112上形成第一金属氧化物层108a及第二金属氧化物层108b,在第一金属氧化物层108a上形成源电极层106a,并且在第二金属氧化物层108b上形成漏电极层106b。
接着,通过进行热处理,使氧化物半导体层112中的与第一金属氧化物层108a接触的第一区112a和与第二金属氧化物层108b接触的第二区112b晶化(参照图5E)。
注意,只要在形成金属氧化物层108之后进行热处理,就对该热处理的时序没有特别的限制。此外,也可以通过一边对衬底100进行加热,一边形成金属氧化物层108,在与形成金属氧化物层108的同时使氧化物半导体层110的表面一侧晶化。此外,还可以照射激光以对源电极层106a及漏电极层106b的部分选择性地进行加热而代替热处理。
通过上述工序,可以形成将氧化物半导体层用作沟道形成区的晶体管130。
像这样,通过在氧化物半导体层112中,使与第一金属氧化物层108a接触的区域112a及与第二金属氧化物层108b接触的区域112b晶化,且使第一区112a及第二区112b之外的其他区域具有非晶结构,可以减少晶体管的特性的不均匀,并减少与源电极层106a及漏电极层106b之间的接触电阻。
此外,也可以覆盖晶体管130地形成保护绝缘层。作为保护绝缘层,例如通过CVD法及溅射法等,形成氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层,即可。也可以在形成保护绝缘层之后进行热处理来使第一区112a及第二区112b的晶化。
然后,通过形成各种电极及布线,具备晶体管130的半导体装置完成。
注意,虽然在本实施方式中说明一种沟道蚀刻型,其中在底栅型晶体管中,在氧化物半导体层112形成凹部,但是也可以形成沟道保护型晶体管。参照图6A至6D说明设置沟道保护型的底栅型晶体管的情况。
首先,在衬底100上形成栅电极102,接着在该栅电极102上形成栅极绝缘层104,然后在栅极绝缘层104上按顺序层叠形成氧化物半导体层110和保护膜116(参照图6A)。
可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜或氧化钽膜等形成保护膜116。
接着,在对保护膜116进行蚀刻来形成岛状保护膜118之后,覆盖氧化物半导体层110及保护膜118地按顺序层叠形成金属氧化物层108和导电膜106(参照图6B)。
接着,对导电膜106、金属氧化物层108及氧化物半导体层110进行蚀刻形成岛状氧化物半导体层112、源电极层106a、漏电极层106b、第一金属氧化物层108a及第二金属氧化物层108b,并且使保护膜118露出(参照图6C)。
接着,通过进行热处理,使氧化物半导体层112中的与第一金属氧化物层108a接触的第一区112a和与第二金属氧化物层108b接触的第二区112b晶化(参照图6D)。
通过上述工序,可以形成沟道保护型晶体管135。
此外,在本实施方式中,当具有结晶结构的第一金属氧化物层108a及第二金属氧化物层108b的导电率充分高时,也可以设置用作源电极层的第一金属氧化物层108a和用作漏电极层的第二金属氧化物层108b。在此情况下,可以省略设置导电膜106(源电极层106a及漏电极层106b)的工序。
注意,本实施方式可以与其他实施方式适当地组合而实施。
实施方式4
在本实施方式中,参照附图说明在上述实施方式1所示的结构中晶体管具有顶栅结构的情况(图1C)下的制造方法的一例。注意,本实施方式所示的制造工序(可应用的材料等)的大部分是与上述实施方式2共同的。因此,下面省略重复部分的说明且详细地说明不同之处。
首先,在衬底100上按顺序层叠形成导电膜106和金属氧化物层108(参照图7A)。
接着,对导电膜106及金属氧化物层108进行蚀刻来形成源电极层106a、漏电极层106b、第一金属氧化物层108a及第二金属氧化物层108b(参照图7B)。
在此,示出通过光刻法,使用相同的掩模对导电膜106和金属氧化物层108进行蚀刻的情况。在此情况下,在源电极层106a上形成第一金属氧化物层108a,而在漏电极层106b上形成第二金属氧化物层108b。
接着,在第一金属氧化物层108a及第二金属氧化物层108b上形成氧化物半导体层110(参照图7C)。
接着,对氧化物半导体层110进行蚀刻来形成岛状氧化物半导体层112,并且通过进行热处理,在氧化物半导体层112中,使与第一金属氧化物层108a接触的第一区112a及与第二金属氧化物层108b接触的第二区112b选择性地晶化(参照图7D)。
接着,在氧化物半导体层112上形成栅极绝缘层104,然后在栅极绝缘层104上形成栅电极102(参照图7E)。
至少与位于源电极层106a和漏电极层106b之间的区域的氧化物半导体层112重叠地形成栅电极102。也可以与第一区112a及第二区112b重叠地设置栅电极102。
在图7A至7E中,只要在形成氧化物半导体层110之后进行热处理,就对该热处理的时序没有特别的限制而也可以在形成栅电极102之后进行热处理。此外,也可以通过一边对衬底100进行加热,一边形成氧化物半导体层110,在形成氧化物半导体层110的同时使氧化物半导体层112的第一区112a及第二区112b晶化。
通过上述工序,可以形成将氧化物半导体层用作沟道形成区的晶体管140。
像这样,通过在氧化物半导体层112中,使与第一金属氧化物层108a接触的区域112a及与第二金属氧化物层108b接触的区域112b晶化,且使第一区112a及第二区112b之外的其他区域具有非晶结构,可以减少晶体管的特性的不均匀,并减少与源电极层106a及漏电极层106b之间的接触电阻。
此外,也可以覆盖晶体管140地形成保护绝缘层。作为保护绝缘层,例如通过CVD法及溅射法等,形成氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层,即可。也可以在形成保护绝缘层之后进行热处理来使第一区112a及第二区112b晶化。
然后,通过形成各种电极及布线,具备晶体管140的半导体装置完成。
注意,图7A至7E示出通过在按顺序层叠形成导电膜106和金属氧化物层108之后进行蚀刻,形成源电极层106a和第一金属氧化物层108a以及漏电极层106b和第二金属氧化物层108b的情况,但是不局限于此。例如,也可以在形成源电极层106a及漏电极层106b之后,形成金属氧化物层108。参照图8A至8E说明其情况。
首先,在衬底100上形成源电极层106a及漏电极层106b,然后覆盖源电极层106a及漏电极层106b地形成金属氧化物层108(参照图8A)。
可以在衬底100上形成导电膜,然后通过光刻法对该导电膜进行蚀刻来形成源电极层106a及漏电极层106b。注意,也可以通过液滴喷出法或丝网印刷法等在衬底100上选择性地形成源电极层106a及漏电极层106b。
接着,通过对金属氧化物层108进行蚀刻,覆盖源电极层106a地形成第一金属氧化物层108a,并且覆盖漏电极层106b地形成第二金属氧化物层108b(参照图8B)。
接着,与第一金属氧化物层108a及第二金属氧化物层108b接触地形成氧化物半导体层110(参照图8C)。
接着,对氧化物半导体层110进行蚀刻来形成岛状氧化物半导体层112,并且通过进行热处理,在氧化物半导体层112中,使与第一金属氧化物层108a接触的第一区112a及与第二金属氧化物层108b接触的第二区112b选择性地晶化(参照图8D)。
接着,在氧化物半导体层112上形成栅极绝缘层104,然后在栅极绝缘层104上形成栅电极102(参照图8E)。
通过上述工序,可以形成将氧化物半导体层用作沟道形成区的晶体管140。另外,在图7A至7E以及图8A至8E的制造工序中,也可以在形成氧化物半导体层110之前对第一金属氧化物层108a及第二金属氧化物层108b的表面进行还原处理。此外,在图7D、8D中,也可以进行激光照射而代替进行热处理。
如图8A至8E所示,通过在形成源电极层106a及漏电极层106b之后形成金属氧化物层108,覆盖源电极层106a及漏电极层106b地设置第一金属氧化物层108a和第二金属氧化物层108b。在此情况下,可以增加氧化物半导体层112和第一金属氧化物层108a的接触面积以及氧化物半导体层112和第一金属氧化物层108b的接触面积,而可以有效地减少接触电阻。
此外,在本实施方式中,当具有结晶结构的第一金属氧化物层108a及第二金属氧化物层108b的导电率充分高时,也可以设置用作源电极层的第一金属氧化物层108a和用作漏电极层的第二金属氧化物层108b。在此情况下,可以省略设置导电膜106(源电极层106a及漏电极层106b)的工序。
注意,本实施方式可以与其他实施方式适当地组合而实施。
实施方式5
在本实施方式中,参照附图说明具备上述实施方式1至4所示的晶体管的半导体装置的使用方式的一例的显示装置的制造工序。注意,本实施方式所示的制造工序(可应用的材料等)的一部分大多是与上述实施方式2共同的。因此,下面省略重复部分的说明且详细地说明不同之处。另外,在以下说明中,图9A至9D以及图10A至10D示出显示装置的截面图,而图11至图14示出显示装置的俯视图。图9A至9D以及图10A至10D所示的截面图对应于图11至图14所示的线A1-A2的截面及线B1-B2的截面。
首先,在具有绝缘表面的衬底100上形成布线及电极(包括栅电极102的栅极布线、电容布线308、第一端子321)(参照图9A、图11)。
电容布线308、第一端子321可以使用与栅电极102相同的材料同时形成。
接着,在栅电极102上形成栅极绝缘层104,然后在栅极绝缘层104上形成导电膜106(参照图9B)。
在图9B中,通过在形成栅极绝缘层104之后,在该栅极绝缘层104中形成接触孔313,然后形成导电膜106,来使第一端子321和导电膜106电连接。
接着,通过对导电膜106进行蚀刻,来形成源电极层106a、漏电极层106b、连接电极320、第二端子322(参照图9C、图12)。
第二端子322可以与源极布线(包括源电极层106a的源极布线)电连接。此外,连接电极320可以通过形成在栅极绝缘层104中的接触孔313与第一端子321直接连接。
接着,在源电极层106a、漏电极层106b上形成金属氧化物层108(参照图9D)。
接着,在对金属氧化物层108进行蚀刻来在源电极层106a上形成第一金属氧化物层108a,并在漏电极层106b上形成第二金属氧化物层108b之后,在栅极绝缘层104、第一金属氧化物层108a及第二金属氧化物层108b上形成氧化物半导体层110(参照图10A)。
接着,对氧化物半导体层110进行蚀刻来形成岛状氧化物半导体层112,并且通过进行热处理,在氧化物半导体层112中,使与第一金属氧化物层108a接触的第一区112a及与第二金属氧化物层108b接触的第二区112b选择性地晶化(参照图10B、图13)。另外,在此示出在对氧化物半导体层110进行蚀刻的同时,第一金属氧化物层108a及第二金属氧化物层108b的表面的一部分被蚀刻而使膜厚度降低的情况。
优选的是,以100℃至600℃,典型以200℃至400℃进行热处理。例如,在氮气氛下以350℃进行一个小时的热处理。通过进行该热处理,在使氧化物半导体层112的第一区112a及第二区112b晶化的同时,进行构成氧化物半导体层112的非单晶膜的原子级的重新排列。通过该热处理,消除阻碍载流子移动的歪曲,所以在此的热处理(还包括光退火)是有效的。注意,只要在形成氧化物半导体层110之后进行热处理,就对该热处理的时序没有特别的限制。例如也可以在形成像素电极之后进行热处理。
此外,也可以对露出的氧化物半导体层112进行氧自由基处理。通过进行氧自由基处理,可以恢复氧化物半导体层112因蚀刻而受到的损伤。自由基处理优选在O2、N2O、更优选为包括氧的N2、He、Ar的气氛下进行。此外,也可以在对上述气氛添加有Cl2、CF4的气氛下进行自由基处理。
接着,覆盖所得到的晶体管地形成保护绝缘层340,并且对该保护绝缘层340选择性地进行蚀刻,以形成到达漏电极层106b的接触孔325、到达连接电极320的接触孔326以及到达第二端子322的接触孔327(参照图10C)。
接着,形成电连接到漏电极层106b的透明导电层310、电连接到连接电极320的透明导电层328以及电连接到第二端子322的透明导电层329(参照图10D、图14)。
透明导电层310用作像素电极,并且透明导电层328和329用作用于与FPC的连接的电极或布线。更具体地,可以将形成在连接电极320上的透明导电层328用于用作栅极布线的输入端子的连接用端子电极,并且将形成在第二端子322上的透明导电层329用于用作源极布线的输入端子的连接用端子电极。
此外,可以通过利用电容布线308、栅极绝缘层104、保护绝缘层340以及透明导电层310来形成存储电容器。在此情况下,电容布线308和透明导电层310成为电极,并且栅极绝缘层104和保护绝缘层340成为电介质。
透明导电层310、328、329可以通过利用溅射法、真空蒸镀法等并使用氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2,缩写为ITO)、氧化铟氧化锌合金(In2O3-ZnO)等来形成。例如,可以在形成透明导电膜之后,在该透明导电膜上形成抗蚀剂掩模,利用蚀刻来去除不需要的部分,以形成透明导电层310、328、329。
通过上述工序,可以完成底栅型的n沟道型薄膜晶体管、存储电容器等的元件。并且,通过将这些元件对应于各像素而配置为矩阵状,可以将它用作用来制造有源矩阵型的显示装置的一个衬底。在本说明书中,为方便起见,将这种衬底称为有源矩阵衬底。
在制造有源矩阵型的液晶显示装置的情况下,在有源矩阵型衬底和设置有对置电极的对置衬底之间设置液晶层,以固定有源矩阵型衬底和对置衬底,即可。
此外,本实施方式所示的结构不局限于图14的像素结构。图15示出其他结构的一例。图15示出如下结构:不设置电容布线308,使用作像素电极的透明导电层310和与它相邻的像素的栅极布线302为电极,并且使保护绝缘层340及栅极绝缘层104为电介质,以形成存储电容器。
注意,本实施方式可以与其他实施方式适当地组合而使用。
实施方式6
在本实施方式中,说明制造薄膜晶体管,且将该薄膜晶体管用于像素部以及驱动电路来制造具有显示功能的半导体装置(也称为显示装置)的情况。此外,可以通过将使用薄膜晶体管的驱动电路的一部分或全部一体形成在与像素部相同的衬底上,来形成系统化面板(system-on-panel)。
显示装置包括显示元件。作为显示元件,可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括由电流或电压控制亮度的元件,具体而言,包括无机EL(Electro Luminescence;电致发光)元件、有机EL元件等。此外,也可以应用电子墨水等的对比度因电作用而变化的显示媒体。
此外,显示装置包括密封有显示元件的面板、在该面板中安装有包括控制器的IC等的模块。再者,显示装置涉及一种元件衬底,该元件衬底相当于制造该显示装置的过程中的完成显示元件之前的一个方式,并且其在多个像素中分别具备用来将电流供给到显示元件的单元。具体而言,元件衬底可以为只形成有显示元件的像素电极的状态、形成成为像素电极的导电膜之后并且通过蚀刻形成像素电极之前的状态、或者其他任何方式。
注意,本说明书中的显示装置是指图像显示器件、显示器件或光源(包括照明装置)。另外,显示装置还包括安装有连接器诸如FPC(Flexible printed circuit;柔性印刷电路)、TAB(Tape AutomatedBonding;载带自动键合)胶带或者TCP(Tape Carrier Package;载带封装)的模块;将印刷线路板设置于TAB胶带或TCP端部的模块;利用COG(Chip On Glass;玻璃上芯片)方式将IC(集成电路)直接安装到显示元件的模块。
在本实施方式中,作为具备薄膜晶体管的半导体装置而示出液晶显示装置的实例。首先,参照图16A1及A2和16B而说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图16A1和16A2是一种面板的俯视图,其中利用密封材料4005将形成在第一衬底4001上的包括氧化物半导体层的薄膜晶体管4010、4011以及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图16B相当于沿着图16A1和16A2的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外,在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此,像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外,在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003,该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
另外,对另行形成的驱动电路的连接方法没有特别的限制,而可以采用COG方法、引线键合方法或TAB方法等。图16A1是利用COG方法安装信号线驱动电路4003的实例,而图16A2是利用TAB方法安装信号线驱动电路4003的实例。
此外,设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图16B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
作为薄膜晶体管4010、4011,可以应用上述实施方式所示的结构。在本实施方式中,薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外,液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且,液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。另外,像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033,并且隔着绝缘层4032、4033而夹有液晶层4008。
作为第一衬底4001、第二衬底4006,可以使用玻璃、金属(典型为不锈钢)、陶瓷、塑料。作为塑料,可以使用FRP(Fiberglass-Reinforced Plastics;纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或者丙烯酸树脂薄膜。此外,还可以使用利用PVF薄膜、聚酯薄膜夹住铝箔的结构的薄片。
此外,间隔物4035是通过对绝缘膜选择性地进行蚀刻来得到的柱状间隔物,并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。另外,还可以使用球状间隔物。此外,对置电极层4031与设置在与薄膜晶体管4010同一衬底上的公共电位线电连接。通过利用公共连接部,可以使对置电极层4031通过配置在一对衬底之间的导电粒子与公共电位线电连接。另外,导电粒子包含在密封材料4005中。
另外,还可以采用不使用取向膜的呈现蓝相(blue phase)的液晶。蓝相是液晶相的一种,即当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内,所以为了改善温度范围而将混合有5重量%以上的手性试剂的液晶组成物用于液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组成物的响应速度短,即为10μs至100μs,并且具有光学各向同性而不需要取向处理,从而视角依赖性小。
另外,本实施方式所示的液晶显示装置是透过型液晶显示装置的实例,但是也可以将液晶显示装置应用于反射型液晶显示装置或半透过型液晶显示装置。
此外,虽然在本实施方式所示的液晶显示装置中示出在衬底的外侧(可见一侧)设置偏振片,在衬底的内侧按顺序设置着色层、用于显示元件的电极层的实例,但是也可以将偏振片设置在衬底的内侧。另外,偏振片和着色层的叠层结构也不局限于本实施方式,而根据偏振片及着色层的材料、制造工序条件适当地进行设定,即可。此外,还可以设置用作黑矩阵的遮光膜。
另外,在本实施方式中,使用用作保护膜、平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖薄膜晶体管,以减少薄膜晶体管的表面凹凸并且提高薄膜晶体管的可靠性。另外,因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入,所以优选采用致密的膜。通过利用溅射法并且使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜的单层或叠层来形成保护膜,即可。虽然在本实施方式中示出通过溅射法形成保护膜的实例,但是并没有特别的限制而采用各种方法形成,即可。
在此,作为保护膜,形成具有叠层结构的绝缘层4020。在此,作为绝缘层4020的第一层,利用溅射法形成氧化硅膜。通过使用氧化硅膜作为保护膜,有防止在用作源电极层及漏电极层的铝膜中产生小丘的效果。
此外,作为保护膜的第二层,形成绝缘层。在此,作为绝缘层4020的第二层,通过利用溅射法来形成氮化硅膜。通过作为保护膜而采用氮化硅膜,可以抑制钠等的可动离子侵入到半导体区中而改变TFT的电特性。
另外,也可以在形成保护膜之后对半导体层进行退火(300℃至400℃)。
另外,作为平坦化绝缘膜,形成绝缘层4021。作为绝缘层4021,可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外,除了上述有机材料之外,还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以通过层叠多个由这些材料形成的绝缘膜,来形成绝缘层4021。
另外,硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包括Si-O-Si键的树脂。硅氧烷类树脂还可以采用有机基(例如为烷基、芳基)、氟基团作为取代基。此外,有机基也可以具有氟基团。
对绝缘层4021的形成方法没有特别的限制,而可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊涂机、帘涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下,也可以在进行烘焙的工序中同时进行对半导体层进行退火(300℃至400℃)。通过同时进行对绝缘层4021的焙烧工序和对半导体层的退火,可以高效地制造半导体装置。
作为像素电极层4030、对置电极层4031,可以使用具有透光性的导电材料诸如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外,可以使用包括导电高分子(也称为导电聚合物)的导电组成物来形成像素电极层4030、对置电极层4031。在使用导电组成物来形成的像素电极中,其波长为550nm时的透光率优选为70%以上。另外,导电组成物所包括的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子,可以使用所谓的π电子共轭类导电高分子。例如,可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外,供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中,连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成,并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019与FPC4018所具有的端子电连接。
此外,虽然在图16A1及A2和16B中示出另行形成信号线驱动电路4003并将它安装到第一衬底4001的实例,但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装,又可以仅另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式7
在本实施方式中,作为具备晶体管的半导体装置的一例而示出电子纸。
图17作为半导体装置的一例而示出有源矩阵型电子纸。可以与上述实施方式1至5所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管581。
图17的电子纸是采用旋转球显示方式的显示装置的实例。旋转球显示方式是指一种方法,其中将分别涂色为黑色和白色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间,并且在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向,以进行显示。
设置在衬底580上的薄膜晶体管581是底栅结构的薄膜晶体管,并且源电极层或漏电极层通过形成在绝缘层583、584、585中的接触孔与第一电极层587电连接。在第一电极层587和第二电极层588之间设置有球形粒子589,该球形粒子589具有黑色区590a及白色区590b,且其周围包括充满了液体的腔体594,并且球形粒子589的周围设置有树脂等的填料595(参照图17)。在图17中,第一电极层587相当于像素电极,并且第二电极层588相当于公共电极。第二电极层588与设置在与薄膜晶体管581同一衬底上的公共电位线电连接。通过利用上述实施方式所示的公共连接部,可以使设置在衬底596上的第二电极层588通过配置在一对衬底之间的导电粒子与公共电位线电连接。
此外,还可以使用电泳元件而代替旋转球。在此情况下,使用直径为10μm至200μm左右的微囊,该微囊封入有透明液体、带正电的白色微粒和带负电的黑色微粒。至于设置在第一电极层和第二电极层之间的微囊,当由第一电极层和第二电极层施加电场时,白色微粒和黑色微粒移动到相反方向,从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件,一般被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率,因而不需要辅助灯。此外,其耗电量低,并且在昏暗的地方也可以辨别显示部。另外,即使不向显示部供应电源,也可以保持显示过一次的图像,因此,即使使具有显示功能的半导体装置(简单地称为显示装置或者具备显示装置的半导体装置)远离电波发射源,也可以储存显示过的图像。
如上所述,作为半导体装置,可以制造可靠性高的电子纸。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式8
在本实施方式中,作为具备晶体管的半导体装置,示出发光显示装置的实例。在此,作为显示装置所具有的显示元件,示出利用电致发光的发光元件。根据发光材料是有机化合物还是无机化合物而对利用电致发光的发光元件进行区别,一般地,前者被称为有机EL元件,而后者被称为无机EL元件。
在有机EL元件中,通过对发光元件施加电压,电子及空穴从一对电极分别注入到包括发光有机化合物的层,而产生电流。然后,由于这些载流子(电子及空穴)重新结合,发光有机化合物形成激发态,并且当该激发态恢复到基态时,得到发光。根据这种机理,该发光元件被称为电流激发型发光元件。
根据其元件结构而将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层,且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有由电介质层夹住发光层并还利用电极夹住该夹有发光层的电介质层的结构,且其发光机理是利用金属离子的内层电子跃迁的定域型发光。
接着,参照图18A和18B说明相当于半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图18A是一种面板的俯视图,其中利用密封材料4505将形成在第一衬底4501上的薄膜晶体管4509、4510以及发光元件4511密封在第一衬底4501和第二衬底4506之间。图18B相当于沿着图18A的H-I的截面图。另外,在此,作为发光元件而使用有机EL元件来进行说明。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外,在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此,像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b由第一衬底4501、密封材料4505和第二衬底4506与填料4507密封在一起。像这样,优选使用气密性高且脱气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入),以避免暴露于空气。
此外,设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图18B中,例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510可以应用上述实施方式所示的结构。在本实施方式中,薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外,附图标记4511相当于发光元件,发光元件4511所具有的像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。另外,发光元件4511的结构是由第一电极层4517、场致发光层4512、第二电极层4513构成的叠层结构,但是不局限于本实施方式所示的结构。可以根据从发光元件4511取出光的方向等而适当地改变发光元件4511的结构。
通过使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成分隔壁4520。特别优选的是,使用感光材料,在第一电极层4517上形成开口部,并且将该开口部的侧壁形成为具有连续的曲率的倾斜面。
场致发光层4512既可以由单层构成,又可以由多层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜,以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜,可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外,供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或者像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中,连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成,并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519与FPC4518a所具有的端子电连接。
位于从发光元件4511取出光的方向上的第二衬底4506需要具有透光性。在此情况下,使用诸如玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜那样的具有透光性的材料。
此外,作为填料4507,除了氮、氩等的惰性气体之外,还可以使用紫外线固性树脂或热固性树脂,并且可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、EVA(乙烯-醋酸乙烯酯)。
另外,若有需要,则还可以在发光元件的发射面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外,也可以在偏振片或圆偏振片上设置抗反射膜。例如,可以进行抗眩光处理,该处理可以通过利用表面的凹凸来扩散反射光,以降低眩光。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路而安装。此外,也可以只有信号线驱动电路或其一部分、扫描线驱动电路或其一部分另行形成而安装。本实施方式不局限于图18A和18B的结构。
通过上述工序,作为半导体装置,可以制造可靠性高的发光显示装置(显示面板)。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式9
上述实施方式所示的具备晶体管的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备,例如可以举出电视装置(也称为电视、电视接收机)、用于计算机等的监视器、影像拍摄装置如数码相机、数码摄像机等、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图19A示出电视装置9600的一例。在电视装置9600中,框体9601组装有显示部9603。可以利用显示部9603显示映像。此外,在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609,可以进行频道、音量的操作,并且可以对显示在显示部9603上的映像进行操作。此外,也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外,电视装置9600采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者,通过调制解调器连接到有线或无线方式的通信网络,也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图19B示出数码相框9700的一例。例如,在数码相框9700中,框体9701组装有显示部9703。显示部9703可以显示各种图像,例如通过显示使用数码相机等拍摄的图像数据,可以发挥与一般的相框同样的功能。
注意,数码相框9700采用具备操作部、外部连接用端子(USB端子、可与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这些结构也可以组装到与显示部相同的面,但是当将它们设置在侧面、背面时,设计性提高,所以是优选的。例如,可以对数码相框的记录媒体插入部插入储存有使用数码相机拍摄的图像数据的存储器并提取图像数据,然后将所提取的图像数据显示于显示部9703。
此外,数码相框9700也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图20A示出一种便携式游戏机,其由框体9881和框体9891的两个框体构成,并且它们由连接部9893连接为能够开闭。框体9881组装有显示部9882,并且框体9891组装有显示部9883。另外,图20A所示的便携式游戏机还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能:力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、斜率、振动、气味或红外线)以及麦克风9889)等。当然,便携式游戏机的结构不局限于上述结构,只要是至少具备根据本发明的一个方式的半导体装置的结构即可,并且可以采用适当地设置有其它附属设备的结构。图20A所示的便携式游戏机具有如下功能:读出储存在记录媒体中的程序或数据并将该程序或数据显示在显示部上;通过与其它便携式游戏机进行无线通信来实现信息共享。另外,图20A所示的便携式游戏机所具有的功能不局限于此,而可以具有各种各样的功能。
图20B示出作为大型游戏机的一种投币机9900的一例。在投币机9900中,框体9901组装有显示部9903。另外,投币机9900还具备如起动杆、停止开关等的操作手段、投币孔、扬声器等。当然,投币机9900的结构不局限于此,只要是至少具备根据本发明的一个方式的半导体装置的结构即可,并且可以采用适当地设置有其它附属设备的结构。
实施例1
在本实施例中,说明对包括In(铟)、Ga(镓)及Zn(锌)的氧化物半导体,即所谓的IGZO中的锌的扩散根据经典分子动力学模拟进行验证而得出的结果。
〈计算方法〉
首先,通过利用经典分子动力学模拟,且在T=500℃的温度下以数值解各原子的运动方程,追踪原子运动。然后,利用爱因斯担的公式(公式(1))从根据计算结果而得出的各原子(In、Ga、Zn、O)的均方位移求得各元素的扩散系数D。具体而言,在各元素的均方位移相对于时间成为线形的长时间区中,检测图表的斜率来求得扩散系数D。该扩散系数D越大,越容易扩散。
[公式1]
Lim t → ∞ ( 1 N Σ i = 1 N | r i ( t ) - r i ( 0 ) | 2 ) t = 6 DT - - - ( 1 )
〈计算模型和计算条件〉
准备其密度为5.9g/cm3的1320个原子(In:220个原子、Ga:220个原子、Zn:110个原子、O:770个原子)的a-IGZO的计算模型(参照图21)。在此,成为设定三维周期边界条件来计算块状a-IGZO的模型。
在本计算中采用的经典分子动力学法中,通过定义成为原子之间的互相作用的特征的经验势,评价作用于各原子的力量。对氧-氧之间及金属-氧之间使用Born-Mayer-Huggins型电势。
在计算模型中,以温度T=500℃的条件进行4nsec(时步长度为0.2fsec×2000万步)的经典分子动力学模拟。
〈计算结果和考察〉
图22A示出通过计算求得了的a-IGZO中的各元素的均方位移。此外,图22B示出从图22A中的图表的斜率大致一定的区域(50psec至100psec)求得的各元素的扩散系数D。从图22B可知Zn的扩散系数最大。根据其结果,可以认为在上述实施方式所示的结构中,通过将成为锌的供给源的氧化锌设置于包括In、Ga及Zn的氧化物半导体层,氧化锌中的锌有效地扩散到氧化物半导体层。
本说明书根据2009年2月5日在日本专利局受理的日本专利申请编号2009-024966而制作,所述申请内容包括在本说明书中。

Claims (7)

1.一种半导体装置,包括:
在衬底上的栅电极;
在所述栅电极上的栅极绝缘层;
在所述栅电极上的第一氧化物层,所述栅极绝缘层在所述第一氧化物层和所述栅电极之间,所述第一氧化物层包括第一区域和在所述第一区域上的第二区域;
在所述第一氧化物层的第二区域上的第二氧化物层;以及
在所述第二氧化物层上的电极,
其中所述第一氧化物层和所述第二氧化物层每一个都包含锌,并且
其中所述第一氧化物层的第二区域中所包含的锌的浓度高于所述第一氧化物层的第一区域中所包含的锌的浓度。
2.根据权利要求1所述的半导体装置,
其中所述第一氧化物层是氧化物半导体层,并且
其中所述第二氧化物层是金属氧化物层。
3.根据权利要求1所述的半导体装置,
其中所述第一氧化物层还包含铟。
4.一种半导体装置,包括:
在衬底上的栅电极;
在所述栅电极上的栅极绝缘层,所述栅极绝缘层包含硅;
在所述栅电极上的第一氧化物层,所述栅极绝缘层在所述第一氧化物层和所述栅电极之间,所述第一氧化物层包括非晶结构;
在所述第一氧化物层上的第二氧化物层,所述第二氧化物层包括结晶结构;以及
在所述第二氧化物层上的电极,
其中所述第一氧化物层和所述第二氧化物层每一个都包含锌,并且
其中所述第一氧化物层包含硅。
5.根据权利要求4所述的半导体装置,
其中所述第一氧化物层是氧化物半导体层,并且
其中所述第二氧化物层是金属氧化物层。
6.根据权利要求4所述的半导体装置,
其中所述第一氧化物层还包含铟。
7.根据权利要求4所述的半导体装置,
所述第一氧化物层包括第一区域和在所述第一区域上的第二区域,并且
其中所述第一氧化物层的第二区域中所包含的锌的浓度高于所述第一氧化物层的第一区域中所包含的锌的浓度。
CN201410211730.6A 2009-02-05 2010-02-04 晶体管及该晶体管的制造方法 Expired - Fee Related CN104064603B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009024966 2009-02-05
JP2009-024966 2009-02-05
CN201010113241.9A CN101800249B (zh) 2009-02-05 2010-02-04 晶体管及该晶体管的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010113241.9A Division CN101800249B (zh) 2009-02-05 2010-02-04 晶体管及该晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN104064603A true CN104064603A (zh) 2014-09-24
CN104064603B CN104064603B (zh) 2017-11-07

Family

ID=42396941

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410211730.6A Expired - Fee Related CN104064603B (zh) 2009-02-05 2010-02-04 晶体管及该晶体管的制造方法
CN201010113241.9A Active CN101800249B (zh) 2009-02-05 2010-02-04 晶体管及该晶体管的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201010113241.9A Active CN101800249B (zh) 2009-02-05 2010-02-04 晶体管及该晶体管的制造方法

Country Status (5)

Country Link
US (2) US8367486B2 (zh)
JP (2) JP5554078B2 (zh)
KR (1) KR101698350B1 (zh)
CN (2) CN104064603B (zh)
TW (1) TWI536565B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671782A (zh) * 2018-12-21 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管基板及其制作方法

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
EP3217435A1 (en) 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
SG178056A1 (en) * 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
KR101932407B1 (ko) 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102598282B (zh) 2009-11-06 2015-09-23 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011068016A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20120101716A (ko) * 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101829309B1 (ko) 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011129227A1 (ja) * 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP2012124367A (ja) * 2010-12-09 2012-06-28 Lg Display Co Ltd 酸化物絶縁膜、酸化物半導体薄膜トランジスタ素子およびその製造方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5798933B2 (ja) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
US9167234B2 (en) 2011-02-14 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US9443455B2 (en) * 2011-02-25 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of pixels
JP5404963B2 (ja) 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
EP2685505B1 (en) * 2011-03-11 2016-12-21 Sharp Kabushiki Kaisha Thin-film transistor and display device
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809928B2 (en) * 2011-05-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing the semiconductor device
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI473273B (zh) * 2011-08-15 2015-02-11 Au Optronics Corp 薄膜電晶體、畫素結構及其製造方法
TWI446545B (zh) 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102056407B1 (ko) * 2012-05-09 2019-12-16 아이엠이씨 브이제트더블유 금속 산화물 반도체층의 전기 전도도를 증가시키기 위한 방법
KR101961426B1 (ko) * 2012-05-30 2019-03-25 삼성디스플레이 주식회사 박막 트랜지스터 및 그 형성 방법
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
TWI492389B (zh) * 2012-07-13 2015-07-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
CN104769150B (zh) * 2012-11-08 2018-09-21 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
KR101925448B1 (ko) * 2012-12-17 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
JP2014140005A (ja) * 2012-12-20 2014-07-31 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
KR102148957B1 (ko) * 2013-09-02 2020-08-31 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP6286988B2 (ja) * 2013-09-26 2018-03-07 凸版印刷株式会社 薄膜トランジスタの製造方法
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102556718B1 (ko) 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106098618A (zh) * 2016-08-26 2016-11-09 京东方科技集团股份有限公司 阵列基板制备方法及阵列基板
US10381220B2 (en) 2017-03-01 2019-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Reduction in the annealing temperature of an IGZO layer obtained by sol gel
FR3063572B1 (fr) * 2017-03-01 2019-04-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diminution de la temperature de recuit de couche igzo obtenue par sol gel
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN110998863A (zh) 2017-07-31 2020-04-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
WO2020168550A1 (zh) * 2019-02-22 2020-08-27 京东方科技集团股份有限公司 薄膜晶体管、像素结构、显示装置和制造方法
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11737276B2 (en) * 2021-05-27 2023-08-22 Tokyo Electron Limited Method of manufacturing semiconductor device and semiconductor device
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258140A1 (en) * 2007-04-20 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor
US20080258141A1 (en) * 2007-04-19 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display having the same
CN101640219A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170972A (ja) 1984-02-15 1985-09-04 Sony Corp 薄膜半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3961172B2 (ja) * 1999-11-26 2007-08-22 アルプス電気株式会社 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置
JP3398638B2 (ja) * 2000-01-28 2003-04-21 科学技術振興事業団 発光ダイオードおよび半導体レーザーとそれらの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
AU2002321847A1 (en) * 2002-01-15 2003-07-30 Samsung Electronics Co., Ltd A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP2004006686A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ZnO半導体層の形成方法、半導体素子の製造方法及び半導体素子
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7825021B2 (en) * 2004-01-16 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI498626B (zh) * 2005-11-15 2015-09-01 Semiconductor Energy Lab 液晶顯示裝置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5000937B2 (ja) * 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101518740B1 (ko) * 2008-08-04 2015-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258141A1 (en) * 2007-04-19 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display having the same
US20080258140A1 (en) * 2007-04-20 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor
CN101640219A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671782A (zh) * 2018-12-21 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管基板及其制作方法
WO2020124900A1 (zh) * 2018-12-21 2020-06-25 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、阵列基板

Also Published As

Publication number Publication date
US20100193782A1 (en) 2010-08-05
TWI536565B (zh) 2016-06-01
TW201044581A (en) 2010-12-16
CN101800249A (zh) 2010-08-11
US8822991B2 (en) 2014-09-02
CN101800249B (zh) 2014-06-25
US20130146869A1 (en) 2013-06-13
US8367486B2 (en) 2013-02-05
CN104064603B (zh) 2017-11-07
KR101698350B1 (ko) 2017-01-20
JP2010206190A (ja) 2010-09-16
JP2014199932A (ja) 2014-10-23
KR20100090208A (ko) 2010-08-13
JP5554078B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
CN101800249B (zh) 晶体管及该晶体管的制造方法
JP6944608B2 (ja) 表示装置
CN101840936B (zh) 包括晶体管的半导体装置及其制造方法
CN101840937B (zh) 晶体管、具有该晶体管的半导体装置及它们的制造方法
CN103456794B (zh) 晶体管的制造方法
CN101789451B (zh) 半导体装置及其制造方法
CN103066130B (zh) 半导体装置、显示模块和电子设备
CN102349158B (zh) 制造半导体器件的方法
TW202213798A (zh) 半導體裝置及其製造方法
CN104091834A (zh) 发光显示装置
CN105514171A (zh) 用于制造半导体装置的方法
TWI841145B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171107

Termination date: 20210204