TWI536565B - 電晶體及製造電晶體之方法 - Google Patents

電晶體及製造電晶體之方法 Download PDF

Info

Publication number
TWI536565B
TWI536565B TW099102461A TW99102461A TWI536565B TW I536565 B TWI536565 B TW I536565B TW 099102461 A TW099102461 A TW 099102461A TW 99102461 A TW99102461 A TW 99102461A TW I536565 B TWI536565 B TW I536565B
Authority
TW
Taiwan
Prior art keywords
layer
metal oxide
region
oxide layer
gate electrode
Prior art date
Application number
TW099102461A
Other languages
English (en)
Other versions
TW201044581A (en
Inventor
坂田淳一郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201044581A publication Critical patent/TW201044581A/zh
Application granted granted Critical
Publication of TWI536565B publication Critical patent/TWI536565B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

電晶體及製造電晶體之方法
本發明關於使用氧化物半導體層的電晶體、設有電晶體的半導體裝置、及其製造方法。
有多種金屬氧化物，並且它們應用於各種各樣的用途。氧化銦是公知材料，並且它用作液晶顯示器等所需要的透明電極材料。
有些金屬氧化物呈現半導體特性。作為呈現半導體特性的金屬氧化物，有氧化鎢、氧化錫、氧化銦、氧化鋅等。將這種呈現半導體特性的金屬氧化物用作通道形成區的薄膜電晶體已公開(專利文獻1至4、非專利文獻1)。
作為金屬氧化物，不僅已知一元氧化物，而且已知多元氧化物。舉例而言，具有同系相的InGaO3(ZnO)m(m：自然數)是公知材料(非專利文獻2至4)。
此外，確認如下事實：可以將如上所述的In-Ga-Zn為基礎的氧化物應用於薄膜電晶體(也稱為TFT)的通道層(專利文獻5、非專利文獻5及6)。
此外，具有非晶結構的In-Ga-Zn為基礎的氧化物半導體比具有非晶結構的氧化鋅(ZnO)更容易形成。然後，藉由將In-Ga-Zn為基礎的氧化物半導體用於電晶體的通道層，因此，即使要製造的基底具有大面積且電晶體為正常關閉，仍然可以減少電晶體之間特性的不均勻。同時，在以包含非晶結構的氧化物半導體層用作通道層時的情形中，發生如下問題，即氧化物半導體層和源極電極層及汲極電極層之間的接觸電阻增加。
[專利文獻1]日本專利申請公開號S60-198861
[專利文獻2]日本專利申請公開號H8-264794
[專利文獻3]日本PCT國際申請翻譯號H11-505377
[專利文獻4]日本專利申請公開號2000-150900
[專利文獻5]日本專利申請公開號2004-103957
[非專利文獻1]M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R. M. Wolf,“A ferroelectric transparent thin-film transistor”,Appl. Phys. Lett.,17 June 1996,Vol.68 pp.3650-3652
[非專利文獻2]M. Nakamura,N. Kimizuka,and T. Mohri,“The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”,J. Solid State Chem.,1991,Vol.93,pp.298-315
[非專利文獻3]N. Kimizuka,M. Isobe,and M. Nakamura,“Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m=7,8,9,and 16) in the In2O3-ZnGa2O4-ZnO System”,J. Solid State Chem.,1995,Vol.116,pp.170-178
[非專利文獻4]M. Nakamura,N. Kimizuka,T. Mohri,and M. Isole,「Syntheses and crystal structures of new homologous compounds,indium iron zinc oxides(InFeO3(ZnO)m(m:natural number) and related compounds」,KOTAI BUTSURI(SOLID STATE PHYSICS),1993,Vol.28,No.5,pp.317-327
[非專利文獻5]K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,and H. Hosono,“Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”,SCIENCE,2003,Vol.300,pp.1269-1272
[非專利文獻6]K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,and H. Hosono,“Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”,NATURE,2004,Vol.432 p.488-492
鑒於上述問題，本發明的一實施例的目的在於：在將氧化物半導體層用作通道層的每一電晶體中，減少電晶體特性的不均勻，並且還減少氧化物半導體層和源極電極層及汲極電極層之間的接觸電阻。
為了解決上述目的，根據本發明的一實施例，在使用氧化物半導體作為通道層的電晶體中，至少在位於源極電極層和汲極電極層之間的區域中，包含非晶結構，其中，形成通道(通道形成區)，以及，在與例如源極電極層及汲極電極層等外部電連接的氧化物半導體層區域中，包含結晶結構。
此外，要成為通道層的氧化物半導體層經由金屬氧化物層，電連接至源極電極層及汲極電極層。舉例而言，在使用金屬材料以形成源極電極層及汲極電極層的情形中，要成為通道層的氧化物半導體層經由金屬氧化層而電連接至源極電極層及汲極電極層。可以使用導電率比成為通道層的氧化物半導體層高且包含結晶結構(單晶、多晶或微晶)的材料，以形成金屬氧化物層。
本發明的一實施例包括：閘極電極；閘極絕緣層；源極電極層及汲極電極層；電連接到源極電極層的第一金屬氧化物層；電連接到汲極電極層的第二金屬氧化物層；以及氧化物半導體層。在本發明的實施例中，氧化物半導體層設置在與閘極電極重疊而以閘極絕緣層介於氧化物半導體層及閘極電極之間、且在源極電極層和汲極電極層之間的區域，以及，氧化物半導體層也設置成與第一金屬氧化物層及第二金屬氧化物層相接觸。此外，在本發明的實施例中，在氧化物半導體層，在與第一金屬氧化物層接觸的第一區及與第二金屬氧化物層接觸的第二區中包含結晶結構，並且在與閘極電極重疊且在源極電極層和汲極電極層之間的區域中包含非晶結構。注意，在與閘極電極重疊且在源極電極層和汲極電極層之間的氧化物半導體層的區域中，包含第一區及第二區之情形中，在第一區及第二區之外的氧化物半導體層的區域中包含非晶結構。
「在氧化物半導體層的第一區及第二區中包含結晶結構」的說明不僅意指結晶結構(單晶、多晶或微晶)完全地包含於第一區及第二區中的情況，而且還意指非晶結構部份地包含於第一區及第二區中的的情況。「非晶結構包含於與閘極電極重疊且在源極電極層和汲極電極層之間的氧化物半導體層的區域中」的說明不僅是指非晶結構完全地包含於所述區域中的情況，而且還是指結晶結構部份地包含於所述區域中的情況。注意，即使是非晶結構部份地包含於第一區及第二區中，且晶體結構部份地包含於與閘極電極重疊且在源極電極層和汲極電極層之間的區域中之情形，也使第一區及第二區中的晶化率(膜的整個體積中的結晶成分的比例)高於與閘極電極重疊且在源極電極層和汲極電極層之間的區域中的晶化率。
注意，可以藉由使用透射電子顯微鏡(TEM)觀察氧化物半導體層的截面，評估其結晶狀態。也就是說，藉由使用TEM觀察氧化物半導體層的第一區及第二區和與閘極電極重疊且在源極電極層和汲極電極層之間的區域，將第一區及第二區中的晶化率和與閘極電極重疊且在源極電極層和汲極電極層之間的區域的晶化率互相比較。藉由進行XRD(X射線繞射)測量，評估氧化物半導體層的結晶狀態。
本發明的一實施例包括：設置在基板上的閘極電極；設置在閘極電極上的閘極絕緣層；設置在閘極絕緣層上的源極電極層及汲極電極層；設置在源極電極層上的第一金屬氧化物層；設置在汲極電極層上的第二金屬氧化物層；以及設置在第一金屬氧化物層及第二金屬氧化物層上，並設置在閘極電極上方及源極電極層和汲極電極層之間的氧化物半導體層。在本發明的實施例中，在氧化物半導體層中，在與第一金屬氧化物層接觸的第一區及與第二金屬氧化物層接觸的第二區中包含結晶結構，並且在閘極電極上方及源極電極層和汲極電極層之間的區域中包含非晶結構。
本發明的一實施例包括：設置在基板上的閘極電極；設置在閘極電極上的閘極絕緣層；設置在閘極絕緣層上的氧化物半導體層；設置在氧化物半導體層上的第一金屬氧化物層及第二金屬氧化物層；設置在第一金屬氧化物層上的源極電極層；以及，設置在第二金屬氧化物層上的汲極電極層。在本發明的實施例中，在氧化物半導體層中，在與第一金屬氧化物層接觸的第一區及與第二金屬氧化物層接觸的第二區中包含結晶結構，並且在閘極電極上方及源極電極層和汲極電極層之間的區域中包含非晶結構。
本發明的一實施例包括：設置在基板上的源極電極層及汲極電極層；設置在源極電極層上的第一金屬氧化物層；設置在汲極電極層上的第二金屬氧化物層；設置在第一金屬氧化物層及第二金屬氧化物層上之源極電極層和汲極電極層之間的氧化物半導體層；設置在氧化物半導體層上的閘極絕緣層；以及，位於閘極絕緣層上，設置成與源極電極層和汲極電極層之間的區域中的氧化物半導體層重疊的閘極電極。在本發明的實施例中，在氧化物半導體層中，在與第一金屬氧化物層接觸的第一區及與第二金屬氧化物層接觸的第二區中包含結晶結構，並且在閘極電極下方及源極電極層和汲極電極層之間的區域包含非晶結構。
本發明的一實施例包括如下步驟：在基板上形成閘極電極；在閘極電極上形成閘極絕緣層；在閘極絕緣層上形成源極電極層及汲極電極層；在源極電極層上形成包括鋅及結晶結構的第一金屬氧化物層；在汲極電極層上形成包括鋅及結晶結構的第二金屬氧化物層；在閘極電極上方且在源極電極層和汲極電極層之間的區域中、以及在第一金屬氧化物層上及第二金屬氧化物層上，形成包括鋅及非晶結構的氧化物半導體層；以及，藉由執行熱處理，將鋅從第一金屬氧化物層及第二金屬氧化物層移動到氧化物半導體層，以致於在氧化物半導體層中，使與第一金屬氧化物層接觸的第一區及與第二金屬氧化物層接觸的第二區晶化。
本發明的一實施例包括如下步驟：在基板上形成閘極電極；在閘極電極上形成閘極絕緣層；在閘極絕緣層上形成包括鋅及非晶結構的氧化物半導體層；在氧化物半導體層上形成包括鋅及結晶結構的第一金屬氧化物層及第二金屬氧化物層；在第一金屬氧化物層上形成源極電極層；在第二金屬氧化物層上形成汲極電極層；以及藉由執行熱處理，將鋅從第一金屬氧化物層及第二金屬氧化物層移動到氧化物半導體層，以致於在氧化物半導體層中，使與第一金屬氧化物層接觸的第一區及與第二金屬氧化物層接觸的第二區晶化。
本發明的一實施例包括如下步驟：在基板上形成源極電極層及汲極電極層；在源極電極層上形成包括鋅及結晶結構的第一金屬氧化物層；在汲極電極層上形成包括鋅及結晶結構的第二金屬氧化物層；在源極電極層和汲極電極層之間的區域中、以及第一金屬氧化物層上及第二金屬氧化物層上，形成包括鋅及非晶結構的氧化物半導體層；藉由執行熱處理，將鋅從第一金屬氧化物層及第二金屬氧化物層移動到氧化物半導體層，以致於在氧化物半導體層中，使與第一金屬氧化物層接觸的第一區及與第二金屬氧化物層接觸的第二區晶化；在氧化物半導體層上形成閘極絕緣層；以及，設置閘極電極以致於與設置在閘極絕緣層上且在源極電極層上和汲極電極層之間的區域中的氧化物半導體層相重疊。
注意，作為可在本說明書中使用的包含非晶結構的氧化物半導體的實施例，有表示為InMo3(ZnO)m(m>0)的氧化物半導體。在此，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或多種金屬元素。舉例而言，選擇Ga作為M的情況不僅包括只選擇Ga的情況、以及選擇包括例如Ga和Ni、Ga和Fe等組合之Ga之外的上述金屬元素的情況。另外，在氧化物半導體中，在某些情形中，除了含有作為M的金屬元素之外，還含有例如Fe、Ni等過渡金屬以及過渡金屬的氧化物以作為雜質元素。
在本說明書中，氧氮化矽是指其氧含量多於氮含量的物質，在使用拉塞福背散射法(RBS)及氫前散射法(HFS)進行測量的情形中，較佳地，其包含之氧、氮、矽及氫的濃度範圍分別為50原子%至70原子%、0.5原子%至15原子%的、25原子%至35原子%、以及0.1原子%至10原子%。另外，氮氧化矽是指在氮含量多於氧含量的物質，以及在使用RBS及HFS進行測量時，其包含之氧、氮、矽及氫的濃度範圍分別為5原子%至30原子%、20原子%至55原子%、25原子%至35原子%、10原子%至30原子%。注意，當將包含於氧氮化矽或氮氧化矽中的原子總數定義為100原子%時，氮、氧、矽及氫的百分比落在上述範圍內。
在本說明書中，半導體裝置是指藉由利用半導體特性而工作的所有的裝置：顯示裝置、半導體電路以及電子設備都包括在半導體裝置類別中。此外，在本說明書中「顯示裝置」一詞包括其類別的發光裝置、液晶顯示裝置。發光裝置包括發光元件，並且液晶顯示裝置包括液晶元件。在發光元件的範疇內包括由電流或電壓控制亮度的元件，具體而言，包括無機EL(電致發光)元件、有機EL元件等。
在以氧化物半導體用於通道層的電晶體中，在氧化物半導體層的區域中，在源極電極層和汲極電極層之間的通道形成區形成為包含非晶結構，以及，在與外部電連接的區域形成為包含結晶結構。如此，可以減少電晶體之間特性的不均勻，並減少氧化物半導體層和源極電極層及汲極電極層之間的接觸電阻。
下面，將參照附圖詳細地說明根據本發明的實施例模式。但是，本發明不侷限於下面所示的實施例模式的說明，所屬技術領域的普通技術人員可以很容易地理解，在不悖離本發明之下，模式及細節可以有各種各樣的改變及修改。因此，本發明不應該被解釋為僅限定在下面所示的實施例模式的說明。根據不同的實施例模式的結構可以適當地組合而實施。注意，在下面所說明的結構中，使用相同的代號表示相同的部分或具有相同的功能的部分而省略其重複說明。
實施例模式1
在本實施例模式中，參照圖1A至1C說明電晶體的結構的實施例。
本實施例模式所示的電晶體包括閘極電極102、閘極絕緣層104、源極電極層106a、汲極電極層106b、電連接到源極電極層106a的第一金屬氧化物層108a、電連接到汲極電極層106b的第二金屬氧化物層108b以及成為通道層的氧化物半導體層112。氧化物半導體層112設置在與閘極電極102重疊而以閘極絕緣層104介於其間的區域中且設置在源極電極層106a和汲極電極層106b之間的區域。此外，氧化物半導體層112設置成與第一金屬氧化物層108a和第二金屬氧化物層108b接觸。
在要成為通道層的氧化物半導體層112中，在與第一金屬氧化物層108a接觸的第一區112a及與第二金屬氧化物層108b接觸的第二區112b中包含結晶結構，並且至少在與閘極電極102重疊且在源極電極層106a和汲極電極層106b之間的區域(要形成通道的區域)中包含非晶結構。此外，可以使用包含結晶結構的金屬氧化物，形成第一金屬氧化物層108a及第二金屬氧化物層108b。
注意，通道層是指電晶體中包含要形成通道的區域的半導體層。
本實施例模式所示的電晶體可以是頂閘極型或底閘極型電晶體，只要包含上述結構即可。在圖1A至1C中，圖1A和1B示出形成底閘極型電晶體的情況，而圖1C示出形成頂閘極型電晶體的情況。下面說明圖1A至1C所示的電晶體的具體結構。
圖1A所示的電晶體120包括：設置在基板100上的閘極電極102；設置在閘極電極102上的閘極絕緣層104；設置在閘極絕緣層104上的源極電極層106a及汲極電極層106b；設置在源極電極層106a上的第一金屬氧化物層108a；設置在汲極電極層106b上的第二金屬氧化物層108b；以及，設置在第一金屬氧化物層108a及第二金屬氧化物層108b上、並且也設置在閘極電極102上方以及源極電極層106a和汲極電極層106b之間的區域的氧化物半導體層112。
圖1B所示的電晶體130包括：設置在基板100上的閘極電極102；設置在閘極電極102上的閘極絕緣層104；設置在閘極絕緣層104上的氧化物半導體層112；在氧化物半導體層112上相互分開的第一金屬氧化物層108a及第二金屬氧化物層108b；設置在第一金屬氧化物層108a上的源極電極層106a；以及，設置在第二金屬氧化物層108b上的汲極電極層106b。
圖1C所示的電晶體140包括：設置在基板100上的源極電極層106a及汲極電極層106b；設置在源極電極層106a上的第一金屬氧化物層108a；設置在汲極電極層106b上的第二金屬氧化物層108b；設置在第一金屬氧化物層108a上及第二金屬氧化物層108b上、並且設置在源極電極層106a和汲極電極層106b之間的氧化物半導體層112；設置在氧化物半導體層112上的閘極絕緣層104；以及，閘極電極102，其設置成與氧化物半導體層112重疊、以及在閘極絕緣層104上的區域中源極電極層106a和汲極電極層106b之間。
注意，在圖1A至1C中，在畏成為通道層的氧化物半導體層112中，在與第一金屬氧化物層108a接觸的第一區112a及與第二金屬氧化物層108b接觸的第二區112b中包含結晶結構，並且在與閘極電極102重疊且源極電極層106a和汲極電極層106b之間的區域(要形成通道的區域)中包含非晶結構。此外，可以使用包含結晶結構的金屬氧化物層，形成第一金屬氧化物層108a及第二金屬氧化物層108b。
在氧化物半導體層112中，至少在與閘極電極102重疊且在源極電極層106a和汲極電極層106b之間的區域(要形成通道的區域)中包含非晶結構。第一區112a及第二區112b之外的區域之氧化物半導體層112的區域中完全地包含非晶結構。注意，在氧化物半導體層112中，在與閘極電極102重疊且在源極電極層106a和汲極電極層106b之間的區域中包含第一區112a及第二區112b，在第一區112a及第二區112b之外的氧化物半導體層112的上述區域中較佳地包含非晶結構。
可以藉由使用透射電子顯微鏡(TEM)觀察氧化物半導體層112的截面，評估氧化物半導體層112的結晶狀態。也就是說，藉由使用TEM觀察氧化物半導體層112的第一區112a、第二區112b及要形成通道的區域，對第一區112a及第二區112b中的晶化率和要形成通道的區域中的晶化程度進行比較。可以藉由進行XRD(X射線繞射)測量，評估氧化物半導體層112的結晶狀態。
在圖1A至1C中，說明源極電極層106a及汲極電極層106b和閘極電極102的邊緣部份重疊情況。但是，本發明不侷限於此。舉例而言，源極電極層106a和汲極電極層106b中之一與閘極電極102重疊，或者源極電極層106a和汲極電極層106b都不與閘極電極102重疊。
在圖1A至1C中，使用具有導電率(其導電率至少比氧化物半導體層112的導電率高)的材料形成第一金屬氧化物層108a及第二金屬氧化物層108b。舉例而言，可以使用至少包括鋅的結晶金屬氧化物材料，形成第一金屬氧化物層108a及第二金屬氧化物層108b。關於這種金屬氧化物材料，可以使用氧化鋅(ZnO)、氧化鎂鋅(ZnMgO)等。
使用與第一金屬氧化物層108a及第二金屬氧化物層108b不同的材料，形成氧化物半導體層112。舉例而言，可以使用包括銦、鋅及鎵的氧化物半導體、或例如氧化銦鋅(IZO)等氧化物半導體，以形成氧化物半導體層112。
舉例而言，可以使用具有導電率的氧化鋅以形成第一金屬氧化物層108a及第二金屬氧化物層108b，以及，使用包括銦、鋅及鎵的氧化物半導體層(InGaO3(ZnO)m(m>0))以形成氧化物半導體層112。
在此情況下，在氧化物半導體層112中，均包含結晶結構的第一區112a及第二區112b可以比包含非晶結構的其它區域包含更多的鋅。作為其一實施例，可以舉出如下結構：使用InGaZnO4以形成具有結晶結構的第一區112a及第二區112b，而使用InGaZn0.5O3.5以形成包含非晶結構的其他區域。
注意，可以利用二次離子質譜法，對氧化物半導體層的膜中的鋅濃度進行測量。
此外，可以在氧化物半導體層112中包含絕緣雜質。作為雜質，使用以氧化矽、氧化鍺、氧化鋁等為典型的絕緣氧化物、以氮化矽、氮化鋁等為典型的絕緣氮化物、或氧氮化矽、氧氮化鋁等的絕緣氧氮化物。
另外，在圖1A至1C中，在均包含結晶結構的第一金屬氧化物層108a及第二金屬氧化物層108b的導電率充分高，第一金屬氧化物層108a可以設置成作為源極電極層，以及，第二金屬氧化物層108b可以設置成為汲極電極層。
如上所述，在設置氧化物半導體層作為電晶體中形成通道的半導體層的情形中，將要形成通道的氧化物半導體層的區域形成為包含非晶結構，以及，要與外部(源極電極層及汲極電極層等)電連接的氧化物半導體層的部分形成為包含結晶結構，因而可以減少電晶體間的特性不均勻並減少接觸電阻。
本實施例模式可以與其他實施例模式適當地組合而實施。
實施例模式2
在本實施例模式中，參照附圖，說明使用上述實施例模式1所示的結構中的底閘極電晶體的情況(圖1A)之製造方法的一實施例。
首先，在基板100上形成閘極電極102，接著，在閘極電極102上形成閘極絕緣層104。然後，在閘極絕緣層104上按順序層疊導電膜106和金屬氧化物108(參照圖2A)。
作為基板100，可以使用具有絕緣表面的基板，舉例而言，可以使用玻璃基板。此外，作為基板100，還可以使用如下基板：陶瓷基板、石英基板及藍寶石基板等由絕緣體形成的絕緣基板；使用例如矽等半導體材料形成的且表面由絕緣材料覆蓋的半導體基板；或者，使用例如金屬、不銹鋼等導體形成的且表面絕緣材料覆蓋的導電基板。此外，只要能夠承受製造製程的熱處理，也可以採用塑膠基板。
在基板100的整個表面上形成導電膜之後，利用微影以蝕刻導電膜而形成閘極電極102。閘極電極102包括使用例如閘極佈線等導電膜形成的電極、佈線。
閘極電極102較佳地由例如鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)、鈦(Ti)等導電材料形成。注意，在將鋁單獨地用於佈線及電極的情況中，會有鋁具有耐熱性低並且容易腐蝕等問題。因此，較佳的是將鋁和耐熱導電材料組合使用。
作為耐熱導電材料，可以使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的元素；包含上述元素作為成分的合金；含有上述任何元素的組合的合金膜；或包含上述元素作為成分的氮化物。由這些耐熱導電材料中的任何材料形成的膜和鋁(或銅)膜可以堆疊，以致於可以形成佈線、及電極。
注意，也可以利用液滴噴射法、網版印刷法等，在基板100上選擇性地形成閘極電極102。
可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜或者氧化鉭膜等，來形成閘極絕緣層104。此外，可以層疊這些膜中的任何膜來形成。可以藉由濺射法等，將這些膜形成為大於或等於50nm且小於或等250nm。舉例而言，作為閘極絕緣層104，可以藉由濺射法，將氧化矽膜形成至100nm的厚度。
藉由濺射法或真空蒸鍍法等，使用由包括選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬；包含上述元素作為成分的合金；或以上述元素為成分的包含氮化物等材料，以形成導電膜106。
舉例而言，可以將導電膜106形成為鉬膜或鈦膜的單層結構。可以將導電膜106形成為具有疊層結構，舉例而言，鋁膜和鈦膜的疊層結構。可以使用按順序層疊鈦膜、鋁膜和鈦膜的三層結構。可以使用按順序層疊鉬膜、鋁膜和鉬膜的三層結構。另外，作為用於這些疊層結構中任何疊層結構的鋁膜，可以使用包括釹的鋁(Al-Nd)膜。又或者，導電膜106也可以具有包括矽的鋁膜的單層結構。
藉由濺射法或溶膠-凝膠法等，使用包括鋅的金屬氧化物材料，形成，形成金屬氧化物層108。舉例而言，可以使用例如氧化鋅、或氧化鎂鋅等包含結晶結構的金屬氧化物，以形成金屬氧化物層108。注意，也可以對這些金屬氧化物摻雜Ga、Al等。
對導電膜106及金屬氧化物層108進行蝕刻來形成源極電極層106a、汲極電極層106b、第一金屬氧化物層108a及第二金屬氧化物層108b，並且使位於閘極電極102上的閘極絕緣層104曝露(參照圖2B)。
在此，示出藉由微影法，使用相同的光罩以對導電膜106和金屬氧化物層108進行蝕刻的情況。在此情況下，在源極電極層106a上形成第一金屬氧化物層108a，在汲極電極層106b上形成第二金屬氧化物層108b。此外，在此示出源極電極層106a及汲極電極層106b與閘極電極102的端部重疊的情況。
在閘極絕緣層104、第一金屬氧化物層108a及第二金屬氧化物層108b上形成氧化物半導體層110(參照圖2C)。
使用至少包括鋅並具有非晶結構的氧化物半導體，以形成氧化物半導體層110。此外，使用鋅含量比第一金屬氧化物層108a及第二金屬氧化物層108b中每一層的鋅含量低的氧化物半導體，以形成氧化物半導體層110。
舉例而言，可以使用包括銦、鋅及鎵的非晶氧化物半導體(InGaO3(ZnO)m(m>0))，以形成氧化物半導體層110。在此情況下，藉由使用包括In、Ga及Zn的氧化物半導體靶材(例如，In2O3：Ga2O3：ZnO=1：1：1)，以濺射法，形成包含非晶結構的氧化物半導體層110。
可以將濺射的條件設定為如下：基板100和靶材之間的距離為30mm至500mm；壓力為0.01Pa至2.0Pa；直流(DC)電源為0.25kW至5.0kW；溫度為20℃至100℃；氣氛為氬氣氛、氧氣氛或氬和氧的混合氣氛。
注意，在濺射法中，使用脈衝直流(DC)電源，可以減輕灰塵且厚度分佈也變均勻，這是較佳的。此外，將氧化物半導體層110可以具有的厚度為約5nm至200nm。
作為上述濺射法，可以採用使用高頻電源的RF濺射法、使用直流電源的DC濺射法、以脈衝方式施加直流偏壓的脈衝DC濺射法、或是以電源用於濺射的類似方法。
可以在氧化物半導體層110中包含絕緣雜質。作為雜質，應用以氧化矽、氧化鍺、氧化鋁等為典型的絕緣氧化物、以氮化矽、氮化鋁等為典型的絕緣氮化物或以氧氮化矽、氧氮化鋁等的絕緣氧氮化物。以不使氧化物半導體的導電性不變差的濃度，將絕緣氧化物或絕緣氮化物等加至氧化物半導體。在氧化物半導體中含有絕緣雜質，因而即使當進行熱處理等時，仍然可以抑制與第一金屬氧化物層108a及第二金屬氧化物層108b接觸的區域之外的氧化物半導體層110的區域的晶化。藉由抑制要成為通道層的氧化物半導體層110的晶化，可以使薄膜電晶體的特性穩定。
作為應用於薄膜電晶體的通道形成區的氧化物半導體，除了上述之外還可以應用In-Sn-Zn-O為基礎的、In-Al-Zn-O為基礎的、Sn-Ga-Zn-O為基礎的、Al-Ga-Zn-O為基礎的、Sn-Al-Zn-O為基礎的、In-Zn-O為基礎的非晶氧化物半導體。也就是說，藉由對這些氧化物半導體添加抑制晶化以保持非晶狀態的雜質，因而可以使薄膜電晶體的特性穩定化。雜質是以氧化矽、氧化鍺、氧化鋁等為典型的絕緣氧化物；以氮化矽、氮化鋁等為典型的絕緣氮化物；或例如氧氮化矽、氧氮化鋁等絕緣氧氮化物。
接著，對氧化物半導體層110進行蝕刻以形成島狀氧化物半導體層112(參照圖2D)。
藉由對氧化物半導體層110進行蝕刻，使島狀氧化物半導體層112餘留在閘極電極102上方且在源極電極層106a和汲極電極層106b之間。此外，島狀氧化物半導體層112餘留在第一金屬氧化物層108a及第二金屬氧化物層108b上。在此情況下，在某些蝕刻條件下，在對氧化物半導體層110進行蝕刻的同時，也蝕刻第一.金屬氧化物層108a及第二金屬氧化物108b(或膜膜減小)。在此示出如下情況，即在對氧化物半導體層110進行蝕刻的同時，第一金屬氧化物108a及第二金屬氧化物108b也受到蝕刻。
注意，在第一金屬氧化物層108a及第二金屬氧化物108b也與氧化物半導體層110同時受到蝕刻的情形中，藉由使用上述金屬材料形成源極電極層106a及汲極電極層106b，可以抑制由蝕刻導致的佈線的斷開或移除。
接著，藉由進行熱處理，使氧化物半導體層112中與第一金屬氧化物層108a接觸的第一區112a和與第二金屬氧化物層108b接觸的第二區112b晶化(參照圖2E)。
舉例而言，以包括鋅的金屬氧化物用於均包含結晶結構的第一金屬氧化物層108a及第二金屬氧化物層108b，以及，以包含鋅的非晶氧化物半導體層112用於包括非晶結構的氧化物半導體層112，以致於將鋅從第一金屬氧化物層108a及第二金屬氧化物層108b移動到氧化物半導體層112，因而可以使第一區112a及第二區112b選擇性地晶化。這是因為包括大量的鋅的氧化物半導體層容易晶化。也就是說，第一金屬氧化物108a及第二金屬氧化物層108b用作對氧化物半導體層112的鋅的供給源。
在此情況下，在氧化物半導體層112中，可以使與第一金屬氧化物層108a接觸的第一區112a及與第二金屬氧化物層108b接觸的第二區112b選擇性地晶化，且使其他區域保持非晶的。
更具體地，使用氧化鋅，形成第一金屬氧化物層108a及第二金屬氧化物層108b，且使用包括銦、鋅及鎵的氧化物半導體層以形成氧化物半導體層112。在此情況下，藉由進行熱處理，氧化鋅中的鋅移動到包括銦、鋅及鎵的氧化物半導體層112。如此，可以在氧化物半導體層112中與氧化鋅接觸的區域中進行選擇性晶化。
如此，在熱處理之後，在氧化物半導體層112中，均包含結晶結構的第一區112a及第二區112b所包含的鋅比包含非晶結構的其他區域中所包含的鋅還多。舉例而言，在使用InGaZn0.5O3.5形成氧化物半導體層110的情形中，藉由進行熱處理，均包含結晶結構的第一區112a及第二區112b可以為InGaZnO4，而包含非晶結構的其他區域可以為InGaZn0.5O3.5。當然，在此所示的氧化物半導體層112的成份只是舉例說明，成份並非侷限於此。舉例而言，氧化物半導體層中的第一區112a及第二區112b的晶化程度不均勻而是具有梯度。
一般而言，假使未進行600℃或更高溫的熱處理時，難以將包括銦、鋅及鎵以及非晶結構的的氧化物半導體層晶化。但是，如圖2E所示，對包括銦、鋅及鎵以及非晶結構的的氧化物半導體層設置鋅的供給源(在此，氧化鋅)並進行熱處理，因而即使熱處理的溫度低時，仍然可以使包括銦、鋅及鎵的氧化物半導體層晶化。再者，藉由控制與鋅的供給源接觸的部份，可以任意決定包括銦、鋅及鎵的氧化物半導體層中要晶化的區域。
注意，為了將鋅從第一金屬氧化物層108a及第二金屬氧化物層108b更有效率地移動到氧化物半導體層112，較佳地，使作為鋅的供給源的第一金屬氧化物層108a及第二金屬氧化物層108b中包含的鋅的濃度高於包含於氧化物半導體層112中的鋅的濃度。
對於圖2E所示的製程中的熱處理，可以使用例如擴散爐、電阻加熱爐等加熱爐、RTA(快速熱退火)設備等。
較佳地，以150℃至500℃，典型地以200℃至400℃來進行熱處理。舉例而言，在氧氣氛下(包括大氣氣氛)以350℃進行一個小時的熱處理。藉由此熱處理，可以使氧化物半導體層112的第一區112a及第二區112b晶化。注意，只要在形成氧化物半導體層110之後進行熱處理，就對熱處理的時機沒有特別的限制。此外，也可以藉由對基板100進行加熱而形成氧化物半導體層110，因此，與氧化物半導體層110的形成同時晶化氧化物半導體層112的第一區112a及第二區112b。
可以以雷射光照射，以致於選擇性地加熱源極電極層106a及汲極電極層106b，而代替對形成在基板100上的整個元件進行加熱。
藉由雷射照射，選擇性地形成使用金屬材料形成的源極電極層106a及汲極電極層106b，因此，與源極電極層106a接觸地設置的第一金屬氧化物層108a和與汲極電極層106b接觸地設置的第二金屬氧化物層108b也受到加熱。因此，將鋅從第一金屬氧化物層108a及第二金屬氧化物層108b移動到氧化物半導體層112，因而使第一區112a及第二區112b選擇性地晶化。
作為所使用的雷射，將其波長等適當地設定為至少被源極電極層106a及汲極電極層106b吸收。較佳地，將其波長等適當地設定為雷射光束通過第一金屬氧化物層108a、第二金屬氧化物層108b及氧化物半導體層112，以及被源極電極層106a及汲極電極層106b吸收。雷射光可以從下表面側(基板100的背面側)發射，或從上表面側(氧化物半導體層112側)發射。
如上所述，在氧化物半導體層112中，使與第一金屬氧化物層108a接觸的第一區域112a及與第二金屬氧化物層108b接觸的第二區域112b晶化，且使第一區112a及第二區112b之外的氧化物半導體層112的區域保持非晶結構，因而可以減少電晶體之間的特性不均勻，並減少氧化物半導體層112與源極電極層106a及汲極電極層106b之間的接觸電阻。
此外，在形成氧化物半導體層110之前，對第一金屬氧化物層108a及第二金屬氧化物層108b的表面進行還原處理。藉由對第一金屬氧化物層108a及第二金屬氧化物層108b的表面進行還原處理，可以減少包括在第一金屬氧化物層108a及第二金屬氧化物層108b的表面近處中的氧濃度(鋅濃度增加)，以致於鋅可以從第一金屬氧化物層108a及第二金屬氧化物層108b有效率地移動到氧化物半導體層112。
作為還原處理，只要可以減少包含在第一金屬氧化物層108a及第二金屬氧化物層108b的表面近處中的氧，則任何還原處理均是可接受的。舉例而言，可以使用氫電漿處理或氬電漿處理等。具體而言，在形成第一金屬氧化物層108a及第二金屬氧化物層108b之後(圖2B)，對第一金屬氧化物層108a及第二金屬氧化物層108b的表面進行氫電漿處理或氬電漿處理。或者，在形成金屬氧化物層108之後(圖2A)，對金屬氧化物層108的表面進行還原處理。
藉由上述製程，可以形成將氧化物半導體層用作通道形成區的電晶體120。
此外，形成保護絕緣層以致於覆蓋電晶體120。作為保護絕緣層，舉例而言，使用CVD法或濺射法等，形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜中的任意膜的單層或疊層。在形成保護絕緣層之後，執行熱處理，以致於使第一區112a及第二區112b晶化。
然後，形成各種電極及佈線，因而完成包含電晶體120的半導體裝置。
注意，在圖2A至2E中，示出如下情況，在按順序形成導電膜106和金屬氧化物層108之後，進行蝕刻以形成源極電極層106a、第一金屬氧化物層108a、汲極電極層106b和第二金屬氧化物層108b。但是，本發明不侷限於此。舉例而言，可以在形成源極電極層106a及汲極電極層106b之後，形成金屬氧化物層108。將參照圖3A至3E以說明這種情況。
首先，在基板100上形成閘極電極102，接著，在閘極電極102上形成閘極絕緣層104。然後，在閘極絕緣層104上形成源極電極層106a及汲極電極層106b(參照圖3A)。
在閘極絕緣層104上形成導電膜之後，以微影法蝕刻導電膜，因而形成源極電極層106a及汲極電極層106b。在此，舉例說明源極電極層106a及汲極電極層106b與閘極電極102部份地重疊地而以與閘極絕緣層104介於其間的情況。
注意，藉由液滴噴出法或網版印刷法等，在基板100上選擇性地形成源極電極層106a及汲極電極層106b。
接著，形成包含結晶結構的金屬氧化物層108以覆蓋閘極絕緣層104、源極電極層106a及汲極電極層106b(參照圖3B)。
蝕刻金屬氧化物層108以形成覆蓋源極電極層106a之第一金屬氧化物層108a、及形成覆蓋汲極電極層106b之第二金屬氧化物層108b(參照圖3C)。
然後，形成氧化物半導體層110以與閘極絕緣層104、第一金屬氧化物層108a及第二金屬氧化物層108b接觸(參照圖3D)。
蝕刻氧化物半導體層110以形成島狀氧化物半導體層112，以及，藉由進行熱處理，在氧化物半導體層112中，使與第一金屬氧化物層108a接觸的第一區112a及與第二金屬氧化物層108b接觸的第二區112b選擇性地晶化(參照圖3E)。
藉由上述步驟，可以形成將氧化物半導體層110用作通道形成區的電晶體120。注意，在圖3A至3E的製造製程中，如上所述那樣，在形成氧化物半導體層110之前對第一金屬氧化物層108a及第二金屬氧化物層108b的表面進行還原處理。此外，在圖3E中，執行雷射照射以代替執行熱處理。
如圖3A至3E所示，在形成源極電極層106a及汲極電極層106b之後形成金屬氧化物層108，因而可以形成第一金屬氧化物層108a和第二金屬氧化物層108b以分別覆蓋源極電極層106a及汲極電極層106b。在此情況下，可以增加氧化物半導體層112和第一金屬氧化物層108a之間的接觸面積及氧化物半導體層112和第一金屬氧化物層108b之間的接觸面積，以及有效率地減少接觸電阻。
在圖3A至3E中，說明在閘極電極102上方以及源極電極層106a和汲極電極層106b之間的區域中設置第一金屬氧化物層108a及第二金屬氧化物層108b的情況。在此情況下，在與閘極絕緣層104接觸的氧化物半導體層112的區域中設置均包含結晶結構的第一區112a及第二區112b，而有效地減少接觸電阻。
當然，在圖3C中，可以藉由控制金屬氧化物層108的蝕刻，在源極電極層106a上的一部分的區域中形成第一金屬氧化物層108a，且在汲極電極層106b上的一部分的區域中形成第二金屬氧化物層108b(參照圖4A)。
此外，在本實施例模式中，在均包含結晶結構的第一金屬氧化物層108a及第二金屬氧化物層108b具有足夠高的導電率時，可以設置用作源極電極層的第一金屬氧化物層108a和用作汲極電極層的第二金屬氧化物層108b(參照圖4B)。在此情況下，可以省略設置源極電極層106a及汲極電極層106b的步驟。
注意，本實施例模式可以與任何其他實施例模式適當地組合而實施。
實施例模式3
在本實施例模式中，參照附圖說明在上述實施例模式1所示的結構中使用底閘極電晶體的情況(圖1B)中的製造方法的實施例。注意，本實施例模式所示的製造製程(可使用的材料等)的大部分是與上述實施例模式2共同的。因此，下面省略重複部分的說明且詳細地說明不同之處。
首先，在基板100上形成閘極電極102，接著在閘極電極102上形成閘極絕緣層104。然後，在閘極絕緣層104上按順序層疊氧化物半導體層110和金屬氧化物層108(參照圖5A)。
可以不曝露於大氣下，連續形成氧化物半導體層110和金屬氧化物層108。舉例而言，可以在藉由濺射法形成氧化物半導體層110之後，改變靶材，藉由濺射法以形成金屬氧化物層108。在此情況下，可以減少附著在氧化物半導體層110和金屬氧化物層108之間的雜質。藉由減少氧化物半導體層110和金屬氧化物層108之間的雜質，在後面的步驟中，可以有利地晶化氧化物半導體層112。
對氧化物半導體層110和金屬氧化物108進行蝕刻來形成島狀氧化物半導體層112及金屬氧化物層109(參照圖5B)。
在金屬氧化物層109上形成導電膜106(參照圖5C)。
對導電膜106及金屬氧化物層109進行蝕刻來形成源極電極層106a、汲極電極層106b、第一金屬氧化物層108a及第二金屬氧化物層108b，並且使氧化物半導體層112曝露(參照圖5D)。
如此，在氧化物半導體層112上形成第一金屬氧化物層108a及第二金屬氧化物層108b，此外，在第一金屬氧化物層108a上形成源極電極層106a，並且在第二金屬氧化物層108b上形成汲極電極層106b。
接著，藉由進行熱處理，使氧化物半導體層112中的與第一金屬氧化物層108a接觸的第一區112a和與第二金屬氧化物層108b接觸的第二區112b晶化(參照圖5E)。
注意，只要在形成金屬氧化物層108之後進行熱處理即可，對熱處理的時機沒有特別的限制。此外，對基板100進行加熱而形成金屬氧化物層108，與金屬氧化物層108的形成同時使氧化物半導體層112的表面側晶化。可以執行雷射光照射以對源極電極層106a及汲極電極層106b的部分選擇性地進行加熱，以代替熱處理。
藉由上述步驟，可以形成將氧化物半導體層用作通道形成區的電晶體130。
如上所述，在氧化物半導體層112中，使與第一金屬氧化物層108a接觸的區域112a及與第二金屬氧化物層108b接觸的區域112b晶化，且使第一區112a及第二區112b之外的氧化物半導體層112的區域保持非晶的，因而可以減少電晶體間特性的不均勻，並減少氧化物半導體層112與源極電極層106a及汲極電極層106b之間的接觸電阻。
此外，可以形成保護絕緣層以覆蓋電晶體130。作為保護絕緣層，舉例而言，藉由CVD法及濺射法等，形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜中的任意膜的單層或疊層。在形成保護絕緣層之後，執行熱處理以致於晶化第一區112a及第二區112b。
然後，形成各種電極及佈線，完成包含電晶體130的半導體裝置。
注意，在底閘極型電晶體中，在本實施例模式中說明一種通道蝕刻型電晶體，其中，在氧化物半導體層112中形成凹部。但是，也可以使用通道保護型電晶體。參照圖6A至6D，說明使用通道保護型電晶體的情況。
首先，在基板100上形成閘極電極102，接著在閘極電極102上形成閘極絕緣層104。然後，在閘極絕緣層104上，按順序層疊氧化物半導體層110和保護膜116(參照圖6A)。
可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜或氧化鉭膜等形成保護膜116。
對保護膜116進行蝕刻來形成島狀保護膜118，然後，按順序層疊金屬氧化物層108和導電膜106以覆蓋氧化物半導體層110及保護膜118(參照圖6B)。
對導電膜106、金屬氧化物層108及氧化物半導體層110進行蝕刻以形成島狀氧化物半導體層112、源極電極層106a、汲極電極層106b、第一金屬氧化物層108a及第二金屬氧化物層108b，並且使保護膜118曝露(參照圖6C)。
接著，藉由進行熱處理，使氧化物半導體層112中的與第一金屬氧化物層108a接觸的第一區112a和與第二金屬氧化物層108b接觸的第二區112b晶化(參照圖6D)。
藉由上述步驟，可以形成通道保護型電晶體135。
此外，在本實施例模式中，在均包含結晶結構的第一金屬氧化物層108a及第二金屬氧化物層108b具有充份高的導電率的情形中，可以設置用作源極電極層的第一金屬氧化物層108a和用作汲極電極層的第二金屬氧化物層108b。在此情況下，可以省略設置導電膜106(源極電極層106a及汲極電極層106b)的步驟。
注意，本實施例模式可以與其他實施例模式適當地組合而實施。
(實施例模式4)
在本實施例模式中，參照附圖說明在上述實施例模式1所示的結構中使用頂閘極型電晶的情況(圖1C)下的製造方法的一實施例。注意，本實施例模式所示的製造製程(可使用的材料等)的大部分是與上述實施例模式2共同的。因此，下面省略重複部分的說明且詳細地說明不同之處。
首先，在基板100上按順序層疊導電膜106和金屬氧化物層108(參照圖7A)。
接著，對導電膜106及金屬氧化物層108進行蝕刻來形成源極電極層106a、汲極電極層106b、第一金屬氧化物層108a及第二金屬氧化物層108b(參照圖7B)。
在此，示出藉由微影法，使用相同的光罩，對導電膜106和金屬氧化物層108進行蝕刻的情況。在此情況下，在源極電極層106a上形成第一金屬氧化物層108a，而在汲極電極層106b上形成第二金屬氧化物層108b。
在第一金屬氧化物層108a及第二金屬氧化物層108b上形成氧化物半導體層110(參照圖7C)。
對氧化物半導體層110進行蝕刻來形成島狀氧化物半導體層112，並且藉由進行熱處理，在氧化物半導體層112中，使與第一金屬氧化物層108a接觸的第一區112a及與第二金屬氧化物層108b接觸的第二區112b選擇性地晶化(參照圖7D)。
在氧化物半導體層112上形成閘極絕緣層104，然後在閘極絕緣層104上形成閘極電極102(參照圖7E)。
形成閘極電極102以至少與位於源極電極層106a和汲極電極層106b之間的區域中的氧化物半導體層112重疊。形成閘極電極102以致與第一區112a及第二區112b重疊。
在圖7A至7E中，只要在形成氧化物半導體層110之後進行熱處理即可，對熱處理的時機沒有特別的限制。因此，可以在形成閘極電極102之後進行熱處理。此外，對基板100進行加熱而形成氧化物半導體層110，因此，與氧化物半導體層110的形成同時地使氧化物半導體層112的第一區112a及第二區112b晶化。
藉由上述步驟，可以形成將氧化物半導體層用作通道形成區的電晶體140。
如上所述，在氧化物半導體層112中，使與第一金屬氧化物層108a接觸的區域112a及與第二金屬氧化物層108b接觸的區域112b晶化，且使第一區112a及第二區112b之外的氧化物半導體層112的區域保持非晶結構，因而可以減少電晶體間特性的不均勻，並減少氧化物半導體層112與源極電極層106a及汲極電極層106b之間的接觸電阻。
此外，形成保護絕緣層以覆蓋電晶體140。作為保護絕緣層，舉例而言，藉由CVD法及濺射法等，形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜中的任意膜的單層或疊層。在形成保護絕緣層之後，進行熱處理來使第一區112a及第二區112b晶化。
然後，形成各種電極及佈線，完成包含電晶體140的半導體裝置。
注意，在圖7A至7E中，示出在按順序層疊形成導電膜106和金屬氧化物層108之後，進行蝕刻以形成源極電極層106a和第一金屬氧化物層108a以及汲極電極層106b和第二金屬氧化物層108b的情況。但是，本發明不侷限於此。舉例而言，在形成源極電極層106a及汲極電極層106b之後，形成金屬氧化物層108。參照圖8A至8E，說明此情況。
首先，在基板100上形成源極電極層106a及汲極電極層106b，然後，形成金屬氧化物層108以覆蓋源極電極層106a及汲極電極層106b(參照圖8A)。
在基板100上形成導電膜之後，藉由微影法，對導電膜進行蝕刻，因而形成源極電極層106a及汲極電極層106b。注意，藉由液滴噴出法或網版印刷法等，在基板100上選擇性地形成源極電極層106a及汲極電極層106b。
對金屬氧化物層108進行蝕刻，形成覆蓋源極電極層106a的第一金屬氧化物層108a，以及形成覆蓋汲極電極層106b之第二金屬氧化物層108b(參照圖8B)。
形成氧化物半導體層110，以致於覆蓋第一金屬氧化物層108a及第二金屬氧化物層108b(參照圖8C)。
對氧化物半導體層110進行蝕刻來形成島狀氧化物半導體層112，並且藉由進行熱處理，在氧化物半導體層112中，使與第一金屬氧化物層108a接觸的第一區112a及與第二金屬氧化物層108b接觸的第二區112b選擇性地晶化(參照圖8D)。
在氧化物半導體層112上形成閘極絕緣層104，然後在閘極絕緣層104上形成閘極電極102(參照圖8E)。
藉由上述步驟，可以形成將氧化物半導體層用作通道形成區的電晶體140。注意，在圖7A至7E以及圖8A至8E中所示的製造製程中，可以在形成氧化物半導體層110之前對第一金屬氧化物層108a及第二金屬氧化物層108b的表面進行還原處理。此外，在圖7D、8D中，以雷射光照射，代替進行熱處理。
如圖8A至8E所示，在形成源極電極層106a及汲極電極層106b之後，形成金屬氧化物層108，因而設置第一金屬氧化物層108a和第二金屬氧化物層108b以分別覆蓋源極電極層106a及汲極電極層106b。在此情況下，可以增加氧化物半導體層112和第一金屬氧化物層108a之間的接觸面積以及氧化物半導體層112和第一金屬氧化物層108b之間的接觸面積，而可以有效率地減少接觸電阻。
此外，在本實施例模式中，在均包含結晶結構的第一金屬氧化物層108a及第二金屬氧化物層108b具有充份高的導電率之情形中，可以設置用作源極電極層的第一金屬氧化物層108a和用作汲極電極層的第二金屬氧化物層108b。在此情況下，可以省略設置導電膜106(源極電極層106a及汲極電極層106b)的步驟。
注意，本實施例模式可以與其他實施例模式適當地組合而實施。
(實施例模式5)
在本實施例模式中，將參照附圖說明包含上述實施例模式1至4所示的電晶體的半導體裝置的使用樣式的一實施例的顯示裝置的製造製程。注意，本實施例模式所示的製造製程(可使用的材料等)的一部分大多是與上述實施例模式2共同的。因此，下面省略重複部分的說明且詳細地說明不同之處。注意，在以下說明中，圖9A至9D以及圖10A至10D示出顯示裝置的截面圖，而圖11、圖12、圖13、及圖14示出顯示裝置的俯視圖。圖9A、9C、10B及10D中所示的截面圖對應於延著圖11、圖12、圖13、及圖14所示的線A1-A2的截面及線B1-B2的截面。
首先，在具有絕緣表面的基板100上形成佈線及電極(包括閘極電極102的閘極佈線、電容佈線308、第一端子321)(參照圖9A、圖11)。
使用與閘極電極102相同的材料，形成電容佈線308、第一端子321。
接著，在閘極電極102上形成閘極絕緣層104，然後在閘極絕緣層104上形成導電膜106(參照圖9B)。
在圖9B中，在形成閘極絕緣層104之後，在閘極絕緣層104中形成接觸孔313，然後，形成導電膜106。如此，第一端子321和導電膜106彼此電連接。
接著，藉由對導電膜106進行蝕刻，因而形成源極電極層106a、汲極電極層106b、連接電極320、第二端子322(參照圖9C、圖12)。
第二端子322與源極佈線(包括源極電極層106a的源極佈線)電連接。連接電極320經由形成在閘極絕緣層104中的接觸孔313而與第一端子321直接連接。
在源極電極層106a、汲極電極層106b上形成金屬氧化物層108(參照圖9D)。
對金屬氧化物層108進行蝕刻以在源極電極層106a上形成第一金屬氧化物層108a、以及在汲極電極層106b上形成第二金屬氧化物層108b，然後，在閘極絕緣層104、第一金屬氧化物層108a及第二金屬氧化物層108b上形成氧化物半導體層110(參照圖10A)。
對氧化物半導體層110進行蝕刻來形成島狀氧化物半導體層112，並且藉由進行熱處理，在氧化物半導體層112中，使與第一金屬氧化物層108a接觸的第一區112a及與第二金屬氧化物層108b接觸的第二區112b選擇性地晶化(參照圖10B、圖13)。注意，此處，在對氧化物半導體層110進行蝕刻的同時，第一金屬氧化物層108a及第二金屬氧化物層108b的表面的一部分被蝕刻而使膜厚度降低。
較佳的是，以100℃至600℃，典型以200℃至400℃進行熱處理。舉例而言，在氮氣氛下以350℃進行一個小時的熱處理。藉由此熱處理，使氧化物半導體層112中的第一區112a及第二區112b晶化，此外，執行形成氧化物半導體層112的非單晶膜的原子級的重新排列。由於藉由此熱處理以降低阻礙載子移動的畸變，所以此熱處理(包括光退火)是有效的。注意，只要在形成氧化物半導體層110之後進行熱處理即可，對熱處理的時機沒有特別的限制，舉例而言，可以在形成像素電極之後進行熱處理。
此外，對曝露的氧化物半導體層112進行氧自由基處理。氧自由基處理可以修復蝕刻造成的損傷。自由基處理較佳地在O2、N2O的氣氛中，更佳地在含氧的N2、He、或Ar的氣氛下執行。或者，在對上述氣氛添加有Cl2、CF4的氣氛下執行自由基處理。
接著，形成保護絕緣層340以覆蓋所形成的電晶體，並且對該保護絕緣層340選擇性地進行蝕刻，因而形成到達汲極電極層106b的接觸孔325、到達連接電極320的接觸孔326以及到達第二端子322的接觸孔327(參照圖10C)。
接著，形成電連接到汲極電極層106b的透明導電層310、電連接到連接電極320的透明導電層328以及電連接到第二端子322的透明導電層329(參照圖10D、圖14)。
透明導電層310用作像素電極，並且透明導電層328和329用作用於與FPC的連接的電極或佈線。更具體地，形成在連接電極320上的透明導電層328可以作為用於連接的端子電極，作為閘極佈線的輸入端，以及，形成在第二端子322上的透明導電層329作為用於連接的端子電極，作為源極佈線的輸入端子。
此外，可以藉由使用電容佈線308、閘極絕緣層104、保護絕緣層340以及透明導電層310，形成儲存電容器。在此情況下，電容佈線308和透明導電層310均作為電極，並且閘極絕緣層104和保護絕緣層340作為電介質。
藉由濺射法、真空蒸鍍法等，使用氧化銦(In2O3)、氧化銦與氧化錫合金(In2O3-SnO2，縮寫為ITO)、氧化銦與氧化鋅合金(In2O3-ZnO)，以形成透明導電層310、328、329。舉例而言，形成透明導電膜，然後，在透明導電膜上形成光阻掩罩。然後，利用蝕刻來去除不需要的部分，因而形成透明導電層310、328、329。
藉由上述步驟，可以完成底閘極型n通道薄膜電晶體、及儲存電容器等元件。然後，以對應於像素的矩陣，配置這些元件，以致於設有這些元件的基板可以作為用於形成主動矩陣型的顯示裝置的一個基板。在本說明書中，為方便起見，將這種基板稱為主動矩陣基板。
當製造主動矩陣型的液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層，以及，固定主動矩陣型基板和對置基板。
本實施例模式中所述的結構不侷限於圖14的像素結構。圖15示出另一結構的實施例。在圖15中，不設置電容佈線308，以作為像素電極的透明導電層310和相鄰像素的閘極佈線302作為電極，而以保護絕緣層340及閘極絕緣層104作為電介質，形成儲存電容器。
本實施例模式可以與其他實施例模式適當地組合而實施。
(實施例模式6)
在本實施例模式中，將說明製造具有顯示功能的半導體裝置(也稱為顯示裝置)的情況，其中，以所製造的薄膜電晶體用於像素部以及驅動電路。此外，當使用薄膜電晶體的驅動電路的一部分或全部形成在與像素部相同的基板上時，可以取得面板系統。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內包括由電流或電壓控制亮度的元件，具體而言，包括無機EL(電致發光)元件、有機EL元件等。此外，可以使用對比度因電作用而變化的顯示媒體，例如電子墨水等。
此外，顯示裝置包括密封有顯示元件的面板、在面板中安裝有包括控制器的IC等的模組。顯示裝置關於顯示裝置製程中完成顯示元件之前的元件基板的一模式，並且，在多個像素中的每一像素中設有用來將電流供給顯示元件的機構。具體而言，作為元件基板，只有顯示元件的像素電極被形成，或者，要成為像素電極的導電膜已沈積而導電膜尚未被蝕刻形成像素電極。或者，任何其它模式可以應用至元件基板。
本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置依其類別包括下述模組：安裝有諸如FPC(撓性印刷電路)、TAB(載帶自動接合)膠帶、或者TCP(載帶封裝)的模組；將印刷線路板設置於TAB膠帶或TCP端部的模組；利用COG(玻璃上晶片)方法將IC(積體電路)直接安裝到顯示元件的模組。
在本實施例模式中，以液晶顯示裝置作為設有薄膜電晶體的半導體裝置之實施例。首先，參照圖16A1及A2和16B而說明半導體裝置的一個模式的液晶顯示面板的外觀及截面。圖16A1和16A2是面板的俯視圖，其中，利用密封材料4005，將形成在第一基板4001上的具有氧化物半導體層的薄膜電晶體4010、4011以及液晶元件4013密封在第一基板4001和第二基板4006之間。圖16B是沿著圖16A1和16A2的M-N的截面圖。
密封材料4005設置成圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004。第二基板4006設置在像素部4002和掃描線驅動電路4004上。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。在第一基板4001上與由密封材料4005圍繞的區域不同的區域中，安裝有信號線驅動電路4003，信號線驅動電路4003係使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，可以採用COG方法、引線接合方法或TAB方法等。圖16A1顯示利用COG方法安裝信號線驅動電路4003的實施例，而圖16A2顯示以TAB方法安裝信號線驅動電路4003的實施例。
設置在第一基板4001上的像素部4002和掃描線驅動電路4004均包括多個薄膜電晶體。圖16B顯示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設體有絕緣層4020、4021。
上述任何實施例模式中所示的結構可以應用至薄膜電晶體4010、4011。在實施例模式6中，薄膜電晶體4010及4011是n通道薄膜電晶體。
包含於液晶元件4013中的像素電極層4030與薄膜電晶體4010電連接。液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008彼此重疊的部分相當於液晶元件4013。像素電極層4030、及對置電極層4031分別設置有均作為對齊膜的絕緣層4032、4033。注意，液晶層4008夾於像素電極層4030與對置電極4031之間而以絕緣層4032、4033介於其間。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型為不銹鋼)、陶瓷、或塑膠。作為塑膠，可以使用FRP(纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或者丙烯酸樹脂薄膜。此外，還可以使用利用PVF薄膜、或聚酯薄膜夾住鋁箔的結構的薄片。
間隔物4035是藉由對絕緣膜選擇性地進行蝕刻來得到的柱狀間隔物，並且設置成控制像素電極層4030和對置電極層4031之間的距離(單元間隙)。注意，可以使用球狀間隔物。對置電極層4031與設置在與薄膜電晶體4010相同基板上的公共電位線電連接。藉由利用公共連接部，對置電極層4031與公共電位線經由配置在一對基板之間的導電粒子而彼此電連接。注意，導電粒子包含在密封材料4005中。
或者，可以使用無需對齊膜的呈現藍相的液晶。藍相是液晶相的一種，其係當膽甾相液晶的溫度上升時，正好在膽甾相轉變到各向等性相之前產生的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將含有5重量%或以上的手性試劑的液晶組成物用於液晶層4008。包含顯示藍相的液晶和手性試劑的液晶組成物具有10μs至100μs的小響應速度、具有光學各向同性而不需要對齊處理、以及具小視角相依性。
注意，本實施例模式中所示的液晶顯示裝置是透射型液晶顯示裝置的實施例；但是，液晶顯示裝置可以應用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
說明本實施例模式中所示的液晶顯示裝置，其中，在基板的外表面(觀視者側)上設置偏振板，在基板的內表面上按順序設置色層、用於顯示元件的電極層；但是，可以將偏振板設置在基板的內表面上。偏振片和色層的疊層結構不侷限於實施例模式6中所述的結構，而是可以根據偏振板及色層的材料、或製造步驟條件而適當地設定。此外，可以設置用作黑矩陣的遮光膜。
在本實施例模式中，使用用作保護膜、或平坦化絕緣膜的絕緣層(絕緣層4020、及絕緣層4021)以覆蓋薄膜電晶體，以減少薄膜電晶體的表面粗糙度並且提高薄膜電晶體的可靠性。注意，設置保護膜以防止懸浮在大氣中的有機物、金屬物、或水蒸氣等污染雜質侵入，所以較佳採用緻密的膜。藉由利用濺射法，使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、或氮氧化鋁膜中的任意膜的單層或疊層來形成保護膜。雖然在實施例模式6中示出藉由濺射法形成保護膜的實施例，但是，本發明並未特別限定於此方法，可以採用各種方法。
在此，形成具有疊層結構的絕緣層4020作為保護膜。在此，作為絕緣層4020的第一層，利用濺射法形成氧化矽膜。當使用氧化矽膜作為保護膜時，氧化矽膜具有防止用作源極電極層及汲極電極層的鋁膜的小丘的效果。
形成絕緣層作為保護膜的第二層。在此，藉由利用濺射法來形成氮化矽膜作為絕緣層4020的第二層。採用氮化矽膜作為保護膜可以抑制鈉等可動離子侵入到半導體區中，以致於降低TFT之間的電特性差異。
在形成保護膜之後，對半導體層進行退火(300℃至400℃)。
形成絕緣層4021作為平坦化絕緣膜。絕緣層4021可以由具有耐熱性的有機材料形成，例如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷為基礎的樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可以藉由層疊多個由這些材料形成的絕緣膜，形成絕緣層4021。
注意，矽氧烷樹脂是由作為起始材料且具有Si-O-Si鍵的矽氧烷材料形成的樹脂。矽氧烷為基礎的樹脂包含有機基(舉例而言，烷基或芳基)、或氟基團以作為取代基。有機基可以包含氟基團。
對絕緣層4021的形成方法沒有特別的限制，可以根據材料而以濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、網版印刷、膠版印刷等)、刮刀、輥塗機、簾塗機、刮刀塗佈機等，形成絕緣層4021。在使用材料液以形成絕緣層4021的情況下，與焙燒步驟同時對半導體層進行退火(300℃至400℃)。絕緣層4021的焙燒步驟也作為半導體層的退火步驟，因而可以有效率地製造半導體裝置。
像素電極層4030及對置電極層4031可以由透光導電材料製成，諸如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、或添加有氧化矽的氧化銦錫等。
以含有導電高分子(也稱為導電聚合物)的導電組成物用於像素電極層4030、及對置電極層4031。使用導電組成物形成的像素電極較佳地具有波長為550nm時等於或大於70%的透光率。另外，導電組成物所包括的導電高分子的電阻率較佳為小於或等於0.1Ω‧cm。
作為導電高分子，可以使用所謂的π電子共軛導電聚合物。舉例而言，可以使用聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種或更多種的共聚物。
另外，各種信號及電位從FPC4018供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004及像素部4002。
在實施例模式6中，連接端子電極4015由與液晶元件4013中所包含的像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019而電連接至包含於FPC 4018中的端子。
注意，圖16A1及A2和16B示出另行形成信號線驅動電路4003並安裝到第一基板4001的實例；但是，本實施例模式不侷限於此結構。分別形成且接著安裝掃描線驅動電路，或者，僅分別形成且接著安裝信號線驅動電路的一部分或掃描線驅動電路的一部分。
本實施例模式可以與其他實施例模式適當地組合而實施。
(實施例模式7)
在本實施例模式中，說明以電子紙作為設有電晶體的半導體裝置的實施例。
圖17顯示作為半導體裝置的實施例之主動矩陣型電子紙。以類似於上述實施例模式1至5中的任意實施例模式所示的薄膜電晶體，製造用於半導體裝置的薄膜電晶體581。
圖17中的電子紙是採用扭轉球顯示系統的顯示裝置的實施例。扭轉球顯示系統是指一種方法，其中，將分別塗色為黑色和白色的球形粒子配置在用於顯示元件的第一電極層及第二電極層之間，並且在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以致於執行顯示。
設置在基板580上的薄膜電晶體581是具有底閘極結構的薄膜電晶體。源極電極層或汲極電極層藉由形成在絕緣層583、584、585中的接觸孔而與第一電極層587電連接。在第一電極層587和第二電極層588之間，設置球形粒子589，球形粒子589具有黑色區590a及白色區590b，以及，圍繞這些區域設置填充了液體的腔體594。圍繞球形粒子589的空間由例如樹脂等填料595填充(參照圖17)。在圖17中，第一電極層587相當於像素電極，並且第二電極層588相當於公共電極。第二電極層588電連接至設置在與薄膜電晶體581相同基板上的公共電位線電。使用上述實施例模式中所示的公共連接部，因而可以使設置在基板596上的第二電極層588藉由配置在一對基板之間的導電粒子而與公共電位線彼此電連接。
還可以使用電泳元件而代替扭轉球。在此情況下，使用直徑約為10μm至200μm左右的微囊，在微囊中，封裝有透明液體、帶正電的白色微粒和帶負電的黑色微粒。設置在第一電極層和第二電極層之間的微囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到彼此相反的方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率、不需要輔助燈、耗電量低、並且在昏暗的地方可以辨別顯示部。另外，即使不向顯示部供電，也可以保持顯示過的影像。因此，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置或者設有顯示裝置的半導體裝置)遠離電波源，也可以儲存顯示過的影像。
依此方式，可以形成可靠性高的電子紙作為半導體裝置。
本實施例模式可以與其他實施例模式中所揭示的結構適當地組合。
(實施例模式8)
在本實施例模式中，將說明發光顯示裝置的實施例以作為設有電晶體的半導體裝置。作為顯示裝置中所包含的顯示元件，此處示出利用電致發光的發光元件。根據發光材料的型式，亦即有機化合物還是無機化合物，將利用電致發光的發光元件分類。一般地，前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，對發光元件施加電壓，以致於電子從電極注入至包括發光有機化合物的層，以及電洞從其它電極注入至包括發光有機化合物的層，以及電流流動。然後，藉由這些載子(電子及電洞)的復合，具有發光特性的有機化合物成為激發態，並且當激發態恢復到基態時，發射光。根據這種機制，此發光元件被稱為電流激發型發光元件。
無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機制是利用施予能階與受子能階的施子-受子復合型發光。在薄膜型無機EL元件中，由電介質層夾住發光層並還利用電極夾住電介質層，發光機制是利用核心電子躍遷的定域型發光。
接著，將參照圖18A和18B，說明本發明的半導體裝置的實施例模式的發光顯示面板(也稱為發光面板)的外觀及截面。圖18A是面板的俯視圖，其中，利用密封材料4505，將形成在第一基板4501上的薄膜電晶體4509、4510以及發光元件4511密封在第一基板4501和第二基板4506之間。圖18B相當於沿著圖18A的H-I的截面圖。注意，在此，說明使用有機EL元件作為發光元件。
密封材料4505設置成圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上，設置第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b由第一基板4501、密封材料4505和第二基板4506與填料4507密封在一起。較佳地，使用氣密性高且脫氣少的保護薄膜(例如接合薄膜、或紫外線固化樹脂薄膜等)、覆蓋材料，如此封裝(密封)顯示裝置，以致於顯示裝置不會曝露於外部空氣。
形成在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b均包括多個薄膜電晶體，以及，在圖18B中，顯示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510可以應用任何上述實施例模式所示的結構。在本實施例模式中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，代號4511代表發光元件。發光元件4511所包含的像素電極是第一電極層4517，第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。注意，發光元件4511的結構不限於包含第一電極層4517、電致發光層4512、及第二電極層4513之實施例模式8中所述的疊層結構。可以根據從發光元件4511取出光的方向等，適當地改變發光元件4511的結構。
分隔壁4520由有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成。特別較佳的是，由感光材料形成分隔壁4520以在第一電極層4517上形成開口部，以致於開口部的側壁形成為具有連續的曲率的傾斜面。
電致發光層4512可以由單層構成、或可以由多層的疊層構成。
可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
各種信號及電位從FPC4518a、4518b供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、及像素部4502。
在實施例模式8中，連接端子電極4515由與發光元件4511中所包含的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510中所包含的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519而與FPC 4518a的端子電連接。
位於從發光元件4511取出光的方向上的第二基板4506需要具有透光性。在此情況下，使用諸如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等透光材料。
作為填料4507，可以使用例如氮、或氬等惰性氣體、紫外線可固化樹脂或熱固性樹脂。舉例而言，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、EVA(乙烯-醋酸乙烯酯)。
若有需要，可以對發光元件的發光表面上適當地設置諸如偏振板、圓偏振板(包括橢圓偏振板)、相位差板(λ/4片、λ/2片)、彩色濾光片等光學薄膜。另外，偏振板或圓偏振板可以設置抗反射膜。舉例而言，可以進行抗眩光處理，此處理可以藉由利用表面上的凹凸來擴散反射光，以降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b可以安裝作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路。此外，只有信號線驅動電路或其一部分、掃描線驅動電路或其一部分另行形成而安裝。本實施例模式不侷限於圖18A和18B的結構。
藉由上述製程，可以製造可靠性高的發光顯示裝置(顯示面板)以作為半導體裝置。
本實施例模式可以與其他實施例模式所揭示的結構適當地組合。
(實施例模式9)
設有根據任何上述實施例模式的電晶體的半導體裝置可以應用於各種電子設備(包括遊戲機)。電子設備的實施例包含電視裝置(也稱為電視、電視接收機)、用於電腦等的監視器、例如數位相機或數位攝影機等影像拍攝裝置、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可擕式遊戲機、可擕式資訊終端、聲音再現裝置、彈珠機等大型遊戲機等。
圖19A示出電視裝置9600的實施例，在電視裝置9600中，殼9601組裝有顯示部9603。可以利用顯示部9603顯示影像。在此，利用支架9605支撐殼9601。
可以藉由操作殼9601的開關、或分開的遙控器9610，進行電視裝置9600的操作。藉由利用遙控器9610所具備的操作鍵9609，可以進行頻道、音量的操作，以致於可以控制顯示在顯示部9603上的影像。此外，遙控器9610可以設置用於顯示從遙控器9610輸出的資料的顯示部9607的結構。
注意，電視裝置9600設有接收機、數據機等。藉由接收機，可以接收一般的電視廣播。再者，當電視裝置9600藉由數據機連接到有線或無線連接的通信網路，可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖19B示出數位相框9700的實施例。舉例而言，在數位相框9700中，殼9701組裝有顯示部9703。顯示部9703可以顯示各種影像，舉例而言，顯示部9703可以顯示由數位相機等拍攝的影像資料，如同一般相框的功能。
注意，數位相框9700設有操作部、外部連接端子(USB端子、可與USB電纜等各種電纜連接的端子等)、記錄媒體插入部等。雖然它們可以設在與顯示部相同的表面上，但是，為了數位相框9700的設計，較佳的是將它們設置在側面、或背面上。舉例而言，可以將數位相機拍攝的影像資料的記憶體儲存資料插入於記錄媒體插入部，因而可以下載影像資料並將影像資料顯示於顯示部9703上。
數位相框9700可以具有能夠無線地收發資料的配置。經由無線通訊，可以下載以顯示所需的影像資料。
圖20A示出可擕式遊戲機，其包含殼9881和殼9891等兩個殼，這兩個殼由連接部9893連接，以致於能夠打開或彎折可攜式遊戲機。殼9881組裝有顯示部9882，並且殼9891組裝有顯示部9883。圖20A所示的可擕式遊戲機又包含揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(包括測量力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流量、濕度、傾斜角、振動、氣味或紅外線等功能)、以及麥克風9889等)。當然，可擕式遊戲機的結構不侷限於上述結構，只要設置根據本發明的一實施例模式的半導體裝置即可。此外，可以適當地設置其他附屬設備。圖20A所示的可擕式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；藉由無線通信而與其他可擕式遊戲機共用資訊。另外，圖20A中的可擕式遊戲機可以具有上述以外的各種各樣的功能。
圖20B示出作為大型遊戲機的投幣機9900的實施例。在投幣機9900中，殼9901組裝有顯示部9903。另外，投幣機9900包含例如起動桿、停止開關等操作機構、投幣孔、揚聲器等。當然，投幣機9900的結構不侷限於此，只要是至少設置根據本發明的一實施例模式的半導體裝置即可。此外，可以適當地設置其他附屬設備。
實施例1
在本實施例中，說明藉由古典分子動力學模擬之包括In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體(所謂的IGZO)中鋅的硏究擴散結果。
〈計算方法〉
首先，在T=500℃的溫度的條件下，藉由古典分子動力學模擬，以數值方式求解各原子的運動方程，因而追蹤每一原子的運動。根據計算結果而得出的各原子(In、Ga、Zn、O)的均方根位移，利用愛因斯坦的公式(公式(1))，計算得各元子的擴散係數D。具體而言，在各原子的均方根位移相對於時間線形性的長時間區中，檢測圖形的斜率，因而取得擴散係數D。擴散係數D越大，擴散越容易發生。
[公式1]
：各原子的均方根位移
N：各原子數
ri(t)：時刻t中的第i原子的位置
<>t：在時刻t的平均
〈計算模型和計算條件〉
關於計算模型，準備密度為5.9g/cm3的1320個原子(In：220個原子、Ga：220個原子、Zn：110個原子、O：770個原子)的a-IGZO(參照圖21)。在此，使用三維週期邊界條件，因而使用a-IGZO的模型作為計算塊體的模型。
在本計算中採用的古典分子動力學模擬中，定義特徵化原子之間的互相作用的經驗勢能，因而評估作用於各原子的力量。對於氧-氧之間的互相作用及金屬-氧之間的互相作用，使用玻恩－梅爾－哈根斯(Born-Mayer-Huggins)勢能。
在溫度T=500℃及時間設定為4奈秒(時間步距：0.2飛秒×2000萬步距)的條件下，對計算模型執行古典分子動力學模擬。
〈計算結果和考量〉
圖22A示出藉由計算求得的a-IGZO中的各元素的均方根位移。圖22B示出從圖22A中圖的斜率實質上固定的區域(50微微秒至100微秒)，求得的各元素的擴散係數D。如圖22B所示，Zn的擴散係數是元素中最大的。根據此結果，藉由將成為鋅的供給源的氧化鋅提供給實施例模式中所述的結構中之包括In、Ga及Zn的氧化物半導體層，則氧化鋅中的鋅容易有效率地擴散到氧化物半導體層中。
本申請案根據2009年2月5日向日本專利局申請之日本專利申請序號2009-024966，其整體內容於此一併列入參考。
100．．．基板
102．．．閘極電極
104．．．閘極絕緣層
106．．．導電膜
108．．．金屬氧化物層
109．．．金屬氧化物層
110．．．氧化物半導體層
112．．．氧化物半導體層
116．．．保護膜
118．．．保護膜
120．．．電晶體
130．．．電晶體
135．．．電晶體
140．．．電晶體
302．．．閘極佈線
308．．．電容佈線
310．．．透明導電層
313．．．接觸孔
320．．．連接電極
321．．．端子
322．．．端子
325．．．接觸孔
326．．．接觸孔
327．．．接觸孔
328．．．透明導電層
329．．．透明導電層
340．．．保護絕緣層
580．．．基板
581．．．薄膜電晶體
583．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球形粒子
594．．．空洞
595．．．填料
596．．．基板
106a．．．源極電極層
106b．．．汲極電極層
108a．．．金屬氧化物層
108b．．．金屬氧化物層
112a．．．區
112b．．．區
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．對置電極層
4032．．．絕緣層
4501．．．基板
4502．．．像素部
4505．．．密封材料
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4519．．．各向異性導電膜
4520．．．分隔壁
590a．．．黑色區
590b．．．白色區
9600．．．電視裝置
9601．．．殼
9603．．．顯示部
9605．．．支架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．殼
9703．．．顯示部
9881．．．殼
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．記錄媒體插入部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．殼
9893．．．連接部
9900．．．投幣機
9901．．．殼
9903．．．顯示部
4503a．．．信號線驅動電路
4504a．．．掃描線驅動電路
4518a．．．FPC
在附圖中：
圖1A至1C是說明根據實施例模式1的電晶體的結構。
圖2A至2E是說明根據實施例模式2的電晶體的製造方法的一實施例。
圖3A至3E是說明根據實施例模式2的電晶體的製造方法的一實施例。
圖4A和4B是說明根據實施例模式2的電晶體的製造方法的一實施例。
圖5A至5E是說明根據實施例模式3的電晶體的製造方法的一實施例。
圖6A至6D是說明根據實施例模式3的電晶體的製造方法的一實施例。
圖7A至7E是說明根據實施例模式4的電晶體的製造方法的一實施例。
圖8A至8E是說明根據實施例模式4的電晶體的製造方法的一實施例。
圖9A至9D是說明根據實施例模式5的半導體裝置的製造方法一的實施例。
圖10A至10D是說明根據實施例模式5的半導體裝置的製造方法的實施例。
圖11是說明根據實施例模式5的半導體裝置的製造方法的實施例。
圖12是說明根據實施例模式5的半導體裝置的製造方法的實施例。
圖13是說明根據實施例模式5的半導體裝置的製造方法的實施例。
圖14是說明根據實施例模式5的半導體裝置的製造方法的實施例。
圖15是說明根據實施例模式5的半導體裝置的製造方法的實施例。
圖16A1、16A2和16B是說明根據實施例模式6的半導體裝置的實施例。
圖17是說明根據實施例模式7的半導體裝置的實施例。
圖18A和18B是說明根據實施例模式8的半導體裝置的實施例。
圖19A和19B是分別示出電視裝置及數位相框的實施例的外觀圖。
圖20A和20B是示出遊戲機的實施例的外觀圖。
圖21是說明用於模擬的模型。
圖22A和22B是說明藉由模擬計算的元素的擴散係數。
100．．．基板
102．．．閘極電極
104．．．閘極絕緣層
106a．．．源極電極層
106b．．．汲極電極層
108a．．．第一金屬氧化物層
108b．．．第二金屬氧化物層
112．．．氧化物半導體層
112a．．．第一區
112b．．．第二區
120．．．電晶體

Claims (21)

  1. 一種半導體裝置，包括：閘極電極；閘極絕緣層；源極電極層；汲極電極層；電連接到該源極電極層的第一金屬氧化物層；電連接到該汲極電極層的第二金屬氧化物層；以及氧化物半導體層，包括與該第一金屬氧化物層接觸的第一區、與該第二金屬氧化物層接觸的第二區、以及第三區，其中，該氧化物半導體層與該閘極電極彼此重疊而以該閘極絕緣層介於該氧化物半導體層與該閘極電極之間，其中，該第一區及該第二區中的每一個均包括結晶結構，其中，該第三區與該閘極電極彼此重疊，以及其中，該第三區包括非結晶結構。
  2. 一種半導體裝置，包括：基板上的閘極電極；該閘極電極上的閘極絕緣層；該閘極絕緣層上的源極電極層；該閘極絕緣層上的汲極電極層；該源極電極層上的第一金屬氧化物層；該汲極電極層上的第二金屬氧化物層；以及 氧化物半導體層，包括與該第一金屬氧化物層接觸的第一區、與該第二金屬氧化物層接觸的第二區、以及第三區，其中，該氧化物半導體層與該閘極電極彼此重疊而以該閘極絕緣層介於該氧化物半導體層與該閘極電極之間，其中，該氧化物半導體層位於該第一金屬氧化物層及該第二金屬氧化物層上，其中，該第一區及該第二區中的每一個均包括結晶結構，其中，該第三區與該閘極電極彼此重疊，以及其中，該第三區包括非結晶結構。
  3. 一種半導體裝置，包括：基板上的閘極電極；該閘極電極上的閘極絕緣層；該閘極絕緣層上的氧化物半導體層，該氧化物半導體層包括第一區、第二區及第三區；該氧化物半導體層上的第一金屬氧化物層，該第一金屬氧化物層接觸該第一區；該氧化物半導體層上的第二金屬氧化物層，該第二金屬氧化物層接觸該第二區；該第一金屬氧化物層上的源極電極層；以及該第二金屬氧化物層上的汲極電極層，其中，該第一區及該第二區中的每一個均包括結晶結構， 其中，該第三區與該閘極電極彼此重疊，以及其中，該第三區包括非結晶結構。
  4. 一種半導體裝置，包括：基板上的源極電極層及汲極電極層；該源極電極層上的第一金屬氧化物層；該汲極電極層上的第二金屬氧化物層；氧化物半導體層，包括該第一金屬氧化物層上且接觸該第一金屬氧化物層的第一區、該第二金屬氧化物層上且接觸該第二金屬氧化物層的第二區、以及第三區，該氧化物半導體層上的閘極絕緣層；以及與該氧化物半導體層重疊的該閘極絕緣層上的閘極電極層，其中，該第一區及該第二區中的每一個均包括結晶結構，其中，該第三區與該閘極電極彼此重疊，以及其中，該第三區包括非結晶結構。
  5. 根據申請專利範圍第1、2、3或4項的半導體裝置，其中，該第一金屬氧化物層及該第二金屬氧化物層中的每一個均具有結晶結構。
  6. 根據申請專利範圍第1、2、3或4項的半導體裝置，其中，該第一金屬氧化物層、該第二金屬氧化物層以及該氧化物半導體層中的每一個均包括鋅，以及，其中，該第一金屬氧化物層及該第二金屬氧化物層的 組成與該氧化物半導體層的組成不同。
  7. 根據申請專利範圍第1、2、3或4項的半導體裝置，其中，該第一金屬氧化物層及該第二金屬氧化物層中的每一個均包括氧化鋅，以及，其中，該氧化物半導體層包括銦、鋅及鎵。
  8. 根據申請專利範圍第1、2、3或4項的半導體裝置，其中，該第一區及該第二區比該第三區包含更多的鋅。
  9. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在該閘極電極上形成閘極絕緣層；在該閘極絕緣層上形成源極電極層及汲極電極層；在該源極電極層上形成包括鋅和結晶結構的第一金屬氧化物層；在該汲極電極層上形成包括鋅和結晶結構的第二金屬氧化物層；在該閘極電極上和在該第一金屬氧化物層及該第二金屬氧化物層上，形成包括鋅以及非晶結構的氧化物半導體層；以及執行熱處理，以將鋅從該第一金屬氧化物層及該第二金屬氧化物層移動到該氧化物半導體層，以致於在該氧化物半導體層中，使與該第一金屬氧化物層接觸的第一區及 與該第二金屬氧化物層接觸的第二區晶化。
  10. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在該閘極電極上形成閘極絕緣層；在該閘極絕緣層上形成包括鋅和非晶結構的氧化物半導體層；在該氧化物半導體層上形成均包括鋅和結晶結構的第一金屬氧化物層及第二金屬氧化物層；在該第一金屬氧化物層上形成源極電極層；在該第二金屬氧化物層上形成汲極電極層；以及執行熱處理，將鋅從該第一金屬氧化物層及該第二金屬氧化物層移動到該氧化物半導體層，以致於在該氧化物半導體層中，使與該第一金屬氧化物層接觸的第一區及與該第二金屬氧化物層接觸的第二區晶化。
  11. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成源極電極層及汲極電極層；在該源極電極層上形成包括鋅和結晶結構的第一金屬氧化物層；在該汲極電極層上形成包括鋅和結晶結構的第二金屬氧化物層；該第一金屬氧化物層及該第二金屬氧化物層上形成包括鋅和非晶結構的氧化物半導體層；執行熱處理，將鋅從該第一金屬氧化物層及該第二金屬氧化物層移動到該氧化物半導體層，以致於在該氧化物 半導體層中，使與該第一金屬氧化物層接觸的第一區及與該第二金屬氧化物層接觸的第二區晶化；在該氧化物半導體層上形成閘極絕緣層；以及在與該氧化物半導體層重疊的該閘極絕緣層上形成閘極電極。
  12. 根據申請專利範圍第9、10或11項的半導體裝置的製造方法，其中，使用與該第一金屬氧化物層及該第二金屬氧化物層的組成不同的組成，形成該氧化物半導體層。
  13. 根據申請專利範圍第9、10或11項的半導體裝置的製造方法，其中，使用氧化鋅以形成該第一金屬氧化物層及該第二金屬氧化物層，以及，其中，使用包括銦、鋅及鎵的氧化物半導體層，形成該氧化物半導體層。
  14. 根據申請專利範圍第9、10或11項的半導體裝置的製造方法，其中，藉由使用包括銦、鎵及鋅的靶材的濺射法，形成該氧化物半導體層。
  15. 根據申請專利範圍第9、10或11項的半導體裝置的製造方法，其中，位於該源極電極層和該汲極電極層之間的該氧化物半導體層的部分在該執行熱處理的步驟中保持非晶狀態。
  16. 根據申請專利範圍第9、10或11項的半導體裝置的製造方法，其中，設置為與該閘極電極重疊的該氧化物半導體層的部分在該執行熱處理的步驟中保持非晶狀態。
  17. 一種半導體裝置，包括：基板上的閘極電極；該閘極電極上的閘極絕緣層；該閘極電極上的第一氧化物層，而以該閘極絕緣層介於該第一氧化物層與該閘極電極之間，該第一氧化物層包括第一區及該第一區上的第二區；該第一氧化物層的該第二區上的第二氧化物層；以及該第二氧化物層上的電極，其中，該第一氧化物層及該第二氧化物層中的每一個均包括鋅，以及其中，該第一氧化物層的該第二區中包括的鋅濃度大於該第一氧化物層的該第一區中包括的鋅濃度。
  18. 一種半導體裝置，包括：基板上的閘極電極；該閘極電極上的閘極絕緣層，該閘極絕緣層包括矽；該閘極電極上的第一氧化物層，而以該閘極絕緣層介於該第一氧化物層與該閘極電極之間，該第一氧化物層包括非結晶結構；該第一氧化物層上的第二氧化物層，該第二氧化物層包括結晶結構；以及 該第二氧化物層上的電極，其中，該第一氧化物層及該第二氧化物層中的每一個均包括鋅，以及其中，該第一氧化物層包括矽。
  19. 根據申請專利範圍第17或18項的半導體裝置，其中，該第一氧化物層為氧化物半導體層，以及其中，該第二氧化物層為金屬氧化物層。
  20. 根據申請專利範圍第17或18項的半導體裝置，其中，該第一氧化物層更包括銦。
  21. 根據申請專利範圍第18項的半導體裝置，其中，該第一氧化物層包括第一區及該第一區上的第二區，以及其中，該第一氧化物層的該第二區中包括的鋅濃度大於該第一氧化物層的該第一區中包括的鋅濃度。
TW099102461A 2009-02-05 2010-01-28 電晶體及製造電晶體之方法 TWI536565B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009024966 2009-02-05

Publications (2)

Publication Number Publication Date
TW201044581A TW201044581A (en) 2010-12-16
TWI536565B true TWI536565B (zh) 2016-06-01

Family

ID=42396941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102461A TWI536565B (zh) 2009-02-05 2010-01-28 電晶體及製造電晶體之方法

Country Status (5)

Country Link
US (2) US8367486B2 (zh)
JP (2) JP5554078B2 (zh)
KR (1) KR101698350B1 (zh)
CN (2) CN104064603B (zh)
TW (1) TWI536565B (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
SG178056A1 (en) 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
KR102691611B1 (ko) 2009-11-06 2024-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102317763B1 (ko) 2009-11-06 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20120103676A (ko) * 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20120101716A (ko) * 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101829309B1 (ko) * 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
KR101884798B1 (ko) * 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9035295B2 (en) 2010-04-14 2015-05-19 Sharp Kabushiki Kaisha Thin film transistor having an oxide semiconductor thin film formed on a multi-source drain electrode
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2012124367A (ja) * 2010-12-09 2012-06-28 Lg Display Co Ltd 酸化物絶縁膜、酸化物半導体薄膜トランジスタ素子およびその製造方法
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI602303B (zh) * 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5798933B2 (ja) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
TWI569041B (zh) 2011-02-14 2017-02-01 半導體能源研究所股份有限公司 顯示裝置
US9443455B2 (en) * 2011-02-25 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of pixels
US9093541B2 (en) 2011-03-01 2015-07-28 Sharp Kabushiki Kaisha Thin film transistor and display device
BR112013021693A2 (pt) * 2011-03-11 2018-11-06 Sharp Kk transistor de película delgada, método de fabricação deste, e dispositivo de exibição
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809928B2 (en) * 2011-05-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing the semiconductor device
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI473273B (zh) * 2011-08-15 2015-02-11 Au Optronics Corp 薄膜電晶體、畫素結構及其製造方法
TWI446545B (zh) 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
WO2013054933A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102056407B1 (ko) * 2012-05-09 2019-12-16 아이엠이씨 브이제트더블유 금속 산화물 반도체층의 전기 전도도를 증가시키기 위한 방법
KR101961426B1 (ko) * 2012-05-30 2019-03-25 삼성디스플레이 주식회사 박막 트랜지스터 및 그 형성 방법
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
TWI492389B (zh) * 2012-07-13 2015-07-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
KR102072099B1 (ko) * 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR101925448B1 (ko) * 2012-12-17 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
JP2014140005A (ja) * 2012-12-20 2014-07-31 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
KR102148957B1 (ko) * 2013-09-02 2020-08-31 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP6286988B2 (ja) * 2013-09-26 2018-03-07 凸版印刷株式会社 薄膜トランジスタの製造方法
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102556718B1 (ko) * 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106098618A (zh) * 2016-08-26 2016-11-09 京东方科技集团股份有限公司 阵列基板制备方法及阵列基板
FR3063572B1 (fr) * 2017-03-01 2019-04-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diminution de la temperature de recuit de couche igzo obtenue par sol gel
US10381220B2 (en) 2017-03-01 2019-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Reduction in the annealing temperature of an IGZO layer obtained by sol gel
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN110998863A (zh) 2017-07-31 2020-04-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN109671782A (zh) * 2018-12-21 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管基板及其制作方法
WO2020168550A1 (zh) * 2019-02-22 2020-08-27 京东方科技集团股份有限公司 薄膜晶体管、像素结构、显示装置和制造方法
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11737276B2 (en) * 2021-05-27 2023-08-22 Tokyo Electron Limited Method of manufacturing semiconductor device and semiconductor device
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170972A (ja) 1984-02-15 1985-09-04 Sony Corp 薄膜半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3961172B2 (ja) * 1999-11-26 2007-08-22 アルプス電気株式会社 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置
JP3398638B2 (ja) 2000-01-28 2003-04-21 科学技術振興事業団 発光ダイオードおよび半導体レーザーとそれらの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
CN100381920C (zh) * 2002-01-15 2008-04-16 三星电子株式会社 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2004006686A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7825021B2 (en) * 2004-01-16 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI414842B (zh) * 2005-11-15 2013-11-11 Semiconductor Energy Lab 顯示裝置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5000937B2 (ja) * 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI577027B (zh) * 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101518740B1 (ko) * 2008-08-04 2015-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
TW201044581A (en) 2010-12-16
US20100193782A1 (en) 2010-08-05
US8367486B2 (en) 2013-02-05
CN101800249B (zh) 2014-06-25
CN104064603B (zh) 2017-11-07
KR101698350B1 (ko) 2017-01-20
US8822991B2 (en) 2014-09-02
JP2010206190A (ja) 2010-09-16
JP2014199932A (ja) 2014-10-23
CN101800249A (zh) 2010-08-11
CN104064603A (zh) 2014-09-24
KR20100090208A (ko) 2010-08-13
US20130146869A1 (en) 2013-06-13
JP5554078B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
TWI536565B (zh) 電晶體及製造電晶體之方法
JP6944608B2 (ja) 表示装置
JP6109367B2 (ja) 半導体装置、及び、半導体装置の作製方法
JP6110974B2 (ja) 半導体装置