CN101840937B - 晶体管、具有该晶体管的半导体装置及它们的制造方法 - Google Patents

晶体管、具有该晶体管的半导体装置及它们的制造方法 Download PDF

Info

Publication number
CN101840937B
CN101840937B CN201010130038.2A CN201010130038A CN101840937B CN 101840937 B CN101840937 B CN 101840937B CN 201010130038 A CN201010130038 A CN 201010130038A CN 101840937 B CN101840937 B CN 101840937B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
oxide semiconductor
silicon
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010130038.2A
Other languages
English (en)
Other versions
CN101840937A (zh
Inventor
坂田淳一郎
乡户宏充
岛津贵志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101840937A publication Critical patent/CN101840937A/zh
Application granted granted Critical
Publication of CN101840937B publication Critical patent/CN101840937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的名称为晶体管、具有该晶体管的半导体装置及它们的制造方法。本发明的一个方式的目的之一在于在具有氧化物半导体层的晶体管或具有该晶体管的半导体装置中抑制电特性的退化。在将氧化物半导体用作沟道层的晶体管中，接触于氧化物半导体层的表面地设置硅层，而且在该硅层上形成杂质半导体层，并且设置电连接于该杂质半导体层的源电极层及漏电极层。

Description

晶体管、具有该晶体管的半导体装置及它们的制造方法
技术领域
本发明涉及一种使用氧化物半导体层的晶体管、具有该薄膜晶体管的半导体装置和它们的制造方法。
背景技术
世界上存在着各种各样的金属氧化物，并且它们用于各种各样的用途。氧化铟是为众人所知的材料，它用作液晶显示器等所需的透明电极材料。
有的金属氧化物呈现半导体特性。一般来说，金属氧化物成为绝缘体，但是有时会依构成金属氧化物的元素的组合而成为半导体。
例如，作为呈现半导体特性的金属氧化物，可以举出氧化钨、氧化锡、氧化铟、氧化锌等，将该呈现半导体特性的金属氧化物用于沟道形成区域的薄膜晶体管是已知的(参照专利文献1至4、非专利文献1)。
但是，作为金属氧化物的种类，不仅有一元系氧化物，而且还有多元系氧化物。例如，已知具有同系相(homologous series)的InGaO3(ZnO)m(m为自然数)作为具有In、Ga、Zn的多元系氧化物半导体(参照非专利文献2至4)。
另外，还已知：可以将上述由In-Ga-Zn系氧化物构成的氧化物半导体应用于薄膜晶体管(也称为TFT)的沟道层(参照专利文献5、非专利文献5及6)。
但是，氧化物半导体的半导体特性因受到元件制造工序中的蚀刻剂及等离子体的负面影响或混入有氢等元素而容易变动，因此发生元件的电特性不均匀或退化的问题。
专利文献1日本专利申请公开1985-198861号公报
专利文献2日本专利申请公开1996-264794号公报
专利文献3日本PCT国际申请翻译1999-505377号公报
专利文献4日本专利申请公开2000-150900号公报
专利文献5日本专利申请公开2004-103957号公报
非专利文献1M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，“A ferroelectric transparent thin-film transistor”(透明铁电薄膜晶体管)，Appl.Phys.Lett.，17 June 1996，Vol.68p.3650-3652
非专利文献2M.Nakamura，N.Kimizuka，and T.Mohri，“ThePhase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”(In2O3-Ga2ZnO4-ZnO类在1350℃时的相位关系)，J.Solid State Chem.，1991，Vol.93，p.298-315
非专利文献3N.Kimizuka，M.Isobe，and M.Nakamura，“Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System”(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO类的In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16))，J.Solid State Chem.，1995，Vol.116，p.170-178
非专利文献4中村真佐橱，君塚昇，毛利尚彦，磯部光正，“ホモロガス相、InFeO3(ZnO)m(m：自然数)とその同型化合物の合成および結晶槽造”(同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其同型化合物的合成以及结晶结构)，固体物理(SOLID STATEPHYSICS)，1993年，Vol.28，No.5，p.317-327
非专利文献5K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，and H.Hosono，“Thin-film transistor fabricated insingle-crystalline transparent oxide semiconductor”(由单晶透明氧化物半导体制造的薄膜晶体管)，SCIENCE，2003，Vol.300，p.1269-1272
非专利文献6K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，and H.Hosono，“Room-temperature fabrication oftransparent flexible thin-film transistors using amorphousoxide semiconductors”(室温下的使用非晶氧化物半导体的透明柔性薄膜晶体管的制造)，NATURE，2004，Vol.432，p.488-492
发明内容
鉴于上述问题，本发明的一个方式的目的之一在于在具有氧化物半导体层的晶体管或具有该晶体管的半导体装置中抑制电特性的退化。
为了解决上述问题，本发明的一个方式采用如下结构：在将氧化物半导体用作沟道层的晶体管中，接触于氧化物半导体层的表面地设置硅层，而且在硅层上设置杂质半导体层，并且设置电连接于该杂质半导体层的源电极层及漏电极层。
另外，本发明的一个方式提供一种晶体管，包括：栅电极；设置在栅电极上的栅极绝缘层；设置在栅极绝缘层上且重叠于栅电极的氧化物半导体层；接触于氧化物半导体层的表面而设置的硅层；设置在硅层上的第一杂质半导体层及第二杂质半导体层；电连接于第一杂质半导体层的源电极层；以及电连接于第二杂质半导体层的漏电极层。
另外，本发明的一个方式提供一种晶体管，包括：栅电极；设置在栅电极上的栅极绝缘层；设置在栅极绝缘层上且重叠于栅电极的氧化物半导体层；接触于氧化物半导体层的表面而设置且具有本征区域和隔着本征区域相离而设置的第一杂质区域及第二杂质区域的硅层；电连接于第一杂质区域的源电极层；以及电连接于第二杂质区域的漏电极层。
另外，本发明的一个方式提供一种晶体管的制造方法，包括：在衬底上形成栅电极；在栅电极上形成栅极绝缘层；在栅极绝缘层上形成氧化物半导体层；在氧化物半导体层上形成硅层；在硅层上形成杂质半导体层；蚀刻氧化物半导体层、硅层和杂质半导体层，以在重叠于栅电极的区域中形成岛形氧化物半导体层、岛形硅层和岛形杂质半导体层；覆盖岛形杂质半导体层地形成导电膜；以及蚀刻导电膜和岛形杂质半导体层，以形成第一杂质半导体层、第二杂质半导体层、电连接于第一杂质半导体层的源电极层和电连接于第二杂质半导体层的漏电极层。
另外，本发明的一个方式提供一种晶体管的制造方法，包括：在衬底上形成栅电极；在栅电极上形成栅极绝缘层；在栅极绝缘层上形成氧化物半导体层；在氧化物半导体层上形成硅层；在硅层上形成抗蚀剂掩模；通过抗蚀剂掩模将杂质元素添加到硅层，以在硅层中形成第一杂质区域及第二杂质区域；在硅层上形成导电膜；以及蚀刻导电膜，以形成电连接于第一杂质区域的源电极层和电连接于第二杂质区域的漏电极层。
在本说明书中，氧氮化硅是作为其成分氧的含量多于氮的含量的，并且优选是当利用卢瑟福背散射光谱学法(RBS：RutherfordBackscattering Spectrometry)以及氢前方散射法(HFS：HydrogenForward Scattering)进行测量时作为浓度范围以50至70原子％包含氧，以0.5至15原子％包含氮，以25至35原子％包含硅，以0.1至10原子％包含氢。另外，氮氧化硅是作为其成分氮的含量多于氧的含量的，并且优选是当利用RBS及HFS进行测量时作为浓度范围以5至30原子％包含氧，以20至55原子％包含氮，以25至35原子％包含硅，以10至30原子％包含氢。然而，当将构成氧氮化硅或氮氧化硅的原子的总计设定为100原子％时，氮、氧、硅及氢的含有比率包含在上述范围内。
在本说明书中，半导体装置指的是能够通过利用半导体特性而工作的所有装置，因此显示装置、半导体电路以及电子设备都是半导体装置。此外，在本说明书中显示装置包括发光装置、液晶显示装置。发光装置包括发光元件，并且液晶显示装置包括液晶元件。发光元件在其范畴内包括由电流或电压控制亮度的元件，具体地说，包括无机EL(Electro Luminescence，即电致发光)元件、有机EL元件、LED元件等。
在本说明书中，当明确地描述B形成在A的上面或B形成在A上时，其并不一定意味着B与A直接接触。该描述也包括A和B不彼此直接接触的情况，即，另一物体插在A和B之间的情况。
根据本发明的一个方式，在沟道层由氧化物半导体构成的晶体管中，硅层接触于氧化物半导体层的表面，从而能够抑制晶体管的特性变动。
附图说明
图1A和1B是说明根据实施方式1的晶体管的结构的图；
图2A至2D是说明根据实施方式1的晶体管的制造方法的一个例子的图；
图3A和3B是说明根据实施方式1的晶体管的结构的图；
图4A和4B是说明根据实施方式1的晶体管的结构的图；
图5A和5B是说明根据实施方式1的晶体管的结构的图；
图6A至6E是说明根据实施方式2的晶体管的制造方法的一个例子的图；
图7A至7C是说明根据实施方式2的晶体管的结构的图；
图8A至8C是说明根据实施方式3的半导体装置的制造方法的一个例子的图；
图9A至9C是说明根据实施方式3的半导体装置的制造方法的一个例子的图；
图10是说明根据实施方式3的半导体装置的制造方法的一个例子的图；
图11是说明根据实施方式3的半导体装置的制造方法的一个例子的图；
图12是说明根据实施方式3的半导体装置的制造方法的一个例子的图；
图13是说明根据实施方式3的半导体装置的制造方法的一个例子的图；
图14A1至14A2和图14B是说明根据实施方式4的半导体装置的一个例子的图；
图15A和15B是说明根据实施方式6的半导体装置的一个例子的图；
图16A和16B是示出电视装置及数码相框的例子的外观图；
图17A和17B是示出游戏机的例子的外观图；
图18是说明根据实施方式5的半导体装置的一个例子的图；
图19A和19B是说明用于模拟实验的模型的图；
图20A和20B是说明通过模拟实验而获得的氢的扩散系数的图。
具体实施方式
以下参考附图详细描述本发明的实施方式。但是，本发明不局限于以下所示的实施方式中记载的内容，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨的条件下可以被变换为各种各样的形式。因此，本发明不被解释为局限于以下所示的实施方式的记载内容中。此外，根据不同的实施方式的结构可以适当地组合而实施。另外，在以下所说明的发明的结构中，使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，参照附图说明构成半导体装置的晶体管的结构的一个例子。
图1A和1B所示的晶体管120包括：设置在衬底100上的栅极(包括栅极布线及栅电极(以下称为栅电极102))；设置在栅电极102上的栅极绝缘层104；设置在栅极绝缘层104上的氧化物半导体层108；接触于氧化物半导体层108的表面而设置的硅层112；设置在硅层112上的第一杂质半导体层118a及第二杂质半导体层118b；电连接于第一杂质半导体层118a的源极(包括源极布线及源电极(以下称为源电极层116a))；以及电连接于第二杂质半导体层118b的漏极(包括漏极布线及漏电极(以下称为漏电极层116b))(参照图1A和1B)。
在图1A和1B中，图1A是俯视图，图1B是沿图1A中的虚线A1-B1的截面图。
氧化物半导体层108设置为其至少一部分中间夹着栅极绝缘层104重叠于栅电极102，并用作形成晶体管120的沟道区域的层(沟道层)。
作为氧化物半导体层108，可以使用具有半导体特性的氧化物材料。例如，可以使用具有由InMO3(ZnO)m(m＞0)表示的结构的氧化物半导体，特别优选的是，使用In-Ga-Zn-O类氧化物半导体。另外，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)和钴(Co)中的一种金属元素或多种金属元素。例如，除了有作为M而包含Ga的情况之外，还有作为M而包含Ga与Ni或Ga与Fe等Ga以外的上述金属元素的情况。另外，在上述氧化物半导体中，有如下氧化物半导体：除了包含作为M的金属元素之外，还包含作为杂质元素的Fe、Ni等过渡金属元素或该过渡金属的氧化物。在本说明书中，在具有由InMO3(ZnO)m(m＞0)表示的结构的氧化物半导体中，将具有作为M至少包含Ga的结构的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，并且将该薄膜还称为In-Ga-Zn-O类非单晶膜。
另外，作为应用于氧化物半导体层108的氧化物半导体，除了上述以外，还可以应用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体。
另外，优选的是，硅层112由i型(本征)硅构成。另外，这里描述的“i型硅”是指如下硅：硅中含有的赋予p型或n型的杂质的浓度分别低于1×1017atoms/cm3，并且氧及氮的浓度分别为1×1020atoms/cm3以下。因此，上述硅还可以添加有其浓度在上述范围内的磷(P)或硼(B)等杂质元素。另外，能够通过二次离子质谱分析技术(SIMS)测量硅层112中含有的上述杂质的浓度。
另外，硅层112的结晶状态可以采用非晶硅、微晶硅或多晶硅。另外，硅层112还可以包含上述结晶结构中的两种以上的结晶结构(例如，非晶结构和微晶结构(或多晶结构))。
另外，作为硅层112的形成方法，可以使用CVD法、溅射法、蒸镀法、涂敷法等。另外，硅层112的厚度可以为1nm以上且500nm以下，优选为10nm以上且100nm以下。
例如，通过在氩气氛等不含有氢的气氛或氢含量少的气氛中使用溅射法形成硅层112，可以降低硅层112中含有的氢浓度，并还可以减少起因于该硅层112中含有的氢的氧化物半导体层108的半导体特性的变动。
另外，在通过溅射法形成硅层112的情况下，优选使用直流(DC)溅射装置(也包括以脉冲方式施加偏压的脉冲DC溅射装置)。与使用RF溅射装置的情况相比，DC溅射装置也能够处理大型衬底。这优越于使用氧化硅层或氮化硅层等的绝缘层作为保护层的情况。这是因为如下缘故：在使用溅射法形成氧化硅层或氮化硅层等的绝缘层的情况下(在使用绝缘体作为靶材的情况下)需要采用难以实现大型化的RF溅射技术。
在使用DC溅射装置形成硅层112的情况下，可以使用硅靶材或添加有硼等杂质的硅靶材。
第一杂质半导体层118a及第二杂质半导体层118b具有在硅层112与源电极层116a及漏电极层116b之间实现欧姆接触的功能。第一杂质半导体层118a及第二杂质半导体层118b能够通过将赋予一导电类型的杂质元素混合到成膜气体而形成。在形成其导电类型为n型的薄膜晶体管的情况下，典型地添加磷作为杂质元素即可，即可以对氢化硅添加磷化氢(化学式为PH3)等包含赋予n型导电类型的杂质元素的气体来形成。
另外，只要使第一杂质半导体层118a及第二杂质半导体层118b含有大致在1×1017atoms/cm3以上且1×1022atoms/cm3以下的范围内的赋予一导电类型的杂质元素(如磷(P))，即可。另外，第一杂质半导体层118a及第二杂质半导体层118b中的杂质元素浓度可以通过二次离子质谱法而测量。
另外，对第一杂质半导体层118a及第二杂质半导体层118b的结晶性没有特别的限制，既可是结晶半导体(微晶半导体、多晶半导体)，又可是非晶半导体。例如，作为第一杂质半导体层118a及第二杂质半导体层118b，可以设置添加有磷的非晶硅层、添加有磷的微晶硅层、添加有磷的非晶硅锗层、添加有磷的微晶硅锗层、添加有磷的非晶锗层、添加有磷的微晶锗层等。
如图1A和1B所示，接触于氧化物半导体层108的背沟道一侧(与栅电极102相反一侧的表面)地设置硅层112，以将硅层112用作保护膜，而能够抑制氢等元素混入到氧化物半导体层108。其结果，能够抑制起因于氢等元素的混入的氧化物半导体层108的半导体特性的变动，于是，能够抑制以氧化物半导体层108为沟道层的晶体管的电特性的不均匀或退化。
另外，图1A和1B示出氧化物半导体层108和硅层112的端面大致一致的情况，但是不局限于此，还可以覆盖氧化物半导体层108的端部(端面)地设置硅层112。
另外，在氧化物半导体层108上设置源电极层116a及漏电极层116b的情况下，将硅层112用作沟道保护层(沟道停止层)。因此，与不接触于氧化物半导体层108地设置硅层112的情况(沟道蚀刻型)相比，能够抑制由于暴露氧化物半导体层108而导致的特性变化。
硅层112设置为至少接触于在氧化物半导体层108中形成沟道的区域的表面。
另外，在图1A和1B中，源电极层116a用作晶体管120的源极，而漏电极层116b用作晶体管120的漏极。另外，根据晶体管120的驱动方法，有时会有将源电极层116a用作漏极并将漏电极层116b用作源极的情况。
另外，在图1A和1B所示的结构中，作为接触于氧化物半导体层108的表面而设置的材料，除了硅以外，还可以使用锗、对硅添加了锗的硅锗或碳化硅(SiC)。
以下，根据计算机模拟实验说明接触于氧化物半导体层地设置硅层的情况下的效果。注意，这里对非晶硅(a-Si)和非晶氧化硅(a-SiO2)的氢阻挡效果进行验证。
[计算方法]
首先，通过经典分子动力学模拟实验，在温度T＝27℃，并且压力P＝latm的条件下以数值方式解各原子的运动方程式，来追踪原子的运动。并且，以根据计算结果而获得的H的均方位移，按照爱因斯坦的公式(公式(1))求得H的扩散系数D。该扩散系数D越大，扩散越容易。
[公式1]
<计算模型与计算条件>
准备将60个H原子(10atom％)放在540个a-Si原子中的a-Si:H模型(参照图19A)和将60个H原子(10atom％)放在540个a-SiO2原子中的a-SiO2:H模型(参照图19B)。这里，采用在三维周期边界条件下计算块体。
在本计算中使用的经典分子动力学法中，对作为原子间相互作用的特征的经验势进行定义，以评价施加到各原子的力量。在a-Si:H模型中，采用Tersoff势。在a-SiO2:H模型中的a-SiO2中，采用Born-Mayer-Huggins势和Morse势，并且在a-SiO2与氢原子间(硅原子与氢原子间、氧原子与氢原子间)采用Lennard-Jones势。作为计算程序，采用由富士通株式会社制造的模拟软件“Materials Explorer5.0”。
在各计算模型中，在温度T＝27℃，并且压力P＝1atm的条件下进行lnsec之间(时步长度为0.2fsec×500万步长)的经典分子动力学模拟实验。
<计算结果与考察>
图20A分别示出通过计算而求得的a-Si中的H原子的均方位移和a-SiO2中的H原子的均方位移。图20B示出根据图20A中的过程线的斜率大致一定的区域(70psec至100psec)而求得的各计算模型的H原子的扩散系数D。由图20B可知，a-Si中的H原子的扩散系数比a-SiO2中的H原子小，从而与a-SiO2中的H原子相比，a-Si中的H原子不容易扩散。就是说，a-Si膜的防止氢的混入的效果高于a-SiO2膜。
以下，参照图2A至2D说明图1A和1B所示的晶体管的制造方法的一个例子。
首先，在衬底100上形成栅电极102，然后在该栅电极102上依次层叠形成栅极绝缘层104、氧化物半导体层106、硅层110和杂质半导体层117(参照图2A)。优选地是，栅极绝缘层104至杂质半导体层117连续形成。
作为衬底100，只要是具有绝缘表面的衬底，即可，例如可以使用玻璃衬底。除了上述以外，作为衬底100，还可以采用：陶瓷衬底、石英衬底、蓝宝石衬底等由绝缘体构成的绝缘衬底；利用绝缘材料覆盖由硅等半导体材料构成的半导体衬底的表面而成的衬底；利用绝缘材料覆盖由金属或不锈钢等导电体构成的导电衬底的表面而成的衬底。此外，只要能够承受制造工序的热处理，就也可以采用塑料衬底。
栅电极102可以通过在衬底100的整个表面上形成导电膜之后利用光刻法对导电膜进行蚀刻来形成。
栅电极102可以由铝(Al)、铜(Cu)、钼(Mo)、钨(W)、钛(Ti)等导电材料形成。注意，在将铝用于布线及电极的情况下，因为铝单质有耐热性低并且容易腐蚀等的问题点，所以优选组合铝和耐热导电材料而使用。
耐热导电材料可以由选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素；以上述元素为成分的合金；组合上述元素而成的合金；以上述元素为成分的氮化物形成。层叠由这些耐热导电材料构成的膜和铝(或铜)来形成布线和电极，即可。
另外，栅电极102还可以由具有对可见光的透光性及高导电性的材料形成。作为这种材料，例如可以使用铟锡氧化物(Indium TinOxide，即ITO)、包含氧化硅的铟锡氧化物(ITSO)、有机铟、有机锡、氧化锌(ZnO)等。
栅极绝缘层104可以通过利用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜或者氧化钽膜等来形成。此外，也可以层叠这些膜。这些膜例如可以通过利用溅射法等以10nm以上且500nm以下的厚度来形成。
氧化物半导体层106可以由In-Ga-Zn-O类氧化物半导体形成。在此情况下，可以通过使用包含In、Ga和Zn的氧化物半导体靶材(例如，In2O3∶Ga2O3∶ZnO＝1∶1∶1)的溅射法形成具有非晶结构的氧化物半导体层106。
作为溅射法的条件，例如，将衬底100与靶材的距离设定为30mm以上且500mm以下，将压力设定为0.01Pa以上且2.0Pa以下，将直流(DC)电源设定为0.25kW以上且5.0kW以下，将温度设定为20℃以上且200℃以下，并且将气氛设定为氩气氛、氧气氛或氩与氧的混合气氛。
此外，通过在溅射法中使用脉冲直流(DC)电源，可以减少灰尘，并且厚度的分布也均匀，因此是优选的。另外，氧化物半导体层106的厚度可以为5nm以上且200nm以下左右。
在形成In-Ga-Zn-O类非单晶膜作为氧化物半导体层106的情况下，还可以在包含In、Ga和Zn的氧化物半导体靶材中添加有绝缘杂质。作为该杂质，应用以氧化硅、氧化锗、氧化铝等为代表的绝缘氧化物、以氮化硅、氮化铝等为代表的绝缘氮化物或氧氮化硅、氧氮化铝等绝缘氧氮化物。对氧化物半导体靶材添加其浓度为不损害氧化物半导体的电导性的程度的上述绝缘氧化物或绝缘氮化物。
通过使氧化物半导体层106包含绝缘杂质，能够抑制该氧化物半导体层106的结晶化。通过抑制氧化物半导体层106的结晶化，能够实现薄膜晶体管的特性的稳定化。另外，通过使In-Ga-Zn-O类氧化物半导体包含氧化硅等杂质，即使进行200℃以上且600℃以下的热处理，也能够防止该氧化物半导体的结晶化或微晶粒的生成。
作为应用于氧化物半导体层106的氧化物半导体，除了上述以外，还可以应用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体。另外，通过对这些氧化物半导体添加抑制结晶化而保持非晶状态的杂质，能够使薄膜晶体管的特性稳定化。该杂质为以氧化硅、氧化锗、氧化铝等为代表的绝缘氧化物、以氮化硅、氮化铝等为代表的绝缘氮化物或氧氮化硅、氧氮化铝等绝缘氧氮化物等。
硅层110能够通过溅射法而形成。在此情况下，在氩气氛中通过使用硅靶材或添加有硼的硅靶材的DC溅射法形成硅层110。但是，不局限于此，还可以使用CVD法等形成硅层110。另外，根据成膜条件，有时会有氧化物半导体层108与硅层110的很薄混合层(如硅的氧化物等)形成在氧化物半导体层108与硅层110的界面的情况。
例如，通过在等离子体CVD装置的处理室内混合包含硅或锗的淀积气体、氢和磷化氢(氢稀释或硅烷稀释)并利用辉光放电等离子体，能够形成杂质半导体层117。作为一个例子，通过使用氢稀释包含硅或锗的淀积气体，来以添加有磷的非晶硅、添加有磷的微晶硅、添加有磷的非晶硅锗、添加有磷的微晶硅锗、添加有磷的非晶锗、添加有磷的微晶锗等形成杂质半导体层117。
接着，通过蚀刻氧化物半导体层106、硅层110和杂质半导体层117，形成岛形氧化物半导体层108、岛形硅层112和岛形杂质半导体层118(参照图2B)。这里，示出使用抗蚀剂掩模171蚀刻氧化物半导体层106、硅层110和杂质半导体层117的情况。因此，岛形氧化物半导体层108、硅层112和杂质半导体层118的端面大致一致。
接着，覆盖杂质半导体层118地形成导电膜114(参照图2C)。
导电膜114可以通过利用溅射法或真空蒸镀法等并且使用如下材料来形成。该材料由包含选自铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素的金属；以上述元素为成分的合金；或者以上述元素为成分的氮化物等形成。
例如，导电膜114可以由钼膜或钛膜的单层结构形成。此外，导电膜114也可以由叠层结构形成，而例如可以采用铝膜和钛膜的叠层结构。此外，也可以采用依次层叠有钛膜、铝膜和钛膜的三层结构。此外，也可以采用依次层叠有钼膜、铝膜和钼膜的三层结构。此外，作为用于这些叠层结构的铝膜，也可以采用包含钕的铝(Al-Nd)膜。再者，导电膜114也可以具有包含硅的铝膜的单层结构。
另外，导电膜114还可以由具有对可见光的透光性及高导电性的材料形成。作为这种材料，例如可以使用铟锡氧化物(Indium TinOxide，即ITO)、包含氧化硅的铟锡氧化物(ITSO)、有机铟、有机锡、氧化锌(ZnO)等。
接着，通过蚀刻导电膜114和杂质半导体层118，形成第一杂质半导体层118a、第二杂质半导体层118b、电连接于第一杂质半导体层118a的源电极层116a和电连接于第二杂质半导体层118b的漏电极层116b(参照图2D)。此时，取决于蚀刻条件，有时在蚀刻导电膜114和杂质半导体层118的同时，硅层112也被蚀刻而减少厚度。这里，示出在蚀刻导电膜114和杂质半导体层118的同时，硅层112也被蚀刻而减少厚度的情况。
在上述步骤中，硅层112用作在蚀刻导电膜114和杂质半导体层118时抑制氧化物半导体层108被蚀刻的沟道保护层(沟道停止层)。
如上所述，通过接触于氧化物半导体层108地设置硅层112，能够抑制氢等元素无意地从外部混入到氧化物半导体层108。
通过上述工序，能够制造晶体管120。
然后，还可以覆盖晶体管120地形成保护绝缘层。例如，使用CVD法或溅射法等并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护绝缘层，即可。
另外，在图2A至2D的工序中，优选的是，在形成氧化物半导体层108之后，在氮气氛中或大气气氛中进行100℃以上且600℃以下，典型为200℃以上且400℃以下的热处理。例如，可以在氮气氛中进行350℃的热处理1小时。通过进行该热处理，发生岛状氧化物半导体层108的原子级的重新排列，而能够释放阻挡氧化物半导体层108中的载流子的迁移的应变，因此是重要的。
另外，只要是在形成氧化物半导体层106之后进行热处理，就对进行热处理的时序没有特别的限制，而可以在形成硅层110之后、在形成岛状硅层112之后、在形成导电膜114之后、在形成源电极层116a及漏电极层116b之后或在形成保护绝缘层之后进行热处理。另外，根据热处理的条件等，有时会有氧化物半导体层108与硅层112的很薄混合层(如硅的氧化物等)形成在氧化物半导体层108与硅层112的界面的情况。
然后，通过形成各种电极和布线，完成具备晶体管120的半导体装置。
注意，在本实施方式中，参照图1A和1B进行了说明，但是本实施方式所示的晶体管的结构不局限于图1A和1B。
在图1A和1B中，虽然示出氧化物半导体层108通过增大其长度(Lc)而在沟道长度方向上跨越栅电极102的端部的情况，但是如图3A和3B所示的晶体管121那样，还可以采用通过减小氧化物半导体层108的长度(Lc)而将整个氧化物半导体层108配置在栅电极102上的结构。另外，在图3A和3B中，图3A是俯视图，而图3B是沿图3A的A1-B1线的截面图。
另外，在图1A和1B及图3A和3B的结构中，还可以在重叠于氧化物半导体层108的区域中将源电极层116a及漏电极层116b的宽度(Wd)设定为大于氧化物半导体层108的宽度(Wc)(参照图4A和4B)。通过采用这种结构，在图4A和4B中分别示出的晶体管122及晶体管123有如下优点：因为能够由源电极层116a及漏电极层116b覆盖不接触于硅层112的氧化物半导体层108的区域，所以能够保护氧化物半导体层108来提高可靠性。另外，能够增大氧化物半导体层108与源电极层116a及漏电极层116b的接触面积，以降低氧化物半导体层108与源电极层116a及漏电极层116b的接触电阻。
另外，氧化物半导体层108的长度(Lc)是指沟道长度方向上的氧化物半导体层108的长度。另外，氧化物半导体层108的宽度(Wc)、源电极层116a及漏电极层116b的宽度(Wd)分别是指沟道宽度方向上的氧化物半导体层108的长度和沟道宽度方向上的源电极层116a及漏电极层116b的长度。另外，沟道长度方向是指与在晶体管120中载流子迁移的方向大致平行的方向(连接源电极层116a和漏电极层116b的方向)，而沟道宽度方向是指与沟道长度方向大致垂直的方向。
另外，图1A和1B示出氧化物半导体层108和硅层112的端面大致一致的情况，但是不局限于此。例如，如图5A和5B所示的晶体管124那样，还可以覆盖氧化物半导体层108的端部(端面)地设置硅层112。在此情况下，可以使用如下方法：在图2A中，在栅极绝缘层104上形成氧化物半导体层106，然后进行蚀刻以形成岛形氧化物半导体层108，并且在该岛形氧化物半导体层108上层叠形成硅层110和杂质半导体层117。另外，在图5A和5B中，图5A是俯视图，而图5B是沿图5A的A1-B1线的截面图。
本实施方式可以与另一实施方式所记载的结构适当地组合而实施。
实施方式2
在本实施方式中，参照附图说明与上述实施方式1不同的晶体管的制造方法及结构。
首先，参照图6A至6E说明晶体管的制造方法。另外，本实施方式所示的制造工序(能够应用的材料等)的大多部分与上述实施方式1相同。因此，以下，省略重复部分的说明，而详细说明不同的部分。
首先，在衬底100上形成栅电极102，接着在该栅电极102上依次层叠形成栅极绝缘层104、氧化物半导体层106和硅层110(参照图6A)。
接着，通过蚀刻氧化物半导体层106和硅层110，形成岛形氧化物半导体层108和岛形硅层112(参照图6B)。这里，示出使用抗蚀剂掩模171蚀刻氧化物半导体层106和硅层110的情况。因此，岛形氧化物半导体层108和硅层112的端面大致一致。
接着，在硅层112上形成抗蚀剂掩模172之后，通过以该抗蚀剂掩模172作为掩模将杂质元素添加到硅层112，来在硅层112中形成低电阻率的杂质区域119a及119b(参照图6C)。
例如，通过使用离子掺杂法或离子注入法将磷、砷等添加到硅层112，形成呈现n型的杂质区域119a及119b，其中间夹着本征区域。作为一个例子，使杂质区域119a及119b含有在1×1017atoms/cm3以上且1×1022atoms/cm3以下的范围内的磷。
接着，覆盖硅层112地形成导电膜114(参照图6D)。
接着，通过蚀刻导电膜114，形成源电极层116a及漏电极层116b(参照图6E)。此时，取决于蚀刻条件，有时在蚀刻导电膜114的同时，硅层112也被蚀刻而减少厚度。这里，示出在蚀刻导电膜114的同时，硅层112也被蚀刻而减少厚度的情况。
在上述工序中，硅层112用作在蚀刻导电膜114时抑制氧化物半导体层108被蚀刻的沟道保护层(沟道停止层)。
通过上述工序，能够制造图7A和7B所示的晶体管130。另外，如上述图7C所示的晶体管131那样，还可以只对硅层112的上一侧选择性地添加杂质元素，以在硅层112的表面一侧设置呈现n型的杂质区域119a及119b。另外，在图7A至7C中，图7A是俯视图，而图7B和7C是沿图7A的A1-B1线的截面图。
在形成晶体管130或晶体管131之后，还可以覆盖该晶体管130或晶体管131地形成保护绝缘层。另外，在图6A至6E的工序中，还可以在形成氧化物半导体层108之后在氮气氛中或大气气氛中进行热处理。另外，优选的是，在将杂质元素添加到硅层112之后，进行用来引起激活的热处理。
本实施方式可以与另一实施方式所记载的结构适当地组合而实施。
实施方式3
在本实施方式中，参照附图说明作为具有上述实施方式1和2所示的晶体管的半导体装置的使用方式的一例的显示装置的制造工序。另外，本实施方式所示的制造工序(能够应用的材料等)的大多部分与上述实施方式1相同。因此，以下，省略重复部分的说明，而详细说明不同的部分。另外，在以下说明中，图8A至8C、图9至9C是截面图，而图10至图13是俯视图。
首先，在具有绝缘表面的衬底100上形成布线及电极(包括栅电极102的栅极布线、电容布线308、第一端子321)，然后，依次层叠形成栅极绝缘层104、氧化物半导体层106、硅层110和杂质半导体层117(参照图8A和图10)。
电容布线308、第一端子321可以使用与栅电极102相同的材料同时形成。
接着，通过蚀刻氧化物半导体层106、硅层110和杂质半导体层117，形成岛形氧化物半导体层108、岛形硅层112和岛形杂质半导体层118(参照图8B、图11)。这里，示出使用抗蚀剂掩模蚀刻氧化物半导体层106、硅层110和杂质半导体层117的情况。因此，岛形氧化物半导体层108、硅层112和杂质半导体层118的端面大致一致。
接下来，在栅极绝缘层104中形成接触孔313使得第一端子321被暴露。此后，形成导电膜114，以覆盖栅极绝缘层104、氧化物半导体层108和硅层112(参照图8C)。由此，通过接触孔313电连接导电膜114和第一端子321。
接着，通过蚀刻导电膜114和杂质半导体层118，来形成第一杂质半导体层118a、第二杂质半导体层118b、电连接于第一杂质半导体层118a的源电极层116a和电连接于第二杂质半导体层118b的漏电极层116b(参照图9A和图12)。此时，硅层112用作氧化物半导体层108的沟道保护层。
第二端子322可以与源极布线(包括源电极层116a的源极布线)电连接。另外，连接电极320可以与第一端子321直接连接。
通过上述步骤，能够制造晶体管160。
此后，优选在200℃以上且600℃以下、典型在300℃以上且500℃以下执行热处理。例如，在350℃下在氮气氛中进行1小时热处理。通过该热处理，引起构成氧化物半导体层108的In-Ga-Zn-O类非单晶膜的原子级的重新排列。该热处理(也包括光退火)是有效的，因为该热处理能够解除形变，这种形变会打断载流子的迁移。另外，上述热处理在时序上没有特定限制，只要在形成氧化物半导体层106之后执行热处理即可。例如，热处理也可以在形成像素电极之后进行。
接着，形成覆盖晶体管160的保护绝缘层340，并且对该保护绝缘层340选择性地进行蚀刻，以形成到达漏电极层116b的接触孔325、到达连接电极320的接触孔326以及到达第二端子322的接触孔327(参照图9B)。
接着，形成电连接到漏电极层116b的透明导电层310、电连接到连接电极320的透明导电层328以及电连接到第二端子322的透明导电层329(参照图9C、图13)。
透明导电层310用作像素电极，并且透明导电层328和透明导电层329用作用于与FPC的连接的电极或者布线。更具体地，可以将形成在连接电极320上的透明导电层328用于用作栅极布线的输入端子的连接用端子电极，并且将形成在第二端子322上的透明导电层329用于用作源极布线的输入端子的连接用端子电极。
此外，可以通过利用电容布线308、栅极绝缘层104、保护绝缘层340以及透明导电层310，来形成存储电容器。在此情况下，电容布线308和透明导电层310用作电极，并且栅极绝缘层104和保护绝缘层340用作电介质。
透明导电层310、328、329可以通过利用溅射法或真空蒸镀法等并且使用氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2，简称为ITO)、氧化铟氧化锌合金(In2O3-ZnO)等来形成。例如，可以在形成透明导电膜之后，在该透明导电膜上形成抗蚀剂掩模，利用蚀刻来去除不需要的部分，以形成透明导电层310、328、329。
通过上述工序，能够完成底栅型的n沟道型薄膜晶体管、存储电容器等元件。另外，这些元件被配置成矩阵状，以对应于各个像素，由此能够制造有源矩阵型显示装置。
本实施方式可以与另一实施方式所示的结构适当地组合而实施。
实施方式4
在本实施方式中，示出液晶显示装置的例子作为具有薄膜晶体管的半导体装置。首先，参照图14A1、14A2、14B说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图14A1和14A2是一种面板的俯视图，其中利用密封剂4005将形成在第一衬底4001上的包含氧化物半导体层的薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001与第二衬底4006之间。图14B相当于沿图14A1和14A2的M-N线的截面图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封剂4005和第二衬底4006密封。此外，在与第一衬底4001上的由密封剂4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图14A1是通过COG方法安装信号线驱动电路4003的例子，而图14A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图14B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
薄膜晶体管4010、4011可以应用上述实施方式所示的结构。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。另外，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(一般为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics，即纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。另外，也可以采用具有由PVF薄膜或聚酯薄膜夹有铝箔的结构的薄片。
此外，柱状间隔物4035通过对绝缘膜选择性地进行蚀刻而获得，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。另外，还可以使用球状间隔物。另外，对置电极层4031电连接到设置在与薄膜晶体管4010同一衬底上的共同电位线。对置电极层4031和共同电位线由共同连接部分相互电连接，其间夹着配置在一对衬底之间的导电粒子。另外，在密封剂4005中含有导电粒子。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当对胆甾相液晶进行升温时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5重量％以上的手性试剂的液晶组成物用于液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理，从而视角依赖小。
另外，本实施方式的液晶显示装置为透射型液晶显示装置的例子，然而，本实施方式所述的液晶显示装置可以被应用于反射型液晶显示装置和半透射型液晶显示装置。
另外，在本实施方式中，说明了这样的液晶显示装置的例子，其中将偏振片配置在比衬底更靠外侧的位置(可见一侧)，且色彩层和用于显示元件的电极层配置在比衬底更靠内侧的位置，然而，偏振片也可以被配置在比衬底更靠内侧的位置。另外，偏振片和色彩层的叠层结构不局限于本实施方式的结构，而根据偏振片及色彩层的材料或制造工序条件适当地设定，即可。此外，还可以设置用作黑矩阵的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖薄膜晶体管，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。另外，因为保护膜用于防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。通过利用溅射法并且使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层来形成保护膜，即可。在本实施方式中，示出通过溅射法形成保护膜的例子，但是没有特别的限制，而可以使用各种方法形成保护膜。
这里，形成叠层结构的绝缘层4020作为保护膜。这里，使用溅射法形成氧化硅膜作为绝缘层4020的第一层。当使用氧化硅膜作为保护膜，有防止在用作源电极层及漏电极层的铝膜中产生小丘的效果。
此外，形成绝缘层作为保护膜的第二层。这里，使用溅射法形成氮化硅膜作为绝缘层4020的第二层。通过作为保护膜使用氮化硅膜，能够抑制钠等的可动离子侵入到半导体区中而改变TFT的电特性。
另外，也可以在形成保护膜之后进行对半导体层的退火(200℃以上且400℃以下)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
另外，硅氧烷类树脂相当于以硅氧烷类材料作为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂也可以使用有机基(例如烷基或芳基)或氟基作为取代基。另外，有机基还可以具有氟基。
对绝缘层4021的形成方法没有特别的限制，而可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊涂机、帘涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进行对半导体层的退火(200℃以上且400℃以下)。通过兼作绝缘层4021的焙烧工序和对半导体层的退火，能够高效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物来形成像素电极层4030、对置电极层4031。使用导电组成物来形成的像素电极的当其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给给另外形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019与FPC4018所具有的端子电连接。
此外，虽然在图14A1、14A2和14B中示出另行形成信号线驱动电路4003并将它安装到第一衬底4001的实例，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以仅另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
本实施方式可以与另一实施方式所示的结构适当地组合而实施。
实施方式5
在本实施方式中，示出电子纸作为具有晶体管的半导体装置的一个例子。
图18示出有源矩阵型电子纸作为半导体装置的一个例子。可以与上述实施方式1至3所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管581。
图18的电子纸是采用旋转球显示方式的显示装置的例子。旋转球显示方式是指一种方法，其中将一个半球表面为黑色而另一个半球表面为白色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并且在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
设置在衬底580上的薄膜晶体管581是底栅结构的薄膜晶体管，并且源电极层或漏电极层通过形成在绝缘层583、584、585中的接触孔与第一电极层587电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a和白色区590b，其周围包括充满了液体的空洞594，并且球形粒子589的周围设置有树脂等的填充材料595(参照图18)。在图18中，第一电极层587相当于像素电极，而第二电极层588相当于共同电极。第二电极层588电连接到设置在与薄膜晶体管581同一衬底上的共同电位线。通过利用上述实施方式所示的共同连接部，可以使设置在衬底596上的第二电极层588通过配置在一对衬底之间的导电粒子与共同电位线电连接。
此外，还可以使用电泳元件，而不是旋转球。在此情况下，使用直径为10μm至200μm左右的微胶囊，该微胶囊封入有透明液体、带正电的白色微粒和带负电的黑色微粒。在提供在第一电极层与第二电极层之间的微胶囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒各自移动至相反端，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，通常被称为电子纸。电泳显示元件具有比液晶显示元件更高的反射率，从而不需要辅助灯，功耗低，并且在昏暗的地方也能辨别显示部分。另外，即使不给显示部供应电源，也能够保持显示过一次的图像，因此，即使使具有显示功能的半导体装置(也简单地称为显示装置或具备显示装置的半导体装置)远离电子波源，也能够保存显示过的图像。
如上所述，能够制造可靠性高的电子纸作为半导体装置。
本实施方式可以与另一实施方式所示的结构适当地组合而实施。
实施方式6
在本实施方式中，示出发光显示装置作为具有晶体管的半导体装置的例子。在此使用利用电致发光的发光元件而示出显示装置所具有的显示元件。利用电致发光的发光元件是根据发光材料是有机化合物还是无机化合物而区分的。一般，前者称为有机EL元件而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，来自一对电极的电子及空穴分别注入到包含发光有机化合物的层中，由此电流流通。然后，这些载流子(电子和空穴)复合引起该发光有机化合物形成激发态，并且从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件按照元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括将发光材料颗粒分散在粘合剂中的发光层，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件是将发光层夹在电介质层之间，并将它夹在电极之间的结构，其发光机理是利用金属离子内壳层电子跃迁的定域型发光。
以下，参照图15A和15B说明相当于半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图15A是一种面板的俯视图，其中使用密封剂4505将形成在第一衬底4501上的薄膜晶体管4509、4510及发光元件4511密封在第一衬底4501与第二衬底4506之间，而图15B是沿图15A的H-I线的截面图。这里，以有机EL元件作为发光元件进行说明。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封剂4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填充材料4507一起由第一衬底4501、密封剂4505和第二衬底4506密封。像这样，优选使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)或覆盖材料进行封装(封入)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图15B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510可以应用上述实施方式所示的结构。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。另外，发光元件4511的结构是由第一电极层4517、场致发光层4512、第二电极层4513构成的叠层结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等而适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成隔离墙4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，并将该开口部的侧壁形成为具有连续的曲率的倾斜面。
场致发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及隔离墙4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。
位于从发光元件4511的光的取出方向的第二衬底4506需要具有透光性。在这种情况下，使用透光材料，如玻璃板、塑料板、聚酯膜或丙烯酸树脂膜。
另外，作为填充材料4507除了氮或氩等惰性的气体之外，还可以使用紫外线固化树脂或热固化树脂，即可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。
另外，如果需要，也可以在发光元件的射出表面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、滤色片等的光学膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行防眩处理，以由表面的凹凸使反射光漫射而降低眩光。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路而安装。此外，也可以另外仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装，本实施方式不局限于图15A和15B所示的结构。
通过上述工序，能够制造可靠性高的发光显示装置(显示面板)作为半导体装置。
本实施方式可以与另一实施方式所示的结构适当地组合而实施。
实施方式7
上述实施方式所示的具备晶体管的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备，例如可以举出：电视装置(也称为电视或电视接收机)；用于计算机等的监视器；数码相机；数码摄像机；数码相框；移动电话机(也称为移动电话、移动电话装置)；便携式游戏机；便携式信息终端；声音再现装置；弹珠机等的大型游戏机等。
图16A示出电视装置9600的一个例子。在电视装置9600中，框体9601嵌入有显示部9603。能够由显示部9603显示图像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另外提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道和音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
注意，电视装置9600采用具备接收机及调制解调器等的结构。可以利用接收机来接收通常的电视广播。另外，当通过调制解调器将电视装置9600有线或无线地连接到通信网络时，可以进行单向(从发射者到接收者)或者双向(发送者和接收者之间或接收者之间)的信息通信。
图16B示出数码相框9700的一个例子。例如，在数码相框9700中，框体9701嵌入有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这些结构也可以嵌入到与显示部同一个面，但是通过将它们设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
另外，数码相框9700可以采用能够无线地发送并接收信息的结构。也可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图17A示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893连接为能够开闭。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图17A所示的便携式游戏机还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。不用说，便携式游戏机的结构不限于以上所述结构。便携式游戏机可以具有适当地配置了额外的附属设备的结构，而只要至少配置了半导体装置即可。图17A所示的便携式游戏机具有如下功能：读出存储在记录媒体中的程序或数据并将它们显示于显示部；通过与其他便携式游戏机进行无线通信来实现信息共享。另外，图17A所示的便携式游戏机的功能不局限于此，而可以具有各种功能。
图17B示出大型游戏机的一种的投币机9900的一例。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900还具备如起动杆或停止开关等的操作单元、投币孔、扬声器等。当然，投币机9900的结构不局限于此，而还可以具有适当地配置了额外的附属设备的结构，只要至少配置了半导体装置即可。
本实施方式可以与另一实施方式所示的结构适当地组合而实施。
本说明书根据2009年2月13日在日本专利局受理的日本专利申请编号2009-030968而制作，所述申请内容包括在本说明书中。

Claims (15)

1.一种晶体管，包括：
栅电极；
所述栅电极上的栅极绝缘层；
所述栅极绝缘层上的氧化物半导体层，该氧化物半导体层重叠于所述栅电极；
所述氧化物半导体层上且接触于所述氧化物半导体层的硅层；
所述硅层上的第一杂质半导体层；
所述硅层上的第二杂质半导体层；
电连接于所述第一杂质半导体层的源电极层；以及
电连接于所述第二杂质半导体层的漏电极层，
其中，在沟道宽度方向中，所述源电极层和所述漏电极层的宽度大于所述氧化物半导体层的宽度。
2.根据权利要求1所述的晶体管，其中所述第一杂质半导体层及所述第二杂质半导体层为添加有杂质元素的硅层。
3.根据权利要求1所述的晶体管，其中所述氧化物半导体层包含铟、锌和镓中的至少一种。
4.根据权利要求1所述的晶体管，其中所述氧化物半导体层的端面被所述硅层覆盖。
5.一种半导体装置，该半导体装置包括根据权利要求1所述的晶体管。
6.一种晶体管，包括：
栅电极；
所述栅电极上的栅极绝缘层；
所述栅极绝缘层上的氧化物半导体层，该氧化物半导体层重叠于所述栅电极；
所述氧化物半导体层上且接触于所述氧化物半导体层的硅层，该硅层包含本征区域、第一杂质区域及第二杂质区域，其中该第一杂质区域及该第二杂质区域设置为在该第一杂质区域及该第二杂质区域之间夹有所述本征区域而相离；
电连接于所述第一杂质区域的源电极层；以及
电连接于所述第二杂质区域的漏电极层，
其中，在沟道宽度方向中，所述源电极层和所述漏电极层的宽度大于所述氧化物半导体层的宽度。
7.根据权利要求6所述的晶体管，其中所述氧化物半导体层包含铟、锌和镓中的至少一种。
8.根据权利要求6所述的晶体管，其中所述氧化物半导体层的端面被所述硅层覆盖。
9.一种半导体装置，该半导体装置包括根据权利要求6所述的晶体管。
10.一种晶体管的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成硅层；
在所述硅层上形成杂质半导体层；
蚀刻所述氧化物半导体层、所述硅层和所述杂质半导体层，以在重叠于所述栅电极的区域中形成岛形氧化物半导体层、岛形硅层和岛形杂质半导体层；
覆盖所述岛形杂质半导体层地形成导电膜；以及
蚀刻所述导电膜和所述岛形杂质半导体层，以形成第一杂质半导体层、第二杂质半导体层、电连接于所述第一杂质半导体层的源电极层和电连接于所述第二杂质半导体层的漏电极层，
其中，在沟道宽度方向中，所述源电极层和所述漏电极层的宽度大于所述氧化物半导体层的宽度。
11.根据权利要求10所述的晶体管的制造方法，其中所述硅层使用DC溅射装置而形成。
12.根据权利要求10所述的晶体管的制造方法，其中在氩气氛中形成所述硅层。
13.一种晶体管的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成硅层；
在所述硅层上形成抗蚀剂掩模；
使用所述抗蚀剂掩模将杂质元素添加到所述硅层，以在所述硅层中形成第一杂质区域及第二杂质区域；
在所述硅层上形成导电膜；以及
蚀刻所述导电膜，以形成电连接于所述第一杂质区域的源电极层和电连接于所述第二杂质区域的漏电极层，
其中，在沟道宽度方向中，所述源电极层和所述漏电极层的宽度大于所述氧化物半导体层的宽度。
14.根据权利要求13所述的晶体管的制造方法，其中所述硅层使用DC溅射装置而形成。
15.根据权利要求13所述的晶体管的制造方法，其中在氩气氛中形成所述硅层。
CN201010130038.2A 2009-02-13 2010-02-09 晶体管、具有该晶体管的半导体装置及它们的制造方法 Active CN101840937B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009030968 2009-02-13
JP2009-030968 2009-02-13

Publications (2)

Publication Number Publication Date
CN101840937A CN101840937A (zh) 2010-09-22
CN101840937B true CN101840937B (zh) 2015-02-11

Family

ID=42559107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010130038.2A Active CN101840937B (zh) 2009-02-13 2010-02-09 晶体管、具有该晶体管的半导体装置及它们的制造方法

Country Status (5)

Country Link
US (1) US8247812B2 (zh)
JP (3) JP5593085B2 (zh)
KR (1) KR101635624B1 (zh)
CN (1) CN101840937B (zh)
TW (1) TWI479656B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
WO2011027649A1 (en) * 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
KR20120059855A (ko) * 2010-12-01 2012-06-11 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130087784A1 (en) * 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI483344B (zh) 2011-11-28 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
CN104752517A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
US10396210B2 (en) * 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
CN104681632A (zh) 2015-03-26 2015-06-03 重庆京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件
KR102697041B1 (ko) 2019-06-10 2024-08-20 삼성전자주식회사 반도체 장치
KR102708740B1 (ko) * 2019-12-26 2024-09-20 엘지디스플레이 주식회사 산화물 반도체층 및 실리콘 반도체층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060138A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶硅薄膜晶体管及具有该晶体管的有机发光显示器件

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
EP0270323B1 (en) * 1986-11-29 1999-11-03 Sharp Kabushiki Kaisha Method of manufacture of a thin-film transistor
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH03278469A (ja) * 1990-03-27 1991-12-10 Canon Inc 薄膜半導体装置
JP2598336B2 (ja) * 1990-09-21 1997-04-09 株式会社日立製作所 プラズマ処理装置
JPH04275437A (ja) * 1991-03-04 1992-10-01 Nec Corp 薄膜トランジスタおよびその製造方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US7012978B2 (en) * 2002-03-26 2006-03-14 Intel Corporation Robust multiple chain receiver
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250804A (ja) 2006-03-15 2007-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5172178B2 (ja) * 2007-03-15 2013-03-27 三菱電機株式会社 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2008310312A (ja) 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5339772B2 (ja) * 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ
JP5331389B2 (ja) 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101213708B1 (ko) 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060138A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶硅薄膜晶体管及具有该晶体管的有机发光显示器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-250983A 2007.09.27 *

Also Published As

Publication number Publication date
JP2016139820A (ja) 2016-08-04
TWI479656B (zh) 2015-04-01
JP5593085B2 (ja) 2014-09-17
US20100207117A1 (en) 2010-08-19
US8247812B2 (en) 2012-08-21
JP6109367B2 (ja) 2017-04-05
CN101840937A (zh) 2010-09-22
JP2014220526A (ja) 2014-11-20
KR20100092885A (ko) 2010-08-23
TW201101488A (en) 2011-01-01
JP2010212671A (ja) 2010-09-24
KR101635624B1 (ko) 2016-07-04
JP5913473B2 (ja) 2016-04-27

Similar Documents

Publication Publication Date Title
CN101840937B (zh) 晶体管、具有该晶体管的半导体装置及它们的制造方法
JP6876772B2 (ja) トランジスタ
CN101800249B (zh) 晶体管及该晶体管的制造方法
CN101840936B (zh) 包括晶体管的半导体装置及其制造方法
CN102257621B (zh) 晶体管的制造方法
TWI841145B (zh) 半導體裝置及其製造方法
TW202211482A (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant