CN101789451B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101789451B
CN101789451B CN201010110174.5A CN201010110174A CN101789451B CN 101789451 B CN101789451 B CN 101789451B CN 201010110174 A CN201010110174 A CN 201010110174A CN 101789451 B CN101789451 B CN 101789451B
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
film
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010110174.5A
Other languages
English (en)
Other versions
CN101789451A (zh
Inventor
坂田淳一郎
岛津贵志
大原宏树
佐佐木俊成
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101789451A publication Critical patent/CN101789451A/zh
Application granted granted Critical
Publication of CN101789451B publication Critical patent/CN101789451B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Shift Register Type Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的之一在于提供具备使用氧化物半导体层并具有优良的电特性的薄膜晶体管的半导体装置。将包含SiOx的氧化物半导体层用于沟道形成区，在源电极层及漏电极层和上述包含SiOx的氧化物半导体层之间设置源区及漏区，以降低与由低电阻值的金属材料构成的源电极层及漏电极层的接触电阻。源区及漏区使用不包含SiOx的氧化物半导体层或氧氮化物膜。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种具有由薄膜晶体管(以下，称为TFT)构成的电路的半导体装置及其制造方法。例如，本发明涉及一种电子设备，其中安装以液晶显示面板为代表的电光装置或具有有机发光元件的发光显示装置作为部件。
另外，本说明书中，半导体装置是指通过利用半导体特性而能够发挥其功能的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
金属氧化物的种类繁多且其用途广泛。氧化铟为较普遍的材料而被用作液晶显示器等中所需要的透明电极材料。
在金属氧化物中存在呈现半导体特性的金属氧化物。呈现半导体特性的金属氧化物是化合物半导体的一种。化合物半导体是指两种以上的原子进行结合而形成的半导体。通常，金属氧化物成为绝缘体。但是，已知也存在如下情况：即根据构成金属氧化物的元素的组合金属氧化物会成为半导体。
例如，已知在金属氧化物中，氧化钨、氧化锡、氧化铟、氧化锌等呈现半导体特性。并且，已公开将由该种金属氧化物构成的透明半导体层用作沟道形成区的薄膜晶体管(专利文献1至4、非专利文献1)。
另外，已知金属氧化物不仅有一元氧化物还有多元氧化物。例如，具有同系物(homologous compound)的InGaO3(ZnO)m(m：自然数)为公知的材料(非专利文献2至4)。
并且，已经确认可以将上述那样的In-Ga-Zn类氧化物用于薄膜晶体管的沟道层(专利文献5、非专利文献5以及6)。
此外，通过使用氧化物半导体制造薄膜晶体管，并且将该薄膜晶体管应用于电子器件和光器件的技术受到关注。例如，专利文献6及专利文献7公开作为氧化物半导体膜使用氧化锌、In-Ga-Zn-O类氧化物半导体来制造薄膜晶体管，并将该薄膜晶体管用于图像显示装置的开关元件等的技术。
[专利文件1]日本专利申请公开昭60-198861号公报
[专利文件2]日本专利申请公开平8-264794号公报
[专利文件3]日本PCT国际申请翻译平11-505377号公报
[专利文件4]日本专利申请公开2000-150900号公报
[专利文件5]日本专利申请公开2004-103957号公报
[专利文件6]日本专利申请公开2007-123861号公报
[专利文件7]日本专利申请公开2007-096055号公报
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，″Aferroelectric transparent thin-film transistor″，Appl.Phys.Lett.，17 June 1996，Vol.68 p.3650-3652
[非专利文献2]M.Nakamura，N.Kimizuka，and T.Mohri，″The PhaseRelations in the In2O3-Ga2ZnO4-ZnO System at 1350℃″，J.Solid StateChem.，1991，Vol.93，p.298-315
[非专利文献3]N.Kimizuka，M.Isobe，and M.Nakamura，″Synthesesand Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in theIn2O3-ZnGa2O4-ZnO System″，J.Solid State Chem.，1995，Vol.116，p.170-178
[非专利文献4]M.Nakamura，N.Kimizuka，T.Mohri，and M.Isobe，″Syntheses and crystal structures of new homologous compounds，indiumiron zinc oxides(InFeO3(ZnO)m)(m：natural number)and relatedcompounds″，KOTAI BUTSURI(SOLID STATE PHYSICS)，1993，Vol.28，No.5，p.317-327
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，and H.Hosono，″Thin-film transistor fabricated insingle-crystalline transparent oxide semiconductor″，SCIENCE，2003，Vol.300，p.1269-1272
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，and H.Hosono，″Room-temperature fabrication of transparent flexiblethin-film transistors using amorphous oxide semiconductors″，NATURE，2004，Vol.432 p.488-492
发明内容
附图说明
本发明的一个方式的目的之一在于提供具备使用氧化物半导体层并具有优良的电特性的薄膜晶体管的半导体装置。
为了实现非晶氧化物半导体层，采用使用包含氧化硅或氧氮化硅的氧化物半导体层的薄膜晶体管。通过典型地使用包含0.1wt％以上且20wt％以下的SiO2，优选使用包含1wt％以上且6wt％以下的SiO2的氧化物半导体靶材进行成膜，使在氧化物半导体层中含有阻挡晶化的SiOx(X＞0)，可以实现以薄膜晶体管的栅电压尽量近于0V的正的阈值电压形成沟道的薄膜晶体管。
包含SiOx的氧化物半导体层使用In-Ga-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、In-Sn-O类氧化物半导体、Ga-Zn-O类氧化物半导体或Zn-O类氧化物半导体。
此外，为了降低与由电阻低的金属材料构成的源电极层及漏电极层的接触电阻，在源电极层及漏电极层和上述包含SiOx的氧化物半导体层之间形成源区及漏区。
源区及漏区使用不包含SiOx的氧化物半导体层，例如In-Ga-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、In-Sn-O类氧化物半导体、Ga-Zn-O类氧化物半导体或Zn-O类氧化物半导体。此外，源区及漏区也可以使用包含氮的In-Ga-Zn-O类非单晶膜，即In-Ga-Zn-O-N类非单晶膜(也称为IGZON膜)。在包含氮气的气氛中使用以包含铟、镓及锌的氧化物为成分的靶材进行成膜而得到包含铟、镓及锌的氧氮化物膜，并对该包含铟、镓及锌的氧氮化物膜进行加热处理而得到上述In-Ga-Zn-O-N类非单晶膜。此外，源区及漏区也可以使用包含氮的Ga-Zn-O类非单晶膜，即Ga-Zn-O-N类非单晶膜(也称为GZON膜)、包含氮的Zn-O类非单晶膜，即Zn-O-N类非单晶膜、包含氮的Sn-Zn-O类非单晶膜，即Sn-Zn-O-N类非单晶膜。
源电极层及漏电极层可以使用选自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素为成分的合金、组合上述元素的合金膜等。
本说明书所公开的本发明的一个方式是一种半导体装置，包括：绝缘表面上的栅电极；包含SiOx的氧化物半导体层；栅电极和氧化物半导体层之间的绝缘层；以及包含SiOx的氧化物半导体层和源电极层及漏电极层之间的源区及漏区，其中源区及漏区是氧化物半导体材料或氧氮化物材料。
此外，包含SiOx的氧化物半导体层通过使用包含0.1wt％以上且20wt％以下的SiO2的氧化物半导体靶材的溅射法而形成。
此外，用于实现上述结构的本发明的一个方式是半导体装置的制造方法，包括如下步骤：在绝缘表面上形成栅电极；在栅电极上形成绝缘层；在绝缘层上通过使用包含0.1wt％以上且20wt％以下的SiO2的第一氧化物半导体靶材的溅射法而形成包含SiOx的氧化物半导体层；在包含SiOx的氧化物半导体层上在包含氮的气氛下通过使用第二氧化物半导体靶材的溅射法而形成氧氮化物层。
此外，在上述制造方法中，在形成氧氮化物层之后，去除重叠于栅电极的氧氮化物层的一部分，并且使包含SiOx的氧化物半导体层的一部分露出而制造沟道蚀刻型薄膜晶体管。
此外，不局限于沟道蚀刻型薄膜晶体管，可以制造底栅型薄膜晶体管、底接触型薄膜晶体管或顶栅型薄膜晶体管。
本发明的一个方式是顶栅型薄膜晶体管的制造方法，包括如下步骤：在绝缘表面上通过使用包含0.1wt％以上且20wt％以下的SiO2的第一氧化物半导体靶材的溅射法而进行成膜之后，在包含SiOx的氧化物半导体层上在包含氮的气氛下通过使用第二氧化物半导体靶材的溅射法而形成氧氮化物层；覆盖氧氮化物层地形成绝缘层；以及在绝缘层上形成栅电极。
在上述各制造方法中，为了氧氮化物层降低与由电阻低的金属材料构成的源电极层及漏电极层的接触电阻，将氧氮化物层用作在源电极层及漏电极层和上述包含SiOx的氧化物半导体层之间设置的源区及漏区。
本发明实现具备使用包含SiOx的氧化物半导体层并具有优良的电特性的薄膜晶体管的半导体装置。
附图说明
图1A和1B是示出本发明的一个方式的截面图及俯视图；
图2A和2B是示出本发明的一个方式的截面图及俯视图；
图3是示出本发明的一个方式的截面图；
图4是示出本发明的一个方式的俯视图；
图5A和5B是示出本发明的一个方式的截面图及俯视图；
图6是示出本发明的一个方式的俯视图；
图7是示出InGaZnO4的单晶结构的模型图；
图8是示出Si取代模型的图；
图9是示出单晶模型的最终结构的图；
图10是示出Si取代模型的最终结构的图；
图11是示出各模型的径向分布函数g(r)的图表；
图12A至12E是示出本发明的一个方式的工序截面图；
图13A和13B是示出本发明的一个方式的截面图及俯视图；
图14A和14B是示出本发明的一个方式的截面图及俯视图；
图15A和15B是示出本发明的一个方式的截面图及俯视图；
图16A和16B是示出本发明的一个方式的截面图及俯视图；
图17A和17B是示出本发明的一个方式的半导体装置的框图；
图18是说明示出本发明的一个方式的信号线驱动电路的结构的图；
图19是说明示出本发明的一个方式的信号线驱动电路的工作的时序图；
图20是说明示出本发明的一个方式的信号线驱动电路的工作的时序图；
图21是说明示出本发明的一个方式的移位寄存器的结构的一例的图；
图22是说明图21所示的触发器的连接结构的图；
图23是说明示出本发明的一个方式的半导体装置的像素等效电路的图；
图24A至24C是说明示出本发明的一个方式的半导体装置的截面图；
图25A和25B是说明示出本发明的一个方式的半导体装置的俯视图及截面图；
图26A1至26B是说明示出本发明的一个方式的半导体装置的俯视图及截面图；
图27是说明示出本发明的一个方式的半导体装置的截面图；
图28A和28B是说明示出本发明的一个方式的半导体装置的截面图及电子设备的外观图；
图29A和29B示出本发明的一个方式的电子设备；
图30A和30B示出本发明的一个方式的电子设备。
具体实施方式
下面，参照附图详细地说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式。此外，本发明不应该被解释为仅限定在实施方式所记载的内容中。
实施方式1
在本实施方式中，在图1A及图1B中说明使用包含SiOx的氧化物半导体层的薄膜晶体管的一例。
图1A所示的薄膜晶体管160是底栅型的一种，并是称为沟道蚀刻型的结构的截面图的一例。另外，图1B是薄膜晶体管的俯视图的一例，并且以图中的虚线B1-B2切断的截面图相当于图1A。
在图1A所示的薄膜晶体管160中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有重叠于栅电极层101的包含SiOx的氧化物半导体层103。此外，还设置与包含SiOx的氧化物半导体层103的一部分重叠的源电极层及漏电极层105a、105b，在包含SiOx的氧化物半导体层103的一部分和源电极层及漏电极层105a、105b之间具有源区及漏区104a、104b。另外，还具有与包含SiOx的氧化物半导体层103以及源电极层及漏电极层105a、105b接触地覆盖的保护绝缘层106。
栅电极层101可以通过使用铝、铜、钼、钛、铬、钽、钨、钕、钪等金属材料；以这些金属材料为主要成分的合金材料；或以这些金属材料为成分的氮化物的单层或叠层形成。优选由铝或铜等低电阻导电材料形成栅电极层101，但是该材料有耐热性低或容易腐蚀的问题，因此优选与耐热导电材料组合而使用。作为耐热导电材料，使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为栅电极层101的叠层结构，优选采用在铝层上层叠有钼层的双层结构、在铜层上层叠钼层的双层结构、在铜层上层叠氮化钛层或氮化钽层的双层结构、层叠氮化钛层和钼层的双层结构。作为三层的叠层结构，优选采用层叠钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层的叠层结构。
使用等离子体CVD法或溅射法形成栅极绝缘层102。通过利用CVD法或溅射法等且使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层，可以形成栅极绝缘层102。另外，也可以通过使用有机硅烷气体的CVD法形成氧化硅层作为栅极绝缘层102。
作为包含SiOx的氧化物半导体层103，使用In-Ga-Zn-O类非单晶膜、In-Sn-Zn-O类、Ga-Sn-Zn-O类、In-Zn-O类、Sn-Zn-O类、In-Sn-O类、Ga-Zn-O类或Zn-O类氧化物半导体。
在本实施方式中，作为包含SiOx的氧化物半导体层103，通过使用包含5wt％的SiO2的氧化物半导体靶材(SnO2∶ZnO＝1∶1)的溅射法而形成。在此情况下，包含SiOx的氧化物半导体层103成为包含0.01wt％以上且60wt％以下的Sn的膜，优选成为包含3wt％以上且50wt％以下的Sn的膜。
此外，作为源区及漏区104a、104b，使用不包含SiOx的氧化物半导体层，例如In-Ga-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、In-Sn-O类氧化物半导体、Ga-Zn-O类氧化物半导体或Zn-O类氧化物半导体。另外，作为源区及漏区104a、104b，也可以使用包含氮的In-Ga-Zn-O类非单晶膜，即In-Ga-Zn-O-N类非单晶膜(也称为IGZON膜)。此外，作为源区及漏区104a、104b，也可以使用包含氮的Ga-Zn-O类非单晶膜，即Ga-Zn-O-N类非单晶膜(也称为GZON膜)、包含氮的Zn-O-N类非单晶膜、包含氮的Sn-Zn-O-N类非单晶膜。
在本实施方式中，作为源区及漏区104a、104b，使用如下材料：在包含氮气体的气氛中通过溅射法形成使用包含In(铟)、Ga(镓)及Zn(锌)的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)而得到的包含铟、镓及锌的氧氮化物膜之后进行加热处理来得到氧氮化物材料。
源区及漏区104a、104b不包含Si，此处与包含SiOx的氧化物半导体层103大不相同。此外，至于源区及漏区104a、104b具有如下情况：在当形成源区及漏区104a、104b之后的加热处理时包含晶粒的情况；或刚在形成源区及漏区104a、104b之后包含晶粒的情况。另一方面，关于包含SiOx的氧化物半导体层103，由于使氧化物半导体层103包含SiOx来提高晶化温度，例如即使在使源区及漏区104a、104b的一部分晶化的温度下进行加热处理，也可以使包含SiOx的氧化物半导体层103维持非晶状态。
作为源电极层及漏电极层105a、105b的材料，使用选自Al、Cr、Ta、Ti、Mo、W中的元素；以上述元素为成分的合金；或组合上述元素的合金膜等。
通过设置源区及漏区104a、104b，降低与由低电阻的金属材料构成的源电极层及漏电极层105a、105b的接触电阻。从而，通过设置源区及漏区104a、104b，实现电特性优良的薄膜晶体管160。
此外，保护绝缘层106可以使用利用溅射法等而得到的氮化硅膜、氧化硅膜或氧氮化硅膜等的单层或这些的叠层。
实施方式2
在本实施方式中，参照图2A和2B说明栅电极的宽度与实施方式1不同的薄膜晶体管的一例。
图2A所示的薄膜晶体管170是底栅型的一种，并是称为沟道蚀刻型的结构的截面图的一例。另外，图2B是薄膜晶体管的俯视图的一例，并且以图中的虚线C1-C2切断的截面图相当于图2A。
在图2A所示的薄膜晶体管170中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有氧化物半导体层，在氧化物半导体层上设置有源电极层及漏电极层105a、105b。另外，具有覆盖氧化物半导体层的叠层及源电极层及漏电极层105a、105b的保护绝缘层106。
在本实施方式中，在栅极绝缘层102上层叠包含SiOx的氧化物半导体层103(也称为第一氧化物半导体层)，并且在其上层叠第二氧化物半导体层(或氧氮化物层)。注意，在包含SiOx的氧化物半导体层103中用作沟道的区域上不形成第二氧化物半导体层，这是因为通过蚀刻去除该区域上的第二氧化物半导体层的缘故。另外，第二氧化物半导体层(或氧氮化物层)用作缓冲层、n+层、源区及漏区。在图2A中，将它图示为源区及漏区104a、104b。
另外，在本实施方式中，使用以0.1wt％以上且20wt％以下的比率，优选以1wt％以上且6wt％以下的比率包含SiO2的包含In(铟)、Ga(镓)及Zn(锌)的氧化物半导体靶材来形成包含SiOx的氧化物半导体层103。通过使氧化物半导体包含SiOx，容易使所形成的氧化物半导体非晶化。另外，在对氧化物半导体膜进行热处理的情况下，可以抑制所形成的氧化物半导体的晶化。
利用经典分子动力学模拟调查当使包含In(铟)、Ga(镓)及Zn(锌)的氧化物半导体，所谓IGZO包含SiO2时产生怎样的结构变化。在经典分子动力学法中，通过对成为原子间相互作用的特征的经验势进行定义来对作用于各原子的力量进行评价。通过数值地解牛顿运动方程，可以决定论地求出各原子的运动(时间演化)。
以下描述计算模型和计算条件。另外，在本计算中使用Born-Mayer-Huggins势。
制造1680原子的InGaZnO4的单晶结构(参照图7)以及1680原子的InGaZnO4的使用Si原子分别取代In、Ga、Zn的各20原子的结构(参照图8)。在Si取代模型中，Si占3.57atom％(2.34wt％)。另外，单晶模型的密度是6.36g/cm3，并且Si取代模型的密度是6.08g/cm3。
通过在InGaZnO4的单晶结构的溶点(根据利用经典分子动力学模拟的估计，大约2000℃)以下的1727℃下，以一定的压力(1atm)进行150psec(时间步长0.2fsec×75万步(step))的经典分子动力学模拟，而进行结构弛豫。求出上述两个结构的径向分布函数g(r)。注意，径向分布函数g(r)是指表示在离某个原子距离r的位置上存在其他原子的概率密度的函数。随着原子之间的相关性减弱，g(r)逐渐接近于1。
图9和图10分别表示通过对上述两个计算模型进行150psec的经典分子动力学模拟而得到的最终结构。另外，图11表示各结构中的径向分布函数g(r)。
图9所示的单晶模型稳定而其最终结构也保持晶体结构，但是图10所示的Si取代模型不稳定而随着经过时间晶体结构崩溃，并变为非晶结构。当参照图11比较各结构模型的径向分布函数g(r)时，在单晶模型中在长距离的地点也有峰值，而可知具有长程有序。另一方面，在Si取代模型中，在0.6nm左右的地点峰值消失，而可知没有长程有序。
上述计算结果表示：在包含SiO2的情况下，IGZO膜的非晶结构比IGZO膜的晶体结构稳定；并且通过使IGZO膜包含SiO2，容易产生IGZO的非晶化。因为刚成膜之后的通过溅射法实际上得到的包含SiO2的IGZO膜是非晶半导体膜，所以根据上述计算结果可知通过包含SiO2，即使进行高温加热也阻碍晶化，而可以保持非晶结构。
此外，作为包含SiOx的氧化物半导体层103，除了In-Ga-Zn-O类非单晶膜以外，还可以使用In-Sn-Zn-O类、Ga-Sn-Zn-O类、In-Zn-O类、Sn-Zn-O类、In-Sn-O类、Ga-Zn-O类或Zn-O类氧化物半导体。
此外，作为源区及漏区104a、104b，可以使用不包含SiOx的氧化物半导体层，例如In-Ga-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、In-Sn-O类氧化物半导体、Ga-Zn-O类氧化物半导体或Zn-O类氧化物半导体。另外，作为源区及漏区104a、104b也可以使用In-Ga-Zn-O-N类非单晶膜、Ga-Zn-O-N类非单晶膜、Zn-O-N类非单晶膜、Sn-Zn-O-N类非单晶膜。
在本实施方式中，源区及漏区104a、104b使用氧氮化物材料形成，该氧氮化物材料包括如下步骤得到的材料：在包含氮气的气氛下通过溅射法并使用包含Sn(锡)及Zn(锌)的氧化物半导体靶材(SnO2∶ZnO＝1∶1)来形成的Sn-Zn-O-N类非单晶膜，然后进行加热处理。
另外，以下说明将上述薄膜晶体管170用作像素部的开关元件来制造显示装置的例子。
首先，在具有绝缘表面的衬底100上设置栅电极层101。作为具有绝缘表面的衬底100，使用玻璃衬底。作为栅电极层101的材料，可以使用钼、钛、铬、钽、钨、铝、铜、钕、钪等金属材料或以该金属材料为主要成分的合金材料的单层或叠层。另外，当形成栅电极层101时，也形成像素部的电容布线108及端子部的第一端子121。
例如，作为栅电极层101的双层的叠层结构，优选采用：在铝层上层叠钼层的双层叠层结构；在铜层上层叠钼层的双层结构；在铜层上层叠氮化钛层或氮化钽层的双层结构；或者层叠氮化钛层和钼层的双层结构。另外，也有在包含Ca的铜层上层叠成为阻挡层的包含Ca的氧化铜层的叠层；或在包含Mg的铜层上层叠成为阻挡层的包含Mg的氧化铜层的叠层。另外，作为三层的叠层结构，优选采用层叠钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层的叠层结构。
接着，形成覆盖栅电极层101上的栅极绝缘层102。使用溅射法、PCVD法等且以50nm至400nm的膜厚度形成栅极绝缘层102。
例如，作为栅极绝缘层102，通过溅射法形成100nm的氧化硅膜。当然，栅极绝缘层102不局限于这种氧化硅膜，也可以使用氧氮化硅膜、氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氧化钽膜等其他绝缘膜的单层或叠层形成栅极绝缘层102。在采用叠层的情况下，例如通过PCVD法形成氮化硅膜，并且在其上通过溅射法形成氧化硅膜，即可。另外，在作为栅极绝缘层102使用氧氮化硅膜或氮化硅膜等的情况下，可以防止来自玻璃衬底的杂质，例如钠等扩散并侵入到在之后在栅极绝缘层102的上方形成的氧化物半导体。
接着，在栅极绝缘层102上形成包含SiOx的氧化物半导体膜。使用以2wt％的比率包含SiO2的包含In(铟)、Ga(镓)及Zn(锌)的氧化物半导体靶材来进行成膜。通过使氧化物半导体包含SiOx，容易使所形成的氧化物半导体非晶化。另外，通过使氧化物半导体包含SiOx，在形成氧化物半导体膜之后的工序中进行热处理的情况下，可以防止氧化物半导体膜的晶化。
接着，在包含SiOx的氧化物半导体膜上通过溅射法形成不包含SiOx的氧氮化物膜。在包含氮气的气氛下通过溅射法形成使用包含Sn(锡)及Zn(锌)的氧化物半导体靶材(SnO2∶ZnO＝1∶1)而得的Sn-Zn-O-N类非单晶膜。
作为溅射法，具有：作为溅射电源使用高频电源的RF溅射法和DC溅射法；以及以脉冲方法施加偏压的脉冲DC溅射法。
此外，还有可以设置多个其材料彼此不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同材料的膜，又可以在同一处理室中使多种材料同时放电而进行成膜。
此外，还有利用如下溅射法的溅射装置：在处理室内具备磁石机构的磁控管溅射法；利用不使用辉光放电而使用微波来产生的等离子体的ECR溅射法。
此外，作为使用溅射法的成膜方法，还有：当进行成膜时使靶材物质与溅射气体成分起化学反应而形成其化合物薄膜的反应溅射法；以及当形成膜时对衬底也施加电压的偏压溅射法。
接着，进行光刻工序，形成抗蚀剂掩模，对Sn-Zn-O-N类非单晶膜选择性地进行蚀刻，还使用同一掩模对包含SiOx的In-Ga-Zn-O类非单晶膜选择性地进行蚀刻。在蚀刻之后去除抗蚀剂掩模。
接着，通过进行光刻工序，重新形成抗蚀剂掩模，通过蚀刻去除不需要的部分(栅极绝缘层的一部分)来形成到达与栅电极层相同材料的布线、电极层的接触孔。设置该接触孔，以直接连接到在之后形成的导电膜。例如，当在驱动电路部中形成直接接触于栅电极层与源电极层或漏电极层的薄膜晶体管、电连接到端子部的栅极布线的端子时，形成接触孔。另外，虽然在此示出通过进行光刻工序来形成用于直接连接到在之后形成的导电膜的接触孔的例子，但是不特别局限于此，也可以在与用来连接到像素电极的接触孔同一工序中形成到达栅电极层的接触孔，并且使用与像素电极同一材料进行电连接。在使用与像素电极同一材料进行电连接的情况下，可以缩减一个掩模。
接着，利用溅射法或真空蒸镀法在Sn-Zn-O-N类非单晶膜上形成由金属材料构成的导电膜。
作为导电膜的材料，可以举出选自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素为成分的合金、组合上述元素的合金膜等。另外，在后面的工序中进行200℃至600℃的热处理的情况下，优选使导电膜具有承受该热处理的耐热性。因为当使用Al单体时有耐热性低且容易腐蚀等问题，所以组合Al与耐热导电材料而形成导电膜。作为与Al组合的耐热导电材料，使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素、以上述元素为成分的合金、组合上述元素的合金膜或者以上述元素为成分的氮化物。
在本实施方式中，作为导电膜，采用钛膜的单层结构。此外，作为导电膜，也可以采用双层结构，而可以在铝膜上层叠钛膜。另外，作为导电膜，也可以采用三层结构，其中包括Ti膜，在该Ti膜上层叠包含Nd的铝(Al-Nd)膜，而且在其上还形成Ti膜。作为导电膜，还可以采用包含硅的铝膜的单层结构。
接着，进行光刻工序形成抗蚀剂掩模，通过蚀刻去除不需要的部分来在像素部中形成源电极层及漏电极层105a、105b以及源区及漏区104a、104b，以在驱动电路部中分别形成源电极层及漏电极层、源区及漏区。作为此时的蚀刻方法，采用湿蚀刻或干蚀刻。例如，在作为导电膜使用铝膜或铝合金膜的情况下，可以进行使用混合磷酸、醋酸及硝酸的溶液的湿蚀刻。在此，通过进行湿蚀刻，对Ti膜的导电膜进行蚀刻来形成源电极层及漏电极层，并且对Sn-Zn-O-N类非单晶膜进行蚀刻来形成源区及漏区104a、104b。在该蚀刻工序中，包含SiOx的氧化物半导体膜的露出区的一部分也被蚀刻，而成为包含SiOx的氧化物半导体层103。
另外，在该光刻工序中，使与源电极层及漏电极层105a、105b相同材料的第二端子122残留在端子部中。另外，第二端子122与源极布线(包括源电极层或漏电极层105a、105b的源极布线)电连接。
通过上述工序，可以在像素部中制造将包含SiOx的氧化物半导体层103用作沟道形成区的薄膜晶体管170。
此外，在端子部中，连接电极120通过形成在栅极绝缘膜中的接触孔与端子部的第一端子121直接连接。此外，在实施方式中未图示，但是经过与上述工序相同的工序来驱动电路的薄膜晶体管的源极布线或漏极布线与栅电极直接连接。
接着，以200℃至600℃，典型地以300℃至500℃进行热处理(也包括光退火)。在此放置在炉中，而在氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行包含SiOx的In-Ga-Zn-O类非单晶膜的原子级的重新排列。另外，因为包含SiOx的氧化物半导体层103包含SiOx，所以可以防止该热处理中的晶化并保持非晶结构。另外，进行热处理的时序只要在形成Sn-Zn-O-N类非单晶膜之后，就没有特别的限制，而例如也可以在形成像素电极之后进行热处理。
接着，去除抗蚀剂掩模，以形成覆盖薄膜晶体管170的保护绝缘层106。
然后，进行光刻工序，形成抗蚀剂掩模，并且通过对保护绝缘层106进行蚀刻来形成到达源电极层或漏电极层105b的接触孔。另外，通过此时的蚀刻形成到达第二端子122的接触孔、到达连接电极120的接触孔。
接着，在去除抗蚀剂掩模之后，形成透明导电膜。作为透明导电膜的材料使用氧化铟(In2O3)、氧化铟锡(缩写为In2O3-SnO2、ITO)等并利用溅射法或真空蒸镀法等来形成透明导电膜。使用盐酸类的溶液进行对这些材料的蚀刻处理。然而，由于特别在对ITO的蚀刻中容易产生残渣，因此也可以使用氧化铟氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
接着，进行光刻工序，形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分，以形成像素电极层110。另外，在该光刻工序中，以在电容部中的栅极绝缘层102及保护绝缘层106为电介质，并由电容布线108和像素电极层110形成存储电容器。另外，在该光刻工序中，使用抗蚀剂掩模覆盖第一端子及第二端子来使形成在端子部中的透明导电膜128、129残留。透明导电膜128、129成为用于与FPC的连接的电极或布线。形成在与第一端子121直接连接的连接电极120上的透明导电膜128成为用作栅极布线的输入端子的用于连接的端子电极。形成在第二端子122上的透明导电膜129是用作源极布线的输入端子的用于连接的端子电极。
注意，虽然在本实施方式中示出以栅极绝缘层102和保护绝缘层106为电介质，并由电容布线108和像素电极110形成存储电容器的例子，但是，没有特别的限制，也可以采用如下结构：在电容布线的上方设置包括与源电极及漏电极相同的材料的电极，使用在其间包括用作电介质的栅极绝缘层102的电极、电容布线形成存储电容器，并且电连接该电极和像素电极层。
接着，去除抗蚀剂掩模，并且图3示出该阶段的截面图。另外，该阶段的像素部中的薄膜晶体管170的俯视图相当于图4。
另外，图4中的沿线A1-A2的截面图及图4中的沿线B1-B2的截面图相当于图3。图3示出像素部中的薄膜晶体管170的截面结构、像素部中的电容器部的截面结构和端子部的截面结构。
另外，图5A及图5B分别示出源极布线端子部的俯视图及截面图。此外，图5A相当于沿图5B中的D1-D2线的截面图。在图5A中，形成在保护绝缘层106上的透明导电膜155是用作输入端子的用于连接的端子电极。另外，在图5A中，在端子部中，使用与栅极布线相同的材料形成的电极156隔着栅极绝缘层152重叠于电连接到源极布线的第二端子150的下方。因为电极156不与第二端子150电连接，所以通过将电极156设定为与第二端子150不同的电位，例如浮动状态、GND、0V等，可以形成用于对杂波的措施的电容器或用于对静电的措施的电容器。此外，第二端子150隔着保护绝缘层106与透明导电膜155电连接。
根据像素密度设置多个栅极布线、源极布线及电容布线。此外，在端子部中，排列地配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的数量，而实施者适当地决定各端子的数量，即可。
通过上述工序，可以完成：具有包含SiOx的氧化物半导体层的薄膜晶体管170；具有存储电容器的像素部；以及端子部。另外，也可以在同一衬底上形成驱动电路。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，以固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置电连接到设置在对置衬底上的对置电极的共同电极，并且在端子部中设置电连接到共同电极的端子。该端子是用于将共同电极设定为固定电位，例如设定为GND、0V等的端子。
此外，本实施方式不局限于图4的像素结构。图6示出与图4不同的俯视图的例子。图6示出一例，其中不设置电容布线，并且隔着保护绝缘膜及栅极绝缘层重叠像素电极与相邻的像素的栅极布线来形成存储电容器。在此情况下，可以省略电容布线及与电容布线连接的第三端子。另外，在图6中，使用相同的附图标记说明与图4相同的部分。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形成显示图案。详细地说，通过在被选择的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，该光学调制作为显示图案被观察者确认。
当液晶显示装置显示动态图像时，由于液晶分子本身响应较慢，所以存在出现余像或出现动态图像模糊的问题。为了改善液晶显示装置的动态图像特性，有被称为插黑的驱动技术，该插黑是指每隔一个帧地进行整个画面的黑色显示的技术。
另外，还有一种被称为倍速驱动的驱动技术，该倍速驱动是指通过将垂直同步频率设定为通常的1.5倍以上，优选设定为通常的2倍以上来改善动态图像特性。
另外，为了改善液晶显示装置的动态图像特性，还有如下一种驱动技术：作为背光灯，使用多个LED(发光二极管)光源或多个EL光源等构成面光源，并且将构成面光源的各个光源独立地在一个帧周期内进行间歇发光驱动。作为面光源，可以使用三种以上的LED或白色发光LED。由于可以独立地控制多个LED，所以可以使LED的发光时序根据液晶层的光学调制的切换时序同步进行。由于该驱动技术可以将LED部分地关断，所以尤其是当显示一个画面中的黑色显示区域的比率高的映像时，可以实现低耗电量。
通过组合上述驱动技术，可以比现有液晶显示装置进一步改善液晶显示装置的动态图像特性等的显示特性。
另外，通过本实施方式，可以以低成本提供电特性高且可靠性高的显示装置。
另外，本实施方式可以与实施方式1自由地组合。
实施方式3
在本实施方式中，示出进行使用多级灰度掩模的曝光以减少掩模数的例子。
此外，示出作为氧化物半导体层的组成不使用生产量有限制的稀少金属的铟的例子。另外，还示出作为氧化物半导体层的组成元素不使用一种稀少金属的镓的例子。
多级灰度掩模是指能够设定三个曝光水平，即曝光部分、中间曝光部分以及未曝光部分的掩模，并且多级灰度掩模是使透过的光具有多个强度的曝光掩模。通过进行一次的曝光及显影工序，可以形成具有多个(典型为两个)厚度的区域的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以减少曝光掩模数。
作为多级灰度掩模的代表例子，有灰色调掩模及半色调掩模。
灰色调掩模包括透光衬底、形成在其上的遮光部及衍射光栅。在遮光部中，光透过率为0％。另一方面，衍射光栅可以通过将狭缝、点、网眼等的光的透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透过率。另外，周期性狭缝、点、网眼或非周期性狭缝、点、网眼都可以用于衍射光栅。
半色调掩模包括透光衬底、形成在其上的半透过部以及遮光部。作为半透过部，可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部可以使用铬或氧化铬等吸收光的遮光材料形成。在对半色调掩模照射曝光光线的情况下，在遮光部中光透过率为0％，而在没有设置遮光部及半透过部的区域中光透过率为100％。另外，在半透过部中，可以在10％至70％的范围内调整光透过率。半透过部中的光透过率可以根据半透过部的材料调整。
图12A至图12E相当于示出薄膜晶体管360的制造工序的截面图。
在图12A中，在设置有绝缘膜357的衬底350上设置栅电极层351。在本实施方式中，使用氧化硅膜(膜厚度100nm)作为绝缘膜357。在栅电极层351上按顺序层叠栅极绝缘层352、包含SiOx的氧化物半导体膜380、氧氮化物膜381以及导电膜383。在本实施方式中，作为包含SiOx的氧化物半导体膜380，使用不包含铟及镓的氧化物半导体，典型地使用Sn-Zn-O类、Zn-O类的氧化物半导体。在本实施方式中，作为包含SiOx的氧化物半导体膜380，使用利用溅射法而得到的Sn-Zn-O类的氧化物半导体。此外，作为氧氮化物膜381，使用不包含SiOx的Sn-Zn-O-N类的氧氮化物材料。
接着，在栅极绝缘层352、包含SiOx的氧化物半导体膜380、氧氮化物膜381以及导电膜383上形成掩模384。
在本实施方式中，示出使用多级(高级)灰度掩模进行曝光以形成掩模384的例子。
通过在使用使透过的光具有多个强度的多级灰度掩模进行曝光之后进行显影，可以形成如图12B所示那样的具有膜厚度不同的区域的掩模384。通过使用多级灰度掩模，可以减少曝光掩模数。
接着，使用掩模384进行第一蚀刻工序，对包含SiOx的氧化物半导体膜380、氧氮化物膜381以及导电膜383进行蚀刻而加工成岛状。其结果是，可以形成受到构图的包含SiOx的氧化物半导体层390、氧氮化物层385以及导电层387(参照图12B)。
接着，对掩模384进行灰化。其结果是，掩模的面积缩小，并且厚度变薄。此时，膜厚度薄的区域的掩模的抗蚀剂(与栅电极层351的一部分重叠的区域)被去除，可以形成被分离的掩模388(参照图12C)。
使用掩模388通过进行第二蚀刻工序对氧氮化物层385、导电层387进行蚀刻，而形成包含SiOx的半导体层353、源区及漏区354a、354b以及源电极层及漏电极层355a、355b(参照图12D)。另外，包含SiOx的半导体层353仅有一部分被蚀刻，而成为具有槽部(凹部)的半导体层，并且在端部中也其一部分被蚀刻而成露出的形状。
通过利用第一蚀刻工序对氧氮化物膜381、导电膜383进行干蚀刻，氧氮化物膜381、导电膜383受到各异向性蚀刻，从而掩模384的端部与氧氮化物层385、导电层387的端部一致，而成为连续的形状。
同样地，通过利用第二蚀刻工序对氧氮化物层385、导电层387进行干蚀刻，氧氮化物层385以及导电层387受到各异向性蚀刻，从而掩模388的端部与包含SiOx的半导体层353的凹部以及端部、源区及漏区354a、354b的端部、源电极层及漏电极层355a、355b的端部一致，而成为连续的形状。
此外，虽然在本实施方式中示出包含SiOx的半导体层353、源电极层及漏电极层355a、355b的端部以相同的锥形角连续地层叠的形状，但是根据蚀刻条件或氧化物半导体层及导电层的材料蚀刻速度不同，所以也有分别具有不同锥形角或不连续的端部形状的情况。
然后，去除掩模388。
接着，在包含氮的气氛中进行200℃至600℃的加热(参照图12E)。包含SiOx的半导体层353包含阻碍晶化的SiOx，即使进行200℃至600℃的加热也可以保持非晶状态。
通过上述工序，可以制造具有包含SiOx的半导体层353的沟道蚀刻型薄膜晶体管360。
如本实施方式所示，通过采用使用多级灰度掩模形成的具有多个(典型的是两个)厚度的区域的抗蚀剂掩模，可以减少抗蚀剂掩模数，从而可以实现工序的简化以及低成本化。
再者，如本实施方式所示，由于通过不将铟及镓用于氧化物半导体层而可以降低氧化物半导体靶材的价格，因此可以实现低成本化。
由此，可以以低成本且高生产率制造半导体装置。
实施方式4
在本实施方式中，图13A及图13B说明沟道停止型薄膜晶体管430的一例。此外，图13B是薄膜晶体管的俯视图的一例，而沿图中的虚线Z1-Z2的截面图相当于图13A。另外，示出将不包含铟的氧化物半导体材料用于薄膜晶体管430的氧化物半导体层的例子。
在图13A中，在衬底400上设置栅电极401。接着，在覆盖栅电极401的栅极绝缘层402上设置包含SiOx的氧化物半导体层403。
在本实施方式中，作为包含SiOx的氧化物半导体层403，使用利用溅射法而得到的Ga-Zn-O类的氧化物半导体。在本实施方式中，作为包含SiOx的氧化物半导体层403，使用不包含铟的氧化物半导体，典型地使用Ga-Sn-Zn-O类、Ga-Zn-O类、Sn-Zn-O类、Ga-Sn-O类、Zn-O类的氧化物半导体。
接着，在包含SiOx的第二氧化物半导体层403上接触地设置沟道保护层418。通过设置沟道保护层418，可以防止在工序中包含SiOx的第二氧化物半导体层403的沟道形成区所受到的损伤(蚀刻中的等离子体或蚀刻剂所导致的膜减少、氧化等)。由此，可以提高薄膜晶体管430的可靠性。
作为沟道保护层418，可以使用无机材料(氧化硅、氮化硅、氧氮化硅、氮氧化硅等)。作为制造方法，可以使用等离子体CVD法或热CVD法等气相生长法或者溅射法。在成膜后通过进行蚀刻来加工其形状而形成沟道保护层418。在此，通过溅射法形成氧化硅膜，并且使用通过光刻形成的掩模进行蚀刻加工，而形成沟道保护层418。
接着，在沟道保护层418及包含SiOx的氧化物半导体层403上形成源区及漏区406a、406b。在本实施方式中。源区及漏区406a、406b使用Ga-Zn-O-N类非单晶膜。此外，源区及漏区406a、406b也可以使用包含氮的Zn-O类非单晶膜，即Zn-O-N类非单晶膜。
接着，在源区及漏区406a、406b上形成第一布线409、第二布线410。作为第一布线409及第二布线410的材料，使用选自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素为成分的合金或组合上述元素的合金膜等。
通过设置源区及漏区406a、406b，金属层的第一布线409、第二布线410与包含SiOx的氧化物半导体层403具有良好的接合，以实现与肖特基结相比在热方面稳定的工作。另外，为了供给沟道的载流子(源极一侧)、稳定地吸收沟道的载流子(漏极一侧)或者不在与布线之间的界面产生电阻成分，积极地设置源区及漏区406a、406b是有效的。
接着，优选以200℃至600℃，典型地以300℃至500℃进行热处理。在此放置在炉中，在大气气氛下以350℃进行一个小时的热处理。通过该热处理，进行包含SiOx的氧化物半导体层403的原子级的重新排列。由于借助于该热处理而释放阻碍载流子迁移的应变，所以在此的热处理(还包括光退火)是重要的。另外，由于通过在此的热处理包含在包含SiOx的氧化物半导体层403中的SiOx阻挡包含SiOx的氧化物半导体层403的晶化，因此可以使包含SiOx的氧化物半导体层403的大部分维持非晶状态。此外，只要在形成包含SiOx的氧化物半导体层403之后进行热处理，就该热处理的时序没有特别的限制，例如也可以在形成像素电极之后进行热处理。
再者，如本实施方式那样，通过不将铟用于氧化物半导体层，作为材料不需要使用有可能枯竭的铟。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式5
在本实施方式中，说明使用两个n沟道型薄膜晶体管760、761构成反相器电路的例子。此外，示出将不包含镓的氧化物半导体材料用于薄膜晶体管760、761的氧化物半导体层的例子。
使用反相器电路、电容器、电阻等构成用来驱动像素部的驱动电路。在组合两个n沟道型TFT形成反相器电路的情况下，有组合增强型晶体管和耗尽型晶体管形成反相器电路的情况(以下称为EDMOS电路)和组合两个增强型TFT形成反相器电路的情况(以下称为EEMOS电路)。注意，在n沟道型TFT的阈值电压是正的情况下，将其定义为增强型晶体管，而在n沟道型TFT的阈值电压是负的情况下，将其定义为耗尽型晶体管。在本说明书中按照该定义进行描述。
将像素部和驱动电路形成在同一衬底上，并且在像素部中，使用配置为矩阵状的增强型晶体管切换对像素电极施加电压的导通截止。
图14A示出驱动电路的反相器电路的截面结构。在图14A中，在衬底740上设置第一栅电极741及第二栅电极742。第一栅电极741及第二栅电极742可以使用钼、钛、铬、钽、钨、铝、铜、钕、钪等的金属材料或以这些材料为主要成分的合金材料的单层或叠层形成。
此外，在覆盖第一栅电极741及第二栅电极742的栅极绝缘层743上设置第一布线749、第二布线750以及第三布线751，并且在第二布线750通过形成在栅极绝缘膜743中的接触孔744与第二栅电极742直接连接。
此外，在第一布线749上形成源区或漏区755a，在第二布线750上形成源区或漏区755b、756a，以及在第三布线751上形成源区或漏区756b。在本实施方式中，源区及漏区755a、755b、756a、756b为不包含SiOx的Zn-O-N类非单晶膜。另外，源区及漏区755a、755b、756a、756b可以使用包含氮的In-Zn-O-N类非单晶膜。
此外，在重叠于第一栅电极741的位置并在第一布线749及第二布线750上隔着源区及漏区755a、755b设置包含SiOx的第一氧化物半导体层745，并且在重叠于第二栅电极742的位置并在第二布线750及第三布线751上隔着源区及漏区756a、756b设置包含SiOx的第二氧化物半导体层747。
在本实施方式中，作为包含SiOx的第一氧化物半导体层745及包含SiOx的第二氧化物半导体层747，使用利用溅射法而得到的In-Zn-O类的氧化物半导体。作为包含SiOx的第一氧化物半导体层745及包含SiOx的第二氧化物半导体层747，使用不包含镓的氧化物半导体，典型地使用In-Sn-Zn-O类、In-Zn-0类、In-Sn-O类、Sn-Zn-O类、Zn-O类的氧化物半导体。
第一薄膜晶体管760具有第一栅电极741和隔着栅极绝缘层743与第一栅电极741重叠的包含SiOx的第一氧化物半导体层745，并且第一布线749是接地电位的电源线(接地电源线)。该接地电位的电源线也可以是被施加负电压VDL的电源线(负电源线)。
此外，第二薄膜晶体管761具有第二栅电极742和隔着栅极绝缘层743与第二栅电极742重叠的包含SiOx的第二氧化物半导体层747，并且第三布线751是被施加正电压VDD的电源线(正电源线)。
如图14A所示那样，电连接到包含SiOx的第一氧化物半导体层745和包含SiOx的第二氧化物半导体层747的双方的第二布线750通过形成在栅极绝缘层743中的接触孔744与第二薄膜晶体管761的第二栅电极742直接连接。通过使第二布线750和第二栅电极742直接连接，可以得到良好的接触并降低接触电阻。与通过其他导电膜，例如透明导电膜连接第二栅电极742和第二布线750的情况相比，可以实现接触孔数的减少、借助于接触孔数的减少的占有面积的缩小。
此外，图14B示出驱动电路的反相器电路的俯视图。在图14B中，沿虚线Y1-Y2截断的截面相当于图14A。
如本实施方式所示，通过不将镓用于氧化物半导体层，不需要使用其制造成本高的材料的包含镓的靶材。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式6
在本实施方式中，图15A及图15B说明顶栅型薄膜晶体管330的一例。此外，图15B为薄膜晶体管的俯视图的一例，而沿图中的虚线P1-P2截断的截面图相当于图15A。
在图15A中，通过在衬底300上层叠导电膜和氧氮化膜而进行蚀刻，形成第一布线309和第二布线310，在其上形成氧氮化物层304a、304b。此外，将第一布线309和第二布线310用作源电极及漏电极。另外，作为用作源区及漏区的氧氮化物层304a、304b使用In-Ga-Zn-O-N类的非单晶膜。
接着，覆盖衬底300的暴露的区域及氧氮化物层304a、304b地形成包含SiOx的氧化物半导体层305。在本实施方式中，作为包含SiOx的氧化物半导体层305，使用包含SiOx的Sn-Zn-O类的氧化物半导体。
接着，形成覆盖氧化物半导体层305、第一布线309以及第二布线310地形成栅极绝缘层303。
接着，优选以200℃至600℃，典型地以300℃至500℃进行热处理。在此放置在炉中，并且在大气气氛下以350℃进行一个小时的热处理。通过该热处理，进行包含SiOx氧化物半导体层305的原子级的重新排列。由于通过该热处理释放阻碍载流子迁移的应变，所以在此的热处理(还包括光退火)是重要的。
接着，在栅极绝缘层303上的与包含SiOx的氧化物半导体层305接触于衬底300的区域重叠的位置设置栅电极301。
通过上述工序，可以制造顶栅结构的薄膜晶体管330。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式7
在本实施方式中，图16A及图16B说明顶栅型薄膜晶体管630的一例。此外，图16B为薄膜晶体管的俯视图的一例，而沿图中的虚线R1-R2截断的截面图相当于图16A。
在图16A中，在衬底600上形成包含SiOx的氧化物半导体层605。在本实施方式中，作为氧化物半导体层605，使用包含SiOx的Sn-Zn-O类的氧化物半导体。
接着，在氧化物半导体层605上形成源区及漏区606a、606b。在本实施方式中，源区及漏区606a、606b为Ga-Zn-O类非单晶膜。此外，源区及漏区606a、606b也可以使用包含氮的Ga-Zn-O类非单晶膜，即Ga-Zn-O-N类非单晶膜(也称为GZON膜)。
接着，在源区及漏区606a、606b上形成第一布线609和第二布线610。此外，第一布线609和第二布线610用作源电极及漏电极。
接着，在第一布线609和第二布线610上形成栅极绝缘层603。
接着，在与氧化物半导体层605接触于栅极绝缘层603的区域重叠的位置并在栅极绝缘层603上设置栅电极601。
接着，优选以200℃至600℃，典型地以300℃至500℃进行热处理。在此放置在炉中，并且在大气气氛下以350℃进行一个小时的热处理。通过该热处理，进行氧化物半导体层605的原子级的重新排列。由于通过该热处理释放阻碍载流子迁移的应变，所以在此的热处理(还包括光退火)是重要的。
通过上述工序，可以制造顶栅结构的薄膜晶体管630。
实施方式8
以下说明在半导体装置的一例的显示装置中，在同一衬底上至少制造配置在驱动电路的一部分及像素部的薄膜晶体管的例子。
根据实施方式2形成配置在像素部中的薄膜晶体管，将包含SiOx的氧化物半导体层用于沟道形成区，作为源区及漏区使用包含氮的氧化物半导体。此外，因为薄膜晶体管是n沟道型TFT，所以将驱动电路中的可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。
图17A示出半导体装置的一例的有源矩阵型液晶显示装置的框图的一例。图17A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择了的像素的视频信号输入的信号线驱动电路5303。
此外，实施方式2所示的薄膜晶体管是n沟道型TFT，参照图18说明由n沟道型TFT构成的信号线驱动电路。
图18所示的信号线驱动电路包括：驱动器IC5601；开关群5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关群5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
像素部5301通过从信号线驱动电路5303在列方向上延伸地配置的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302在行方向上延伸地配置的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接，并具有对应于信号线S1-Sm以及扫描线G1-Gn配置为矩阵形的多个像素(未图示)。并且，各个像素与信号线Sj(信号线S1-Sm中任一个)、扫描线Gi(扫描线G1-Gn中任一个)连接。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关群5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关群5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至布线5621_M中任一个)分别通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
另外，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
另外，驱动器IC5601优选形成在单晶衬底上。再者，开关群5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通过FPC等连接驱动器IC5601和开关群5602_1至5602_M。
接着，参照图19的时序图说明图18所示的信号线驱动电路的工作。另外，图19的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图18的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图19相同的工作。
另外，图19的时序图示出第J列布线5621_J分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
另外，图19的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通·截止的时序5703a、第二薄膜晶体管5603b的导通·截止的时序5703b、第三薄膜晶体管5603c的导通·截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
另外，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，对布线5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-1，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj+1。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-1、Data_j、Data_j+1。
如图19所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，图18的信号线驱动电路通过将一个栅极选择期间分割为三个而可以在一个栅极选择期间中将视频信号从一个布线5621输入到三个信号线。因此，图18的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，图18的信号线驱动电路可以提高可靠性、成品率等。
另外，只要能够如图18所示，将一个栅极选择期间分割为多个子选择期间，并在多个子选择期间的每一个中从某一个布线分别将视频信号输入到多个信号线，就不限制薄膜晶体管的配置、数量及驱动方法等。
例如，当在三个以上的子选择期间的每一个期间中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用于控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一例，也可以如图20的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图20的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通·截止的时序5803a、第二薄膜晶体管5603b的导通·截止的时序5803b、第三薄膜晶体管5603c的导通·截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图20所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，因为应用图20的时序图的图18的信号线驱动电路可以通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。另外，在图20中，使用相同的附图标记来表示与图19相同的部分，而省略对于相同的部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接有一条线用的像素的晶体管的栅电极。而且，由于需要将一条线用的像素的晶体管一齐导通，因此使用能够产生大电流的缓冲器。
参照图21和图22说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图21示出移位寄存器的电路结构。图21所示的移位寄存器由多个触发器(触发器5701_1至5701_n)构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图21的移位寄存器的连接关系。在图21的移位寄存器的第i级触发器5701_i(触发器5701_1至5701_n中任一个)中，图22所示的第一布线5501连接到第七布线5717_i-1，图22所示的第二布线5502连接到第七布线5717_i+1，图22所示的第三布线5503连接到第七布线5717_i，并且图22所示的第六布线5506连接到第五布线5715。
此外，在奇数级的触发器中图22所示的第四布线5504连接到第二布线5712，在偶数级的触发器中其连接到第三布线5713，并且图22所示的第五布线5505连接到第四布线5714。
但是，第一级触发器5701_1的图22所示的第一布线5501连接到第一布线5711，而第n级触发器5701_n的图22所示的第二布线5502连接到第六布线5716。
另外，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，图22示出图21所示的触发器的详细结构。图22所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。另外，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅极-源极间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。
在图22中，第三薄膜晶体管5573的栅电极与电源线电连接。此外，连接第三薄膜晶体管5573和第四薄膜晶体管5574的电路(在图22中由虚线围绕的电路)可以认为相当于图14A所示的结构。在此示出所有薄膜晶体管是增强型n沟道型晶体管的例子，但是没有特别的限制，例如即使作为第三薄膜晶体管5573使用耗尽型n沟道型晶体管也可以驱动驱动电路。
接着，下面示出图21所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，并且第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
另外，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部分为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极及第八薄膜晶体管5578的第二电极的连接部为节点5544。
另外，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
此外，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用于驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用于驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。另外，通过多个扫描线驱动电路向同一扫描线输出信号，有利于显示装置的大型化。
此外，在制造半导体装置的一例的有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图17B示出有源矩阵型发光显示装置的框图的一例。
图17B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
在输入到图17B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，使像素处于发光或非发光状态。因此，可以采用区域灰度法或时间灰度法进行灰度级显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度级显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度级显示。
因为发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合于时间灰度法。在具体地采用时间灰度法进行显示的情况下，将一个帧周期分割为多个子帧周期。然后，根据视频信号，在各子帧周期中使像素的发光元件处于发光或非发光状态。通过将一个帧周期分割为多个子帧周期，可以利用视频信号控制在一个帧周期中像素实际上发光的期间的总长度，并可以显示灰度级。
另外，在图17B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个开关TFT时，使用第一扫描线驱动电路5402生成输入到一个开关TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一个开关TFT的栅极布线的第二扫描线的信号。但是，也可以共同使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，也可以使用多个扫描线驱动电路分别生成输入到多个扫描线的所有信号。
此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。
此外，上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、耗电量比其他的显示装置小、可形成为薄且轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施加电场使微囊中的粒子互相向相反方向移动，以仅显示集合在一方的粒子的颜色。另外，第一粒子或第二粒子包含染料，并且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中，介电常数高的物质移动到高电场区。电泳显示器不需要液晶显示装置所需的偏振片和对置衬底，从而可以使其厚度和重量减少一半。
将在溶剂中分散有上述微囊的溶液称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊以使微囊夹在两个电极之间，而完成有源矩阵型显示装置，通过对微囊施加电场可以进行显示。例如，可以使用包括实施方式2的薄膜晶体管(将包含SiOx的氧化物半导体层用于沟道形成区，并且作为源区及漏区使用包含氮的氧化物半导体)的有源矩阵衬底。
此外，作为微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
通过上述工序，可以制造作为半导体装置可靠性高的显示装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式9
在本实施方式中，示出发光显示装置的一例作为半导体装置。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)重新结合，发光有机化合物达到激发态，并且当该激发态恢复到基态时，获得发光。根据这种机理，该发光元件被称为电流激发型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，并且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有由电介质层夹住发光层并还利用电极夹住该夹住发光层的电介质层的结构，并且其发光机理是利用金属离子的内层电子跃迁的定域型发光。另外，在此使用有机EL元件作为发光元件而进行说明。
图23示出可以使用数字时间灰度级驱动的像素结构的一例作为半导体装置的例子。
对可以应用数字时间灰度级驱动的像素的结构以及像素的工作进行说明。这里示出在一个像素中使用两个n沟道型晶体管的例子，该n沟道型晶体管包括将包含SiOx的氧化物半导体层(典型的是In-Ga-Zn-O类非单晶膜)用于沟道形成区，并且作为源区及漏区使用包含氮的In-Ga-Zn-O类氧化物半导体。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件6403。在开关晶体管6401中，栅极与扫描线6406连接，第一电极(源电极及漏电极中的一方)与信号线6405连接，第二电极(源电极及漏电极中的另一方)与驱动晶体管6402的栅极连接。在驱动晶体管6402中，栅极通过电容元件6403与电源线6407连接，第一电极与电源线6407连接，第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接，将该连接部分用作公共连接部。
另外，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。另外，低电源电位是指以设定于电源线6407的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使发光元件6404产生电流以使发光元件6404发光，以高电源电位与低电源电位的电位差为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动晶体管6402的栅极输入能够使驱动晶体管6402成为充分地导通或截止的两个状态的视频信号。即，驱动晶体管6402在线形区域进行工作。由于驱动晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极上。另外，对信号线6405施加(电源线电压+驱动晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图23相同的像素结构。
当进行模拟灰度级驱动时，对驱动晶体管6402的栅极施加发光元件6404的正向电压+驱动晶体管6402的Vth以上的电压。发光元件6404的正向电压是指设定为所希望的亮度时的电压，至少包含正向阈值电压。另外，通过输入使驱动晶体管6402在饱和区域工作的视频信号，可以在发光元件6402中产生电流。为了使驱动晶体管6402在饱和区域进行工作，将电源线6407的电位设定为高于驱动晶体管6402的栅极电位。通过将视频信号设定为模拟方式，可以在发光元件6404中产生根据视频信号的电流，而进行模拟灰度级驱动。
另外，图23所示的像素结构不局限于此。例如，还可以对图23所示的像素添加开关、电阻元件、电容元件、晶体管或逻辑电路等。
接着，参照图24A至24C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。可以与实施方式2所示的薄膜晶体管170同样地制造用于图24A、24B和24C的半导体装置的驱动TFT的TFT7001、7011、7021，这些TFT是将包含SiOx的氧化物半导体层用于沟道形成区，并且作为源区及漏区使用包含氮的氧化物半导体的薄膜晶体管。
为了取出发光，发光元件的阳极或阴极的至少一方是透明的即可。而且，在衬底上形成薄膜晶体管及发光元件，并且有如下结构的发光元件，即从与衬底相反的面取出发光的顶部发射、从衬底一侧的面取出发光的底部发射以及从衬底一侧及与衬底相反的面取出发光的双面发射。像素结构可以应用于任何发射结构的发光元件。
参照图24A说明顶部发射结构的发光元件。
在图24A中示出当驱动TFT的TFT7001为n型且从发光元件7002发射的光穿过到阳极7005一侧时的像素的截面图。在TFT7001中，作为半导体层使用包含氧化硅的In-Sn-O类氧化物半导体，并且作为源区及漏区使用包含氮的In-Zn-O类氧化物半导体。在图24A中，发光元件7002的阴极7003和驱动TFT的TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。至于阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、MgAg、AlLi等。而且，发光层7004可以由单层或多层的叠层构成。在由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。另外，不需要设置所有这种层。使用透过光的具有透光性的导电材料形成阳极7005，例如也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图24A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图24B说明底部发射结构的发光元件。图24B示出在驱动TFT7011是n型，并且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在TFT7011中，作为半导体层使用包含氧化硅的In-Zn-O类氧化物半导体，并且作为源区及漏区使用包含氮的In-Zn-O类氧化物半导体。在图24B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。另外，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用来反射光或遮光的屏蔽膜7016。与图24A的情况同样地，至于阴极7013，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图24A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图24A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图24B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图24C说明双面发射结构的发光元件。在图24C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。在TFT7021中，作为半导体层使用包含氧化硅的In-Zn-O类氧化物半导体，并且作为源区及漏区使用包含氮的Zn-O类氧化物半导体。与图24A的情况同样地，至于阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图24A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图24A同样地使用透过光的具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图24C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧的双方。
另外，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
另外，在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
接着，参照图25A和25B说明相当于半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图25A是一种面板的俯视图，其中利用密封材料将形成在第一衬底上的薄膜晶体管及发光元件密封在与第二衬底之间。图25B相当于沿着图25A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样为了不暴露于大气，优选由气密性高且脱气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)或覆盖材料来进行封装(密封)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图25B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510使用包含氧化硅的In-Zn-O类氧化物半导体，并且作为源区及漏区使用包含氮的In-Zn-O类氧化物半导体。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。另外，虽然发光元件4511的结构为第一电极层4517、电致发光层4512和第二电极层4513的叠层结构，但它不局限于本实施方式所示的结构。可以根据从发光元件4511取出的光的方向等适当地改变发光元件4511的结构。
分隔壁4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷而形成。特别优选的是，以如下条件形成分隔壁4520：使用感光性的材料，并在第一电极层4517上形成开口部，并且使该开口部的侧壁成为具有连续曲率的倾斜面。
电致发光层4512既可以由单层构成，又可以由多层的叠层构成。
为了不使氧、氢、水分、二氧化碳等侵入到发光元件4511，可以在第二电极层4513以及分隔壁4520上形成保护膜。可以形成氮化硅膜、氮氧化硅膜、DLC膜等作为保护膜。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电子4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。
位于从发光元件4511的取出光的方向上的第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)等。在本实施方式中，作为填料4507使用氮。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理利用表面的凹凸来扩散反射光并降低眩光。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路而安装。此外，也可以另外仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装。本实施方式不局限于图25A和25B的结构。
通过上述工序，可以制造可靠性高的发光显示装置(显示面板)作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式10
可以通过制造将包含SiOx的氧化物半导体层用于沟道形成区，并作为源区及漏区使用包含氮的氧化物半导体的薄膜晶体管，并且将该薄膜晶体管用于驱动电路，还用于像素部，来制造具有显示功能的液晶显示装置。此外，可以将使用薄膜晶体管的驱动电路的一部分或整体一体形成在与像素部同一衬底上，来形成系统型面板(system-on-panel)。
液晶显示装置作为显示元件包括液晶元件(也称为液晶显示元件)。
此外，液晶显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，关于在制造该液晶显示装置的过程中相当于显示元件完成之前的一个方式的元件衬底，该元件衬底在多个像素中分别具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，或其他任何方式。
另外，本说明书中的液晶显示装置是指图像显示器件、显示器件、或光源(包括照明装置)。另外，显示装置还包括安装有连接器诸如FPC(FlexiblePrinted Circuit；柔性印刷电路)、TAB(Tape Automated Bonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板设置于TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到液晶显示元件上的模块。
参照图26A1至26B说明相当于液晶显示装置的一个方式的液晶显示面板的外观及截面。图26A1和26A2是一种面板的俯视图，其中利用密封材料4005将液晶元件4013密封在第一衬底4001与第二衬底4006之间。图26B相当于沿着图26A1和26A2的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。在本实施方式中液晶层4008没有特别的限制，但是使用显示蓝相的液晶材料。在从未施加电压状态到施加电压状态中，显示蓝相的液晶材料的响应速度短，即为1msec以下，可以实现高速相应。作为显示蓝相的液晶材料包含液晶及手性试剂。手性试剂用于使液晶取向于螺旋结构并显示出蓝相。例如，将混合有5wt％以上的手性试剂的液晶材料用于液晶层。液晶使用热致液晶、低分子液晶、高分子液晶、铁电性液晶、反铁电性液晶等。
此外，在图26A1中，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另外准备的衬底上。此外，图26A2是将信号线驱动电路的一部分形成在第一衬底4001上的例子，在第一衬底4001上形成信号线驱动电路4003b，并且在另行准备的衬底上安装有由单晶半导体膜或多晶半导体膜形成的信号线驱动电路4003a。
另外，对于另外形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图26A1是通过COG方法安装信号线驱动电路4003的例子，而图26A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图26B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。薄膜晶体管4010、4011上设置有绝缘层4020、4021。对薄膜晶体管4010、4011可以使用将包含SiOx的氧化物半导体层用于沟道形成区，并且作为源区及漏区可以应用包含氮的氧化物半导体的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，在第一衬底4001上设置像素电极层4030及共同电极层4031，像素电极层4030与薄膜晶体管4010电连接。液晶元件4013包括像素电极层4030、共同电极层4031以及液晶层4008。在本实施方式中使用通过产生大致平行于衬底(即，水平方向)的电场来在平行于衬底的一面内移动液晶分子以控制灰度的方式。作为这种方式，可以适用用于IPS(In PlaneSwitching；平面内切换)模式的电极结构和用于FFS(Fringe fieldswitching；边缘场切换)模式的电极结构。另外，在第一衬底4001、第二衬底4006的外侧分别设置有偏振片4032、4033。
另外，作为第一衬底4001、第二衬底4006，可以使用具有透光性的玻璃、塑料等。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF薄膜或聚酯薄膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶层4008的厚度(单元间隙)而设置的。另外，还可以使用球状间隔物。
另外，虽然在图26A1至26B的液晶显示装置中示出在衬底的外侧(可见一侧)设置偏振片的例子，但是也可以在衬底的内侧设置偏振片。偏振片的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑矩阵的遮光层。
层间膜的绝缘层4021是透光性树脂层。此外，将层间膜的绝缘层4021的一部分用作遮光层4012。遮光层4012覆盖薄膜晶体管4010、4011。在图26A1至26B中，以覆盖薄膜晶体管4010、4011的上方的方式在第二衬底4006一侧设置有遮光层4034。通过设置遮光层4012及遮光层4034，更可以提高对比度及薄膜晶体管的稳定化的效果。
通过设置遮光层4034，可以降低进入到薄膜晶体管的半导体层的光的强度，可以得到防止因氧化物半导体的光敏度而导致的薄膜晶体管得电特性变动来实现稳定化的效果。
可以采用用作保护膜的绝缘层4020覆盖的结构，但是不局限于此。
另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。使用溅射法并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜，即可。
此外，当作为平坦化绝缘膜还形成透光性绝缘层时，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层。
至于层叠的绝缘层的形成方法并没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊涂机、帘涂机、刮刀涂布机等来形成。在使用材料液形成绝缘层的情况下，也可以在进行焙烧的工序中同时进行半导体层的退火(200℃至400℃)。通过兼作绝缘层的焙烧工序和半导体层的退火，可以高效地制造液晶显示装置。
作为像素电极层4030、共同电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030、共同电极层4031。
另外，供给到另外形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
此外，因为薄膜晶体管容易由于静电等发生损坏，所以作为栅极线或源极线，优选在同一衬底上设置驱动电路保护用的保护电路。保护电路优选由使用氧化物半导体的非线性元件构成。
在图26中，连接端子电极4015由与像素电极层4030相同的导电膜形成，并且连接端子4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图26A1、26A2以及26B中示出另外形成信号线驱动电路4003并将它安装在第一衬底4001的例子，但是不局限于该结构。既可以另外形成扫描线驱动电路而安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图27是液晶显示装置的截面结构的一例，利用密封材料2602固定元件衬底2600和对置衬底2601，并在其间设置包括TFT等的元件层2603、液晶层2604。
当进行彩色显示时，在背光部配置发射多种发光颜色的发光二极管。当采用RGB方式时，将红色的发光二极管2910R、绿色的发光二极管2910G、蓝色的发光二极管2910B分别配置在将液晶显示装置的显示区分割为多个区的分割区。
在对置衬底2601的外侧设置有偏振片2606，在元件衬底2600的外侧设置有偏振片2607、光学片2613。光源由红色的发光二极管2910R、绿色的发光二极管2910G、蓝色的发光二极管2910B以及反射板2611构成，设置在电路衬底2612上的LED控制电路2912通过柔性布线衬底2609与元件衬底2600的布线电路部2608连接，还在其中组装有控制电路及电源电路等的外部电路。
在本实施方式中示出由该LED控制电路2912分别使LED发光的场序制方式的液晶显示装置的例子，但是不局限于此，也可以作为背光灯的光源使用冷阴极管或白色LED，并设置彩色滤光片。
此外，在本实施方式中示出用于IPS模式的电极结构的例子，但是不局限于此，可以使用TN(扭曲向列；Twisted Nematic)模式、MVA(多象限垂直配向；Multi-domain Vertical Alignment)模式、PVA(垂直取向构型；Patterned Vertical Alignment)模式、ASM(轴对称排列微单元；AxiallySymmetric aligned Micro-cell)模式、OCB(光学补偿弯曲；OpticallyCompensated Birefringence)模式、FLC(铁电性液晶；Ferroelectric LiquidCrystal)模式、AFLC(反铁电性液晶；Anti Ferroelectric Liquid Crystal)模式等。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式11
在本实施方式中，作为半导体装置示出电子纸的一例。
图28A示出有源矩阵型电子纸的截面图。可以与实施方式2所示的将包含SiOx的氧化物半导体层用于沟道形成区，并且作为源区及漏区使用包含氮的氧化物半导体的薄膜晶体管同样地制造配置在用于半导体装置的显示部中的薄膜晶体管581。
图28A的电子纸是采用扭转球显示方式的显示装置的例子。扭转球显示方式是指一种方法，其中将一个半球表面为黑色而另一半球表面为白色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
密封在衬底580和衬底596之间的薄膜晶体管581是底栅结构的薄膜晶体管，并通过源电极层或漏电极层与第一电极层587在形成在绝缘层583、584、585中的开口互相接触而电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a和白色区590b，其周围包括充满了液体的空洞594，并且球形粒子589的周围充满了树脂等的填充材料595(参照图28A)。
在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。第二电极层588与设置在与薄膜晶体管581同一衬底上的共同电位线电连接。在共同连接部中可以通过配置在一对衬底间的导电粒子，使第二电极层588与共同电位线电连接。
此外，还可以使用电泳元件来代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带有正电的白色微粒以及带有负电的黑色微粒。当对于设置在第一电极层和第二电极层之间的微囊由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，其耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不给显示部供应电源，也能够保持显示过一次的图像，因此，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发射源，也能够储存显示过的图像。
通过实施方式2所示的工序来制造将包含SiOx的氧化物半导体层用于沟道形成区，并且作为源区及漏区使用包含氮的氧化物半导体的薄膜晶体管，可以制造减少制造成本的电子纸作为半导体装置。电子纸可以用于用来显示信息的各种领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车内广告、信用卡等的各种卡片中的显示等。图28B示出电子设备的一例。
图28B示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，并且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图28B中的显示部2705)中可以显示文章，而在左边的显示部(图28B中的显示部2707)中可以显示图像。
此外，在图28B中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式12
包括将包含SiOx的氧化物半导体层用于沟道形成区，并且作为源区及漏区使用包含氮的氧化物半导体的薄膜晶体管的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、拍摄装置诸如数码相机或数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图29A示出电视装置9601的一例。在电视装置9601中，框体组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出固定在墙9600上支撑框体的背面的结构。
可以通过利用框体所具备的操作开关、另外提供的遥控操作机9610进行电视装置9601的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的映像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9601采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图29B示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图29B所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备本说明书所公开的半导体装置的结构即可，并且可以采用适当地设置有其它附属设备的结构。图29B所示的便携式游戏机具有如下功能：读出存储在记录介质中的程序或数据并将其显示在显示部上；以及通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图29B所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图30A示出移动电话机1000的一个例子。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图30A所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来打电话或进行电子邮件的输入等的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示+输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，来判断移动电话机1000的方向(竖向还是横向)，从而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式来进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，而可以进行身份识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测光源，也可以拍摄手指静脉、手掌静脉等。
图30B也是移动电话机的一个例子。图30B的移动电话机，在框体9411中具有包括显示部9412以及操作钮9413的显示装置9410，在框体9401中具有包括操作钮9402、外部输入端子9403、麦克9404、扬声器9405以及来电话时发光的发光部9406的通信装置9400，具有显示功能的显示装置9410与具有电话功能的通信装置9400可以沿着箭头所指的两个方向分离。所以可以将显示装置9410和通信装置9400的短轴互相连接，或将显示装置9410和通信装置9400的长轴互相连接。另外，当仅需要显示功能时，可以将通信装置9400和显示装置9410分开而单独使用显示装置9410。通信装置9400和显示装置9410可以通过无线通信或有线通信来进行图像或输入信息的接收，并分别具有可进行充电的电池。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
本说明书根据2009年1月23日在日本专利局受理的日本专利申请编号2009-013532而制作，所述申请内容包括在本说明书中。

Claims (12)

1.一种半导体装置，包括：
绝缘表面上的栅电极；
位于所述绝缘表面上的包含SiOx的氧化物半导体层；
所述栅电极和所述包含SiOx的氧化物半导体层之间的绝缘层；
源电极层及漏电极层；以及
介于所述包含SiOx的氧化物半导体层和所述源电极层及漏电极层之间的源区及漏区，
其中，所述源区及漏区中的每个均包括氧氮化物材料，
其中，通过使用第一靶材的溅射法形成所述包含SiOx的氧化物半导体层，且
其中，通过使用不同于所述第一靶材的第二靶材的溅射法形成所述源区及漏区。
2.根据权利要求1所述的半导体装置，其中所述包含SiOx的氧化物半导体层包含锡。
3.根据权利要求1所述的半导体装置，其中所述包含SiOx的氧化物半导体层包含锌。
4.根据权利要求1所述的半导体装置，其中所述第一靶材包含0.1wt％以上且20wt％以下的SiO2。
5.根据权利要求1所述的半导体装置，其中所述包含SiOx的氧化物半导体层包括与所述栅电极重叠的沟道区。
6.根据权利要求1所述的半导体装置，其中整个所述氧化物半导体层与所述栅电极重叠。
7.根据权利要求1所述的半导体装置，其中所述包含SiOx的氧化物半导体层包括In-Ga-Zn类氧化物半导体。
8.一种半导体装置的制造方法，包括如下步骤：
在绝缘表面上形成栅电极；
在所述栅电极上形成绝缘层；
在所述绝缘层上通过使用包含0.1wt％以上且20wt％以下的SiO2的第一氧化物半导体靶材的溅射法形成包含SiOx的氧化物半导体层；以及
在所述包含SiOx的氧化物半导体层上在包含氮的气氛中通过使用第二氧化物半导体靶材的溅射法形成氧氮化物层。
9.根据权利要求8所述的半导体装置的制造方法，还包括如下步骤，在形成所述氧氮化物层之后，去除重叠于所述栅电极的所述氧氮化物层的一部分，以使所述包含SiOx的氧化物半导体层的一部分露出。
10.根据权利要求8所述的半导体装置的制造方法，其中所述包含SiOx的氧化物半导体层包括In-Ga-Zn类氧化物半导体。
11.一种半导体装置的制造方法，包括如下步骤：
在绝缘表面上通过使用包含0.1wt％以上且20wt％以下的SiO2的第一氧化物半导体靶材的溅射法形成包含SiOx的氧化物半导体层；
在所述包含SiOx的氧化物半导体层上在包含氮的气氛中通过使用第二氧化物半导体靶材的溅射法形成氧氮化物层；
覆盖所述氧氮化物层地形成绝缘层；以及
在所述绝缘层上形成栅电极。
12.根据权利要求11所述的半导体装置的制造方法，其中所述包含SiOx的氧化物半导体层包括In-Ga-Zn类氧化物半导体。
CN201010110174.5A 2009-01-23 2010-01-22 半导体装置及其制造方法 Expired - Fee Related CN101789451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009013532 2009-01-23
JP2009-013532 2009-01-23

Publications (2)

Publication Number Publication Date
CN101789451A CN101789451A (zh) 2010-07-28
CN101789451B true CN101789451B (zh) 2014-04-30

Family

ID=42353436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010110174.5A Expired - Fee Related CN101789451B (zh) 2009-01-23 2010-01-22 半导体装置及其制造方法

Country Status (5)

Country Link
US (3) US8492756B2 (zh)
JP (2) JP5550356B2 (zh)
KR (3) KR101680849B1 (zh)
CN (1) CN101789451B (zh)
TW (1) TWI489633B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN106340542A (zh) * 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
WO2012053374A1 (en) * 2010-10-20 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI572009B (zh) * 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
JP5719610B2 (ja) * 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
TWI614747B (zh) 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5490314B2 (ja) * 2011-04-18 2014-05-14 シャープ株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
TWI451176B (zh) * 2011-05-23 2014-09-01 Au Optronics Corp 液晶顯示器及用來對液晶顯示器的像素充放電的方法
TWI686871B (zh) * 2011-06-17 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105702741B (zh) 2011-09-29 2019-01-01 株式会社半导体能源研究所 半导体器件
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
US9362313B2 (en) 2012-05-09 2016-06-07 Kobe Steel, Ltd. Thin film transistor and display device
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI478354B (zh) * 2012-07-25 2015-03-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置
TWI489191B (zh) * 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103021942B (zh) * 2012-12-14 2015-08-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9865725B2 (en) * 2015-04-14 2018-01-09 Hrl Laboratories, Llc III-nitride transistor with trench gate
WO2017071658A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管构成的电路结构及制造方法和显示器面板
CN105448247A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 调制背光源的方法及装置、灯条、背光模组、显示装置
JP6802653B2 (ja) 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
CN106784014A (zh) * 2016-12-23 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板、显示装置
CN111108541B (zh) * 2017-09-27 2021-10-15 夏普株式会社 可弯曲性显示装置以及可弯曲性显示装置的制造方法
JP2019075928A (ja) * 2017-10-18 2019-05-16 シャープ株式会社 太陽電池モジュールおよび太陽光発電システム
CN107768307A (zh) * 2017-11-21 2018-03-06 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
KR102092086B1 (ko) 2018-04-27 2020-03-23 이석재 에어 블라스트 머신
KR102184626B1 (ko) 2018-07-16 2020-11-30 이석재 블라스트머신 주행장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335304A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767434A (en) * 1971-04-08 1973-10-23 Owens Illinois Inc METHOD OF PREPARING P{11 O{11 {13 SiO{11 {11 PRODUCTS
EP0072603B1 (en) * 1978-06-14 1986-10-01 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
ES8705608A1 (es) 1985-04-22 1987-05-01 Click Systems Ltd Una estructura que comprende un bastidor de soporte
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6303503B1 (en) * 1999-10-13 2001-10-16 National Semiconductor Corporation Process for the formation of cobalt salicide layers employing a sputter etch surface preparation step
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003026019A1 (fr) * 2001-09-12 2003-03-27 Nec Corporation Dispositif a semi-conducteurs et procede de production correspondant
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7291967B2 (en) 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7648861B2 (en) * 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
TWI834207B (zh) * 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335304A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20150018611A (ko) 2015-02-23
TWI489633B (zh) 2015-06-21
US20140319520A1 (en) 2014-10-30
JP2010192881A (ja) 2010-09-02
JP5816331B2 (ja) 2015-11-18
US8785929B2 (en) 2014-07-22
US9040985B2 (en) 2015-05-26
CN101789451A (zh) 2010-07-28
KR20100086938A (ko) 2010-08-02
US20100187523A1 (en) 2010-07-29
KR20160114554A (ko) 2016-10-05
JP5550356B2 (ja) 2014-07-16
JP2014199930A (ja) 2014-10-23
US8492756B2 (en) 2013-07-23
KR101777843B1 (ko) 2017-09-12
US20130285052A1 (en) 2013-10-31
KR101680849B1 (ko) 2016-11-29
TW201044592A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
CN101789451B (zh) 半导体装置及其制造方法
KR101859363B1 (ko) 반도체 장치의 제작 방법
CN101794820B (zh) 半导体装置及其制造方法
CN101847661B (zh) 半导体装置及其制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN101826558B (zh) 半导体装置及半导体装置的制造方法
CN101794822B (zh) 半导体装置及其制造方法
CN101866952B (zh) 半导体装置及其制造方法
JP2021168394A (ja) 半導体装置
CN102473728B (zh) 半导体装置的制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN102169906B (zh) 半导体装置
CN102842585B (zh) 半导体装置以及半导体装置的制造方法
CN101800250B (zh) 半导体装置以及半导体装置的制造方法
CN102460713B (zh) 用于制造半导体器件的方法
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
TWI476915B (zh) 半導體裝置及其製造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101859798A (zh) 半导体装置以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140430

Termination date: 20220122