WO2020124900A1 - 薄膜晶体管及其制作方法、阵列基板 - Google Patents
薄膜晶体管及其制作方法、阵列基板 Download PDFInfo
- Publication number
- WO2020124900A1 WO2020124900A1 PCT/CN2019/083213 CN2019083213W WO2020124900A1 WO 2020124900 A1 WO2020124900 A1 WO 2020124900A1 CN 2019083213 W CN2019083213 W CN 2019083213W WO 2020124900 A1 WO2020124900 A1 WO 2020124900A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- metal
- layer
- metal oxide
- crystalline
- thin film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 133
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 132
- 239000005300 metallic glass Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims description 81
- 239000002184 metal Substances 0.000 claims description 81
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 68
- 239000010408 film Substances 0.000 claims description 38
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 34
- 229910052733 gallium Inorganic materials 0.000 claims description 34
- 229910052738 indium Inorganic materials 0.000 claims description 34
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 34
- 239000011787 zinc oxide Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 23
- 238000009413 insulation Methods 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管基板（100）及其制作方法、阵列基板。该薄膜晶体管基板（100）包括衬底（11）以及设置在该衬底（11）上的有源层（12）。其中，该有源层（12）包括两端的结晶金属氧化物（121）以及设置在该结晶金属氧化物（121）之间的非晶金属氧化物（122）。
Description
本申请涉及显示领域，特别涉及一种薄膜晶体管基板及其制作方法、阵列基板。
随着显示面板尺寸的不断增大，薄膜晶体管的驱动频率也不断提高。传统非晶硅薄膜晶体管具有电子迁移率低，均一性较差的缺点。
铟镓锌氧化物(In-Ga-Zn-O，IGZO)薄膜晶体管因为其迁移率高、透光性好、薄膜结构稳定、制备温度低以及成本低等优点受到越来越多的重视。但是铟镓锌氧化物(In-Ga-Zn-O，IGZO)对环境比较敏感，铟镓锌氧化物(In-Ga-Zn-O，IGZO)薄膜晶体管器件存在器件稳定性较差的问题。
因此，目前亟需一种薄膜晶体管基板及其制作方法、阵列基板以解决上述问题。
本申请提供一种薄膜晶体管基板及其制作方法、阵列基板，以解决薄膜晶体管稳定性能较差、电子迁移率较低的问题。
根据本申请的一个方面，提供了一种薄膜晶体管基板，包括衬底以及设置在所述衬底上的有源层；
其中，所述有源层包括两端的结晶金属氧化物以及设置在所述结晶金属氧化物之间的非晶金属氧化物。
根据本申请一实施例，所述结晶金属氧化物包括结晶铟镓锌氧化物，所述非晶金属氧化物包括非晶铟镓锌氧化物。
根据本申请一实施例，所述非晶金属氧化物的两端与所述结晶金属氧化物的边缘贴合。
根据本申请一实施例，所述非晶金属氧化物的两端部分覆盖所述结晶金属氧化物。
根据本申请一实施例，所述薄膜晶体管还包括：
设置在所述有源层上的栅绝缘层；
设置在所述栅绝缘层13上的第一金属层；
设置在所述第一金属层上的间绝缘层，所述间绝缘层包括第一过孔和第二过孔；
设置在所述间绝缘层上的第二金属层，所述二金属层包括源极金属和漏极金属，所述源极金属和所述漏极金属分别通过所述第一过孔和所述第二过孔与所述结晶金属氧化物电连接。
根据本申请一实施例，所述结晶金属氧化物121之间的间距不小于1微米且不大于100微米。
根据本申请一实施例，所述结晶铟镓锌氧化物为C轴结晶铟镓锌氧化物。
根据本申请的另一个方面，还提供了一种薄膜晶体管基板的制作方法，包括：
步骤S10、提供一衬底；
步骤S20、在所述衬底上形成有源层，所述有源层包括两端的结晶金属氧化物以及设置在所述结晶金属氧化物之间的非晶金属氧化物。
根据本申请一实施例，所述步骤S20具体包括:
步骤S201、在所述衬底上沉积金属氧化物膜层，在300摄氏度至1000摄氏度的环境下，采用目标气体使金属氧化物膜层结晶，形成结晶金属氧化物膜层；
步骤S202、采用黄光工艺将所述结晶金属氧化物膜层图案化，以形成两端的结晶金属氧化物和中间的沟道；
步骤S203、在所述沟道内形成非晶金属氧化物。
根据本申请一实施例，所述目标气体为氧气，所述氧气的流量为不小于1标准毫升每分钟且不大于100标准毫升每分钟。
根据本申请一实施例，所述步骤S20具体包括：
步骤S201、在所述衬底上形成结晶金属氧化物以及所述结晶金属氧化物中间的沟道；
步骤S202、在所述沟道内形成非晶金属氧化物膜层；
步骤S203、在所述非晶金属氧化物膜层上形成栅绝缘膜层和第一金属膜层；
步骤S204、采用黄光工艺对所述非晶金属氧化物膜层、所述栅绝缘膜层和所述第一金属膜层进行图案化，以形成非晶金属氧化物、栅绝缘层13和第一金属层。
根据本申请一实施例，所述薄膜晶体管的制作方法还包括：
步骤S30、在所述第一金属层上形成层图案化的间绝缘层，所述间绝缘层内设置有第一过孔和第二过孔；
步骤S40、在所述间绝缘层上形成第二金属层，所述第二金属层包括源极金属和漏极金属，所述源极金属和所述漏极金属分别通过所述第一过孔和所述第二过孔与所述结晶金属氧化物电连接。
根据本申请的又一个方面，还提供了一种阵列基板，其包括薄膜晶体管基板以及像素电极，所述薄膜晶体管基板包括衬底以及设置在所述衬底上的有源层；
其中，所述有源层包括两端的结晶金属氧化物以及设置在所述结晶金属氧化物之间的非晶金属氧化物。
根据本申请一实施例，所述结晶金属氧化物包括结晶铟镓锌氧化物，所述非晶金属氧化物包括非晶铟镓锌氧化物。
根据本申请一实施例，所述非晶金属氧化物的两端与所述结晶金属氧化物的边缘贴合。
根据本申请一实施例，所述非晶金属氧化物的两端部分覆盖所述结晶金属氧化物。
根据本申请一实施例，所述薄膜晶体管基板还包括：
设置在所述有源层上的栅绝缘层；
设置在所述栅绝缘层上的第一金属层；
设置在所述第一金属层上的间绝缘层，所述间绝缘层包括第一过孔和第二过孔；
设置在所述间绝缘层上的第二金属层，所述二金属层包括源极金属和漏极金属，所述源极金属和所述漏极金属分别通过所述第一过孔和所述第二过孔与所述结晶金属氧化物电连接。
根据本申请一实施例，所述结晶金属氧化物121之间的间距不小于1微米且不大于100微米。
根据本申请一实施例，所述结晶铟镓锌氧化物为C轴结晶铟镓锌氧化物。
本申请通过采用结晶金属氧化物和非晶金属氧化物相结合的方式形成有源层，进而提升薄膜晶体管基板的电子迁移率和器件的稳定性。
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请薄膜晶体管基板的第一种结构示意图；
图2为本申请薄膜晶体管基板的第二种结构示意图；
图3为本申请薄膜晶体管基板的第三种结构示意图；
图4为本申请薄膜晶体管基板的第四种结构示意图；
图5为本申请薄膜晶体管基板制作方法的步骤示意图；
图6为本申请薄膜晶体管基板制作方法中工艺流程图；
图7a-7b为本申请薄膜晶体管基板制作方法中步骤S20的结构示意图；
图8a-8b为本申请薄膜晶体管基板的制作方法中步骤S30和S40的结构示意图。
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
本申请提供一种薄膜晶体管基板及其制作方法、阵列基板，以解决现有薄膜晶体管稳定性能较差、电子迁移率较低的问题。
请参阅图1，所述薄膜晶体管基板100包括衬底11以及设置在所述衬底11上的有源层12；
其中，所述有源层12包括两端的结晶金属氧化物121以及设置在所述结晶金属氧化物121之间的非晶金属氧化物122。
在一种实施例中，所述衬底11包括柔性衬底和刚性衬底中的其中一者。
在一种实施例中，所述结晶金属氧化物121包括结晶铟镓锌氧化物，所述非晶金属氧化物122包括非晶铟镓锌氧化物。其中，结晶铟镓锌氧化物与非晶铟镓锌氧化物相比性能更加稳定，通过结晶铟镓锌氧化物与非晶铟镓锌氧化物结合，能够有效的提升有源层12的迁移率和稳定性。
在一种实施例中，所述结晶铟镓锌氧化物为C轴结晶铟镓锌氧化物。
请参阅图2，所述非晶金属氧化物122的两端与所述结晶金属氧化物121的边缘贴合。
在一种实施例中，所述非晶金属氧化物122的两端部分覆盖所述结晶金属氧化物121。
在一种实施例中，所述结晶金属氧化物121之间的间距不小于1微米且不大于100微米。
请参阅图3及图4，所述薄膜晶体管基板100还包括栅绝缘层13、第一金属层14、间绝缘层15和第二金属层16。
在一种实施例中，所述栅绝缘层13设置在所述有源层12上。
在一种实施例中，所述栅绝缘层13的制备材料包括氧化硅、氧化铝和氮化硅中的其中一者。
在一种实施例中，所述第一金属层14设置在所述栅绝缘层13上。
在一种实施例中，所述第一金属层14的制备材料包括钼、铜和铝中的其中一者。
在一种实施例中，所述间绝缘层15设置在所述第一金属层14上，所述间绝缘层15包括第一过孔151和第二过孔152。
在一种实施例中，所述间绝缘层15的制备材料包括氧化硅、氧化铝和氮化硅中的其中一者。
在一种实施例中，所述第二金属层16设置在所述间绝缘层15上，所述二金属层包括源极金属161和漏极金属162，所述源极金属161和所述漏极金属162分别通过所述第一过孔151和所述第二过孔152与所述结晶金属氧化物121电连接。
在一种实施例中，所述结晶金属氧化物121包括位于所述非晶金属氧化物122一侧的第一结晶金属氧化物以及位于所述非晶金属氧化物122另一侧的第二结晶金属氧化物；
其中，所述第一结晶金属氧化物与所述源极金属161电连接，所述第二结晶金属氧化物121与所述漏极金属162电连接。
在一种实施例中，所述第二金属层16的制备材料包括钼、铝和铜中的其中一者。
其中，第三实施例提供的薄膜晶体管基板100和第四实施例提供的薄膜晶体管的区别在于所述非晶金属氧化物122的两端与所述结晶金属氧化物121之间的位置关系。
请参阅图5及图6，本申请还提供了一种薄膜晶体管基板100的制作方法，包括：
步骤S10、提供一衬底11；
步骤S20、在所述衬底11上形成有源层12，所述有源层12包括两端的结晶金属氧化物121以及设置在所述结晶金属氧化物121之间的非晶金属氧化物122。
在一种实施例中，所述衬底11包括柔性衬底和刚性衬底中的其中一者。
在一种实施例中，所述结晶金属氧化物121包括结晶铟镓锌氧化物，所述非晶金属氧化物122包括非晶铟镓锌氧化物。其中，结晶铟镓锌氧化物与非晶铟镓锌氧化物相比性能更加稳定，通过结晶铟镓锌氧化物与非晶铟镓锌氧化物结合，能够有效的提升有源层12的迁移率和稳定性。
有源层12通过结晶铟镓锌氧化物与非晶铟镓锌氧化物相结合的结构，能够降低源漏极接触区域处金属和半导体的接触电阻，同时提高沟道的载流子浓度和稳定性。
在一种实施例中，所述结晶铟镓锌氧化物为C轴结晶铟镓锌氧化物。
在一种实施例中，所述步骤S20具体包括：
步骤S201、在所述衬底11上沉积金属氧化物膜层，在300摄氏度至1000摄氏度的环境下，采用目标气体使金属氧化物膜层结晶，形成结晶金属氧化物121膜层；
步骤S202、采用黄光工艺将所述结晶金属氧化物121膜层图案化，以形成两端的结晶金属氧化物121和中间的沟道；
步骤S203、在所述沟道内形成非晶金属氧化物122。
在一种实施例中，所述目标气体为氧气，所述氧气的流量为不小于1标准毫升每分钟且不大于100标准毫升每分钟。
在一种实施例中，所述沟道的长度不小于1微米且不大于100微米。
请参阅图7a-7b，所述步骤S20具体包括：
步骤S201、在所述衬底11上形成结晶金属氧化物121以及所述结晶金属氧化物121中间的沟道；
步骤S202、在所述沟道内形成非晶金属氧化物膜层122a；
步骤S203、在所述非晶金属氧化物膜层122a上形成栅绝缘膜层13a和第一金属膜层14a；
步骤S204、采用黄光工艺对所述非晶金属氧化物膜层122a、所述栅绝缘膜层13a和所述第一金属膜层14a进行图案化，以形成非晶金属氧化物122、栅绝缘层13和第一金属层14。
在一种实施例中，所述非晶金属氧化物122膜层即可以单独采用黄光工艺形成非晶金属氧化物122，也可以与所述栅绝缘膜层和所述第一金属膜层一同采用黄光工艺形成非晶金属氧化物122，具体可根据实际情况进行设置，这里不做限定。当所述栅绝缘膜层和所述第一金属膜层一同采用黄光工艺形成非晶金属氧化物122，进而能够节省一道光罩。
请参阅图8a-8b，所述薄膜晶体管基板制作方法还包括：
步骤S30、在所述第一金属层14上形成层图案化的间绝缘层15，所述间绝缘层15内设置有第一过孔151和第二过孔152；
步骤S40、在所述间绝缘层15上形成第二金属层16，所述第二金属层16包括源极金属161和漏极金属162，所述源极金属161和所述漏极金属162分别通过所述第一过孔151和所述第二过孔152与所述结晶金属氧化物121电连接。
在一种实施例中，所述结晶金属氧化物121包括位于所述非晶金属氧化物122一侧的第一结晶金属氧化物121以及位于所述非晶金属氧化物122另一侧的第二结晶金属氧化物121；
其中，所述第一结晶金属氧化物121与所述源极金属161电连接，所述第二结晶金属氧化物121与所述漏极金属162电连接。
有益效果：本申请通过采用结晶金属氧化物和非晶金属氧化物相结合的方式形成有源层，进而提升薄膜晶体管基板的电子迁移率和器件的稳定性。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。
Claims (19)
- 一种薄膜晶体管基板，其包括衬底以及设置在所述衬底上的有源层；其中，所述有源层包括两端的结晶金属氧化物以及设置在所述结晶金属氧化物之间的非晶金属氧化物。
- 根据权利要求1所述的薄膜晶体管基板，其中，所述结晶金属氧化物包括结晶铟镓锌氧化物，所述非晶金属氧化物包括非晶铟镓锌氧化物。
- 根据权利要求1所述的薄膜晶体管基板，其中，所述非晶金属氧化物的两端与所述结晶金属氧化物的边缘贴合。
- 根据权利要求1所述的薄膜晶体管基板，其中，所述非晶金属氧化物的两端部分覆盖所述结晶金属氧化物。
- 根据权利要求1所述的薄膜晶体管基板，其中，所述薄膜晶体管基板还包括：设置在所述有源层上的栅绝缘层；设置在所述栅绝缘层上的第一金属层；设置在所述第一金属层上的间绝缘层，所述间绝缘层包括第一过孔和第二过孔；设置在所述间绝缘层上的第二金属层，所述二金属层包括源极金属和漏极金属，所述源极金属和所述漏极金属分别通过所述第一过孔和所述第二过孔与所述结晶金属氧化物电连接。
- 根据权利要求1所述的薄膜晶体管基板，其中，所述结晶金属氧化物121之间的间距不小于1微米且不大于100微米。
- 根据权利要求1所述的薄膜晶体管基板，其中，所述结晶铟镓锌氧化物为C轴结晶铟镓锌氧化物。
- 一种薄膜晶体管基板的制作方法，其包括：步骤S10、提供一衬底；步骤S20、在所述衬底上形成有源层，所述有源层包括两端的结晶金属氧化物以及设置在所述结晶金属氧化物之间的非晶金属氧化物。
- 根据权利要求8所述的薄膜晶体管基板的制作方法，其中，所述步骤S20具体包括:步骤S201、在所述衬底上沉积金属氧化物膜层，在300摄氏度至1000摄氏度的环境下，采用目标气体使金属氧化物膜层结晶，形成结晶金属氧化物膜层；步骤S202、采用黄光工艺将所述结晶金属氧化物膜层图案化，以形成两端的结晶金属氧化物和中间的沟道；步骤S203、在所述沟道内形成非晶金属氧化物。
- 根据权利要求9所述的薄膜晶体管基板的制作方法，其中，所述目标气体为氧气，所述氧气的流量为不小于1标准毫升每分钟且不大于100标准毫升每分钟。
- 根据权利要求8所述的薄膜晶体管基板的制作方法，其中，所述步骤S20包括：步骤S201、在所述衬底上形成结晶金属氧化物以及所述结晶金属氧化物中间的沟道；步骤S202、在所述沟道内形成非晶金属氧化物膜层；步骤S203、在所述非晶金属氧化物膜层上形成栅绝缘膜层和第一金属膜层；步骤S204、采用黄光工艺对所述非晶金属氧化物膜层、所述栅绝缘膜层和所述第一金属膜层进行图案化，以形成非晶金属氧化物、栅绝缘层13和第一金属层。
- 根据权利要求11所述的薄膜晶体管基板的制作方法，其中，所述薄膜晶体管基板的制作方法还包括：步骤S30、在所述第一金属层上形成层图案化的间绝缘层，所述间绝缘层内设置有第一过孔和第二过孔；步骤S40、在所述间绝缘层上形成第二金属层，所述第二金属层包括源极金属和漏极金属，所述源极金属和所述漏极金属分别通过所述第一过孔和所述第二过孔与所述结晶金属氧化物电连接。
- 一种阵列基板，其包括薄膜晶体管基板以及像素电极，所述薄膜晶体管基板包括衬底以及设置在所述衬底上的有源层；其中，所述有源层包括两端的结晶金属氧化物以及设置在所述结晶金属氧化物之间的非晶金属氧化物。
- 根据权利要求13所述的阵列基板，其中，所述结晶金属氧化物包括结晶铟镓锌氧化物，所述非晶金属氧化物包括非晶铟镓锌氧化物。
- 根据权利要求13所述的阵列基板，其中，所述非晶金属氧化物的两端与所述结晶金属氧化物的边缘贴合。
- 根据权利要求13所述的阵列基板，其中，所述非晶金属氧化物的两端部分覆盖所述结晶金属氧化物。
- 根据权利要求13所述的阵列基板，其中，所述薄膜晶体管基板还包括：设置在所述有源层上的栅绝缘层；设置在所述栅绝缘层上的第一金属层；设置在所述第一金属层上的间绝缘层，所述间绝缘层包括第一过孔和第二过孔；设置在所述间绝缘层上的第二金属层，所述二金属层包括源极金属和漏极金属，所述源极金属和所述漏极金属分别通过所述第一过孔和所述第二过孔与所述结晶金属氧化物电连接。
- 根据权利要求13所述的阵列基板，其中，所述结晶金属氧化物121之间的间距不小于1微米且不大于100微米。
- 根据权利要求13所述的阵列基板，其中，所述结晶铟镓锌氧化物为C轴结晶铟镓锌氧化物。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811570668.4 | 2018-12-21 | ||
| CN201811570668.4A CN109671782A (zh) | 2018-12-21 | 2018-12-21 | 一种薄膜晶体管基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2020124900A1 true WO2020124900A1 (zh) | 2020-06-25 |
Family
ID=66145867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2019/083213 WO2020124900A1 (zh) | 2018-12-21 | 2019-04-18 | 薄膜晶体管及其制作方法、阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109671782A (zh) |
| WO (1) | WO2020124900A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444602A (zh) * | 2019-08-05 | 2019-11-12 | 深圳市华星光电半导体显示技术有限公司 | 一种氧化物薄膜晶体管的制备方法及阵列基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258140A1 (en) * | 2007-04-20 | 2008-10-23 | Samsung Electronics Co., Ltd. | Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor |
| JP2014140005A (ja) * | 2012-12-20 | 2014-07-31 | Nippon Hoso Kyokai <Nhk> | 薄膜トランジスタおよびその製造方法 |
| CN104064603A (zh) * | 2009-02-05 | 2014-09-24 | 株式会社半导体能源研究所 | 晶体管及该晶体管的制造方法 |
| CN104966738A (zh) * | 2015-04-13 | 2015-10-07 | 友达光电股份有限公司 | 主动元件结构及其制作方法 |
| CN107968095A (zh) * | 2017-11-21 | 2018-04-27 | 深圳市华星光电半导体显示技术有限公司 | 背沟道蚀刻型tft基板及其制作方法 |
-
2018
- 2018-12-21 CN CN201811570668.4A patent/CN109671782A/zh active Pending
-
2019
- 2019-04-18 WO PCT/CN2019/083213 patent/WO2020124900A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258140A1 (en) * | 2007-04-20 | 2008-10-23 | Samsung Electronics Co., Ltd. | Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor |
| CN104064603A (zh) * | 2009-02-05 | 2014-09-24 | 株式会社半导体能源研究所 | 晶体管及该晶体管的制造方法 |
| JP2014140005A (ja) * | 2012-12-20 | 2014-07-31 | Nippon Hoso Kyokai <Nhk> | 薄膜トランジスタおよびその製造方法 |
| CN104966738A (zh) * | 2015-04-13 | 2015-10-07 | 友达光电股份有限公司 | 主动元件结构及其制作方法 |
| CN107968095A (zh) * | 2017-11-21 | 2018-04-27 | 深圳市华星光电半导体显示技术有限公司 | 背沟道蚀刻型tft基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109671782A (zh) | 2019-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10895774B2 (en) | Array substrate, manufacturing method, display panel and display device | |
| WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
| WO2017166431A1 (zh) | Tft阵列基板及其制造方法、显示装置 | |
| WO2018196087A1 (zh) | 一种阵列基板、显示装置及其制作方法 | |
| US9716119B2 (en) | Manufacturing method of dual gate TFT substrate and structure thereof | |
| US10249652B2 (en) | Manufacturing method of flexible TFT substrate | |
| WO2016173322A1 (zh) | 一种阵列基板及其制作方法、及显示装置 | |
| US9570483B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| WO2018040489A1 (zh) | 一种阵列基板及其制备方法 | |
| US11088283B2 (en) | Thin film transistor, method of fabricating thin film transistor and array substrate | |
| WO2019095546A1 (zh) | 薄膜晶体管及其制作方法、tft基板 | |
| WO2015078037A1 (zh) | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板 | |
| WO2020192703A1 (zh) | 显示基板及其制备方法、显示装置 | |
| EP3001460B1 (en) | Thin film transistor and preparation method therefor, display substrate, and display apparatus | |
| CN105140291B (zh) | 薄膜晶体管及其制作方法、阵列基板以及显示装置 | |
| WO2020118952A1 (zh) | 一种 oled 显示装置及其制作方法 | |
| WO2020019728A1 (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| WO2020124900A1 (zh) | 薄膜晶体管及其制作方法、阵列基板 | |
| US9893205B2 (en) | Thin film transistor, array substrate and liquid crystal display panel | |
| KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 | |
| WO2020172918A1 (zh) | 一种显示面板及其制作方法 | |
| US10224406B2 (en) | Array substrate including vertical TFT, and manufacturing method thereof | |
| WO2020133747A1 (zh) | 一种tft阵列基板 | |
| WO2023065392A1 (zh) | 阵列基板和显示面板 | |
| WO2020113622A1 (zh) | Tft基板的制作方法及tft基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19900372 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 19900372 Country of ref document: EP Kind code of ref document: A1 |