CN103515380B - 半导体集成电路及其设计和制造方法 - Google Patents

半导体集成电路及其设计和制造方法 Download PDF

Info

Publication number
CN103515380B
CN103515380B CN201310263499.0A CN201310263499A CN103515380B CN 103515380 B CN103515380 B CN 103515380B CN 201310263499 A CN201310263499 A CN 201310263499A CN 103515380 B CN103515380 B CN 103515380B
Authority
CN
China
Prior art keywords
cutting zone
conductor wire
device area
cutting
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310263499.0A
Other languages
English (en)
Other versions
CN103515380A (zh
Inventor
宋泰中
高必云
金奎泓
郑钟勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103515380A publication Critical patent/CN103515380A/zh
Application granted granted Critical
Publication of CN103515380B publication Critical patent/CN103515380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Software Systems (AREA)

Abstract

本发明提供一种可以最小化因导电线、尤其是栅极线中的过头部产生的寄生电容的半导体集成电路及其设计和制造方法。一种设计具有FinFET架构的半导体集成电路的方法包括：执行将被设计的半导体集成电路的前仿真；基于前仿真的结果来设计半导体集成电路的组件的布局，组件包括第一器件区域、第二器件区域以及跨过第一器件区域和第二器件区域延伸的第一导电线；根据至少一条设计规则来修改作为布置在第一器件区域和第二器件区域之间并电气地切割第一导电线的第一切割区域，以最小化通过第一切割区域创建的第一导电线的过头部。

Description

半导体集成电路及其设计和制造方法
本申请要求于2012年6月27日在韩国知识产权局提交的第10-2012-0069473号韩国专利申请的权益，其公开通过引用全部包含于此。
技术领域
示例性实施例涉及一种半导体集成电路，更具体地讲，涉及一种设计半导体集成电路的方法、根据该设计方法的半导体集成电路、以及其制造方法。
背景技术
以具有操作所需的若干个电路的模块的形式来设置半导体装置。这样的模块是具有作为形成单个系统的一部分的独立功能的单元。根据设计规则来设计电路图案的布局以满足对应的半导体芯片的性质的过程在制造半导体装置之前。近来，设计规则的改变导致设计半导体集成电路的布局中的导电线(尤其是栅极线)成为非常重要的考虑因素。
发明内容
一个或多个示例性实施例提供一种能够最小化因导电线(尤其是栅极线)中的过头部产生的寄生电容的设计半导体集成电路的方法、根据该设计方法的半导体集成电路及其制造方法。
一个或多个示例性实施例还提供了一种能够自动地最小化栅极线中的过头部而不修改设计规则或应用另外的光学接近校正(OPC)规则的设计半导体集成电路的方法。
根据示例性实施例的一方面，提供了一种设计半导体集成电路的方法，所述半导体集成电路具有FinFET架构，所述方法包括：执行将被设计的半导体集成电路的前仿真；基于前仿真的结果来设计半导体集成电路的组件的布局，组件包括第一器件区域、第二器件区域以及跨过第一器件区域和第二器件区域延伸的第一导电线；根据至少一条设计规则来修改作为布置在第一器件区域和第二器件区域之间并电气地切割第一导电线的第一切割区域，以最小化通过第一切割区域创建的第一导电线的过头部。
可以最小化过头部以减小第一导电线的寄生电容。
修改第一切割区域的步骤可以包括下述步骤中的至少一个：沿第一导电线移动第一切割区域，延伸第一切割区域的宽度，以及复制第一切割区域以创建第二切割区域并沿第一导电线布置第二切割区域。
移动第一切割区域的方法可以包括：基于在第一切割区域与第一器件区域和第二器件区域中的一个器件区域之间的预定距离来沿第一导电线移动第一切割区域。
设计规则可以规定将第一切割区域与第一器件区域和第二器件区域分开的最小距离、将第一切割区域与接触区域分开的最小距离、以及将第一切割区域与第三器件区域分开的最小距离中的至少一种。
第一切割区域可以切割包括第一导电线并彼此平行地延伸的多条导电线，所述方法还可以包括：在修改第一切割区域的步骤之前，将第一切割区域破分为多个切割区域，所述多个切割区域中的每个切割区域切割所述多条导电线中的对应的导电线。
修改第一切割区域的步骤可以包括：根据所述至少一条设计规则来修改所述多个切割区域，以最小化通过所述多个切割区域创建的所述多条导电线的过头部，修改后的切割区域可以具有沿对应的导电线的不同的位置和不同的宽度中的至少一种。
修改第一切割区域的步骤可以包括：沿第一导电线在第一方向上移动第一切割区域，从而第一切割区域根据设计规则距第一器件区域达预设的距离；当作为沿第一方向移动第一切割区域的结果的第一切割区域与除了第一器件区域和第二器件区域之外的器件区域或接触区域之间的距离违反设计规则时，沿与第一方向相对的第二方向移动第一切割区域。
根据另一示例性实施例的一方面，提供了一种设计半导体集成电路的方法，所述半导体集成电路具有FinFET架构，所述方法包括：根据设计规则在第一导电线上的第一器件区域和第二器件区域之间的初始位置处设定跨过第一器件区域和第二器件区域延伸的第一导电线的第一切割区域，第一切割区域电气地切割第一导电线；延伸第一切割区域的宽度或复制第一切割区域并将作为第一切割区域的复制品的第二切割区域布置在第一导电线上，以最小化通过第一切割区域创建的第一导电线中的过头部。
所述方法还可以包括：在设定第一切割区域的步骤之后，沿第一导电线在第一方向上移动第一切割区域，从而第一切割区域根据设计规则距第一器件区域达预设的距离。
所述方法还可以包括：在沿第一方向移动第一切割区域之后，当作为沿第一方向移动第一切割区域的结果的第一切割区域与除了第一器件区域和第二器件区域之外的器件区域或接触区域之间的距离违反设计规则时，沿与第一方向相对的第二方向移动第一切割区域。
第一切割区域可以切割包括第一导电线并彼此平行地延伸的多条导电线，所述方法还可以包括：在沿第一方向移动第一切割区域的步骤之前，将第一切割区域破分为多个切割区域，所述多个切割区域中的每个切割区域切割所述多条导电线中的对应的导电线。
延伸第一切割区域的宽度或复制第一切割区域并布置第二切割区域的步骤可以包括：基于第一器件区域和第二器件区域之间的距离来确定是否执行延伸第一切割区域的宽度或复制第一切割区域并布置第二切割区域；基于确定的结果而执行延伸第一切割区域的宽度或复制第一切割区域并布置第二切割区域；验证延伸第一切割区域的宽度或复制第一切割区域并布置第二切割区域满足设计规则；如果执行延伸第一切割区域的宽度且不满足设计规则，则调节第一切割区域的宽度，从而满足设计规则；如果复制第一切割区域并布置第二切割区域不满足设计规则，则移动第一切割区域和第二切割区域中的至少一个，从而满足设计规则。
设计规则可以规定将第一切割区域与第一器件区域和第二器件区域分开的最小距离、将第一切割区域与接触区域分开的最小距离、以及将第一切割区域与第三器件区域分开的最小距离中的至少一种。
确定是否执行延伸第一切割区域的宽度的步骤可以包括：如果第一器件区域和第二器件区域之间的总距离(Dtot)满足式Ds×2+W1<Dtot≤Ds×2+W1×3，则确定将要执行延伸第一切割区域的宽度，其中，Ds是第一切割区域与第一器件区域和第二器件区域之间的预设的距离，W1是第一切割区域的宽度。
确定是否执行复制第一切割区域并布置第二切割区域的步骤可以包括：确定第一器件区域和第二器件区域之间的总距离(Dtot)是否满足式Dtot≥Ds×2+W1×3，则确定将要执行延伸第一切割区域的宽度，其中，Ds是第一切割区域与第一器件区域和第二器件区域之间的预设的距离，W1是第一切割区域的宽度。
根据另一示例性实施例的一方面，提供了一种制造半导体集成电路的方法，所述半导体集成电路具有FinFET架构，所述方法包括：执行将被设计的半导体集成电路的前仿真；基于前仿真的结果来设计半导体集成电路的组件的布局，组件包括第一器件区域、第二器件区域以及跨过第一器件区域和第二器件区域延伸的第一导电线；根据至少一条设计规则来修改作为布置在第一器件区域和第二器件区域之间并电气地切割第一导电线的第一切割区域，以最小化通过第一切割区域创建的第一导电线的过头部；基于包括修改的第一切割区域的布局来执行后仿真；基于布局来制造半导体集成电路。
制造半导体集成电路的步骤可以包括：准备布局的数据；执行光学接近校正以产生校正后的布局，在校正后的布局中，因光学接近效应而导致的反射误差被校正；根据校正后的布局来生产掩模；使用掩模在晶片上形成半导体集成电路。
可以最小化过头部以减小第一导电线的寄生电容。
修改第一切割区域的步骤可以包括下述步骤中的至少一个：沿第一导电线移动第一切割区域，延伸第一切割区域的宽度，复制第一切割区域以创建第二切割区域并沿第一导电线布置第二切割区域。
修改第一切割区域的步骤可以包括：基于在第一切割区域与第一器件区域和第二器件区域中的一个器件区域之间的预定距离来沿第一导电线移动第一切割区域。
设计规则可以规定将第一切割区域与第一器件区域和第二器件区域分开的最小距离、将第一切割区域与接触区域分开的最小距离、以及将第一切割区域与第三器件区域分开的最小距离中的至少一种。
第一切割区域可以切割包括第一导电线并彼此平行地延伸的多条导电线；其中，所述方法还可以包括：在修改第一切割区域的步骤之前，将第一切割区域破分为多个切割区域，所述多个切割区域中的每个切割区域切割所述多条导电线中的对应的导电线。
根据另一示例性实施例的一方面，提供了一种半导体集成电路，所述半导体集成电路包括：至少第一半导体器件和第二半导体器件，具有FinFET架构，并沿第一线方向布置，其中，第一半导体器件包括至少第一有源区域，第二半导体器件包括至少第二有源区域；第一导电线，沿第一线方向跨过第一半导体器件的第一有源区域和二半导体器件的第二有源区域延伸；第二导电线，沿第一线方向跨过第一半导体器件的第一有源区域和二半导体器件的第二有源区域延伸；第一切割区域，在第一有源区域和第二有源区域之间电气切割第一导电线；第二切割区域，在第一有源区域和第二有源区域之间电气切割第二导电线，其中，第一切割区域和第二切割区域具有沿对应的第一导电线和第二导电线在第一线方向上的不同的位置和不同的宽度，所述不同的位置和不同的宽度满足设计规则并最小化通过第一切割区域创建的第一导电线的过头部和通过第二切割区域创建的第二导电线的过头部。
过头部可以被最小化以减小第一导电线和第二导电线的寄生电容。
每个第一半导体器件可以包括形成NMOS晶体管或PMOS晶体管的多个有源区域，第一导电线和第二导电线可以是栅极线。
设计规则可以规定将第一切割区域与第一器件区域和第二器件区域分开的最小距离、将第一切割区域与接触区域分开的最小距离、以及将第一切割区域与第三器件区域分开的最小距离中的至少一种。
根据另一示例性实施例的一方面，提供了一种计算机可读记录介质，所述计算机可读记录介质存储当被计算机执行时执行所述设计半导体集成电路的方法的计算机可读程序。
附图说明
通过下面结合附图的详细描述，将更清楚地理解示例性实施例，在附图中：
图1是示出根据示例性实施例的设计半导体集成电路的方法的流程图；
图2A至图2E是用于描述切割导电线的切割区域和其他器件区域之间的位置关系的俯视图；
图3A至图3C是更详细地示出根据示例性实施例的图1的方法中的操作S150(使用布置过程来布置切割区域)的流程图；
图4A至图4F是用于示出图1中的使用布置过程来布置切割区域的方法被应用于布局设计的俯视图；
图5A和图5B是用于示出包括在图1的方法中的布置过程中的选择性地应用延伸工具和复制工具的原理的俯视图；
图6A和图6B是用于示出将图1的方法应用于半导体集成电路的实际布局的俯视图；
图7是示出根据示例性实施例的制造半导体集成电路的方法的流程图；
图8A是根据示例性实施例的设计半导体集成电路的设备的框图；
图8B是图8A的设备中的布置过程执行单元的框图；
图9A是根据示例性实施例的半导体集成电路的布局图；
图9B是具有图9A的布局的半导体集成电路的局部透视图；
图9C是沿图9A的I-I’线或沿图9B的半导体集成电路的I-I’线的剖视图；
图10是根据另一示例性实施例的半导体集成电路的布局图；
图11是根据示例性实施例的包括半导体集成电路的存储器卡的示意图；
图12是根据示例性实施例的包括半导体集成电路的计算系统的示意图。
具体实施方式
现在，将参照附图来详细描述示例性实施例。提供示例性实施例以向本领域普通技术人员更充分地描述本发明构思。然而，示例性实施例可以以许多不同的形式来实施，且不应被解释为限于这里阐述的示例性实施例；相反，提供这些实施例以使得本公开将是彻底和完整的，并将把发明构思充分地传达给本领域普通技术人员。
在下面的描述中，当描述了特定组件连接到另一组件时，该特定组件可以直接连接到另一组件，或者在它们之间可以设置第三组件。相似地，当描述了特定组件在另一组件上方时，该特定组件可以直接在另一组件上方，或者第三组件可以设置在它们之间。在附图中，为了描述的简单和方便，夸大了组件的结构或尺寸，并省略了与描述无关的部分。附图中的相同的标号指示相同的元件。这里使用的术语仅出于描述发明构思的目的，且不意在限制如在权利要求中所限定的发明构思的含义或范围。
如这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。当诸如“至少一个”的表述与一系列元件一起使用时，这样的表述修饰整个系列的元件，且不修饰该系列中的独立的元件。
图1是示出根据示例性实施例的设计半导体集成电路的方法的流程图。
参照图1，在操作S110中，执行将被设计的半导体集成电路的前仿真步骤。前仿真步骤可以包括高级描述(HLD，High Level Description)、寄存器传输语言(RTL，RegisterTransfer Language)编码、合成、门级仿真(GLS，Gate Level Simulation)等。HLD可以指以诸如C语言的高级语言执行的计算机程序。RTL编码可以指使用诸如硬件描述语言(HDL)描述硬件来执行的设计。合成可以指使用合成工具将RTL代码在门级转换为网表(Netlist)的过程。GLS是用于校验是否良好地执行了合成的仿真，其通常通过静态时序分析(STA)来实现，且测试矢量可被一同予以考虑。
下面，在操作S130中，执行布局设计。布局设计是基于设计规则将单元和连接布线布置在彼此之间的过程，并也被称为P&R(Place and Routing)过程。设计规则可以指作为物理电路结构的设计的标准的最小尺寸(minimum measure)。
操作S130可以包括执行设计规则检查(DRC)的步骤和执行布局对电路检查(LVS，Layout Versus Schematic)。DRC是在完成了布局之后根据设计规则来检查是否在物理尺寸空间的情况下成功地完成了布局，LVS是检查布局是否满足对应的电路图的过程。另外，操作S130还可以包括执行用于检查器件和布线在它们之间是否良好地电连接的电气规则检查(ERC)。
在可以在操作S130之后执行的或与操作S130同时执行的操作S150，使用布置过程来布置切割区域。切割区域指切割诸如栅极线的导电线的区域。根据当前的示例性实施例的半导体集成电路设计方法可以使用布局设计中的布置过程来自动地优化并布置切割区域，从而使栅极线的过头部(overhead)最小化，并因此使寄生电容的产生最小化。将参照图3A在下面描述使用布置过程的切割区域布置的细节。
如果在操作S150通过使用布置过程的切割区域布置最终完成了半导体集成电路的布局，则在操作S170执行后仿真。后仿真可以是在完成了布局之后通过提取并仿真诸如寄生电容的寄生成分来检查布局的功能完整性的过程。在执行后仿真之前执行的操作一般可以被称为设计半导体集成电路的操作。在设计操作之后，可以通过加工操作来制造半导体集成电路。将在后面参照示出了制造半导体集成电路的过程的流程图的图7来描述加工操作的细节。
根据当前的示例性实施例的半导体集成电路设计方法可以使用布局设计中的布置过程来自动地优化并布置切割区域，因而在没有限定另外的设计规则或应用另外的光学接近校正(OPC，Optical Proximity Correction)规则的情况下正确并简单地布置切割区域。切割区域的优化的布局可以使栅极线的过头部最小化，并因此可以使产生的寄生电容最小化。
图2A至图2E是用于描述切割导电线的切割区域和其他器件区域的位置关系的俯视图。
参照图2A，在半导体集成电路中，例如栅极线130的导电线可以被形成为跨过两个(左和右)有源区域110L和110R。根据半导体集成电路的功能，栅极线130可以通过切割区域CT而被切割为左栅极线130L和右栅极线130R。切割区域CT可以被布置在栅极线130上，以满足两个有源区域110L和110R之间的设计规则。因此，仅在切割区域CT和左有源区域110L之间的第一距离D1、切割区域CT和右有源区域110R之间的第二距离D2、以及指示切割区域CT的宽度的第一宽度W1满足设计规则的情况下，切割区域CT才可以被布置在栅极线130上的一定的位置处而不管第一距离D1和第二距离D2如何。这样，当将切割区域CT布置为仅满足设计规则时，栅极线130的过度地从两个有源区域110L和110R突出的一部分，即，左有源区域110L的过头部部分OH1和右有源区域110R的过头部部分OH2，可能成为寄生电容的产生的重要的原因。
例如，在图2A中，第二距离D2大于第一距离D1，因此，右有源区域110R的从右有源区域110R突出的过头部部分OH2的寄生电容可以大于左有源区域110L的从左有源区域110L突出的过头部部分OH1的寄生电容。
参照图2B，在半导体集成电路中，栅极线130可以被形成为跨过两个(左右)有源区域110L和110R。根据半导体集成电路的功能，栅极线130可以通过切割区域CT被切割为左栅极线130L和右栅极线130R。另外，接触区域150可以形成在两条栅极线130L和130R中的任意一条上，例如，可以形成在左栅极线130L的右端上，以提供栅极线130的信号输入和输出。
如此，当形成接触区域150时，切割区域CT可以被布置在接触区域150和右栅极线130R之间并同时满足设计规则。然而，切割区域CT和接触区域150之间的第三距离D3和/或切割区域CT和右有源区域110R之间的第二距离D2可能长于设计规则所允许的最小距离。因此，可能仍然产生了不必须的寄生电容。
参照图2C，在半导体集成电路中，栅极线130可以被形成为跨过两个(左右)有源区域110L和110R。根据半导体集成电路的功能，栅极线130可以通过切割区域CT被切割为左栅极线130L和右栅极线130R。另外，左接触区域150L和右接触区域150R可以形成在两条栅极线130L和130R上，即，可以形成在左栅极线130L的右端和右栅极线130R的左端上，以提供两条栅极线130L和130R的信号输入和输出。
如此，当左接触区域150L和右接触区域150R分别形成在左栅极线130L和右栅极线130R上时，切割区域CT可以布置在左接触区域150L和右接触区域150R之间并同时满足设计规则。然而，切割区域CT和左接触区域150L之间的第三距离D3和/或切割区域CT和右接触区域150R之间的第四距离D4可能长于设计规则所允许的最小距离。因此，可能仍然产生了不必须的寄生电容。如图2C中所示，左接触区域150L和右接触区域150R可以形成为不同的宽度。即，左接触区域150L可以具有第二宽度W2，右接触区域150R可以具有第三宽度W3。当然，左接触区域150L和右接触区域150R可以形成为相同的宽度。
参照图2D，在半导体集成电路中，两条(左右)栅极线130和130a可以被形成为跨过两个(左右)有源区域110aL和110aR。根据半导体集成电路的功能，两条栅极线130和130a可以通过两个(上下)切割区域CT和CT1被切割为上左栅极线130L和下右栅极线130R以及下左栅极线130aL和下右栅极线130aR。另外，上左接触区域150L和上右接触区域150R可以形成在上左栅极线130L和上右栅极线130R上，下接触区域150a可以形成在下左栅极线130aL上。
在具有上述布置的半导体集成电路的布局中，上切割区域CT与上左和上右接触区域150L和150R之间的距离D3和D4、以及下切割区域CT1与下接触区域150a和右有源区域110aR之间的距离D3’和D2’可能导致产生不需要的寄生电路。另外，当在任意一条栅极线上布置切割区域时，应满足与另一条栅极线上的器件区域或切割区域相关的设计规则。例如，上切割区域CT和下接触区域150a之间的第五距离D5以及上右接触区域150R和下切割区域CT1之间的第六距离D6应满足设计规则。
参照图2E，在半导体集成电路中，两条栅极线130和130a可以被形成为跨过两个有源区域110aL和110aR，单条栅极线130b可以被形成为跨过另外两个有源区域110L和110R。另外，三条栅极线130、130a和130b可以分别根据半导体集成电路的功能而被切割区域CT、CT1和CT2切割。接触区域150L和150R可以分别形成在中左栅极线130L和中右栅极线130R上，接触区域150a可以形成在下左栅极线130aL上，接触区域150b可以形成在上右栅极线130bR上。
在具有上述布置的半导体集成电路的布局中，切割区域CT、CT1和CT2与接触区域或有源区域之间的距离D3、D4、D3’、D2’、D1”和D4”可能导致不必要的寄生电容的产生。另外，当切割区域布置在任意一条栅极线上时，应满足与另一条栅极线上的器件区域或切割区域相关的设计规则。例如，中切割区域CT和下接触区域150a之间的第五距离D5、中右接触区域150R和下切割区域CT1之间的第六距离D6、以及上切割区域CT2和中切割区域CT之间的第七距离D7应满足设计规则。
已经描述了切割区域的各种布置形式，且已经描述了虽然切割区域的布置满足设计规则但仍可能产生不需要的寄生电容。因此，根据当前的示例性实施例的半导体集成电路设计方法可以提供布置切割区域以最小化半导体集成电路的布局中的寄生电容的方法。即，根据当前的示例性实施例的半导体集成电路设计方法可以通过使用布置过程自动地布置切割区域来在满足设计规则的同时布置切割区域以最小化寄生电容。现在，将更详细地描述应用于半导体集成电路设计方法的布置过程。
图3A至图3C是更详细地示出根据示例性实施例的在图1的方法中的操作S150(使用布置过程来布置切割区域)的流程图。
参照图3A，在操作S151，执行破分工具。破分工具可以在将切割区域设计为同时切割数条导电线(例如，数条栅极线)时以栅极线为基础来划分切割区域。即，在单个切割区域跨过多条栅极线并切割多条栅极线的情况下，破分工具可以将切割区域破分为多个切割区域。可选择地，如果为单条栅极线设置切割区域，则可以省略执行破分工具(操作S151)的步骤。
在操作S152，执行移动工具。移动工具可以在沿栅极线的一个方向上移动切割区域。移动工具可以在保持与切割区域和相邻的器件区域或接触区域之间的预设距离的同时通过沿栅极线移动切割区域来布置该切割区域。预设距离可以是根据设计规则的距离或较大的距离。当相邻的器件是晶体管时，器件区域和切割区域之间的距离可以为晶体管的有源区域和切割区域之间的距离。
在操作S153，执行回移工具。回移工具可以在移动的切割区域违反了与另一条栅极线上的器件区域和移动的切割区域之间的关系的设计规则时沿与被移动工具先前移动的方向相对的方向(即，反向)移动切割区域。当通过移动工具来移动切割区域时，基于预设的距离的构思，设计规则不违反与同一栅极线上的器件区域或接触区域和切割区域之间的关系。然而，预设距离的构思没有被应用于在另一栅极线上的器件区域(例如，晶体管的有源区域)、在另一条栅极线上的接触区域、或在另一条栅极线上的切割区域。因此，在通过移动工具来移动切割区域之后，切割区域可能违反了该切割区域与在另一条栅极线上的器件区域或切割区域之间的关系的设计规则。在这样的情况下，为了满足设计规则，可以使用回移工具沿反向移动切割区域。可以以预设单位步长为基础沿反向执行回移工具的移动。即，每当沿方向以预设的单位步长移动切割区域时，检查另一栅极线上的器件和切割区域之间的关系方面是否满足设计规则，且如果满足设计规则，则可以完成回移工具的移动。如果在通过移动工具移动切割区域之后在另一条栅极线上的器件和切割区域之间满足设计规则，则可以不执行回移工具。
在操作S154，执行延伸工具。延伸工具可以在使切割区域和任意的一个器件区域之间的距离保持预设距离并同时将切割区域和另一个器件区域之间的距离保持为大于预设距离时，沿另一器件方向延伸在相邻的两个器件区域之间(例如，在两个晶体管的有源区域之间)存在的切割区域的宽度。如此，通过使用延伸工具来延伸切割区域的宽度，切割区域和另一装置区域之间的距离可以保持为预设距离。虽然上面在相邻的两个器件区域的情况下描述了延伸工具的使用，但是也可以在相邻的器件和接触区域之间或在相邻的两个接触区域之间应用延伸工具的构思。
然而，可以在全部考虑器件区域之间的距离、切割区域的宽度和预设距离的情况下应用延伸工具，而不是在仅考虑预设距离的情况下应用延伸工具。当在考虑到各种条件的情况下不适用延伸工具时，可以应用下面描述的复制工具。
在操作S155，执行复制工具。复制工具可以复制切割区域，并可以在切割区域被不对称地布置在相邻的两个器件区域之间时(即，在切割区域距任意一个器件区域远于预设距离时)，以距任意器件区域预设的距离来布置复制的切割区域。
如上所述，可以通过充分地考虑相邻的两个器件区域之间的距离、切割区域的宽度、预设距离、与其他栅极线上的器件区域相关的设计规则、以及与正交地形成的其他器件区域的位置关系，来使用延伸工具或复制工具。将参照图5A和图5B来更详细地描述使用延伸工具或复制工具的规则。
虽然通常来说对于单条栅极线择一地使用延伸工具和复制工具，但是在一些情况下，可以一起地使用它们。当然，对于单条栅极线使用延伸工具，同时对于另一条栅极线使用复制工具。
延伸工具和复制工具可以不以器件区域之间的距离、切割区域的宽度、预设距离、以及与其他栅极线上的器件区域相关的设计规则为基础来使用。
在执行了移动工具、回移工具、延伸工具和复制工具中的至少一种之后，在操作S132，检查布置的切割区域是否满足设计规则。如果布置的切割区域满足设计规则(S132-是)，则在操作S134，确认切割区域的布置。如果布置的切割区域不满足设计规则(S132-否)，则在操作S153，再次执行回移工具。如上所述，可以以预设的单位步长为基础在沿反向移动切割区域的同时执行回移工具。每当按预设单位步长沿反向移动切割区域，即在操作S132检查是否满足设计规则，如果满足设计规则，则在操作S134确认切割区域的布置。
在操作S134确认切割区域的布置之后，可以在操作S136执行LVS，或者可以在操作S170直接执行后仿真而不在操作S136执行LVS。检查是否满足设计规则(操作S132)的步骤、确认切割区域的布置(S134)的步骤、以及执行LVS(操作S136)的步骤可以被包括在执行布局设计(操作S130)的步骤中。
图3B是更详细地示出根据示例性实施例的图1的方法中的操作S150(使用布置过程布置切割区域)的流程图。为了便于说明，简要地描述或者省略参照图3A描述的内容。
参照图3B，确定是否在步骤S251a使用了破分工具。例如，当设计切割区域以同时切割几条栅极线时，可以使用破分工具，当设计切割区域以切割单条栅极线时，可以不使用破分工具。因此，如果使用破分工具(S251a-是)，则在操作S251执行破分工具。相反，如果不使用破分工具(S251a-否)，则在操作S252执行移动工具。
在执行破分工具(操作S251)的步骤中，将跨过几条栅极线的切割区域划分为以栅极线为基础的单位切割区域。在执行移动工具(操作S252)的步骤中，在沿栅极线的一个方向上移动切割区域，并将切割区域布置在栅极线上的一定的位置处，以保持切割区域和相邻的器件或接触区域之间的预设距离。当在操作S251之后执行操作S252时，可以对于每个单位切割区域执行移动工具。
在执行移动工具(操作S252)的步骤之后，在操作S132检查是否满足设计规则。可以在由移动工具布置在某条栅极线上的切割区域与在其他栅极线上的器件区域之间执行这样的设计规则检查。如果满足设计规则(S132-是)，则基于操作S254基于器件之间的距离来选择延伸工具或复制工具。相反，如果不满足设计规则(S132-否)，则在操作S253执行回移工具。
可以在以预设单位步长为基础沿反向移动切割区域的同时执行回移工具(操作S253)。每当沿反向移动切割区域达预设单位步长，即检查是否满足设计规则(操作S132)，如果满足设计规则，则可以完成执行回移工具(操作S253)的步骤。
在选择延伸工具或复制工具(操作254)的步骤中，可以通过接收相邻的两个器件区域之间的距离来确定是否执行延伸工具或复制工具。即，可以基于接收的距离信息来确定是否执行延伸工具或复制工具。将参照图5A和图5B来更详细地描述确定是否执行延伸工具或复制工具的内容。在不需要执行延伸工具和复制工具(情况③)的情况下，该过程可以直接进行至操作S132，以检查是否满足设计规则。
在选择延伸工具(情况①)的情况下，在操作S255a执行延伸工具，在选择复制工具(情况②)的情况下，在操作S255b执行复制工具。在执行延伸工具(操作S255a)的步骤中，对于切割区域的两边延伸切割区域的宽度，以保持距相邻的器件或接触区域的预设距离。在执行复制工具(操作S255b)的步骤中，复制切割区域，且将复制的切割区域布置在远离原来的切割区域的与器件或接触区域相邻的位置处，从而复制的切割区域保持距器件或接触区域的预设距离。
在执行延伸工具(操作S255a)的步骤或执行复制工具(操作S255b)的步骤之后，在操作S132检查是否满足设计规则。如果满足设计规则(S132-是)，则在操作S134确认切割区域的布置。相反，如果不满足设计规则(S132-否)，则在操作S257调节切割区域的宽度或者移动切割区域。
在调节切割区域的宽度或者移动切割区域(操作S257)的步骤中，调节切割区域的宽度或移动切割区域，以满足设计规则。更具体地讲，如果当通过延伸工具延伸切割区域的宽度时在另一条栅极线上的器件区域和切割区域之间的关系方面违反了设计规则，则减小切割区域的宽度，以满足设计规则。另外，如果在另一条栅极线上的器件区域和新复制的切割区域之间的关系方面违反了设计规则，则移动复制的切割区域以满足设计规则。
在确认切割区域的布置(操作S134)的步骤之后，可以在操作S136执行LVS，或者可以直接在操作S170执行后仿真而不在操作S136执行LVS。
图3C是更详细地示出根据另一示例性实施例的图1的方法中的操作S150(使用布置过程来布置切割区域)的流程图。为了便于描述，简要地描述或省略参照图3A或图3B描述的内容。
参照图3C，在操作S351a确定是否使用破分工具。如果使用破分工具(S351a-是)，则在操作S351执行破分工具。否则，如果不使用破分工具(S351a-否)，则在操作S352执行移动工具。在执行破分工具(操作S351)的步骤中，将与几条栅极线相交的切割区域分为以栅极线为基础的单位切割区域。在执行移动工具(操作S352)的步骤中，沿栅极线在一个方向上移动切割区域，并将切割区域布置为保持与切割区域和相邻的器件或接触区域之间的预设距离相应的空间。当在操作S351之后执行操作S352时，可以为每个单位切割区域执行移动工具。
在执行移动工具(操作S352)的步骤之后，在操作S354选择是否执行延伸工具或复制工具。在选择延伸工具(情况①)的情况下，在操作S355a执行延伸工具，在选择复制工具(情况②)的情况下，在操作S355b执行复制工具。。在不需要执行延伸工具和复制工具(情况③)的情况下，该过程可以直接进行至操作S132，以检查是否满足设计规则。
在执行延伸工具(操作S355a)的步骤中，对于切割区域的两侧延伸切割区域的宽度，以保持距相邻的器件或接触区域的预设距离。在执行复制工具(操作S355b)的步骤中，复制切割区域，且将复制的切割区域布置在与远离原来的切割区域的器件或接触区域相邻的位置处，从而复制的切割区域保持距器件或接触区域的预设距离。
在执行延伸工具(操作S355a)的步骤或执行复制工具(操作S355b)的步骤之后，在操作S132检查是否满足设计规则。如果满足设计规则(S132-是)，则在操作S134确认切割区域的布置。相反，如果不满足设计规则(S132-否)，则在操作S357调节切割区域的宽度或者移动切割区域。
在调节切割区域的宽度或者移动切割区域(操作S357)的步骤中，调节切割区域的宽度或移动切割区域，以满足设计规则。更具体地讲，如果当通过延伸工具延伸切割区域的宽度时在另一条栅极线上的器件区域和切割区域之间的关系方面违反了设计规则，则减小切割区域的宽度，以满足设计规则。如果在另一条栅极线上的器件区域和新复制的切割区域之间的关系方面违反了设计规则，则移动复制的切割区域以满足设计规则。如果通过移动工具布置的切割区域违反了设计规则，则可以在操作S357沿反向移动切割区域，以满足设计规则。即，在图3B中的执行回移工具(操作S253)的步骤可以被包括在操作S357中。
在确认切割区域的布置(操作S134)之后，如在图3B中，可以在操作S136执行LVS，或者可以直接在操作S170执行后仿真而不在操作S136执行LVS。
虽然已经描述了布置有切割区域的导电线是栅极线，但是示例性实施例不限于此。例如，根据示例性实施例的半导体集成电路设计方法可以被应用于需要切割的所有的导电线。因此，通过使用上述布置过程自动布置切割区域切割任意形式或任意类型的导电线的方法可以被包括在本发明构思的技术精神中。
图1的半导体集成电路设计方法和在图3A至图3C中示出的使用布置过程来布置切割区域的方法可以由计算机可执行的半导体集成电路设计程序的过程来表示。这样，通过在计算机系统中执行半导体集成电路设计程序，可以实现半导体集成电路设计方法。因此，半导体集成电路设计方法也可以被实施为存储在计算机可读记录介质上的计算机可读代码，并可以被计算机或处理器执行。
计算机可读记录介质是可以存储可随后被计算机系统读取的数据的任何数据存储装置。计算机可读记录介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、磁带、硬盘、软盘、闪速存储器和光学数据存储装置。计算机可读记录介质还可以分布于网络式连接的计算机系统中，从而可以以分布的方式存储和执行计算机可读代码。
图4A至图4F是示出将使用布置过程来布置切割区域的方法应用于图1的方法中的布局设计的俯视图。
图4A示出了在执行布局设计(图1的操作S130)的步骤中初始地完成的半导体集成电路的布局，其中，尚未执行使用布置过程来布置切割区域(图1的操作S150)的步骤。
参照图4A，第一栅极线至第五栅极线130a、130b、130c、130d和130e中的每条栅极线被布置为跨过例如晶体管的有源区域和/或接触区域。更具体地讲，第一栅极线130a可以被布置为跨过第一左有源区域110L1、第一右有源区域110R1和第一右接触区域150R1，第二栅极线130b可以被布置为跨过第二左有源区域110L2、第二左接触区域150L1和第二右接触区域150R2，第三栅极线130c可以被布置为跨过第三左有源区域110L3、第三右接触区域150R1和第三右有源区域110R3，第五栅极线130e可以被布置为跨过第四左有源区域110L4、第四左接触区域150L4、第四右接触区域150R4和第四右有源区域110R4。第四栅极线130d跨过在未示出的部分中的有源区域和/或接触区域。当然，第一至第三栅极线130a、130b和130c以及第五栅极线130e还可以跨过未示出的部分中的其他的有源区域和/或接触区域。
虽然将第一至第三栅极线130a、130b和130c以及第五栅极线130e布置为跨过图4A中的不同的有源区域，但是本发明构思不限于此，可以将多条栅极线布置为跨过单个的有源区域，如图6A或图6B中所示。
在如图4A中所示的布置了器件区域的布局中，共切割区域CTsh可以被布置为一起切割第一至第五栅极线130a、130b、130c、130d和130e。共切割区域CTsh可以被布置为在满足设计规则时靠近相邻的有源或接触区域。例如，如图4A中所示，共切割区域CTsh可以被布置为靠近第二左接触区域150L2和第二右接触区域150R2。
根据这样的布置，共切割区域CTsh被布置为具有距第一、第三和第五栅极线130a、130c和130e上的每个相邻的有源或接触区域的不对称的距离，因此在从每个有源或接触区域延伸得比预设距离长的对应的栅极线的过头部部分中产生不必要的寄生电容。
现在，将参照图4B至图4F来描述使用包括在参照图3A至图3C描述的布置过程中的工具的在图4A的布局中优化和布置共切割区域CTsh的方法。
参照图4B，使用破分工具将共切割区域CTsh(虚线)分为分别与第一至第五栅极线130a、130b、130c、130d和130e对应的第一至第五单位切割区域CTut1至CTut5(粗线)。通过将共切割区域CTsh分为第一至第五单位切割区域CTut1至CTut5，可以增加移动的自由度。即，需要考虑第一至第五栅极线130a、130b、130c、130d和130e上的所有的有源区域和接触区域来移动共切割区域CTsh，而仅考虑每条对应的栅极线上的有源区域和接触区域来移动第一至第五单位切割区域CTut1至CTut5。
参照图4C，使用移动工具将第一单位切割区域CTut1向右移动，并布置为保持距第一右有源区域110R1达预设距离Ds。通过移动工具对切割区域的移动步骤可以被设定为沿一个方向。例如，在当前的示例性实施例中，通过移动工具的移动步骤可以被设定为向右移动。此外，也可以通过移动工具将第二至第五单位切割区域CTut2至CTut5向右移动，因此，第二至第五单位切割区域CTut2至CTut5中的每个单位切割区域可以被布置为保持距布置在右方的每个对应的有源或接触区域达预设距离Ds。然而，为了便于描述，在图4C中示出了仅将第一单位切割区域CTut1向右移动。
参照图4D，当基于如图4C中所示的预设距离Ds的构思来通过使用移动工具来布置切割区域时，可能在第一单位切割区域CTut1和其他栅极线上的器件(例如，第二栅极线130b上的第二右接触区域150R2)之间的关系方面违反设计规则。即，移动的第一单位切割区域CTut1和第二右接触区域150R2之间的距离DRv可能小于根据设计规则的最小尺寸。因此，使用回移工具沿与初始移动的方向相对的方向(即，反向)移动第一单位切割区域CTut1。可以以这样的方式来执行回移工具的回移步骤，其中，每当以反向移动第一单位切割区域CTut1达预设单位步长即检查是否满足设计规则，如果最终满足了设计规则，则完成沿反向的移动步骤。
参照图4E，使用延伸工具延伸第二栅极线130b上的第二单位切割区域CTut2的宽度。因此，延伸的第二单位切割区域CTut2的两侧可以保持距第二左接触区域150L2和第二右接触区域150R2达预设距离Ds。可以在下面更为具体地描述使用延伸工具来延伸切割区域的宽度的步骤。
通过移动工具将第二单位切割区域CTut2向右移动，并布置为使第二单位切割区域CTut2的右侧保持距第二右接触区域150R2达预设距离Ds。另外，可以检查是否违反了设计规则，如果违反了设计规则，则可以执行通过回移工具的反向移动步骤。此后，接收从第二单位切割区域CTut2的左侧至第二左接触区域150L2的距离，如果接收的距离满足预定的条件，则将第二单位切割区域CTut2的宽度延伸至左方，从而第二单位切割区域CTut2的左侧满足距第二左接触区域150L2达预设距离Ds。
此外，可以在第二单位切割区域CTut2的宽度延伸步骤之后再次检查是否违反设计规则，如果违反设计规则，则可以减小第二单位切割区域CTut2的延伸的宽度。即，在宽度延伸步骤之后，如果在第二单位切割区域CTut2的左侧和另一栅极线上的器件区域之间的关系方面违反了设计规则，则可以将第二单位切割区域CTut2的左侧向右移动，以减小延伸的宽度。
参照图4F，使用复制工具复制的第三单位切割区域CTut3’布置在原共切割区域CTsh的左方，原第三单位切割区域CTut3布置在其右方。更具体地讲，通过移动工具将第三单位切割区域CTut3向右移动，并布置为第三单位切割区域CTut3的右侧保持距第三右接触区域150R3达预设距离Ds。另外，可以检查是否违反了设计规则，如果违反了设计规则，则可以执行回移工具的反向移动。
此后，接收从第三单位切割区域CTut3的左侧至第三左有源区域110L3的距离，如果接收的距离满足预定的条件，则复制第三单位切割区域CTut3，并将复制的第三单位切割区域CTut3’布置为保持距第三左有源区域110L3达预设距离Ds。另外，可以检查复制的第三单位切割区域CTut3’是否违反设计规则，如果违反设计规则，则执行回移工具的反向移动。然而，在这样的情况下，反向可以为右方向。即，可以在每当以预设单位步长向右移动复制的第三单位切割区域CTut3’时检查是否满足设计规则，如果最终满足了设计规则，则可以完成沿反向的移动，以确认布置位置。
另外，图4F示出了向右移动第四栅极线130d上的第四单位切割区域CTut4。这示出了将器件区域布置在第四栅极线130d上(虽然它们未被未示出)且通过考虑这些器件来移动第四单位切割区域CTut4。另外，虽然第五栅极线130e上的第五单位切割区域CTut5尚未改变，但是可以基于上述构思进行预测，可以执行复制工具的布置步骤。
图5A和图5B是示出选择性地应用包括在图1的方法中的布置过程中的延伸工具和复制工具的原理的俯视图。
参照图5A和图5B，当相邻的两个器件(例如，晶体管)的有源区域110L和110R之间的总距离Dtot大于通过将两倍的预设距离Ds与切割区域CT的宽度W1相加得到的值、并等于或小于通过将两倍的预设距离Ds与三倍的切割区域CT的宽度W1相加得到的值时，可以将延伸工具应用于切割区域CT，以延伸切割区域CT的宽度W1。
上述条件可以通过式1来表示。
Ds×2+W1<Dtot≤Ds×2+W1×3 (1)
换句话说，切割区域CT的延伸宽度We可以等于或小于三倍的切割区域CT的宽度W1。
当相邻的两个器件(例如，晶体管)的有源区域110L和110R之间的总距离Dtot等于或大于通过将两倍的预设距离Ds与三倍的切割区域CT的宽度W1相加得到的值时，可以将复制工具应用于切割区域CT，以复制切割区域CT，并布置两个切割区域CT和CT’。
上述条件可以通过式2来表示。
Dtot≥Ds×2+W1×3 (2)
换句话说，两个切割区域CT和CT’的宽度Wd可以大于三倍的切割区域CT的宽度W1。
当总距离Dtot等于通过将两倍的预设距离Ds与三倍的切割区域CT的宽度W1相加所得到的值时，不管应用延伸工具还是应用复制工具均是可以的。式1和式2的条件是基于可能难以形成两个切割区域CT和CT’，这是因为当在总距离Dtot小于通过将两倍的预设距离Ds与三倍的切割区域CT的宽度W1相加所得到的值的情况下布置两个切割区域CT和CT’时，两个切割区域CT和CT’之间的距离小于切割区域CT的宽度W1。当切割区域CT的宽度W1自第一次开始被设定为非常宽时，可以改变上述条件。
另外，可以根据设计者的品味来设计用于选择延伸工具或复制工具的其他条件。例如，可以将五倍的切割区域CT的宽度W1用作条件。
图6A和图6B是用于示出将图1的方法应用于半导体集成电路的实际布局的俯视图。
参照图6A，多条栅极线130被布置为跨过多个有源区域110和接触区域150。另外，与图4A至图4F不同，多条栅极线130被布置为跨过任意一个单个的有源区域110。在接触区域150的情况下，跨过单条栅极线130的接触区域150被布置在右方，而跨过几条栅极线130的接触区域150被布置在左方。
具有如图4A中所示的共切割区域CTsh的结构的切割区域CT被布置为切割多条栅极线130。虚线框A至D指示可能在如图6A中所示地布置切割区域CT时产生不必要的寄生电容的部分，其中，可以通过按图1的方法再布置切割区域CT来最小化寄生电容。
参照图6B，在虚线框A至D中，每个切割区域CT被分为单位切割区域，且使用延伸工具将每个对应的单位切割区域延伸至其相邻的连接区域150，因而减小寄生电容的产生。虽然仅为了便于描述而在图6B中使用了破分工具和延伸工具，但是可以通过以组合的方式应用上述的各种工具(例如，移动工具、回移工具和复制工具)来优化地布置每个切割区域CT，因而使对应的栅极线中的过头部最小化，因此最小化产生的寄生电容。
图7是示出根据示例性实施例的制造半导体集成电路的方法的流程图。
参照图7，在操作S100，设计将被制造的半导体集成电路的布局。半导体集成电路的布局设计可以与图1的半导体集成电路设计方法相同。因此，省略了对其的描述。
如果完整地设计了半导体集成电路的布局，则在操作S300，基于完整的布局来制造半导体集成电路。
制造半导体集成电路(操作S300)的步骤可以包括：准备布局的数据(操作S310)；执行OPC(操作S330)；制造掩模(操作S350)；形成半导体集成电路(操作S370)。准备布局的数据的步骤(操作S310)可以指收集完成的布局的全部数据，以准备执行OPC的步骤。
当使用布局本身来制造掩模并使用掩模来执行光刻过程时，因光学接近效应而制造了另一种形式的图案。因此，可以通过修改反映了因光学接近效应而导致的误差的布局并基于修改的布局来制造掩模，以在晶片上形成与原布局相同的图案。执行OPC(操作S330)的步骤可以指通过反映因光学接近效应而导致的误差来修改布局的过程。
在制造掩模(操作S350)的步骤中，可以使用反映了OPC的布局(例如，使用反映了OPC的图形设计系统(GDS))来制造掩模，在形成半导体集成电路(操作S370)的步骤中，可以通过使用制造的掩模通过光刻工艺在晶片上形成半导体集成电路。
图8A是根据示例性实施例的用于设计半导体集成电路的设备3000的框图。
参照图8A，设备3000可以包括前仿真执行单元3100、布局设计和验证执行单元3200、后仿真执行单元3300和布置过程执行单元3400。
前仿真执行单元3100可以执行HLD、RTL编码、合成、GLS等。布局设计和验证执行单元3200执行布局设计。如上所述，布局设计指基于设计规则布置单元并在它们之间连接布线的过程。布局设计和验证执行单元3200可以执行DRC和LVS。后仿真执行单元3300可以通过提取和仿真布局的寄生成分(诸如寄生电容)来检查布局的功能完整性。
布置过程执行单元3400使用布置过程与布局设计和验证执行单元3200一起执行切割区域的布置。设备3000可以在布局设计中使用布置过程自动地优化和布置切割区域，因而使栅极线中的过头部最小化，并因此使产生的寄生电容最小化。
图8B是在图8A的设备3000的布置过程执行单元3400的框图。
参照图8B，布置过程执行单元3400可以包括工具选择确定器3410、破分工具执行单元3420、移动工具执行单元3430、回移工具执行单元3440、延伸工具执行单元3450和复制工具执行单元3460。
工具选择确定器3410通过检查预定的条件来确定执行破分工具、移动工具、回移工具、延伸工具和复制工具中的哪一种。例如，工具选择确定器3410可以确定是否将切割区域设计为一起切割几条栅极线的共切割区域，如果将切割区域设计为共切割区域，则工具选择确定器3410可以选择破分工具。另外，工具选择确定器3410可以接收相邻的两个器件区域之间的距离，并基于预定的条件(例如，是否满足式1或式2)来选择延伸工具或复制工具。
破分工具执行单元3420可以将被布置为一起切割几条栅极线的共切割区域分为以栅极线为基础的单位切割区域。移动工具执行单元3430可以沿一个方向移动切割区域，以保持距相邻的器件区域达预设的距离。回移工具执行单元3440可以基于检查设计规则的步骤按预设的单位步长沿反向移动切割区域，从而使切割区域满足设计规则。延伸工具执行单元3450可以在满足预定的条件时(例如，当满足式1时)延伸切割区域的宽度。复制工具执行单元3460可以在满足预定的条件时(例如，当满足式2时)复制切割区域和在栅极线上布置两个切割区域。
图9A是根据示例性实施例的半导体集成电路100的布局。具体地讲，图9A示出了半导体集成电路100中包括的标准单元的示例。
参照图9A，半导体集成电路100可以包括多个有源鳍110、多个虚设鳍120、第一栅极线130a、第二栅极线130b、多条虚设栅极线135、多个源/漏接触140、以及两个输入接触区域150。另外，用于电切割第一栅极线130a和第二栅极线130b切割区域CT可以布置在两个输入接触区域150和有源鳍110之间。
多个有源鳍110可以包括第一至第六有源鳍111至116，多个虚设鳍120可以包括第一至第三虚设鳍121至123。在当前的示例性实施例中，半导体集成电路100可以为例如NAND门单元。
可以通过单个工艺预先在半导体基底上形成包括多个有源鳍110和多个虚设鳍120的多个鳍。之后，可以形成包括第一栅极线130a、第二栅极线130b和多条虚设栅极线135的多条栅极线以及多个源/漏接触140。然后，可以形成两个输入接触区域150和输出端。可以通过切割区域CT将第一栅极线130a和第二栅极线130b电气地划分为上第一栅极线130au和上第二栅极线130bu以及下第一栅极线130ad和下第二栅极线130bd。具体地讲，第一栅极线130a可以被划分为上第一栅极线130au和下第一栅极线130ad，第二栅极线130b可以被划分为上第二栅极线130bu和下第二栅极线130bd。可以通过使用具有与切割区域CT对应的开口区域的掩模图案来蚀刻第一栅极线130a和第二栅极线130b，以实现第一栅极线130a和第二栅极线130b的划分。
被布置为彼此相邻的多个有源鳍110可以形成单个鳍场效应晶体管(FinFET)。在当前的示例性实施例中，第一至第三有源鳍111至113可以形成P沟道金属氧化物半导体(PMOS)晶体管，第四至第六有源鳍114至116可以形成N沟道MOS(NMOS)晶体管。具体地讲，因为两条栅极线130au和130bu和三个源/漏接触140布置在第一有源鳍111至第三有源鳍113上，所以第一有源鳍111至第三有源鳍113可以形成彼此并联连接的两个PMOS晶体管。另外，因为两条栅极线130ad和130bd和两个源/漏接触140布置在第四有源鳍114至第六有源鳍116上，所以第四有源鳍114至第六有源鳍116上可以形成彼此串联连接的两个NMOS晶体管。然而，半导体集成电路100不限于图9A中示出的FinFET结构。
因为FinFET可以使用突出的鳍的整个前表面作为沟道，所以可以确保足够的沟道长度。因此，可以防止或最小化短沟道效应，从而改善传统MOS晶体管中因短沟道效应导致的尺寸问题和漏电流的产生。
可以使用上述的半导体集成电路设计方法来设计半导体集成电路100。因此，可以使用布置过程自动地优化和布置切割区域，因而最小化栅极线的过头部，并因此最小化寄生电容的产生。在当前的示例性实施例中，切割区域CT可以具有第一栅极线130a和第二栅极线130b均被切割的共切割区域结构。这示出了省略了应用破分工具的步骤，这是因为在考虑到第一栅极线130a和第二栅极线130b上的两个接触区域150与第四有源鳍114之间的位置关系时切割区域CT不需要被划分。
图9B是具有图9A的布局的半导体集成电路100的局部透视图，图9C是通过图9A的布局的I-I’线的剖视图或通过图9B的半导体集成电路100的I-I’线的剖视图。
参照图9B和图9C，半导体集成电路100可以是体型(bulk-type)FinFET。半导体集成电路100可以包括基底102、第一绝缘层104、第二绝缘层106、第一至第三有源鳍111至113、虚设鳍121、第一栅极线130a和上绝缘层108。
基底102可以为半导体基底，其可以包括例如硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、锗、硅-锗和镓-砷化物中的任意一种。
第一至第三有源鳍111至113和虚设鳍121可以被布置为与基底102连接。根据示例性实施例，第一至第三有源鳍111至113中的每个可以为从基底102垂直突出的部分被n+或p+掺杂的有源区域，虚设鳍121可以为从基底102垂直突出的部分未被掺杂的区域。尽管示出了一个虚设鳍121，但是可以形成多个虚设鳍121。根据另一个示例性实施例，所有的第一至第三有源鳍111至113和虚设鳍121可以为被n+或p+掺杂的有源区域。
第一绝缘层104、第二绝缘层106和上绝缘层108可以包括绝缘物质，其可以包括例如氧化物膜、氮化物膜和氧氮化物膜中的任意一种。第一绝缘层104可以布置在第一至第三有源鳍111至113和虚设鳍121上。第一绝缘层104可通过被布置在第一至第三有源鳍111至113和第一栅极线130a之间而被用作栅极绝缘层。第二绝缘层106可以被布置为在第一至第三有源鳍111至113和虚设鳍121之间的空间中并具有预定的高度。第二绝缘层106可以通过被布置在第一至第三有源鳍111至113和虚设鳍121之间而被用作器件分隔膜。上绝缘膜108可以布置在第一绝缘膜104和第二绝缘膜106上方并在第一栅极线130a上，且可以用于将第一栅极线130a与其他的导电物质电分离。为了便于理解，在图9B中省略了上绝缘膜108。
第一栅极线130a可以布置在第一绝缘层104和第二绝缘层106上。因此，第一栅极线130a可以具有围绕第一至第三有源鳍111至113和虚设鳍121的结构。换句话说，第一至第三有源鳍111至113和虚设鳍121可以布置在第一栅极线130a之内。如图9B和图9C中所示，第一栅极线130a可以通过切割区域CT电气地划分为上第一栅极线130au和下栅极线130ad。可以通过优化地布置切割区域CT来实现第一栅极线130a的划分，因而最小化第一栅极线130a的过头部，并因此最小化产生的寄生电容。第一栅极线130a可以包括金属物质，诸如W和Ta、它们的氮化物、它们的硅化物、掺杂的多晶硅等，并可以使用蒸发工艺来形成。
接触第一栅极线130a的输入接触区域150可以被布置在第一栅极线130a上。虽然在图9B中为了绘示的方便，输入接触区域150具有非常薄的厚度，但是输入接触区域150可以具有更大的厚度。
图10是根据另一示例性实施例的半导体集成电路200的布局。
参照图10，在半导体集成电路200中，第一栅极线130a和第二栅极线130b可以被布置为跨过左有源区域110L和右有源区域110R。详细地讲，第一左栅极线130aL和第二左栅极线130bL可以被布置为跨过左有源区域110L，第一右栅极线130aR和第二右栅极线130bR可以被布置为跨过右有源区域110R。
第一左接触区域150L1和150L2可以分别形成在第一左栅极线130aL和第二左栅极线130bL的右过头部部分上。第一右接触区域150R1和150R2可以分别形成在第一右栅极线130aR和第二右栅极线130bR的左过头部部分上。两个导电区域230可以通过与第一栅极线130a和第二栅极线130b正交地交叉而被布置在这些接触区域150L1、150L2、150R1和150R2之间。具体地讲，两个导电区域230可以被布置在第一左接触区域150L1和第一右接触区域150R1之间并在第二左接触区域150L2和第二右接触区域150R2之间，导电接触区域250可以被布置在两个导电区域230中的每个上。虽然在图10中布置了两个导电区域230，但是当前的示例性实施例不限于此。例如，可以布置一个导电区域230或三个或更多个导电区域230。每个导电区域230可以是将偏置电压施加到阱的阱拾取区域。然而，导电区域230可以不被限于阱拾取区域。
在具有如图10中示出的结构的半导体集成电路200中，可以使用上述布置过程来布置第二栅极线130b上的第二切割区域CT2。例如，可以使用移动工具和复制工具来布置第二切割区域CT2。另外，可以使用移动工具和延伸工具来布置第一栅极线130a上的第一切割区域CT1。然而，将与上述原理不同的另外的方法应用于第一切割区域CT1的布置。
更具体地讲，当考虑两个导电接触区域250时，更通常的是将第一切割区域CT1布置在两个导电接触区域250之间，因此，不排除的是将第一切割区域CT1布置在两个导电接触区域250之间。然而，当两个导电接触区域250之间的距离很短时，可能不能布置第一切割区域CT1，在这样的情况下，第一切割区域CT1可以被延伸，并被布置为包括两个导电接触区域250，如在当前的示例性实施例中所描述的。另外，在寄生电容方面，与在两个导电接触区域250之间布置第一切割区域CT1相比，可能更为有利的是，通过将两个导电接触区域250包括在第一切割区域CT1中来布置第一切割区域CT1。
尽管在前述的示例性实施例中仅考虑了与未基于基底表面垂直地叠置的其他器件区域的关系，但是在当前的示例性实施例中，还考虑了与基于基底表面垂直地叠置的器件区域的关系。结果，对于垂直叠置的器件区域，观察到前述的布置过程而不改变，然而，当因叠置的器件区域而没有布置切割区域时，或者当切割区域包括叠置的器件区域的结构更有效地减小寄生电容时，切割区域可以包括叠置的器件区域。
图11是根据示例性实施例的包括半导体集成电路的存储器卡1000的示意图。
参照图11，存储器卡1000可以被布置为使控制器1100和存储器1200彼此交换电信号。例如，当控制器1100发送命令时，存储器1200可以发送回数据。
控制器1100和存储器1200可以包括与技术精神一致的根据示例性实施例的半导体集成电路。具体地讲，包括在控制器1100和存储器1200中的多个半导体装置中的至少一个可以包括根据上述示例性实施例的使用布置过程对切割区域的布置进行优化的半导体集成电路，例如，晶体管，因此使导电线中的过头部最小化，并因此使寄生电容的产生最小化。
存储器卡1000可以形成各种类型的存储器卡，诸如记忆棒(memory stick)卡、智能媒体(SM)卡、安全数字(SD)卡、mini-SD卡、多媒体卡(MMC)等。
图12是根据示例性实施例的包括半导体集成电路的计算系统2000的示意图。
参照图12，计算系统2000可以包括处理器2100、存储器装置2200、储存装置2300、电源2400和输入/输入(I/O)单元2500。尽管没有示出，但是计算系统2000还可以包括用于与视频卡、声卡、存储器卡和通用串行总线(USB)装置通信或与其他电子装置通信的端口。
包括在计算系统2000中的处理器2100、存储器装置2200、储存装置2300、电源2400和I/O单元2500可以包括与本发明构思的技术精神一致的根据示例性实施例的半导体集成电路。详细地讲，包括在处理器2100、存储器装置2200、储存装置2300、电源2400和I/O单元2500中的多个半导体装置中的至少一个可以包括根据上述示例性实施例的使用布置过程对切割区域的布置进行优化的半导体集成电路，例如，晶体管，因此使导电线中的过头部最小化，并因此使产生的寄生电容最小化。
处理器2100可以执行特定的计算或任务。根据示例性实施例，处理器2100可以是微处理器或中央处理单元(CPU)。处理器2100可以经包括地址总线、控制总线和数据总线的总线2600而与存储器装置2200、储存装置2300和I/O单元2500通信。根据示例性实施例，处理器2100可以连接到扩展的总线，诸如外设组件互连(PCI)总线。
存储器装置2200可以存储操作计算系统2000所需的数据。例如，存储器装置2200可以以动态随机存取存储器(DRAM)、移动DRAM、静态RAM(SRAM)、参数RAM(PRAM)、铁电RAM(FRAM)、电阻RAM(RRAM)和/或磁电阻RAM(MRAM)。储存装置2300可以包括固态驱动器、硬盘驱动器和CD-ROM。
I/O单元2500可以包括诸如键盘、键区和鼠标的输入器件以及诸如打印机和显示器的输出器件。电源2400可以供应操作计算系统2000所需的操作电压。
根据示例性实施例的半导体集成电路可以以各种类型的封装件来实现。例如，半导体集成电路的至少一些组件可以使用这样的封装件来封装，诸如封装件上封装件(PoP)、球栅阵列(BGA)、芯片级封装件(CSP)、塑料引线芯片载体(PLCC)、塑料双列封装件(PDIP)、华夫封装件中芯片(die in waffle pack)、晶片形式芯片(die in wafer form)、板上芯片(COB)、陶瓷双列封装件(CERDIP)、塑料公制四方扁平封装件(MQFP)、薄型四方扁平封装件(TQFP)、小外形集成电路(SOIC)、缩小外形封装件(SSOP)、薄小外形封装件(TSOP)、薄型四方扁平封装件(TQFP)、封装件中系统(SIP)、多芯片封装件(MCP)、晶片级制造封装件(WFP)和晶片级处理堆叠封装件(WSP)。
如上所述，根据示例性实施例的设计半导体集成电路的方法、根据设计方法的半导体集成电路及其制造方法可以通过使用布置过程自动地布置用于切割导电线(尤其是栅极线)的切割区域最小化栅极线中的过头部，从而最小化产生的寄生电容。
另外，根据示例性实施例的设计半导体集成电路的方法可以通过使用破分工具、移动工具、回移工具、延伸工具和复制工具中的至少一种以自动地布置切割区域的布置过程来容易地最小化栅极线中的过头部，而不定义另外的设计规则或应用另外的OPC规则。
另外，根据示例性实施例的设计半导体集成电路的方法可以因减小栅极线中的过头部来最小化寄生电容，因而显著地改善器件性能，例如，诸如操作速度或动态功耗的操作性能。
虽然已经具体地示出和描述了示例性实施例，但是应该理解的是，可以在不脱离权利要求的精神和范围的情况下对其进行各种形式和细节方面的改变。

Claims (27)

1.一种设计半导体集成电路的方法，所述半导体集成电路具有FinFET架构，所述方法包括：
执行将被设计的半导体集成电路的前仿真；
基于前仿真的结果来设计半导体集成电路的组件的布局，组件包括第一器件区域、第二器件区域以及跨过第一器件区域和第二器件区域延伸的第一导电线；
根据至少一条设计规则来修改作为布置在第一器件区域和第二器件区域之间并电气地切割第一导电线的第一切割区域，以最小化通过第一切割区域创建的第一导电线的过头部。
2.如权利要求1所述的方法，其中，最小化过头部以减小第一导电线的寄生电容。
3.如权利要求1所述的方法，其中，修改第一切割区域的步骤包括下述步骤中的至少一个：
沿第一导电线移动第一切割区域，
延伸第一切割区域的宽度，
复制第一切割区域以创建第二切割区域并沿第一导电线布置第二切割区域。
4.如权利要求3所述的方法，其中，移动第一切割区域的步骤包括：基于在第一切割区域与第一器件区域和第二器件区域中的一个器件区域之间的预定距离来沿第一导电线移动第一切割区域。
5.如权利要求1所述的方法，其中，设计规则规定将第一切割区域与第一器件区域和第二器件区域分开的最小距离、将第一切割区域与接触区域分开的最小距离、以及将第一切割区域与第三器件区域分开的最小距离中的至少一种。
6.如权利要求1所述的方法，其中，第一切割区域切割包括第一导电线并彼此平行地延伸的多条导电线；
其中，所述方法还包括：
在修改第一切割区域的步骤之前，将第一切割区域破分为多个切割区域，所述多个切割区域中的每个切割区域切割所述多条导电线中的对应的导电线。
7.如权利要求6所述的方法，
其中，修改第一切割区域的步骤包括：根据所述至少一条设计规则来修改所述多个切割区域，以最小化通过所述多个切割区域创建的所述多条导电线的过头部；
其中，修改后的切割区域具有沿对应的导电线的不同的位置和不同的宽度中的至少一种。
8.如权利要求1所述的方法，其中，修改第一切割区域的步骤包括：
沿第一导电线在第一方向上移动第一切割区域，从而第一切割区域根据设计规则距第一器件区域达预设的距离；
当作为沿第一方向移动第一切割区域的结果的第一切割区域与除了第一器件区域和第二器件区域之外的器件区域或接触区域之间的距离违反设计规则时，沿与第一方向相对的第二方向移动第一切割区域。
9.一种设计半导体集成电路的方法，所述半导体集成电路具有FinFET架构，所述方法包括：
根据设计规则在第一导电线上的第一器件区域和第二器件区域之间的初始位置处设定跨过第一器件区域和第二器件区域延伸的第一导电线的第一切割区域，第一切割区域电气地切割第一导电线；
延伸第一切割区域的宽度或复制第一切割区域并将作为第一切割区域的复制品的第二切割区域布置在第一导电线上，以最小化通过第一切割区域创建的第一导电线中的过头部。
10.如权利要求9所述的方法，所述方法还包括：
在设定第一切割区域的步骤之后，沿第一导电线在第一方向上移动第一切割区域，从而第一切割区域根据设计规则距第一器件区域达预设的距离。
11.如权利要求10所述的方法，所述方法还包括：
在沿第一方向移动第一切割区域之后，当作为沿第一方向移动第一切割区域的结果的第一切割区域与除了第一器件区域和第二器件区域之外的器件区域或接触区域之间的距离违反设计规则时，沿与第一方向相对的第二方向移动第一切割区域。
12.如权利要求9所述的方法，其中，第一切割区域切割包括第一导电线并彼此平行地延伸的多条导电线；
其中，所述方法还包括：
在沿第一方向移动第一切割区域的步骤之前，将第一切割区域破分为多个切割区域，所述多个切割区域中的每个切割区域切割所述多条导电线中的对应的导电线。
13.如权利要求9所述的方法，其中，延伸第一切割区域的宽度或复制第一切割区域并布置第二切割区域的步骤包括：
基于第一器件区域和第二器件区域之间的距离来确定是否执行延伸第一切割区域的宽度或复制第一切割区域并布置第二切割区域；
基于确定的结果而执行延伸第一切割区域的宽度或复制第一切割区域并布置第二切割区域；
验证延伸第一切割区域的宽度或复制第一切割区域并布置第二切割区域满足设计规则；
如果执行延伸第一切割区域的宽度且不满足设计规则，则调节第一切割区域的宽度，从而满足设计规则；
如果复制第一切割区域并布置第二切割区域不满足设计规则，则移动第一切割区域和第二切割区域中的至少一个，从而满足设计规则。
14.如权利要求13所述的方法，其中，设计规则规定将第一切割区域与第一器件区域和第二器件区域分开的最小距离、将第一切割区域与接触区域分开的最小距离、以及将第一切割区域与第三器件区域分开的最小距离中的至少一种。
15.如权利要求13所述的方法，其中，确定是否执行延伸第一切割区域的宽度包括：如果第一器件区域和第二器件区域之间的总距离Dtot满足下式，则确定将要执行延伸第一切割区域的宽度：
Ds×2+W1<Dtot≤Ds×2+W1×3
其中，Ds是第一切割区域与第一器件区域和第二器件区域之间的预设的距离，W1是第一切割区域的宽度。
16.如权利要求13所述的方法，其中，确定是否执行复制第一切割区域并布置第二切割区域包括：确定第一器件区域和第二器件区域之间的总距离Dtot是否满足下式，则确定将要执行延伸第一切割区域的宽度：
Dtot≥Ds×2+W1×3
其中，Ds是第一切割区域与第一器件区域和第二器件区域之间的预设的距离，W1是第一切割区域的宽度。
17.一种制造半导体集成电路的方法，所述半导体集成电路具有FinFET架构，所述方法包括：
执行将被设计的半导体集成电路的前仿真；
基于前仿真的结果来设计半导体集成电路的组件的布局，组件包括第一器件区域、第二器件区域以及跨过第一器件区域和第二器件区域延伸的第一导电线；
根据至少一条设计规则来修改作为布置在第一器件区域和第二器件区域之间并电气地切割第一导电线的第一切割区域，以最小化通过第一切割区域创建的第一导电线的过头部；
基于包括修改的第一切割区域的布局来执行后仿真；
基于布局来制造半导体集成电路。
18.如权利要求17所述的方法，其中，制造半导体集成电路的步骤包括：
准备布局的数据；
执行光学接近校正以产生校正后的布局，在校正后的布局中，因光学接近效应而导致的反射误差被校正；
根据校正后的布局来生产掩模；
使用掩模在晶片上形成半导体集成电路。
19.如权利要求17所述的方法，其中，最小化过头部以减小第一导电线的寄生电容。
20.如权利要求17所述的方法，其中，修改第一切割区域的步骤包括下述步骤中的至少一个：
沿第一导电线移动第一切割区域，
延伸第一切割区域的宽度，
复制第一切割区域以创建第二切割区域并沿第一导电线布置第二切割区域。
21.如权利要求20所述的方法，其中，修改第一切割区域的步骤包括：基于在第一切割区域与第一器件区域和第二器件区域中的一个器件区域之间的预定距离来沿第一导电线移动第一切割区域。
22.如权利要求17所述的方法，其中，设计规则规定将第一切割区域与第一器件区域和第二器件区域分开的最小距离、将第一切割区域与接触区域分开的最小距离、以及将第一切割区域与第三器件区域分开的最小距离中的至少一种。
23.如权利要求17所述的方法，其中，第一切割区域切割包括第一导电线并彼此平行地延伸的多条导电线；
其中，所述方法还包括：
在修改第一切割区域的步骤之前，将第一切割区域破分为多个切割区域，所述多个切割区域中的每个切割区域切割所述多条导电线中的对应的导电线。
24.一种半导体集成电路，包括：
至少第一半导体器件和第二半导体器件，具有FinFET架构，并沿第一线方向布置，其中，第一半导体器件包括至少第一有源区域，第二半导体器件包括至少第二有源区域；
第一导电线，沿第一线方向跨过第一半导体器件的第一有源区域和二半导体器件的第二有源区域延伸；
第二导电线，沿第一线方向跨过第一半导体器件的第一有源区域和二半导体器件的第二有源区域延伸；
第一切割区域，在第一有源区域和第二有源区域之间电气切割第一导电线；
第二切割区域，在第一有源区域和第二有源区域之间电气切割第二导电线，
其中，第一切割区域和第二切割区域具有沿对应的第一导电线和第二导电线在第一线方向上的不同的位置和不同的宽度，所述不同的位置和不同的宽度满足设计规则并最小化通过第一切割区域创建的第一导电线的过头部和通过第二切割区域创建的第二导电线的过头部。
25.如权利要求24所述的半导体集成电路，其中，过头部被最小化以减小第一导电线和第二导电线的寄生电容。
26.如权利要求24所述的半导体集成电路，
其中，每个第一半导体器件包括形成NMOS晶体管或PMOS晶体管的多个有源区域，
其中，第一导电线和第二导电线是栅极线。
27.如权利要求24所述的半导体集成电路，其中，设计规则规定将第一切割区域与第一器件区域和第二器件区域分开的最小距离、将第一切割区域与接触区域分开的最小距离、以及将第一切割区域与第三器件区域分开的最小距离中的至少一种。
CN201310263499.0A 2012-06-27 2013-06-27 半导体集成电路及其设计和制造方法 Active CN103515380B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120069473A KR101937851B1 (ko) 2012-06-27 2012-06-27 반도체 집적 회로, 그 설계 방법 및 제조방법
KR10-2012-0069473 2012-06-27
US13/800,483 2013-03-13
US13/800,483 US9026975B2 (en) 2012-06-27 2013-03-13 Semiconductor integrated circuit, method of designing the same, and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN103515380A CN103515380A (zh) 2014-01-15
CN103515380B true CN103515380B (zh) 2017-09-29

Family

ID=49777218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310263499.0A Active CN103515380B (zh) 2012-06-27 2013-06-27 半导体集成电路及其设计和制造方法

Country Status (5)

Country Link
US (1) US9026975B2 (zh)
JP (1) JP6312373B2 (zh)
KR (1) KR101937851B1 (zh)
CN (1) CN103515380B (zh)
TW (1) TWI587161B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418196B2 (en) 2013-03-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization for integrated circuit design
US8898600B2 (en) * 2013-03-15 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization for integrated design
WO2015029280A1 (ja) * 2013-08-28 2015-03-05 パナソニック株式会社 半導体集積回路装置
CN108922887B (zh) 2013-09-04 2022-12-09 株式会社索思未来 半导体装置
KR102046986B1 (ko) * 2013-09-27 2019-11-20 삼성전자 주식회사 더미 셀 어레이를 포함하는 반도체 소자
KR102193674B1 (ko) * 2014-01-22 2020-12-21 삼성전자주식회사 반도체 장치의 레이아웃 디자인을 생성하는 레이아웃 디자인 시스템
US9613175B2 (en) * 2014-01-28 2017-04-04 Globalfoundries Inc. Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit
KR102224525B1 (ko) * 2014-02-03 2021-03-08 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용하여 제조한 반도체 장치 및 그 반도체 장치의 제조 방법
US9659137B2 (en) 2014-02-18 2017-05-23 Samsung Electronics Co., Ltd. Method of verifying layout of mask ROM
US9425275B2 (en) * 2014-06-13 2016-08-23 Samsung Electronics Co., Ltd. Integrated circuit chips having field effect transistors with different gate designs
US9361418B2 (en) 2014-06-23 2016-06-07 Synopsys, Inc. Nanowire or 2D material strips interconnects in an integrated circuit cell
US10037397B2 (en) 2014-06-23 2018-07-31 Synopsys, Inc. Memory cell including vertical transistors and horizontal nanowire bit lines
US9400862B2 (en) 2014-06-23 2016-07-26 Synopsys, Inc. Cells having transistors and interconnects including nanowires or 2D material strips
TWI626551B (zh) * 2014-06-30 2018-06-11 聯華電子股份有限公司 減少功率消耗之鰭式結構電晶體之設計方法
US9397157B2 (en) * 2014-08-20 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device structure including a fin-embedded isolation region and methods thereof
US9460259B2 (en) 2014-08-22 2016-10-04 Samsung Electronics Co., Ltd. Methods of generating integrated circuit layout using standard cell library
KR102368072B1 (ko) * 2014-10-02 2022-02-28 삼성전자주식회사 스캔 플립플롭 및 상기 스캔 플립플롭을 포함하는 스캔 테스트 회로
US9753086B2 (en) 2014-10-02 2017-09-05 Samsung Electronics Co., Ltd. Scan flip-flop and scan test circuit including the same
CN105677932A (zh) * 2014-11-19 2016-06-15 复旦大学 用于带后硅可调寄存器电路的统计时序分析方法
KR102303301B1 (ko) * 2014-12-18 2021-09-16 삼성전자주식회사 반도체 장치의 설계 방법 및 설계 시스템
WO2016166571A1 (en) * 2015-04-15 2016-10-20 Sage Design Automation Ltd. Automatic generation of test layouts for verifying a drc deck
US9928333B2 (en) 2015-07-30 2018-03-27 Samsung Electronics Co., Ltd. Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semicondutor device using the same
KR102415952B1 (ko) 2015-07-30 2022-07-05 삼성전자주식회사 반도체 소자의 레이아웃 설계 방법, 및 그를 이용한 반도체 소자의 제조 방법
KR20170015705A (ko) * 2015-07-30 2017-02-09 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9653466B2 (en) * 2015-08-04 2017-05-16 Qualcomm Incorporated FinFET device and method of making the same
US9496269B1 (en) * 2015-10-29 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory
US9530890B1 (en) 2015-11-02 2016-12-27 International Business Machines Corporation Parasitic capacitance reduction
US9991249B2 (en) * 2016-02-11 2018-06-05 Samsung Electronics Co., Ltd. Integrated circuit and computer-implemented method of manufacturing the same
KR102560698B1 (ko) 2016-03-04 2023-07-27 삼성전자주식회사 수직형 메모리 셀들을 포함하는 집적 회로의 레이아웃을 검증하기 위한 방법 및 시스템
KR102421730B1 (ko) 2016-04-05 2022-07-18 삼성전자주식회사 레이아웃 방법 및 반도체 소자
KR102575073B1 (ko) * 2016-04-12 2023-09-06 삼성전자주식회사 마스크 데이터 검증 방법
KR102434991B1 (ko) * 2016-04-26 2022-08-22 삼성전자주식회사 집적 회로 및 집적 회로의 설계 방법
US9904758B2 (en) * 2016-05-18 2018-02-27 Samsung Electronics Co., Ltd. Using deep sub-micron stress effects and proximity effects to create a high performance standard cell
DE102016110384A1 (de) * 2016-06-06 2017-12-07 Infineon Technologies Ag Verfahren zum Halbleiterbauelementdesign und zur Halbleiterbauelementherstellung sowie entsprechende Halbleiterbauelemente
US10163883B2 (en) * 2016-06-15 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Layout method for integrated circuit and layout of the integrated circuit
US10605859B2 (en) * 2016-09-14 2020-03-31 Qualcomm Incorporated Visible alignment markers/landmarks for CAD-to-silicon backside image alignment
KR102633138B1 (ko) * 2016-10-17 2024-02-02 삼성전자주식회사 집적 회로 및 반도체 장치
US10312229B2 (en) 2016-10-28 2019-06-04 Synopsys, Inc. Memory cells including vertical nanowire transistors
US10923425B2 (en) * 2017-01-20 2021-02-16 Arm Limited Power distribution
US10177037B2 (en) * 2017-04-25 2019-01-08 Globalfoundries Inc. Methods of forming a CT pillar between gate structures in a semiconductor
US10628550B2 (en) * 2017-05-19 2020-04-21 Samsung Electronics Co., Ltd. Method for designing an integrated circuit, and method of manufacturing the integrated circuit
KR102419645B1 (ko) * 2017-05-19 2022-07-12 삼성전자주식회사 집적 회로를 설계하기 위한 컴퓨터 구현 방법, 컴퓨팅 시스템, 및 집적 회로의 제조 방법
US10489548B2 (en) 2017-05-26 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method for manufacturing the same
US10276445B2 (en) * 2017-08-31 2019-04-30 Taiwan Semiconductor Manfacturing Co., Ltd. Leakage reduction methods and structures thereof
US10411020B2 (en) * 2017-08-31 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Using three or more masks to define contact-line-blocking components in FinFET SRAM fabrication
US10644030B2 (en) 2017-10-20 2020-05-05 Mediatek Inc. Integrated circuit and cell structure in the integrated circuit
DE102018108937B4 (de) 2017-11-30 2022-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Isolationsaufbau mit unterschiedlichen Abständen zu benachbarten FinFET-Vorrichtungen
US10510894B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure having different distances to adjacent FinFET devices
KR102647231B1 (ko) 2018-08-02 2024-03-13 삼성전자주식회사 반도체 소자 및 이의 제조방법
US11188703B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system, and method of forming the same
US10566202B1 (en) * 2018-11-29 2020-02-18 Globalfoundries Inc. Gate structures of FinFET semiconductor devices
US11069680B2 (en) 2019-03-28 2021-07-20 International Business Machines Corporation FinFET-based integrated circuits with reduced parasitic capacitance
WO2021065590A1 (ja) * 2019-10-02 2021-04-08 株式会社ソシオネクスト 半導体集積回路装置および半導体集積回路装置の製造方法
US11151297B2 (en) 2020-02-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple fin count layout, method, system, and device
DE102020127090A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrfinnenlayout, verfahren, system und bauelement
KR20220010674A (ko) 2020-07-17 2022-01-26 삼성전자주식회사 반도체 소자
KR102507978B1 (ko) * 2020-09-01 2023-03-10 건국대학교 산학협력단 회로 시뮬레이션 방법 및 장치
US11290109B1 (en) * 2020-09-23 2022-03-29 Qualcomm Incorporated Multibit multi-height cell to improve pin accessibility
US11670675B2 (en) 2020-12-04 2023-06-06 United Semiconductor Japan Co., Ltd. Semiconductor device
CN112685987B (zh) * 2020-12-23 2023-04-07 泉芯集成电路制造(济南)有限公司 一种参数化单元及其实现方法
CN112733489B (zh) * 2020-12-31 2023-09-19 杭州广立微电子股份有限公司 一种评判栅极上切断层位置对器件影响的方法
KR20220116959A (ko) * 2021-02-16 2022-08-23 삼성전자주식회사 반도체 소자 및 그 제조방법
US12073165B2 (en) * 2021-06-17 2024-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell design

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits
US5731999A (en) * 1995-02-03 1998-03-24 Apple Computer, Inc. Method of controlling clamp induced ringing
US5828580A (en) * 1994-11-08 1998-10-27 Epic Design Technology, Inc. Connectivity-based approach for extracting parasitic layout in an integrated circuit
CN1331491A (zh) * 2000-06-26 2002-01-16 日本电气株式会社 半导体集成电路以及半导体集成电路布线布局
CN1679031A (zh) * 2002-08-28 2005-10-05 先进微装置公司 集成电路中提取筛选的互连线路的寄生电阻电容的方法与系统

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210674A (ja) * 1983-05-16 1984-11-29 Fujitsu Ltd 接合型電界効果トランジスタ
JPS62120697A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JPS6484636A (en) * 1987-09-26 1989-03-29 Mitsubishi Electric Corp Manufacture of mos gate array
JPH02308553A (ja) * 1989-05-23 1990-12-21 Fujitsu Ltd Ｓｏｉ型半導体装置
JP3116355B2 (ja) * 1989-12-15 2000-12-11 ソニー株式会社 半導体装置及び半導体基板の製法
JPH06104407A (ja) * 1992-09-21 1994-04-15 Kawasaki Steel Corp トランジスタサイズ選択型ゲートアレイ
JPH08130295A (ja) 1994-09-08 1996-05-21 Mitsubishi Electric Corp 半導体記憶装置および半導体装置
JPH09128412A (ja) * 1995-10-26 1997-05-16 Oki Business:Kk 素子ライブラリ作成方法
JP2848312B2 (ja) * 1996-01-23 1999-01-20 日本電気株式会社 プリント配線板設計変更処理方式
US6662350B2 (en) * 2002-01-28 2003-12-09 International Business Machines Corporation FinFET layout generation
JP2004013821A (ja) 2002-06-11 2004-01-15 Matsushita Electric Ind Co Ltd 半導体集積回路設計方法および設計装置
US6874132B1 (en) 2002-09-11 2005-03-29 Synopsys, Inc. Efficient extractor for post-layout simulation on memories
JP2004241529A (ja) 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 半導体回路装置及びその回路シミュレーション方法
JP4220932B2 (ja) 2004-05-11 2009-02-04 パナソニック株式会社 半導体集積回路の設計支援方法
JP2006038896A (ja) * 2004-07-22 2006-02-09 Matsushita Electric Ind Co Ltd マスクパターン作製方法
JP4726462B2 (ja) 2004-10-29 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積装置、その設計方法、設計装置、プログラム、製造方法、および製造装置
KR100567069B1 (ko) 2004-12-03 2006-04-04 주식회사 하이닉스반도체 반도체 장치의 설계 방법
JP4541918B2 (ja) 2005-02-15 2010-09-08 株式会社リコー レイアウト装置、レイアウト方法及びレイアウトプログラム
JP2007027643A (ja) * 2005-07-21 2007-02-01 Matsushita Electric Ind Co Ltd 半導体回路装置及びそのシミュレーション方法
JP2007172258A (ja) 2005-12-21 2007-07-05 Matsushita Electric Ind Co Ltd タイミング検証方法及びレイアウト最適化方法
TW200725344A (en) * 2005-12-29 2007-07-01 Inventec Corp Computer-aided high-frequency circuit model simulation and analysis method and system thereof
JP5096719B2 (ja) * 2006-09-27 2012-12-12 パナソニック株式会社 回路シミュレーション方法及び回路シミュレーション装置
US7533358B2 (en) 2006-10-12 2009-05-12 Cadence Design Systems, Inc. Integrated sizing, layout, and extractor tool for circuit design
US7826738B2 (en) * 2007-01-11 2010-11-02 Seiko Epson Corporation Semiconductor integrated circuit device, data recording device, and layout method for semiconductor integrated circuit device
US8091052B2 (en) 2007-10-31 2012-01-03 Synopsys, Inc. Optimization of post-layout arrays of cells for accelerated transistor level simulation
KR20090066924A (ko) 2007-12-20 2009-06-24 주식회사 하이닉스반도체 광 근접 효과 보정 방법
KR20090108390A (ko) 2008-04-11 2009-10-15 주식회사 하이닉스반도체 트랜지스터 레이아웃 방법
US7875963B1 (en) * 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
JP5547934B2 (ja) 2009-09-09 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法
JP2011129615A (ja) 2009-12-16 2011-06-30 Renesas Electronics Corp Ｍｏｓトランジスタのシミュレーションパラメータの抽出方法
JP5577806B2 (ja) 2010-04-09 2014-08-27 富士通セミコンダクター株式会社 半導体装置の設計方法及び製造方法
US8381147B2 (en) * 2011-06-02 2013-02-19 International Business Machines Corporation Method, a system and a program storage device for modeling the resistance of a multi-contacted diffusion region

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits
US5828580A (en) * 1994-11-08 1998-10-27 Epic Design Technology, Inc. Connectivity-based approach for extracting parasitic layout in an integrated circuit
US5731999A (en) * 1995-02-03 1998-03-24 Apple Computer, Inc. Method of controlling clamp induced ringing
CN1331491A (zh) * 2000-06-26 2002-01-16 日本电气株式会社 半导体集成电路以及半导体集成电路布线布局
CN1679031A (zh) * 2002-08-28 2005-10-05 先进微装置公司 集成电路中提取筛选的互连线路的寄生电阻电容的方法与系统

Also Published As

Publication number Publication date
JP6312373B2 (ja) 2018-04-18
TWI587161B (zh) 2017-06-11
TW201407396A (zh) 2014-02-16
KR101937851B1 (ko) 2019-04-10
US20140001564A1 (en) 2014-01-02
KR20140001578A (ko) 2014-01-07
US9026975B2 (en) 2015-05-05
JP2014010839A (ja) 2014-01-20
CN103515380A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
CN103515380B (zh) 半导体集成电路及其设计和制造方法
US11404443B2 (en) Semiconductor device
CN103366041B (zh) 半导体集成电路及其设计方法
US11398499B2 (en) Semiconductor device including a gate pitch and an interconnection line pitch and a method for manufacturing the same
US10037401B2 (en) Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semiconductor device using the same
TWI674661B (zh) 半導體裝置及其製造方法
US10026688B2 (en) Semiconductor device and method of fabricating the same
CN108987396B (zh) 半导体器件
USRE49780E1 (en) Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semiconductor device using the same
US11769726B2 (en) Semiconductor device
US11557585B2 (en) Semiconductor device including a field effect transistor
KR20210142543A (ko) 집적 회로 레이아웃을 위한 시스템들 및 방법들
TW202205129A (zh) 自動化標準單元設計方法
Lin et al. Design space exploration of FinFETs with double fin heights for standard cell library
KR20200143631A (ko) 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant