CN103366041B - 半导体集成电路及其设计方法 - Google Patents

Abstract

公开了一种半导体集成电路及其设计方法。根据本发明思想的示例性实施例，设计半导体集成电路的方法包括：创建对多个半导体器件当中的至少一个半导体器件作出指示的标记层，所述至少一个半导体器件将在宽度、高度及其与相邻半导体器件的间隔的至少一个方面发生改变；以及将标记层应用到先前创建的布局，以便生成在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生了改变的所述至少一个半导体器件的新的库。标记层可以是基于所述多个半导体器件当中的所述至少一个半导体器件的特性的改变。

Description

半导体集成电路及其设计方法

相关申请的交叉引用

本申请要求2012年3月30日在韩国知识产权局提交的韩国专利申请第10-2012-0033345号的优先权，其公开内容被全文合并在此以作参考。

技术领域

本发明思想的示例性实施例涉及半导体集成电路，更具体来说涉及一种半导体集成电路和/或其设计方法。

背景技术

半导体集成电路（IC）设计是将描述了半导体系统的期望操作的芯片行为模型转换成描述了半导体系统的主要元件之间的连接的具体结构模型的处理。在这样的半导体IC设计中，在时间方面以及在降低半导体IC设计和实施成本方面，对于将被包括在半导体IC中的单元库的处理生成和使用会是有利的。

发明内容

本发明思想的示例性实施例涉及一种半导体集成电路（IC）设计方法，其中随着半导体器件的特性的改变，可以在不创建新布局的情况下快速创建新的库。

本发明思想的示例性实施例涉及一种半导体IC设计方法，其中随着鳍式场效应晶体管（鳍式FET）的特性的改变，可以在不改变布局的情况下快速创建新的库。

本发明思想的示例性实施例涉及一种可以利用新的库来制造的半导体IC，其中即使半导体器件的特性改变，也可以在不创建新布局的情况下快速创建所述新的库。

本发明思想的示例性实施例涉及一种可以利用新的库来制造的半导体IC，其中即使鳍式FET的特性改变，也可以在不创建新布局的情况下快速创建所述新的库。

本发明思想的示例性实施例涉及一种用于执行半导体IC设计方法的计算机可读记录介质，其中随着半导体器件的特性的改变，可以在不创建新布局的情况下快速创建新的库。

本发明思想的示例性实施例涉及一种被配置成存储新的库的存储介质，其中即使半导体器件的特性改变，也可以在不创建新布局的情况下快速创建所述新的库。

本发明思想的示例性实施例涉及一种用于设计半导体IC的设备，其中即使半导体器件的特性改变，也可以在不创建新布局的情况下快速创建新的库。

根据本发明思想的示例性实施例，一种设计半导体集成电路的方法包括步骤：创建对多个半导体器件当中的至少一个半导体器件作出指示的标记层，其中所述至少一个半导体器件将在宽度、高度及其与所述多个半导体器件当中的一个相邻半导体器件的间隔的至少一个方面发生改变；以及将标记层应用到先前创建的布局，以便生成在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生了改变的所述至少一个半导体器件的新的库。标记层可以基于所述多个半导体器件当中的所述至少一个半导体器件的特性的改变。

所述至少一个半导体器件的特性的改变可以是所述多个半导体器件当中的所述至少一个半导体器件的电特性和热特性的至少一个的改变。

根据所创建的新的库，即使当所述至少一个半导体器件的宽度发生改变时，所述多个半导体器件也可以具有恒定的管脚间距。

标记层的创建步骤可以包括以下步骤的至少一个：创建对所述至少一个半导体器件作出指示的第一标记层；以及创建对包括了所述至少一个半导体器件的单元作出指示的第二标记层。第二标记层的创建步骤可以包括：创建指示出所述单元的边界的第二标记层。

所述至少一个半导体器件可以包括具有多个有源鳍的鳍式场效应晶体管（鳍式FET）。标记层的创建步骤可以包括：创建对多个有源鳍当中的宽度将被改变的至少一个有源鳍作出指示的标记层。标记层的创建步骤可以包括以下步骤的至少一个：创建对所述至少一个有源鳍作出指示的第一标记层；以及创建对包括了所述至少一个有源鳍的单元作出指示的第二标记层。根据所创建的新的库，即使当所述至少一个有源鳍的宽度发生改变时，所述多个有源鳍也可以具有恒定的管脚间距。

所述至少一个半导体器件可以包括具有单个有源鳍的鳍式场效应晶体管（鳍式FET）。

所述多个半导体器件可以包括多个鳍式晶体管。所述多个鳍式晶体管可以具有不同的阈值电压。标记层的创建步骤可以包括：基于不同的阈值电压来创建对多个鳍式晶体管当中的宽度将发生改变的至少一个鳍式晶体管作出指示的标记层。标记层的创建步骤可以包括以下步骤的至少一个：创建对所述多个鳍式晶体管当中的所述至少一个鳍式晶体管作出指示的第一标记层；以及创建对包括了所述至少一个鳍式晶体管的单元作出指示的第二标记层。

所述多个鳍式晶体管当中的所述至少一个鳍式晶体管可以包括多个有源鳍，并且标记层的创建步骤可以包括：基于不同的阈值电压来创建对多个有源鳍当中的宽度将发生改变的至少一个有源鳍作出指示的标记层。标记层的创建步骤可以包括：创建对所述至少一个有源鳍作出指示的第一标记层；以及创建对包括了所述至少一个有源鳍的单元作出指示的第二标记层。根据所创建的新的库，即使当所述至少一个有源鳍的宽度发生改变时，所述多个有源鳍也可以具有恒定的管脚间距。

所述方法还可以包括：在创建标记层之前，基于设计规则和设计约束的至少一个来确定所述多个半导体器件当中的至少一个半导体器件的特性的变化。

所述方法还可以包括：在创建标记层之前，提供用于制造所述多个半导体器件的布局。

根据本发明思想的示例性实施例，提供一种设计鳍式晶体管的方法，所述方法包括步骤：创建对多个鳍式晶体管当中的将在宽度、高度及其与相邻鳍式晶体管的间隔的至少一个方面发生改变的至少一个鳍式晶体管作出指示的标记层，所述创建步骤是基于所述至少一个鳍式晶体管的特性的改变而实现的；以及将标记层应用到先前创建的布局，以便生成在宽度、高度和与相邻鳍式晶体管的间隔的至少一个方面发生了改变的所述至少一个鳍式晶体管的新的库。

根据本发明思想的示例性实施例，一种半导体集成电路包括多个半导体器件。所述多个半导体器件包括根据利用标记层的新的库而将在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生改变的至少一个半导体器件，其中所述标记层是基于所述至少一个半导体器件的特性的改变而创建的。

标记层可以基于所述至少一个半导体器件的特性的改变来指示出将在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生改变的所述至少一个半导体器件。

所述至少一个半导体器件的特性的改变可以是该至少一个半导体器件的电特性和热特性的至少一个的改变。

可以通过将标记层应用于先前创建的布局以改变所述至少一个半导体器件的宽度来创建新的库。

根据新的库，即使当所述至少一个半导体器件的宽度发生改变时，所述多个半导体器件也可以具有恒定的管脚间距。

标记层可以包括以下各项的至少一个：对所述至少一个半导体器件作出指示的第一标记层；以及对包括了所述至少一个半导体器件的单元作出指示的第二标记层。

所述至少一个半导体器件可以包括具有多个有源鳍的鳍式场效应晶体管（鳍式FET）。标记层可以指示出多个有源鳍当中的宽度将被改变的至少一个有源鳍。

所述至少一个半导体器件可以包括具有单个有源鳍的鳍式场效应晶体管（鳍式FET）。

所述多个半导体器件可以包括多个鳍式晶体管。所述多个鳍式晶体管可以具有不同的阈值电压。标记层可以基于不同的阈值电压来指示出多个鳍式晶体管当中的宽度将被改变的至少一个鳍式晶体管。

所述半导体集成电路可以被集成为芯片上系统（SoC）。

根据本发明思想的示例性实施例，一种半导体集成电路包括多个鳍式晶体管。所述多个鳍式晶体管包括根据利用标记层的新的库而改变了宽度、高度和与相邻鳍式晶体管的间隔的至少一个方面的至少一个鳍式晶体管，其中所述标记层是基于所述至少一个鳍式晶体管的特性的改变而创建的。

根据本发明思想的示例性实施例，一种有形计算机可读记录介质上具体实现有用于执行一种设计半导体集成电路的方法的程序，所述方法包括步骤：创建对多个半导体器件当中的将在宽度、高度及其与相邻半导体器件的间隔的至少一个方面发生改变的至少一个半导体器件作出指示的标记层，所述创建步骤是基于所述至少一个半导体器件的特性的改变而实现的；以及将标记层应用到先前创建的布局，以便生成在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生了改变的所述至少一个半导体器件的新的库。

根据本发明思想的示例性实施例，一种有形计算机可读存储介质被配置成存储可由计算机使用来设计半导体集成电路的至少一个单元库，其中所述单元库是通过以下步骤创建的：创建对多个半导体器件当中的将在宽度、高度及其与相邻半导体器件的间隔的至少一个方面发生改变的至少一个半导体器件作出指示的标记层，所述创建步骤是基于所述至少一个半导体器件的特性的改变而实现的；以及将标记层应用到先前创建的布局。

根据本发明思想的示例性实施例，提供一种半导体集成电路布局，所述布局被存储在有形计算机可读记录介质上，所述布局包括：多个半导体器件；以及应用到布局以指示出所述多个半导体器件当中的至少一个半导体器件的标记层，其中所述至少一个半导体器件将在宽度、高度及其与所述多个半导体器件当中的一个相邻半导体器件的间隔的至少一个方面发生改变，所述标记层基于所述至少一个半导体器件的特性的改变。

根据本发明思想的示例性实施例，一种用于设计半导体集成电路的设备包括：布局设计单元，其被配置成设计半导体集成电路的布局；以及库设计单元，其被配置成创建对多个半导体器件当中的将在宽度、高度及其与相邻半导体器件的间隔的至少一个方面发生改变的至少一个半导体器件作出指示的标记层，所述创建是基于所述至少一个半导体器件的特性的改变而实现的。库设计单元可以被配置成将标记层应用到所述布局以创建新的库。

库设计单元可以包括：被配置成创建标记层的标记层创建单元；库创建单元，其被配置成将标记层应用到先前创建的布局，以便生成在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生了改变的所述至少一个半导体器件的新的库；以及库验证单元，其被配置成验证所述新的库是否满足所期望的（或者预设的）要求。库设计单元还可以包括：布局数据库，其被配置成对所述布局设计单元设计的布局进行存储；以及库数据库，其被配置成对在库验证单元中验证过的库进行存储。

所述设备还可以包括：系统设计单元，其被配置成设计包括半导体集成电路的系统；功能设计单元，其被配置成基于所述系统来设计对于半导体集成电路所需的功能；以及逻辑电路设计单元，其被配置成基于所需的功能来设计半导体集成电路的逻辑电路。

根据本发明思想的示例性实施例，一种设计半导体集成电路的方法包括步骤：访问包括多个半导体器件的布局；创建对所述多个半导体器件当中的至少一个半导体器件的尺寸改变作出指示的标记层；以及将标记层应用到布局以便生成具有改变了尺寸的所述至少一个半导体器件的新的库。

所述布局中的多个半导体器件可以是多个鳍式场效应晶体管（鳍式FET）。所述多个鳍式场效应晶体管（鳍式FET）的每一个可以包括多个有源鳍。标记层的创建步骤可以包括：创建对多个鳍式FET当中的一个所选鳍式FET所包括的多个有源鳍中的至少一个的尺寸改变作出指示的第一标记层，以及创建对包括了多个鳍式FET当中的所选鳍式FET的布局单元作出指示的第二标记层。

所述布局中的多个半导体器件可以是多个鳍式场效应晶体管（鳍式FET）。所述多个鳍式场效应晶体管（鳍式FET）的每一个可以包括一个有源鳍。标记层的创建步骤可以包括：创建对多个鳍式FET当中的一个所选鳍式FET的有源鳍的尺寸改变作出指示的第一标记层，以及创建对包括了多个鳍式FET当中的所选鳍式FET的布局单元作出指示的第二标记层。

由标记层指示出的多个半导体器件当中的至少一个半导体器件的尺寸改变可以对应于宽度、高度及其与相邻半导体器件的间隔的至少一个方面的改变。

在针对多个半导体器件当中的至少一个半导体器件的尺寸改变之前和之后，所述多个半导体器件可以具有恒定的管脚间距。

附图说明

通过下面结合附图进行的详细描述，将会更加清楚地理解本发明思想的示例性实施例，其中：

图1是根据本发明思想的示例性实施例的半导体集成电路（IC）设计设备的示意性方框图；

图2是根据本发明思想的示例性实施例的设计半导体IC的方法的示意性流程图；

图3是根据本发明思想的示例性实施例的图1的库设计单元的方框图；

图4是根据本发明思想的示例性实施例的图2的半导体IC设计方法中的库设计操作的流程图；

图5是根据本发明思想的示例性实施例的半导体IC的布局；

图6是根据本发明思想的示例性实施例的具有图5的布局的半导体器件的透视图；

图7是沿着图5和图6的VII-VII'线取得的剖面图；

图8是根据本发明思想的示例性实施例的具有图5的布局的半导体器件的透视图；

图9是沿着图5和图8的IX-IX'线取得的剖面图；

图10是图5中的区域A的布局；

图11示出了根据本发明思想的示例性实施例的被应用到图10的布局中的标记层；

图12是根据本发明思想的示例性实施例的基于利用图11的标记层所创建的新的库而改变宽度的半导体器件的布局；

图13是根据本发明思想的示例性实施例的半导体IC的布局；

图14是根据本发明思想的示例性实施例的具有图13的布局的半导体器件的透视图；

图15是沿着图13和图14的XV-XV'线取得的剖面图；

图16是根据本发明思想的示例性实施例的具有图13的布局的半导体器件的透视图；

图17是沿着图13和图16的XVII-XVII'线取得的剖面图；

图18是图13中的区域B的布局；

图19示出了根据本发明思想的示例性实施例的被应用到图18的布局中的标记层；

图20是根据本发明思想的示例性实施例的基于利用图19的标记层所创建的新的库而改变宽度的半导体器件的布局；

图21是根据本发明思想的示例性实施例的半导体IC的半导体器件的宽度与电流的关系的曲线图；

图22是根据本发明思想的示例性实施例的半导体IC的半导体器件的宽度与阈值电压的关系的曲线图；

图23是根据本发明思想的示例性实施例的半导体IC的布局；

图24示出了根据本发明思想的示例性实施例的被应用到图23的布局的标记层；

图25示出了根据本发明思想的示例性实施例的被应用到图23的布局的标记层；

图26示出了根据本发明思想的示例性实施例的被应用到图23的布局的标记层；

图27是根据本发明思想的示例性实施例的基于利用图24到图26的标记层之一所创建的新的库而改变宽度的半导体器件的布局；

图28是根据本发明思想的示例性实施例的半导体IC的布局；

图29是根据本发明思想的示例性实施例的具有图28的布局的半导体器件的透视图；

图30是沿着图28的XXX-XXX'线取得的剖面图；

图31是沿着图28的XXXI-XXXI'线取得的剖面图；

图32是图28中的区域C的布局；

图33示出了根据本发明思想的示例性实施例的被应用到图32的布局中的标记层；

图34是根据本发明思想的示例性实施例的基于利用图33的标记层所创建的新的库而改变宽度的半导体器件的布局；

图35是包括根据本发明思想的示例性实施例的半导体IC的存储器卡的示意图；以及

图36是包括根据本发明思想的示例性实施例的半导体IC的计算系统的示意图。

具体实施方式

这里所使用的术语“和/或”包括所列出的相关项目当中的一项或多项的任意和全部组合。例如处于要素列表之前的“至少一个”之类的表达法修饰整个要素列表，而不修饰该列表的各个单独的要素。

下面将参照附图更加全面地描述本发明思想的示例性实施例，在附图中示出了一些示例性实施例。但是各个示例性实施例可以通过许多不同形式来具体实现，并且不应当被理解成限制为这里所阐述的实施例；相反，提供这些实施例是为了使得本公开内容透彻且完整，并且将向本领域技术人员完全传达本发明思想的示例性实施例的范围。在附图中，为了清楚起见夸大了各层和各个区域的厚度。附图中的相同附图标记指代相同的元件，因此可以省略其描述。

应当理解的是，当提到一个元件“连接”或“耦合”到另一个元件时，其可以直接连接或耦合到该另一个元件，或者可以存在中间元件。与此相对，当提到一个元件“直接连接”或“直接耦合”到另一个元件时，则不存在中间元件。这里所使用的术语“和/或”包括所列出的相关项目当中的一项或多项的任意和全部组合。被用来描述各个元件或各层之间的关系的其他用词应当按照相同的方式来解释（例如“处在...之间”相对于“直接处在...之间”，“与...相邻”相对于“与...直接相邻”，“处在...上”相对于“直接处在...上”）。

应当理解的是，虽然在这里可以使用术语“第一”、“第二”等等来描述各个元件、各个组件、各个区域、各层和/或各个部分，但是这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅仅被用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分进行区分。因此，下面所讨论的第一元件、组件、区域、层或部分也可以被称作第二元件、组件、区域、层或部分而不会背离示例性实施例的教导。

为了易于描述，在这里可以使用诸如“之下”、“以下”、“下方”、“以上”、“上方”等空间关系术语来描述如图中所示的一个元件或特征与另一个（多个）元件或特征的关系。应当理解的是，所述空间关系术语意图涵盖使用或操作中的器件除了图中所描绘的指向之外的不同指向。举例来说，如果图中的器件被翻转，则被描述为处于其他元件或特征“以下”或“之下”的元件的指向将是处于其他元件或特征“以上”。因此，示例性术语“以下”可以同时涵盖“以上”和“以下”的指向。还可以令器件处于其他指向（旋转90度或处于其他指向）并且相应地解释这里所使用的空间关系描述语。

这里所使用的术语仅仅是为了描述特定实施例，而不意图限制示例性实施例。除非上下文清楚地另有所指，否则这里所使用的单数形式“一个”、“一项”、“某一”和“所述”也意图包括复数形式。还应当理解的是，在本说明书中所使用的术语“包括”和/或“包含”表明所述特征、整体、步骤、操作、元件和/或组件的存在，而不排除存在或添加一个或更多其他特征、整体、步骤、操作、元件、组件和/或其组合。

应当理解的是，虽然在这里使用了术语“第一”和“第二”来描述各个元件，但是这些元件不应当受限于这些术语。使用这些术语仅仅是为了将一个元件与另一个元件进行区分。因此，下面所讨论的第一元件可以被称作第二元件，类似地第二元件可以被称作第一元件，而不会背离本公开内容的教导。

除非另行定义，否则这里所使用的所有术语（其中包括技术和科学术语）具有与本发明思想的示例性实施例所属领域的技术人员通常所理解的相同含义。还应当理解的是，比如在常用字典中所定义的术语应当被解释为具有与其在相关领域的情境中一致的含义，而不应当按照理想化或过于正式的意义来解释（除非在这里明确地如此定义）。

这里将参照作为示例性实施例的理想化实施例（以及中间结构）的示意图的剖面图来描述各个示例性实施例。因此，例如作为制造技术和/或容差的结果可以预期与图示的形状有所不同。因此，各个示例性实施例不应当被理解成受限于这里所图示出的区域的具体形状，而是应当包括例如由于制造而导致的形状偏差。举例来说，被图示为矩形的注入区可以具有圆化或弯曲特征和/或在其边缘处具有注入浓度梯度，而不是从注入区到非注入区的二元改变。同样地，通过注入形成的掩埋区可能在掩埋区与发生注入的表面之间的区域内产生一些注入。因此，图中所示出的区域是示意性的，并且所示形状不意在图示出器件区域的实际形状并且不意在限制示例性实施例的范围。

图1是根据本发明思想的示例性实施例的半导体集成电路（IC）设计设备1的示意性方框图。

参照图1，半导体IC设计设备1可以包括系统设计单元10、功能设计单元20、逻辑电路设计单元30、布局设计单元40和库设计单元50。从半导体集成电路设计设备1提供的设计结果可以被传送到半导体处理模块2，并且被实现为半导体集成电路。

系统设计单元10可以设计包括半导体集成电路的系统。也就是说，系统设计单元10可以选择包括半导体集成电路的系统，例如存储器系统、计算系统或通信系统。为了便于解释，在下文中将关于设计存储器系统来描述半导体集成电路设计设备1。

功能设计单元20可以基于将要设计的目标系统来为半导体集成电路设计功能。具体来说，如果将要设计的目标系统是存储器系统，其需要存储器件和用于控制存储器件的存储控制器，则功能设计单元20可以设计由存储控制器执行（和/或需要）的功能。

逻辑电路设计单元30可以基于系统所期望（和/或需要）的功能来为半导体集成电路设计逻辑电路。举例来说，逻辑电路设计单元30可以基于存储控制器所期望（和/或需要）的功能来设计逻辑电路，比如或门、与门和触发器。

布局设计单元40可以基于逻辑电路来设计半导体集成电路的布局。具体来说，布局设计单元40可以根据逻辑电路（例如或门、与门和触发器）来设计布局。布局代表半导体集成电路中的各个器件的排布和布线状态。

随着高度集成的半导体器件的近来的快速发展，这样的布局设计处理变得更加耗时并且成本更高。因此，作为一种在时间和成本方面高效的技术，可以使用标准的基于单元的布局设计技术。在标准的基于单元的布局设计技术中，在预先被设计并且存储在计算机系统中之后，通过布局设计中的布线适当地布置并连接被反复使用的器件（比如或门或与门），从而可以缩短布局设计所需的时间。

库设计单元50可以基于布局来设计半导体集成电路的库。具体来说，库设计单元50可以设计包括在半导体集成电路中的各个单元的单元库。根据本发明思想的示例性实施例，库设计单元50可以基于半导体器件的电特性或热特性的改变来创建针对半导体器件的标记层，该标记层指示出将被改变宽度的半导体器件，并且库设计单元50可以将所创建的标记层应用到先前创建的现有布局从而创建新的库。在创建新的库时，尽管半导体器件的特性发生了改变，但是由于使用了先前创建的现有布局，因此可以大大减少在设计半导体集成电路时所耗费的时间和成本。下面将参照图3更加详细地描述库设计单元50。

库是指关联文件的一个集合，其中可以定义各个单元的名称、尺寸、门宽度、引脚、延迟特性、漏电流、阈值电压和功能。一般的单元库集合可以包括例如与、或、异或和反相器之类的基本单元，例如OAI（或/与/反相器）和AOI（与/或/反相器）之类的复杂单元，以及例如简单主从式触发器和锁存器之类的存储元件。

根据本发明思想的示例性实施例，所述单元库可以是标准单元库。在使用标准单元库的方法中，预先准备具有多项功能的逻辑电路块（或单元），并且随后将其任意组合以便设计满足顾客或用户的具体要求的大规模集成电路（LSI）。通过验证来使用计算机登记这些先前创建的现有单元，并且随后利用计算机辅助设计（CAD）通过组合各个单元来对这些先前创建的现有单元进行逻辑设计、排布和布线处理。

具体来说，在设计或制造LSI时，如果先前创建的现有标准逻辑电路块（或单元）被存储在库中，则可以从库中选择用于设计目的的适当的逻辑电路块，并且将其排布在芯片上的多个单元行中，随后可以在各个单元之间的布线空间内布置具有最短布线长度的最优布线，从而完成LSI的制造。库中的不同类型的单元越多，设计就可以变得越发灵活，并且也就越有可能最优地设计芯片。

这样的使用标准单元的IC是一种半定制生产的IC，其可以通过选择存储在库中的先前创建的现有标准单元并且对所述标准单元进行排布和最小布线来制造。因此与完全定制的IC相比可以降低开发成本并且缩短开发周期。

图2是根据本发明思想的示例性实施例的设计半导体IC的方法的示意性流程图。

参照图2，半导体IC设计方法包括由图1的半导体IC设计设备1执行的顺序操作。前面给出的对于图1的半导体IC设计设备1的详细描述适用于根据本发明思想的示例性实施例的半导体IC设计方法。

在操作S10中，设计包括半导体IC的系统。

在操作S20中，基于所设计的系统来为半导体IC设计所需的功能。

在操作S30中，基于各自的功能来设计将被包括在半导体IC电路中的逻辑电路。

在操作S40中，基于逻辑电路来设计半导体IC的布局。

在操作S50中，基于布局来设计半导体IC的库。根据本发明思想的示例性实施例，设计库的步骤可以包括：基于半导体器件的特性的改变来创建指示出一个宽度将被改变的半导体器件的针对半导体器件的标记层，以及将所创建的标记层应用到先前创建的现有布局从而创建新的库。

可以基于利用前面描述的半导体IC设计方法设计的库来执行光学邻近效应校正（OPC），从而形成光掩模。随后可以执行曝光处理以便在晶片上根据所设计的库形成晶片图案，从而实现半导体IC。

根据本发明思想的示例性实施例，可以基于具有不同宽度的半导体器件的新的库来执行OPC，所述新的库是基于半导体器件的特性的改变而确定的，从而实现包括改变了宽度的半导体器件的半导体IC。根据本发明思想的示例性实施例，尽管改变了半导体器件的特性，但是由于使用了先前创建的现有布局，因此可以大大减少在设计半导体集成电路时所耗费的时间和成本。

前面描述的半导体IC设计方法可以被表示为可以利用可在计算机上执行的半导体IC设计程序来执行的处理，因此可以通过在计算机上执行半导体IC设计程序来实现。因此，在本发明思想的示例性实施例中，所述半导体IC设计方法还可以被具体实现为计算机可读记录介质上的计算机可读代码。

计算机可读记录介质是可以存储数据以供后来可以由计算机系统读取的任何有形数据存储器件。有形计算机可读记录介质的例子有只读存储器（ROM）、随机存取存储器（RAM）、CD-ROM、磁带、软盘、光学数据存储器件等等。计算机可读记录介质还可以被分布在网络耦合的各个计算机系统上，从而按照分布式方式来存储及执行计算机可读代码。

图3是根据本发明思想的示例性实施例的图1的库设计单元50的方框图。

参照图3，库设计单元50可以包括标记层创建单元51、库创建单元52、库验证单元53、布局数据库（DB）54和库数据库（DB）55。由库设计单元50设计的库可以被传送到半导体处理模块2，其中可以基于库实现半导体IC。

标记层创建单元51可以基于多个半导体器件当中的至少一个半导体器件的特性的改变来创建指示出其宽度将被改变的所述半导体器件的标记层。根据本发明思想的示例性实施例，当半导体器件的特性被改变时，可以创建其宽度将被改变的所述半导体器件的新的库。为此，可以创建指示出其宽度将被改变的半导体器件的标记层。根据本发明思想的示例性实施例，标记层还可以被称作注释层。具体来说，根据本发明思想的示例性实施例，标记层创建单元51可以创建第一标记层（未示出），该第一标记层指示出其宽度将被改变的至少一个半导体器件。此外，根据示例性实施例，标记层创建单元51可以创建第二标记层（未示出），该第二标记层指示出包括所述至少一个半导体器件的单元。第二标记层可以标记出单元边界。根据示例性实施例，标记层创建单元51可以创建指示出所述至少一个半导体器件的第一标记层和指示出包括所述至少一个半导体器件的单元的第二标记层，正如下面参照图24到图26所描述的那样。

半导体器件的特性的改变可以是电特性或热特性的改变，并且可以根据半导体器件的特性的改变来改变半导体器件的高度和宽度以及半导体器件与相邻半导体器件之间的间隔当中的至少一个方面。随着半导体器件的尺度减小到大约20nm或更小的等级，通过例如注入之类的处理来制造在其上反映出特性改变的半导体器件的做法会更加困难。因此，需要基于半导体器件的特性改变来改变半导体器件的高度、宽度和间隔当中的至少一个方面，并且创建指示这一改变的标记层。下文中将更加详细地描述由于半导体器件的高度、宽度和间隔当中的至少一个方面的变化而改变半导体器件的宽度。

当例如由于改进的半导体处理而导致半导体器件的厚度增加时，可以创建一个标记层来指示出宽度将被适应性地改变的半导体器件。半导体器件的高度作为三维信息没有被呈现在布局中，因此需要创建新的库，其中将半导体器件的高度改变适应性地反映到其宽度。但是本发明思想的示例性实施例不限于此，并且可以被应用于半导体器件高度的减小。

举例来说，假设半导体器件是具有大约40nm高度和大约20nm宽度的鳍式场效应晶体管（鳍式FET），如果鳍式FET的高度被增大到大约50nm，则可以适应性地减小鳍式FET的宽度，例如减小到大约18nm、大约16nm或大约14nm。如前所述，如果半导体器件的高度被改变，则需要半导体器件的新的库。在这方面，可以创建指示出其宽度将被改变的半导体器件的标记层。

如果半导体器件的宽度或间隔被改变（例如被增大），则可以创建指示出其与相邻半导体器件的间隔或宽度将被适应性地改变的半导体器件的标记层。但是本发明思想的示例性实施例不限于此，并且可以适用于半导体器件的宽度或间隔被减小的情况。

根据本发明思想的示例性实施例，当以恒定管脚间距布置了多个半导体器件时，即使某个半导体器件的宽度发生了改变，如果适应性地改变了半导体器件之间的间隔则也可以把管脚间距保持恒定。因此可以创建用于改变半导体器件的设计的新的库而不会违反设计规则。当以恒定管脚间距布置了多个半导体器件时，即使某个半导体器件的间隔发生了改变，如果适应性地改变了各个半导体器件的宽度则也可以把管脚间距保持恒定。因此可以创建用于改变半导体器件的设计的新的库而不会违反设计规则。

举例来说，假设半导体器件具有大约20nm的宽度、大约40nm的间隔和大约60nm的管脚间距。如果半导体器件的宽度被改变到大约18nm、大约16nm或大约14nm，则可以以恒定管脚间距将间隔适应性地改变到大约42nm、大约44nm或大约46nm。如前所述，如果半导体器件的宽度或间隔被改变，则需要半导体器件的新的库。在这方面，可以创建指示出其宽度将被改变的半导体器件的标记层。

在另一个实施例中，当没有以恒定管脚间距布置多个半导体器件时，如果半导体器件之间的间隔相对宽到足以不受半导体器件的宽度的约束，则即使半导体器件的间隔的宽度发生了改变，也可以创建用于改变半导体器件的设计的新的库而不会违反设计规则。

库创建单元52可以通过把由标记层创建单元51创建的标记层应用到先前创建的现有布局而创建改变了宽度的半导体器件的新的库。先前创建的现有布局可以是存储在布局DB54中的多个布局中的一个。如前所述，根据本发明思想的示例性实施例，取代利用基于半导体器件的特性改变而设计的新布局来制造半导体IC，可以使用通过把标记层应用到先前创建的现有布局来创建的新的库。因此，由于不需要设计新的布局，从而可以大大减少用于设计半导体IC所耗费的时间和成本。

库验证单元53可以验证由库创建单元52创建的新的库是否满足所期望的（或者预设的）要求。具体来说，库验证单元53可以对所创建的新的库进行表征。举例来说，可以通过把新的库中的发生改变的宽度反映到连线表提取（netlist extraction）来执行库验证单元53的表征。所述表征可以包括提取例如端口之间的信号传输延迟、一组建立/保持时间或脉冲宽度之类的定时信息，例如功率消耗、晶体管数目、单元高度或宽度或者端子电容之类的参数，以及例如引脚电容之类的与技术有关的信息数值。

布局DB54可以存储由图1的布局设计单元4设计的布局，库DB55可以存储从库验证单元53提供的库。库DB55可以存储多种单元库，可以根据用户需求来提供至少其中之一。

根据用户需求选择的单元库可以被提供到半导体处理模块2，其中可以执行例如OPC之类的处理从而形成光掩模，该光掩模随后被用在曝光处理中以便在晶片上形成基于所选单元库的晶片图案，从而实现半导体IC。

根据本发明思想的示例性实施例，即使半导体器件的特性改变，也不需要设计针对半导体器件的新布局，而是可以利用先前创建的现有布局创建半导体器件的新的库。所述新的库可以被提供到半导体处理模块2，并且随后通过与先前创建的现有布局进行比较而被用于制造包括改变了宽度的半导体器件的半导体IC。

图4是根据本发明思想的示例性实施例的图2的半导体IC设计方法中的库设计操作S50的流程图。

参照图4，库设计操作可以包括由图3的库设计单元50执行的顺序操作。前面给出的关于库设计单元50的详细描述适用于参照图4描述的库设计操作。

在操作S510中，确定多个半导体器件中的至少一个在宽度、高度和与相邻半导体器件的间隔当中的至少一个方面的变化。具体来说，可以基于设计规则和设计限制的至少一个来确定所述至少一个半导体器件的宽度、高度或间隔的变化。可以在图2的库设计操作S50之前施行操作S510。

在操作S520中，基于所确定的变化来创建指示出其宽度将被改变的至少一个半导体器件的标记层。

在操作S530中，将所创建的标记层应用到先前创建的现有布局，以便创建新的库。

在操作S540中，验证新的库是否满足所期望的（或预设的）要求。

在操作S550中，将经过验证的新的库提供给需要所述新的库的顾客。

前面描述的库设计方法可以被表示为可以利用可在计算机上执行的半导体IC设计程序来执行的处理，因此可以通过在计算机上执行库设计程序来实现。因此，在本发明思想的示例性实施例中，所述库设计方法还可以被具体实现为有形计算机可读记录介质上的计算机可读代码。

有形计算机可读记录介质可以是能够存储数据以供后来可以由计算机系统读取的任何有形数据存储器件。计算机可读记录介质的例子有ROM、RAM、CD-ROM、磁带、软盘、光学数据存储器件等等。有形计算机可读记录介质还可以被分布在网络耦合的各个计算机系统上，从而按照分布式方式来存储及执行计算机可读代码。

图5是根据本发明思想的示例性实施例的半导体IC100的布局。具体来说，图5主要示出了半导体IC100的标准单元的一个例子。

参照图5，半导体IC100可以包括多个有源鳍110、多个虚设鳍120、多个栅极电极130、多个虚设栅极电极135、多个源极/漏极接触件140、两个输入端子150、两个源极/漏极接触件155和输出端子160。多个有源鳍110当中可以包括第一到第六有源鳍111到116，多个虚设鳍120当中可以包括第一到第四虚设鳍121到124。根据本发明思想的示例性实施例，半导体IC100可以是与非门单元。

首先，先前可以通过单一处理在半导体衬底（未示出）上形成多个鳍，其中包括多个有源鳍110和多个虚设鳍120。随后可以形成多个栅极电极（其中包括多个栅极电极130和多个虚设栅极电极135）和多个源极/漏极接触件140。接下来可以形成两个输入端子150和输出端子160。

彼此相邻布置的多个有源鳍110可以构成一个鳍式FET。鳍式FET的沟道宽度可以与构成该鳍式FET的有源鳍的数目成比例地增大，从而可以增大流经鳍式FET的电流量。下面将更加详细地描述鳍式FET的沟道宽度。

第一到第三有源鳍111、112和113可以构成一个PMOS晶体管，第四到第六有源鳍114、115和116可以构成一个NMOS晶体管。具体来说，两个栅极电极130和三个源极/漏极接触件140被布置在第一到第三有源鳍111、112和113的上方，从而第一到第三有源鳍111、112和113可以构成彼此并联连接的两个PMOS晶体管。两个栅极电极130和三个源极/漏极接触件140被布置在第四到第六有源鳍114、115和116的上方，从而第四到第六有源鳍114、115和116可以构成彼此并联连接的两个NMOS晶体管。但是本发明思想的示例性实施例不限于此。

鳍式FET的突出鳍的整个表面可以充当沟道，从而可以确保足够的沟道长度。这样可以减轻（和/或防止）短沟道效应，从而改进由于现有的MOS晶体管中的短沟道效应而导致的漏电流和小面积等问题。

根据本发明思想的示例性实施例，可以利用前面描述的半导体IC设计方法来设计半导体IC100。具体来说，可以根据改变了宽度的半导体器件的新的库利用前面描述的库设计方法来设计半导体IC100。根据本发明思想的示例性实施例，可以通过以下步骤创建新的库：基于半导体器件的特性的改变来创建指示出其宽度将被改变的所述半导体器件的针对半导体器件的标记层，以及将所创建的标记层应用到先前创建的现有布局。下文中将参照图6到图12描述与基于新的库设计半导体IC100有关的本发明思想的示例性实施例。

图6是根据本发明思想的示例性实施例的具有图5的布局的半导体器件100a的透视图。

图7是沿着图5和图6的VII-VII'线取得的剖面图。

参照图6和图7，半导体器件100a可以是体型鳍式FET。半导体器件100a可以包括衬底102、第一绝缘层104、第二绝缘层106、多个有源鳍111、112和113、多个虚设鳍121和122以及栅极电极130。

衬底102可以是半导体衬底。举例来说，衬底102可以包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、锗、硅锗和砷化镓。

多个有源鳍111、112和113以及多个虚设鳍121和122可以被布置成连接到衬底102。根据本发明思想的示例性实施例，关于衬底102垂直的多个有源鳍111、112和113的突出部分可以是n+或p+掺杂的有源区，并且关于衬底102垂直的多个虚设鳍121和122的突出部分可以是非掺杂区。可替换地，根据本发明思想的示例性实施例，多个有源鳍111、112和113以及多个虚设鳍121和122都可以是n+或p+掺杂的有源区。

多个有源鳍111、112和113的每一个可以具有第一宽度Wfin1和第一高度Hfin1，从而可以分别具有沟道宽度(Hfin1*2+Wfin1)。第一高度Hfin1指示从第二绝缘层106的上表面到每一个有源鳍111、112和113的上表面的高度。当N个有源鳍构成一个鳍式FET时，该鳍式FET可以具有沟道宽度(Hfin1*2+Wfin1)*N。根据本发明思想的示例性实施例，第一到第三有源鳍111、112和113可以构成一个鳍式FET，并且该鳍式FET可以具有沟道宽度(Hfin1*2+Wfin1)*3。

第一绝缘层104和第二绝缘层106可以包括绝缘材料，例如可以包括氧化物层、氮化物层和氮氧化物层之一。第一绝缘层104可以被置于多个有源鳍111、112和113以及多个虚设鳍121和122上。第一绝缘层104可以被布置在多个有源鳍111、112和113与栅极电极130之间，从而可以充当栅极绝缘层。第二绝缘层106可以被布置在多个有源鳍111、112和113与多个虚设鳍121和122之间的间隔内，从而具有预定高度。第二绝缘层106可以被布置在多个有源鳍111、112和113以及多个虚设鳍121和122当中，从而可以被用作器件隔离层。

栅极电极130可以被布置在第一绝缘层104和第二绝缘层106上，以便具有围绕多个有源鳍111、112和113以及多个虚设鳍121和122的结构，即在栅极电极130中包括多个有源鳍111、112和113以及多个虚设鳍121和122的结构。栅极电极130可以包括例如钨（W）和钽（Ta）之类的金属材料、其氮化物、其硅化物以及掺杂的多晶硅的至少一种，并且可以利用沉积处理形成。

图8是根据本发明思想的示例性实施例的具有图5的布局的半导体器件200a的透视图。

图9是沿着图5和图8的IX-IX'线取得的剖面图。

参照图8和图9，半导体器件100b可以是SOI类型的鳍式FET。半导体器件100b可以包括衬底102、第一绝缘层104'、第二绝缘层106'、多个有源鳍111'、112'和113'、多个虚设鳍121'和122'以及栅极电极130。根据本发明思想的示例性实施例的半导体器件100b是根据本发明思想的示例性实施例的图6和图7的半导体器件100a的一个修改示例，因此对于半导体器件100b的描述将集中于与半导体器件100a的差异，并且不提供重复的详细描述。

第一绝缘层104'可以被布置在衬底102上。第二绝缘层106'可以被置于多个有源鳍111'、112'和113'与栅极电极130之间，因此可以充当栅极绝缘层。

多个有源鳍111'、112'和113'以及多个虚设鳍121'和122'可以包括半导体材料，例如硅或掺杂硅。多个有源鳍111'、112'和113'的每一个可以具有第一宽度Wfin1和第一高度Hfin1，因此可以分别具有沟道宽度(Hfin1*2+Wfin1)。第一高度Hfin1指示从第一绝缘层104'的上表面到每一个有源鳍111'、112'和113'的上表面的高度。当N个有源鳍构成一个鳍式FET时，该鳍式FET可以具有沟道宽度(Hfin1*2+Wfin1)*N。根据本发明思想的示例性实施例，第一到第三有源鳍111'、112'和113'构成一个鳍式FET，该鳍式FET可以具有沟道宽度(Hfin1*2+Wfin1)*3。

栅极电极130可以被布置在第二绝缘层106'上以便具有围绕多个有源鳍111'、112'和113'、多个虚设鳍121'和122'以及第二绝缘层106'的结构，即栅极电极130中包括多个有源鳍111'、112'和113'以及多个虚设鳍121'和122'的结构。

图10是图5中的区域A的布局。

参照图10，区域A包括第一到第三有源鳍111、112和113以及栅极电极130。为了便于说明，在图10中排除了图5的区域A中的源极/漏极接触件140、两个输入端子150和输出端子160。在作为二维布局的图10中没有给出第一到第三有源鳍111、112和113的高度信息。

在根据本发明思想的示例性实施例的半导体IC设计方法中，当第一到第三有源鳍111、112和113被确定为每一个的宽度都增加大约10%时，可以创建指示出第一到第三有源鳍111、112和113的标记层，并且随后将该标记层应用到先前创建的现有布局，从而创建改变了沟道宽度的半导体器件的新的库。

图11示出了根据本发明思想的示例性实施例的被应用到图10的布局的标记层ML。

参照图11，当第一到第三有源鳍111、112和113被确定为每一个的宽度都增加大约10%时，可以创建指示出第一到第三有源鳍111、112和113的标记层ML。可以将标记层ML创建成对应于第一到第三有源鳍111、112和113当中的每一个。根据本发明思想的示例性实施例，标记层ML也可以被称作注释层。

举例来说，假设第一宽度Wfin1是大约10nm并且第一高度Hfin1是大约20nm，第一到第三有源鳍111、112和113每一个的沟道宽度大约为50nm（=20*2+10），并且鳍式FET可以具有大约150nm（=50*3）的沟道宽度。当第一到第三有源鳍111、112和113每一个的沟道宽度增加大约10%时，第一到第三有源鳍111、112和113当中的每一个的沟道宽度需要被增大大约5nm。

为此，取代设计新的布局，可以如图11中所示地创建指示出沟道宽度将被改变的第一到第三有源鳍111、112和113的标记层ML。根据本发明思想的示例性实施例，标记层ML可以被创建成对应于第一到第三有源鳍111、112和113当中的每一个。虽然没有示出，但是根据本发明思想的示例性实施例，可以创建指示出包括第一到第三有源鳍111、112和113的单元的标记层ML。

图12是根据本发明思想的示例性实施例的基于利用图11的标记层创建的新的库而改变了宽度的半导体器件的布局。

参照图12，可以通过将图11的标记层ML应用到先前创建的现有布局而创建新的第一到第三有源鳍111a、112a和113a的新的库，新的第一到第三有源鳍111a、112a和113a当中的每一个的沟道宽度增大了大约10%。其结果是，新的第一到第三有源鳍111a、112a和113a的每一个可以具有新的第一宽度Wfin1'。举例来说，新的第一宽度Wfin1'可以是大约15nm，并且包括新的第一到第三有源鳍111a、112a和113a的新的鳍式FET可以具有大约165nm的沟道宽度。

根据本发明思想的示例性实施例，即使某个半导体器件发生了特性改变，在不设计用于所述半导体器件的新布局的情况下，也可以通过将标记层应用到先前创建的现有布局而创建所述半导体器件的新的库，并且将其提供给用户。用户可以基于新的库执行例如OPC之类的处理以形成光掩模，该光掩模随后可以被用在曝光处理中以便在晶片上根据新的库形成晶片图案，从而实现如图12中所示的半导体IC。

虽然图5-图11示出了其中将标记层ML应用到具有矩形鳍111-113的半导体IC的布局以指示矩形鳍111-113的宽度改变的情况，并且图12示出了基于利用图11的标记层ML创建的新的库而改变了宽度的半导体器件的布局，但是本发明思想的示例性实施例不限于此。

举例来说，根据本发明思想的示例性实施例，半导体IC的布局可以类似于图6-图9中示出的半导体器件100a和100b，其不同之处在于有源鳍（111-113,111'-113'）和/或虚设鳍（121-122,121'-122'）可以具有圆化顶部而不是矩形顶部，并且图6-图9中的绝缘层104或106'可以共形地覆盖有源鳍和/或虚设鳍的圆化顶部。在KR10-2008-0073392的图3中示出了具有圆化顶部部分的鳍结构的一个非限制性示例，该文献被合并在此以作参考。

此外，在其中有源鳍和/或虚设鳍具有圆化顶部部分的情况中，在图11中应用的标记层ML可以被替换地用来指示有源鳍和/或虚设鳍的圆化顶部部分的半径的改变。此外，与图12类似，可以生成其中基于利用标记层创建的新的库而改变了有源鳍和/或虚设鳍中的圆化顶部部分的半径的半导体器件的布局。

图13是根据本发明思想的示例性实施例的半导体IC200的布局。具体来说，主要示出了半导体IC200的标准单元的一个示例。

参照图13，半导体IC200可以包括多个有源鳍210、多个虚设鳍220、多个栅极电极230、多个虚设栅极电极235、多个源极/漏极接触件240、两个输入端子250、两个源极/漏极接触件255以及输出端子260。多个有源鳍210当中可以包括第一到第六有源鳍211到216，多个虚设鳍220当中可以包括第一到第四虚设鳍221到224。

首先，先前可以通过单一处理在半导体衬底（未示出）上形成多个鳍，其中包括多个有源鳍210和多个虚设鳍220。随后可以形成多个栅极电极（其中包括多个栅极电极230和多个虚设栅极电极235）和多个源极/漏极接触件240。接下来可以形成两个输入端子250和输出端子260。

根据本发明思想的示例性实施例，一个有源鳍210可以构成单个鳍式FET，或者多个有源鳍210可以构成一个鳍式FET。因此，彼此相邻布置的多个有源鳍210的每一个可以构成不同的鳍式FET。在本实施例中，第一到第三有源鳍211、212和213可以构成一个PMOS晶体管，第四到第六有源鳍214、215和216可以构成一个NMOS晶体管。第三和第四有源鳍213和214可以分别构成单个鳍式晶体管。但是本发明思想不限于此。

根据本发明思想的示例性实施例，可以利用前面描述的半导体IC设计方法来设计半导体IC200。具体来说，可以根据改变了宽度的半导体器件的新的库利用前面描述的库设计方法来设计半导体IC200。根据本发明思想的示例性实施例，可以通过以下步骤创建新的库：基于半导体器件的特性的改变创建指示出宽度将被改变的所述半导体器件的针对半导体器件的标记层，以及将所创建的标记层应用到先前创建的现有布局。下文中将参照图14到图20描述基于新的库来设计半导体IC200的实施例。

图14是根据本发明思想的示例性实施例的具有图13的布局的半导体器件200a的透视图。

图15是沿着图13和图14的XV-XV'线取得的剖面图。

参照图14和图15，半导体器件200a可以是体型鳍式FET。半导体器件200a可以包括衬底202、第一绝缘层204、第二绝缘层206、第三有源鳍213、多个虚设鳍221和222以及栅极电极230。根据本发明思想的示例性实施例，半导体器件200a的一个第三有源鳍213可以构成一个鳍式FET。

衬底202可以是半导体衬底，其例如包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、锗、硅锗和砷化镓之一。但是本发明思想的示例性实施例不限于此。

第三有源鳍213以及多个虚设鳍221和222可以被布置成连接到衬底202。根据本发明思想的示例性实施例，关于衬底202垂直的第三有源鳍213的突出部分可以是n+或p+掺杂的有源区，并且关于衬底202垂直的多个虚设鳍221和222的突出部分可以是非掺杂区。可替换地，第三有源鳍213以及多个虚设鳍221和222都可以是n+或p+掺杂的有源区。

第三有源鳍213可以具有第二宽度Wfin2和第二高度Hfin2，从而可以具有沟道宽度(Hfin2*2+Wfin2)。第二高度Hfin2指示从第二绝缘层206的上表面到第三有源鳍213的上表面的高度。根据本发明思想的示例性实施例，第三有源鳍213构成单个鳍式FET，并且该鳍式FET可以具有沟道宽度(Hfin2*2+Wfin2)。

第一绝缘层204和第二绝缘层206可以包括绝缘材料，例如可以包括氧化物层、氮化物层和氮氧化物层之一。第一绝缘层204可以被置于第三有源鳍213以及多个虚设鳍221和222上。第一绝缘层204可以被置于第三有源鳍213与栅极电极230之间，从而可以充当栅极绝缘层。第二绝缘层206可以被置于第三有源鳍213与多个虚设鳍221和222之间的间隔内，从而具有预定高度。第二绝缘层206可以被置于第三有源鳍213以及多个虚设鳍221和222当中，从而可以被用作器件隔离层。

栅极电极230可以被布置在第三有源鳍213和与之相对应的第一绝缘层204上，以便具有围绕第三有源鳍213和第一绝缘层204的结构，即在栅极电极230中包括第三有源鳍213的结构。栅极电极230可以包括例如钨（W）和钽（Ta）之类的金属材料、其氮化物、其硅化物以及掺杂的多晶硅的至少一种，并且可以利用沉积处理形成。

图16是根据本发明思想的示例性实施例的具有图13的布局的半导体器件200b的透视图。

图17是沿着图13和图16的XVII-XVII'线取得的剖面图。

参照图16和图17，半导体器件200b可以是SOI类型的鳍式FET。半导体器件200b可以包括衬底202、第一绝缘层204'、第二绝缘层206'、第三有源鳍213'、多个虚设鳍221'和222'以及栅极电极230。本实施例中的半导体器件200b是图14和图15的半导体器件200a的一个修改示例，因此对于本实施例的描述将集中于与半导体器件200a的差异，并且不提供重复的详细描述。

第二绝缘层206'可以被布置在第三有源鳍213'与栅极电极230之间，因此可以充当栅极绝缘层。

第三有源鳍213'以及多个虚设鳍221'和222'可以包括半导体材料，例如硅或掺杂硅。第三有源鳍213'可以具有第二宽度Wfin2和第二高度Hfin2，因此可以具有沟道宽度(Hfin2*2+Wfin2)。第二高度Hfin2指示从第一绝缘层204'的上表面到第三有源鳍213'的上表面的高度。

栅极电极230可以被布置在第三有源鳍213'和与之相对应的第二绝缘层206'上，以便具有围绕第三有源鳍213'和第二绝缘层206'的结构，即栅极电极230中的包括第三有源鳍213'的结构。

图18是图13中的区域B的布局。参照图18，区域B包括第一到第三有源鳍211、212和213以及多个栅极电极230。为了便于说明，在图18中排除了图13的区域B中的源极/漏极接触件240、两个输入端子250和输出端子260。在作为二维布局的图18中没有给出第一到第三有源鳍211、212和213的高度信息。

在根据本发明思想的示例性实施例的半导体IC设计方法中，当第一到第三有源鳍211、212和213的每一个被确定为宽度增大大约10%时，可以创建指示出第一到第三有源鳍211、212和213的标记层并且随后将该标记层应用到先前创建的现有布局，从而创建改变了沟道宽度的半导体器件的新的库。

图19示出了根据本发明思想的示例性实施例的被应用到图18的布局中的标记层ML。

参照图19，当第一到第三有源鳍211、212和213被确定为宽度增加了大约10%时，可以创建指示出第一到第三有源鳍211、212和213的标记层ML。可以将标记层ML创建成对应于第一到第三有源鳍211、212和213当中的每一个。根据本发明思想的示例性实施例，标记层ML也可以被称作注释层。

举例来说，假设第二宽度Wfin2是大约10nm并且第二高度Hfin2是大约20nm，第一到第三有源鳍211、212和213的每一个可以具有大约50nm（=20*2+10）的沟道宽度，并且各个鳍式FET可以分别具有大约50nm的沟道宽度。当第一到第三有源鳍211、212和213的每一个沟道宽度增加大约10%时，第一到第三有源鳍211、212和213当中的每一个的沟道宽度需要被增大大约5nm。

为此，取代设计新的布局，可以如图19中所示地创建指示出沟道宽度将被改变的第一到第三有源鳍211、212和213的标记层ML。根据本发明思想的示例性实施例，标记层ML可以被创建成对应于第一到第三有源鳍211、212和213当中的每一个。虽然没有示出，但是在另一个实施例中，可以创建指示出包括第一到第三有源鳍211、212和213的单元的仅仅一个标记层ML。

图20是根据本发明思想的示例性实施例的基于利用图19的标记层ML创建的新的库而改变了宽度的半导体器件的布局。

参照图20，可以通过将图19的标记层ML应用到先前创建的现有布局而创建新的第一到第三有源鳍211a、212a和213a的新的库，其中新的第一到第三有源鳍211a、212a和213a当中的每一个的沟道宽度增大了大约10%。其结果是，新的第一到第三有源鳍211a、212a和213a的每一个可以具有新的第二宽度Wfin2'。举例来说，新的第二宽度Wfin2'可以是大约15nm，并且包括新的第一到第三有源鳍211a、212a、213a的新的鳍式FET可以具有大约165nm的沟道宽度。

根据本发明思想的示例性实施例，即使某个半导体器件发生了特性改变，在不设计用于所述半导体器件的新布局的情况下，也可以通过将标记层应用到先前创建的现有布局而创建所述半导体器件的新的库并提供给用户。用户可以基于新的库执行例如OPC之类的处理以形成光掩模，该光掩模随后可以被用在曝光处理中以在晶片上根据新的库形成晶片图案，从而实现如图20中所示的半导体IC。

图21是根据本发明思想的示例性实施例的半导体IC的半导体器件的宽度与电流的关系的曲线图。

参照图21，X轴代表沟道宽度W，Y轴代表电流量IDS。L指示沟道长度，具体来说，L1指示大约为1的沟道长度，L0.4指示大约为0.4的沟道长度。沟道宽度W、电流量IDS和沟道长度L被表示为相对数值。当如图21中所示半导体器件是MOS晶体管时，流经MOS晶体管的电流量可以与沟道宽度W成比例地线性增大，并且可以与沟道长度L的倒数成比例地增大。在MOS晶体管中流动的电流量可以利用等式1和等式2来表示。

[等式1]

i=1/2(μn·Cox)(W/L)(vGS-Vt)2

[等式2]

i=1/2(μn·Cox)(W/L)[(vGS-Vt)vDS-1/2vDS2]

其中，i指示在MOS晶体管中流动的电流量，具体来说，[等式1]代表在饱和区内在MOS晶体管中流动的电流量，[等式2]代表在三极管区内在MOS晶体管中流动的电流量，vGS指示栅极-源极电压，vDS指示漏极-源极电压，Vt指示阈值电压。Cox指示每单位栅极面积的电容，μn·Cox是处理换能参数，其是根据制造技术而决定的。

根据本发明思想的示例性实施例，半导体IC设计方法可以基于半导体器件的特性的改变（例如半导体器件的电特性或热特性的改变）来创建在其宽度、高度和与相邻半导体器件的间隔当中的至少一个方面发生了改变的半导体器件的新的库。根据电流量关于晶体管的沟道宽度和沟道长度的改变，如图21中所示，可以根据用户的需求和/或所期望的标准来改变晶体管的沟道宽度和沟道长度。在这方面，可以创建指示出长度将改变的晶体管的标记层，并且随后将该标记层应用到现有层，从而可以快速地创建新的库。

图22是根据本发明思想的示例性实施例的半导体IC的半导体器件的宽度与阈值电压的关系的曲线图。

参照图22，X轴代表半导体器件的沟道宽度，例如鳍式FET的沟道宽度W，Y轴代表半导体器件的阈值电压（Vth），例如鳍式FET的阈值电压Vth。X轴和Y轴分别代表沟道宽度W和阈值电压Vth的归一化数值。在下文中将利用鳍式FET作为半导体器件来描述本发明思想的一个示例性实施例。

一般来说，可以使用将各个有源区定义成具有不同杂质掺杂浓度的做法来制造具有不同阈值电压的多个晶体管。但是仅仅定义具有不同杂质掺杂浓度的有源区不足以制造具有不同阈值电压的多个鳍式FET。为了制造具有不同阈值电压的多个鳍式FET，需要对多个鳍式FET的沟道宽度进行不同设定。

如图22中所示，鳍式FET的沟道宽度Wfin变得越大，阈值电压Vth就变得越高。阈值电压Vth的增大会导致鳍式FET的性能降低，但是可以减小漏电流。阈值电压Vth的减小会增大鳍式FET的漏电流，但是可以改进鳍式FET的性能。因此，可以根据用户的需求和/或所期望的标准适当地调节鳍式FET的阈值电压Vth。为此，可能需要适当地改变鳍式FET的沟道宽度。

假设鳍式FET的有源鳍宽度在先前创建的现有布局中被设定为大约12，为了减小鳍式晶体管的阈值电压Vth，可以确定改变鳍式FET的有源鳍宽度，例如改变大约-4。可以创建指示出宽度将被改变的有源鳍的标记层，并且随后可以将该标记层应用到先前创建的现有布局，以便创建宽度大约被改变-4的有源鳍的新的库。

假设鳍式FET的有源鳍宽度在先前创建的现有布局中被设定为大约12，为了增大鳍式晶体管的阈值电压Vth，可以确定改变鳍式FET的有源鳍宽度，例如改变大约+4。可以创建指示出宽度将被改变的有源鳍的标记层，并且随后可以将该标记层应用到先前创建的现有布局，以便创建宽度大约被改变+4的有源鳍的新的库。

下文中将参照图23到图27描述一种设计具有多个阈值电压的鳍式FET的方法以及利用所述方法制造的鳍式FET。

图23是根据本发明思想的示例性实施例的半导体IC300的布局。

参照图23，半导体IC300可以包括彼此相邻布置的第一到第三单元CELL1、CELL2和CELL3。第一到第三单元CELL1、CELL2和CELL3可以包括多个相邻有源鳍310，其每一个可以具有第三宽度Wfin3。第一到第三单元CELL1、CELL2和CELL3可以具有相同的阈值电压。为了便于说明，在图23中排除了栅极电极和源极/漏极接触件。在作为二维布局的图23中没有给出第一到第三单元CELL1、CELL2和CELL3中的多个有源鳍310的高度信息。

根据本发明思想的示例性实施例，在一种半导体IC设计方法中，当确定要把从第一到第三单元CELL1、CELL2和CELL3当中选择的第二单元CELL2的阈值电压改变到所期望的（和/或预定的）水平时，可以基于图22的曲线图改变第二单元CELL2中的有源鳍310的宽度。具体来说，可以创建指示出第二单元CELL2中的有源鳍310的标记层，并且随后将该标记层应用到先前创建的现有布局，以便创建改变了宽度的第二单元CELL2的有源鳍310的新的库。

根据本发明思想的示例性实施例，可以利用前面描述的半导体IC设计方法来设计半导体IC300。具体来说，可以利用前面描述的库设计方法根据改变了宽度的半导体器件的新的库来设计半导体IC300。根据本发明思想的示例性实施例，可以通过以下步骤来创建新的库：基于半导体器件的特性的改变来创建对宽度将被改变的半导体器件作出指示的针对半导体器件的标记层，以及将所创建的标记层应用到先前创建的现有布局。在下文中将参照图23到图27来描述基于新的库设计半导体IC300的实施例。

图24示出了根据本发明思想的示例性实施例的在将标记层ML1应用到图23的布局之后的半导体器件300a的布局。

参照图24，当确定要基于第一单元CELL1、第二单元CELL2和第三单元CELL3的不同阈值电压来改变第二单元CELL2中的有源鳍310的宽度时，可以创建对第二单元CELL2的多个有源鳍310作出指示的第一标记层ML1。第一标记层ML1可以被创建成对应于所述多个有源鳍310的每一个。根据本发明思想的示例性实施例，第一标记层ML1也可以被称作注释层。

举例来说，第三宽度Wfin3可以是大约12nm。为了增大第二单元CELL2的阈值电压，可以确定将第二单元CELL2中的每一个有源鳍310的宽度增大大约+4。为此，取代设计新的布局，可以如图24中所示地创建对宽度将被改变的第二单元CELL2的多个有源鳍310作出指示的第一标记层ML1。

图25示出了根据本发明思想的示例性实施例的在将标记层ML2应用到图23的布局之后的半导体器件300b的布局。

参照图25，当确定要基于第一单元CELL1、第二单元CELL2和第三单元CELL3的不同阈值电压来改变第二单元CELL2中的有源鳍310的宽度时，可以创建对第二单元CELL2的多个有源鳍310作出指示的第二标记层ML2。第二标记层ML2可以被创建成对应于包括所述多个有源鳍310的第二单元CELL2。第二标记层ML2可以被标记在第二单元CELL2的单元边界处。根据本发明思想的示例性实施例，第二标记层ML2也可以被称作注释层。

举例来说，第三宽度Wfin3可以是大约12nm。为了增大第二单元CELL2的阈值电压，可以确定将第二单元CELL2中的每一个有源鳍310的宽度增大大约+4。为此，取代设计新的布局，可以如图25中所示地创建对宽度将被改变的第二单元CELL2的多个有源鳍310作出指示的第二标记层ML2。

图26示出了根据本发明思想的示例性实施例的在将标记层ML1和ML2应用到图23的布局之后的半导体器件300c的布局。

参照图26，当确定要基于第一单元CELL1、第二单元CELL2和第三单元CELL3的不同阈值电压来改变第二单元CELL2中的有源鳍310的宽度时，可以创建对第二单元CELL2的多个有源鳍310作出指示的第一标记层ML1和第二标记层ML2。第一标记层ML1可以被创建成对应于所述多个有源鳍310的每一个。第二标记层ML2可以被创建成对应于包括所述多个有源鳍310的第二单元CELL2。第二标记层ML2可以被标记在第二单元CELL2的单元边界处。根据本发明思想的示例性实施例，第一标记层ML1和第二标记层ML2也可以被称作注释层。

举例来说，第三宽度Wfin3可以是大约12nm。为了增大第二单元CELL2的阈值电压，可以确定将第二单元CELL2中的每一个有源鳍310的宽度增大大约+4。为此，取代设计新的布局，可以如图26中所示地创建对宽度将被改变的第二单元CELL2的多个有源鳍310作出指示的第一标记层ML1和第二标记层ML2。

图27是根据本发明思想的示例性实施例的基于利用图24到图26的标记层之一创建的新的库而改变了宽度的半导体器件300d的布局。

参照图27，可以通过将图24到图26的标记层之一应用到先前创建的现有布局而创建宽度被增大大约+4的第二单元CELL2的新的有源鳍310a的新的库。其结果是，新的有源鳍310的每一个可以具有新的第三宽度Wfin3'。

根据本发明思想的示例性实施例，可以创建用于将第二单元CELL2的所有有源鳍310改变为新的有源鳍310a的新的库。可替换地，可以创建用于将第二单元CELL2中的至少一个有源鳍310改变为新的有源鳍310a的新的库。可替换地，可以创建用于将第一单元CELL1、第二单元CELL2和第三单元CELL3当中的至少一个单元中的至少一个有源鳍310改变为新的有源鳍310a的新的库。

根据本发明思想的示例性实施例，即使某个半导体器件的特性改变，在不设计用于所述半导体器件的新布局的情况下，也可以通过将标记层应用到先前创建的现有布局而创建所述半导体器件的新的库并提供给用户。用户可以基于新的库执行例如OPC之类的处理以形成光掩模，该光掩模随后可以被使用在曝光处理中以便在晶片上根据新的库形成晶片图案，从而实现如图27中所示的半导体IC。

图28是根据本发明思想的示例性实施例的半导体IC400的布局。具体来说，图28主要示出了半导体IC400的标准单元的一个例子。

参照图28，半导体IC400可以包括第一有源区410和第二有源区420、多个栅极电极430、多个虚设栅极电极435、多个源极/漏极接触件440、两个输入端子450、两个源极/漏极接触件455以及输出端子460。根据本发明思想的示例性实施例，半导体IC400可以包括平面型晶体管。

首先，先前可以通过单一处理在半导体衬底（未示出）上形成第一有源区410和第二有源区420。随后可以形成多个栅极电极（其中包括多个栅极电极430和多个虚设栅极电极435）和多个源极/漏极接触件440。接下来可以形成两个输入端子450和输出端子460。

第一有源区410和第二有源区420可以具有能够根据设计适应性地连续改变的第四宽度Wpla。多个栅极电极430和多个源极/漏极接触件440被布置在第一有源区410上方，从而例如可以形成两个并联连接的PMOS晶体管。多个栅极电极430和多个源极/漏极接触件440被布置在第二有源区420上方，从而例如可以形成两个并联连接的NMOS晶体管。但是本发明思想不限于此。

根据本发明思想的示例性实施例，可以利用前面描述的半导体IC设计方法来设计半导体IC400。具体来说，可以利用前面描述的库设计方法根据改变了宽度的半导体器件的新的库来设计半导体IC400。根据本发明思想的示例性实施例，可以通过以下步骤来创建新的库：基于半导体器件的特性的改变来创建对宽度将被改变的半导体器件作出指示的针对半导体器件的标记层，以及将所创建的标记层应用到先前创建的现有布局。在下文中将参照图29到图34来描述基于新的库来设计半导体IC400的实施例。

图29是根据本发明思想的示例性实施例的具有图28的布局的半导体器件400a的透视图。

图30是沿着图28的XXX-XXX'线取得的剖面图。

图31是沿着图28的XXXI-XXXI'线取得的剖面图。

参照图29到图31，半导体器件400a可以包括衬底402、绝缘层404和多个栅极电极430。根据本发明思想的示例性实施例的半导体器件400a可以是平面型晶体管。

衬底402可以是半导体衬底，其例如包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、锗、硅锗和砷化镓之一。

第一有源区410可以被布置成与衬底402连接。根据本发明思想的示例性实施例，第一有源区410可以是衬底402的上方区域中的n+或p+掺杂的有源区。第一有源区410可以具有能够根据设计适应性地连续改变的第四宽度Wpla。举例来说，第一有源区410可以具有能够在从大约60nm到大约169nm的范围内以1nm的幅度改变的第四宽度Wpla。

绝缘层404可以包括绝缘材料，例如可以包括氧化物层、氮化物层和氮氧化物层之一。绝缘层404可以被布置在第一有源区410上。绝缘层404可以被置于第一有源区410与栅极电极430之间，从而可以充当栅极绝缘层。

多个栅极电极430可以被布置在绝缘层404上并且处在源极区S与漏极区D之间。从而可以实现平面型晶体管。多个栅极电极430可以包括例如钨（W）和钽（Ta）之类的金属材料、其氮化物、其硅化物以及掺杂的多晶硅的至少一种，并且可以利用沉积处理形成。

图32是图28中的区域C的布局。

参照图32，区域C包括第一有源区410和栅极电极430。为了便于说明，在图32中排除了图28的区域C中的源极/漏极接触件440、两个输入端子450和输出端子460。

在根据本发明思想的示例性实施例的半导体IC设计方法中，当第一有源区410被确定为宽度增大了大约10%时，可以创建指示出第一有源区410的标记层，并且随后将该标记层应用到先前创建的现有布局，从而创建改变了沟道宽度的半导体器件的新的库。

图33示出了根据本发明思想的示例性实施例的被应用到图32的布局中的标记层ML。

参照图33，当第一有源区410被确定为宽度增大了大约10%时，可以创建指示出第一有源区410的标记层ML。可以将标记层ML创建成对应于第一有源区410。根据本发明思想的示例性实施例，标记层ML也可以被称作注释层。

举例来说，当第一有源区410具有大约60nm的第四宽度Wpla时，所述平面型晶体管可以具有大约60nm的沟道宽度。

当第一有源区410被确定为宽度增大大约10%时，第一有源区410的宽度可能需要被增大大约6nm。

为此，取代设计新的布局，可以如图33中所示地创建对宽度将被改变的第一有源区410作出指示的标记层ML。根据本发明思想的示例性实施例，标记层ML可以被创建成对应于第一有源区410。虽然没有示出，但是在另一个实施例中，可以创建针对包括第一有源区410的单元的标记层ML。

图34是根据本发明思想的示例性实施例的基于利用图33的标记层ML创建的新的库而改变了宽度的半导体器件的布局。

参照图34，可以通过将图33的标记层ML应用到先前创建的现有布局而创建宽度被增大了大约10%的新的第一有源区410a的新的库。其结果是，新的第一有源区410a的宽度可以被改变为新的第四宽度Wpla'。举例来说，新的第四宽度Wpla'可以是大约66nm，并且在新的第一有源区410a中形成的平面型晶体管的每一个可以具有大约66nm的沟道宽度。

根据本发明思想的示例性实施例，即使半导体器件发生了特性改变，在不设计用于所述半导体器件的新布局的情况下，也可以通过将标记层应用到先前创建的现有布局而创建所述半导体器件的新的库并提供给用户。用户可以基于新的库执行例如OPC之类的处理以形成光掩模，该光掩模随后可以被用在曝光处理中以便在晶片上根据新的库形成晶片图案，从而实现如图34中所示的半导体IC。

图35是包括根据本发明思想的示例性实施例的半导体IC的存储器卡1000的示意图。

存储器卡1000可以包括能够彼此交换电信号的控制器1100和存储器1200。举例来说，当控制器1100向存储器1200发送命令时，存储器1200可以向控制器1100发送数据。

控制器1100和存储器1200可以包括根据本发明思想的示例性实施例的半导体IC。举例来说，可以基于利用标记层的新的库来改变控制器1100和存储器1200中的多个半导体器件的至少一个的宽度，其中标记层是基于至少一个所述半导体器件的特性改变而创建的。控制器1100和存储器1200可以包括前面所描述的根据本发明思想的示例性实施例的半导体器件，比如晶体管。

存储器卡1000可以包括多种存储器卡当中的任一种，比如记忆棒卡、智能媒体（SM）卡、安全数字（SD）卡、迷你SD卡和多媒体卡（MMC）。但是本发明思想的示例性实施例不限于此。

图36是包括根据本发明思想的示例性实施例的半导体IC的计算系统2000的示意图。

参照图36，计算系统2000可以包括处理器2100、存储器装置2200、储存装置2300、电源2400和输入/输出（I/O）单元2500。虽然在图36中没有示出，但是计算系统2000还可以包括用于与视频卡、声卡、存储卡或USB或者与其他电子装置进行通信的端口。

计算系统2000中的处理器2100、存储器装置2200、储存装置2300、电源2400和I/O单元2500可以包括根据本发明思想的实施例的半导体IC。具体来说，可以基于利用标记层的新的库来改变处理器2100、存储器装置2200、储存装置2300、电源2400和I/O单元2500中的多个半导体器件的至少一个的宽度，其中标记层是基于至少一个所述半导体器件的特性改变而创建的。计算系统2000中的处理器2100、存储器装置2200、储存装置2300、电源2400和I/O单元2500可以包括前面所描述的根据本发明思想的示例性实施例的半导体器件，比如晶体管。

处理器2100可以施行特定计算或任务。处理器2100可以是微处理器、中央处理单元（CPU）等等。处理器2100可以通过总线2600与存储器装置2200、储存装置2300和I/O单元2500通信，所述总线例如是地址总线、控制总线和数据总线。根据本发明思想的示例性实施例，处理器2100可以与扩展总线连接，比如外围组件互连（PCI）总线。

存储器装置2200可以存储被用于计算系统2000的操作的数据。举例来说，存储器装置2200可以被实现为DRAM、移动DRAM、SRAM、PRAM、FRAM、RRAM和/或MRAM。储存装置2300例如可以包括固态驱动器、硬盘驱动器或CD-ROM。

I/O单元2500可以包括例如键盘、小键盘或鼠标之类的输入单元，以及例如打印机或显示器之类的输出单元。电源2400可以为计算系统2000供应操作电压。

根据本发明思想的示例性实施例的半导体IC可以被实现为多种封装形式当中的任一种。举例来说，可以例如利用以下封装来安装半导体IC的至少一些元件：封装层叠（PoP），球栅阵列（BGA），芯片尺存封装（CSP），塑料引线芯片载体（PLCC），塑料双列直插式封装（PDIP），华夫组件芯片，华夫形式芯片，板上芯片（COB），陶瓷双列直插式封装（CERDIP），塑料公制四方扁平封装（MQFP），薄型四方扁平封装（TQFP），小外型集成电路（SOIC），缩小外型封装（SSOP），薄型小尺寸封装（TSOP），薄型四方扁平封装（TQFP），系统级封装（SIP），多芯片封装（MCP），晶片级制造封装（WFP），以及晶片级处理层叠封装（WSP）。

在根据本发明思想的示例性实施例的半导体IC设计方法中，可以基于半导体器件的特性改变来创建对宽度、高度和与相邻半导体器件的间隔的至少一个方面将被改变的半导体器件作出指示的标记层，并且可以将标记层应用到先前创建的布局，以便创建在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生了改变的半导体器件的新的库。因此，即使半导体器件的特性发生了改变也不必要创建新的布局，从而可以减少在设计半导体IC电路时所耗费的时间和成本。

此外，基于半导体器件的特性改变快速开发多种库并且将其提供给用户，可以提高用户的便利。所述多种库可以存储各种单元的更加丰富的总集，从而半导体IC的设计可以变得更加灵活并且更有可能获得最优设计。

虽然前面具体示出并描述了一些示例性实施例，但是本领域技术人员将会理解的是，在不背离权利要求书的精神和范围的情况下可以在其形式和细节方面做出改变。

Claims (28)

1.一种设计半导体集成电路的方法，所述方法包括步骤：

从布局数据库提供先前创建的半导体集成电路的布局，所述布局包括彼此相邻布置的多个单元,所述多个单元中的每一个指示半导体集成电路中的多个半导体器件；

创建对所述半导体集成电路中的多个半导体器件当中的至少一个半导体器件作出指示的标记层，其中，所述至少一个半导体器件将在宽度、高度及其与所述半导体集成电路中的多个半导体器件当中的相邻半导体器件的间隔的至少一个方面发生改变，并且其中，所述标记层基于所述半导体集成电路中的多个半导体器件当中的所述至少一个半导体器件的特性的改变；以及

通过将所述标记层应用到所述布局中的所述多个单元中的所选单元来生成所述半导体集成电路的新的库，所述新的库指示所述半导体集成电路中的多个半导体器件当中的在宽度、高度和与所述半导体集成电路中的相邻半导体器件的间隔的至少一个方面发生了改变的所述至少一个半导体器件，

其中，所述标记层指示出以下中的至少一个：所述至少一个半导体器件的边界；以及包括了所述至少一个半导体器件的单元的边界。

2.根据权利要求1所述的方法，其中，所述至少一个半导体器件的特性的改变是所述至少一个半导体器件的电特性和热特性的至少其中之一的改变。

3.根据权利要求1所述的方法，其中，根据所创建的新的库，即使当所述至少一个半导体器件的宽度发生改变时，所述多个半导体器件也具有恒定的管脚间距。

4.根据权利要求1所述的方法，其中，所述标记层的创建步骤包括以下步骤的至少其中之一：

创建对所述半导体集成电路中的多个半导体器件当中的所述至少一个半导体器件作出指示的第一标记层；以及

创建对包括了所述半导体集成电路中的多个半导体器件当中的所述至少一个半导体器件的单元作出指示的第二标记层。

5.根据权利要求4所述的方法，其中，所述第二标记层的创建步骤包括：创建指示出所述单元的边界的第二标记层。

6.根据权利要求1所述的方法，其中，

所述至少一个半导体器件包括鳍式场效应晶体管；

所述鳍式场效应晶体管包括多个有源鳍；并且

所述标记层的创建步骤包括：创建对所述多个有源鳍当中的宽度将被改变的至少一个有源鳍作出指示的标记层。

7.根据权利要求6所述的方法，其中，所述标记层的创建步骤包括以下步骤的至少其中之一：

创建对所述至少一个有源鳍作出指示的第一标记层；以及

创建对包括了所述至少一个有源鳍的单元作出指示的第二标记层。

8.根据权利要求6所述的方法，其中，根据所创建的新的库，即使当所述至少一个有源鳍的宽度发生改变时，所述多个有源鳍也具有恒定的管脚间距。

9.根据权利要求1所述的方法，其中，

所述至少一个半导体器件包括鳍式场效应晶体管；并且

所述鳍式场效应晶体管包括单个有源鳍。

10.根据权利要求1所述的方法，其中，

所述半导体集成电路中的多个半导体器件包括多个鳍式晶体管；并且

所述多个鳍式晶体管具有不同的阈值电压。

11.根据权利要求10所述的方法，其中，所述标记层的创建步骤包括：基于所述不同的阈值电压，创建对多个鳍式晶体管当中的宽度将被改变的至少一个鳍式晶体管作出指示的标记层。

12.根据权利要求10所述的方法，其中，所述标记层的创建步骤包括以下步骤的至少其中之一：

创建对所述多个鳍式晶体管当中的所述至少一个鳍式晶体管作出指示的第一标记层；以及

创建对包括了所述至少一个鳍式晶体管的单元作出指示的第二标记层。

13.根据权利要求10所述的方法，其中，

所述多个鳍式晶体管当中的所述至少一个鳍式晶体管包括多个有源鳍；并且

所述标记层的创建步骤包括：基于所述不同的阈值电压，创建对多个有源鳍当中的宽度将被改变的至少一个有源鳍作出指示的标记层。

14.根据权利要求13所述的方法，其中，所述标记层的创建步骤包括以下步骤的至少其中之一：

创建对所述至少一个有源鳍作出指示的第一标记层；以及

创建对包括了所述至少一个有源鳍的单元作出指示的第二标记层。

15.根据权利要求13所述的方法，其中，根据所创建的新的库，即使当所述至少一个有源鳍的宽度发生改变时，所述多个有源鳍也具有恒定的管脚间距。

16.根据权利要求1所述的方法，还包括：

在创建所述标记层之前，基于设计规则和设计约束条件的至少其中之一来确定所述至少一个半导体器件的特性的变化。

17.一种半导体集成电路，包括：

多个半导体器件，所述多个半导体器件包括根据利用标记层的新的库而将在宽度、高度和与所述多个半导体器件当中的一个相邻半导体器件的间隔的至少一个方面发生改变的至少一个半导体器件，其中所述标记层是基于所述至少一个半导体器件的特性的改变而创建的，

标记层，其基于所述至少一个半导体器件的特性的改变来指示出将在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生改变的所述至少一个半导体器件，其中，所述标记层指示出以下中的至少一个：所述至少一个半导体器件的边界；以及包括了所述至少一个半导体器件的单元的边界。

18.根据权利要求17所述的半导体集成电路，其中，根据所述新的库，即使所述至少一个半导体器件的宽度发生改变时，所述多个半导体器件也具有恒定的管脚间距。

19.根据权利要求17所述的半导体集成电路，其中，

所述至少一个半导体器件包括具有多个有源鳍的鳍式场效应晶体管；并且

所述标记层指示出所述多个有源鳍当中的宽度将被改变的至少一个有源鳍。

20.根据权利要求17所述的半导体集成电路，其中，

所述至少一个半导体器件包括鳍式场效应晶体管；并且

所述鳍式场效应晶体管包括单个有源鳍。

21.根据权利要求17所述的半导体集成电路，其中，

所述多个半导体器件包括多个鳍式晶体管；

所述多个鳍式晶体管具有不同的阈值电压；并且

所述标记层基于所述不同的阈值电压来指示出所述多个鳍式晶体管当中的宽度将被改变的至少一个鳍式晶体管。

22.根据权利要求17所述的半导体集成电路，其中，

所述多个半导体器件分别是多个鳍式晶体管；并且

所述多个鳍式晶体管包括根据利用所述标记层的新的库而在宽度、高度和间隔的至少一个方面与一个相邻鳍式晶体管相比发生了改变的至少一个鳍式晶体管，其中所述标记层是基于所述至少一个鳍式晶体管的特性的改变而创建的。

23.一种用于设计半导体集成电路的设备，所述设备包括：

布局设计单元，其被配置成设计半导体集成电路的布局；以及

库设计单元，其被配置成创建对先前创建的布局中的多个半导体器件当中的将在宽度、高度及其与相邻半导体器件的间隔的至少一个方面发生改变的至少一个半导体器件作出指示的标记层，所述创建是基于所述至少一个半导体器件的特性的改变而实现的，

所述库设计单元包括：

标记层创建单元，其被配置成创建所述标记层，其中，所述标记层指示出以下中的至少一个：所述至少一个半导体器件的边界；以及包括了所述至少一个半导体器件的单元的边界；

库创建单元，其被配置成将所述标记层应用到先前创建的布局，以便生成新的库，所述新的库指示所述多个半导体器件当中的在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生了改变的所述至少一个半导体器件；以及

库验证单元，其被配置成验证所述新的库是否满足所期望的要求。

24.一种设计半导体集成电路的方法，所述方法包括步骤：

从布局数据库中访问包括多个半导体器件的布局，所述布局指示彼此相邻布置的多个单元；

创建对所述多个半导体器件当中的至少一个半导体器件的尺寸改变作出指示的标记层，其中，所述标记层指示出以下中的至少一个：所述至少一个半导体器件的边界；以及包括了所述至少一个半导体器件的单元的边界；以及

通过将所述标记层应用到所述布局中的多个单元中的所选单元来生成所述半导体集成电路的新的库，所述新的库指示出改变了尺寸的所述至少一个半导体器件，

其中，所述布局中的所述多个半导体器件是多个鳍式场效应晶体管，所述多个鳍式场效应晶体管的每一个包括至少一个有源鳍；并且

其中，所述标记层指示出以下中的至少一个：所述至少一个有源鳍的边界；以及包括了所述至少一个有源鳍的单元的边界。

25.根据权利要求24所述的方法，其中，

所述标记层的创建步骤包括以下步骤的至少其中之一：

创建对所述多个鳍式场效应晶体管当中的所选鳍式场效应晶体管所包括的多个有源鳍的至少一个的尺寸改变作出指示的第一标记层，以及

创建对包括了所述多个鳍式场效应晶体管当中的所选鳍式场效应晶体管的布局单元作出指示的第二标记层。

26.根据权利要求24所述的方法，其中，

所述标记层的创建步骤包括以下步骤的至少其中之一：

创建对所述多个鳍式场效应晶体管当中的所选鳍式场效应晶体管的有源鳍的尺寸改变作出指示的第一标记层；以及

创建对包括了所述多个鳍式场效应晶体管当中的所选鳍式场效应晶体管的布局单元作出指示的第二标记层。

27.根据权利要求24所述的方法，其中，由所述标记层指示出的所述多个半导体器件当中的至少一个半导体器件的尺寸改变对应于宽度、高度及其与相邻半导体器件的间隔的至少一个方面的改变。

28.根据权利要求24所述的方法，其中，在针对所述多个半导体器件当中的所述至少一个半导体器件的尺寸改变之前和之后，所述多个半导体器件具有恒定的管脚间距。