KR102575073B1 - 마스크 데이터 검증 방법 - Google Patents

마스크 데이터 검증 방법 Download PDF

Info

Publication number
KR102575073B1
KR102575073B1 KR1020160044907A KR20160044907A KR102575073B1 KR 102575073 B1 KR102575073 B1 KR 102575073B1 KR 1020160044907 A KR1020160044907 A KR 1020160044907A KR 20160044907 A KR20160044907 A KR 20160044907A KR 102575073 B1 KR102575073 B1 KR 102575073B1
Authority
KR
South Korea
Prior art keywords
data
mask data
layout
mask
layout data
Prior art date
Application number
KR1020160044907A
Other languages
English (en)
Other versions
KR20170117272A (ko
Inventor
윤동길
김성훈
이재은
양향자
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160044907A priority Critical patent/KR102575073B1/ko
Priority to US15/442,780 priority patent/US10394115B2/en
Publication of KR20170117272A publication Critical patent/KR20170117272A/ko
Application granted granted Critical
Publication of KR102575073B1 publication Critical patent/KR102575073B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명에 따른 마스크 데이터에 대한 검증 방법은, 레이아웃 데이터를 입력 받는 단계, 마스크 데이터를 입력 받는 단계, 상기 레이아웃 데이터에 대응하는 패턴과 상기 마스크 데이터에 대응하는 패턴에 사이의 인터랙션 개수를 판별하는 단계, 및 상기 인터랙션 개수를 근거로 하여 상기 마스크 데이터의 에러를 검출하는 단계를 포함할 수 있다.

Description

마스크 데이터 검증 방법{METHOD FOR VERIFYING MASK DATA}
본 발명은 마스크 데이터 검증 방법에 관한 것이다.
반도체 집적 회로의 설계를 위하여 스키매틱 툴(schematic tool)에 의한 스키매틱 회로의 설계가 이루어진다. 스키매틱 회로는 반도체 집적회로에 포함되는 각 소자들 및 소자들의 연결관계를 나타낸다. 다음에, 스키매틱 회로에 포함되는 각각의 소자들은 도전층, 반도체층 및 절연층과 같은 물질층 등의 패턴들로서 설계된다. 이후에, 각각의 패턴들이 수직 및 수평으로 배치되는 레이아웃이 설계된 후 레이아웃을 근거로 하여 포토마스크(photomask)가 생성되고, 포토리소그래피(photolithography) 과정을 거치게 된다. 포토리소그래피를 통해서 각각의 물질층이 적층(deposition) 및 패터닝(patterning)되는 과정이 반복되고, 원하는 기능의 반도체 집적회로가 생산된다.
레이아웃의 설계에 있어서, 소자들의 기본적인 동작 특성은 설계 규칙 또는 디자인 룰(design rule)에 의해서 결정된다. 디자인 룰에는 기본적으로 각 소자들 사이의 간격, 도전 라인들의 최소 선폭, 확장 영역이나 면적에 대한 항목들이 정의되어 있다. 예를 들면, 트랜지스터의 게이트 길이(gate length)의 정의는 대부분 디자인 룰(design rule)에 의해서 결정된다. 그리고 추가적으로 디자인 룰에 규정된 게이트의 길이만으로는 원하는 특성을 얻지 못하는 경우에, 게이트 길이를 조정하기 위한 옵션이 제공되어 다양한 트랜지스터의 동작 특성을 정의할 수 있다.
반도체 장치 용량을 늘리고 제조 단가를 감소시키기 위하여 반도체 장치의 집적도를 증가시키기 위한 많은 노력이 있어 왔다. 특히 반도체 장치의 집적도는 제품의 가격을 결정하는 중요한 요소 중 하나이다. 반도체 장치의 집적도는 단위 셀이 점유하는 면적에 따라 크게 결정되기 때문에, 반도체 장치의 레이아웃을 효율적으로 설계하는 것은 매우 중요하다. 일반적으로 레이아웃 설계 툴을 이용하여 반도체 장치의 레이아웃을 설계하는 것은 많은 시간 및 시행 착오를 요하므로, 레이아웃 설계 시간을 단축하는 것 역시 매우 중요하다.
본 발명은 마스크 레이아웃의 이미지 패턴들 중 에러를 검출하고, 검출된 에러에 기초하여, 마스크 레이아웃을 보정하여 마스크를 제작하는 방법을 제공한다.
본 발명의 실시 예에 따른 마스크 데이터에 대한 검증 방법은, 레이아웃 데이터를 입력 받는 단계, 마스크 데이터를 입력 받는 단계, 상기 레이아웃 데이터에 대응하는 패턴과 상기 마스크 데이터에 대응하는 패턴에 사이의 인터랙션 개수를 판별하는 단계, 및 상기 인터랙션 개수를 근거로 하여 상기 마스크 데이터의 에러를 검출하는 단계를 포함할 수 있다.
본 발명의 다른 실시 예에 따른 마스크 데이터에 대한 검증 방법은, 레이아웃 데이터를 입력 받는 단계, 상기 레이아웃 데이터에 대한 OPC(optical proximity correction)을 수행한 OPCed 레이아웃 데이터를 입력 받는 단계, 마스크 데이터를 입력 받는 단계, 상기 마스크 데이터에 스캐터링 바가 존재하는 지를 판별하는 단계, 상기 마스크 데이터에 상기 스캐터링 바가 존재하지 않을 때, 상기 OPCed 레이아웃 데이터에 대응하는 패턴과 상기 마스크 데이터에 대응하는 패턴에 사이에서 한번 인터랙트 하는 지를 판별하는 단계, 및 상기 판별 결과로써 한번 인터랙트 하지 않을 때, 상기 마스크 데이터의 에러를 지시하는 단계를 포함할 수 있다.
본 발명의 실시 예의 따른 마스크 데이터 검증 방법은, 레이아웃 데이터와 마스크 데이터 사이의 인터랙션 개수를 근거로 하여 에러를 검출함으로써, 마스크 제작에 소요되는 시간을 감소시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 레이아웃을 생성하기 위한 컴퓨팅 시스템을 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 마스크의 설계 방법을 보여주는 흐름도이다.
도 3은 본 발명의 실시 예에 따른 마스크 데이터 검증 방법에 대한 실시 예를 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 마스크 데이터 검증 방법에 대한 다른 실시 예를 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 마스크 데이터 검증 방법에 따라 검출되는 에러들을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 과보정 OPC의 실시 예를 보여주는 도면이다.
도 7은 과보정 OPC를 고려하여 본 발명의 실시 예에 따른 마스크 데이터 검증 방법에 대한 실시 예를 보여주는 도면이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 혹은 대체물을 포함한다.
도 1은 본 발명의 실시 예에 따른 레이아웃을 생성하기 위한 컴퓨팅 시스템을 보여주는 블록도이다. 도 1을 참조하면, 컴퓨팅 시스템(100)은 적어도 하나의 프로세서(110), 워킹 메모리(120), 입출력 장치(130), 및 저장 장치(140)를 포함할 수 있다. 여기서, 컴퓨팅 시스템(100)은 레이아웃을 설계하기 위한 전용 장치로 제공될 수 있다. 그리고 컴퓨팅 시스템(100)은 다양한 설계 및 검증 시뮬레이션 프로그램을 구동하도록 구성될 수 있다.
프로세서(110)는 컴퓨팅 시스템(100)에서 수행될 소프트웨어(예로서, 응용 프로그램, 운영 체제(operation system, OS), 장치 드라이버들)를 실행할 수 있다. 프로세서(110)는 워킹 메모리(120)에 로드되는 운영 체제(OS)를 실행할 수 있다. 프로세서(110)는 운영 체제(OS) 기반에서 구동될 다양한 응용 프로그램들(application program, AP)을 실행할 수 있다. 예를 들어, 프로세서(110)는 워킹 메모리(120)에 로딩된 레이아웃 설계 툴(122)을 실행할 수 있다.
워킹 메모리(120)는 운영 체제(OS)나 응용 프로그램들을 로딩할 수 있다. 컴퓨팅 시스템(100)의 부팅시에 저장 장치(140)에 저장된 OS 이미지(OS Image)(미도시)가 부팅 시퀀스에 따라 워킹 메모리(120)로 로딩될 수 있다. 운영 체제(OS)에 의해서 컴퓨팅 시스템(100)의 제반 입출력 동작들이 지원될 수 있다. 특히, 본 발명의 레이아웃 설계를 위한 레이아웃 설계 툴(122)도 저장 장치(140)로부터 워킹 메모리(120)로 로딩될 수 있다.
레이아웃 설계 툴(122)은 특정 레이아웃 패턴들의 형태 및 위치를 디자인 룰에 의해서 정의된 것과 다르게 변경할 수 있는 바이어싱(biasing) 기능을 구비할 수 있다. 워킹 메모리(120)에는 광 근접 보정된 레이아웃 패턴들을 마스크 툴링 스펙(mask tooling specification)에 기초하여 가공함으로써, 마스크 레이아웃을 생성하기 위한 마스크 레이아웃 설계 툴이 더 로딩될 수 있다. 마스크 레이아웃 설계 툴은 설계된 레이아웃 패턴들 및 마스크 레이아웃 패턴들을 비교할 수 있다. 비교 결과에 기초하여, 마스크 레이아웃 설계 툴은 마스크 레이아웃 패턴들 중 에러를 갖는 패턴을 수정할 수 있다.
검증 툴(124)은 레이아웃 패턴 혹은 마스크 레이아웃 패턴을 검증할 수 있다. 실시 예에 있어서, 검증 툴(124)은 변경된 바이어싱 데이터 조건에서 설계 규칙 검사(design rule check; DRC)를 수행할 수 있다. 실시 예에 있어서, 검증 툴(124)는 인터랙트(interact) 개념을 이용하여 마스크 데이터와 레이아웃 데이터를 비교 검증할 수 있다. 여기서 인터랙트는 마스크 데이터에 대응하는 패턴과 레이아웃 데이터에 대응하는 패턴이 만나는 것을 의미한다.
워킹 메모리(120)에는 설계된 레이아웃 패턴들에 대해서 광 근접 보정(optical proximity correction; OPC)을 수행하는 시뮬레이션 툴이 더 로딩될 수 있다. 워킹 메모리(120)는 SRAM (static random access memory), 또는 DRAM (dynamic random access memory)과 같은 휘발성 메모리를 포함할 수 있다. 그러나, 워킹 메모리(120)는 이에 한정되지 않으며, PRAM (phase-change RAM), MRAM (magnetic RAM), ReRAM (resistance RAM), FRAM (ferroelectric RAM), 플래시 메모리와 같은 비휘발성 메모리를 포함할 수 있다.
입출력 장치(130)는 사용자 인터페이스 장치들로부터의 사용자 입력 및 출력을 제어한다, 예를 들어, 입출력 장치(130)는 키보드나 모니터를 구비하여 설계자로부터 정보를 입력 받을 수 있다. 입출력 장치(130)를 사용하여 설계자는 조정된 동작 특성을 요구하는 반도체 영역이나 데이터 경로들에 대한 정보를 입력 받을 수 있다. 그리고 입출력 장치(130)를 통해서 시뮬레이션 툴의 처리 과정 및 처리 결과등이 표시될 수 있다.
저장 장치(140)는 컴퓨팅 시스템(100)의 저장 매체(storage medium)로서 제공된다. 저장 장치(140)는 응용 프로그램들(AP), 운영 체제 이미지, 및 각종 데이터를 저장할 수 있다. 저장 장치(140)는 메모리 카드(MMC; multi media card), eMMC(embedded MMC), SD(secure digital), MicroSD 등)나 하드디스크 드라이브(hard disk drive; HDD)로 제공될 수 있다. 저장 장치(140)는 대용량 저장 기능을 기지는 낸드형 플래시 메모리를 포함할 수 있다. 또는 저장 장치(140)는 PRAM, MRAM, ReRAM, FRAM 등의 차세대 비휘발성 메모리나 NOR 플래시 메모리를 포함할 수도 있다.
시스템 버스(101)는 컴퓨팅 시스템(100)의 내부에서 네트워크를 제공할 수 있다. 시스템 버스(101)를 통해서 적어도 하나의 프로세서(110), 워킹 메모리(120), 입출력 장치(150), 및 저장 장치(140)가 전기적으로 연결되고, 상호 데이터를 교환할 수 있다.
본 발명의 실시 예에 따른 컴퓨팅 시스템(100) 인터랙션(interact) 개념을 이용하여 레이아웃 데이터와 마스크 데이터 사이를 비교함으로써, 마스크 패턴 검증 동작을 수행할 수 있다.
도 2는 본 발명의 실시 예에 따른 마스크의 설계 방법을 보여주는 흐름도이다. 도 1 및 도 2를 참조하면, 본 발명의 컴퓨팅 시스템(100)의 마스크 설계 방법은 다음과 같다.
컴퓨팅 시스템(100)을 이용하여 반도체 집적회로의 상위 수준 설계(high level design; HLD)가 수행될 수 있다. 상위 수준 설계란, 설계 대상 집적회로를 컴퓨터 언어의 상위 언어로 기술한다는 의미이다. 예를 들어, C언어와 같은 상위 언어가 사용될 수 있다. 상위 수준 설계에 의해서 설계된 회로들은 레지스터 전송 레벨(register transfer level; RTL) 코딩이나 시뮬레이션에 의해서 보다 구체적으로 표현될 수 있다. 더불어, 레지스터 전송 레벨(RTL) 코딩에 의해서 생성되는 코드는 넷리스트(netlist)로 변환되어 전체 반도체 집적회로로 합성될 수 있다. 합성된 스키매틱(schematic) 회로는 시뮬레이션 툴에 의해서 검증되고, 검증 결과에 따라 조정 과정이 동반될 수 있다.
논리적으로 완성된 반도체 집적회로를 실리콘 기판 위에 구현하기 위한 레이아웃 설계가 수행된다. 예를 들어, 상위 수준 설계에서 합성된 스키매틱 회로 또는 그에 대응하는 넷리스트를 참조하여 레이아웃 설계가 수행될 수 있다(S110). 레이아웃 설계는 규정된 디자인 룰에 따라 셀 라이브러리(cell library)에서 제공되는 다양한 셀들을 배치하고 연결하는 라우팅(routing) 절차를 포함할 수 있다.
레이아웃 설계를 위한 셀 라이브러리에는 셀의 동작, 속도 그리고 소모 전력등에 대한 정보도 포함될 수 있다. 특정 게이트 레벨의 회로를 레이아웃으로 표현하기 위한 셀 라이브러리가 대부분의 레이아웃 설계 툴(122)에 정의될 수 있다. 레이아웃은 실제로 실리콘 위에 형성될 트랜지스터나 게이트들을 구성하기 위한 패턴의 형태나 사이즈를 정의하는 절차이다.
예를 들어, 인버터 회로를 실제로 실리콘 위에 형성시키려면 PMOS, NMOS, N-WELL,게이트 라인과 같은 레이아웃 패턴을 그려야 한다. 이를 위하여 우선 셀 라이브러리에 이미 정의된 인버터들 중에서 적합한 것을 검색하여 선택할 수 있다. 더불어, 선택 및 배치된 셀들에 대한 라우팅이 수행될 것이다. 물론 이런 과정들을 대부분 레이아웃 설계 툴(122)에 의해서 자동적으로 또는 수동적으로 수행될 수 있다.
더불어, 라우팅 이후에 검증 툴(124)에 의해 디자인 룰에 위배되는 부분이 존재하는지 레이아웃에 대한 검증이 수행될 수 있다. 검증하는 항목은 레이아웃이 디자인 룰에 맞게 제대로 되었는지 검증하는 DRC(design rule check), 내부에서 전기적으로 끊어짐 없이 제대로 되었는지 검증하는 ERC(electronical rule check), 또 레이아웃이 게이트 수준 네트리스트와 일치하는지 확인하는 LVS(Layout vs Schematic) 등이 있다.
이후, 광근접 보정(optical proximity correction: OPC) 절차가 수행된다(S120). 광근접 보정(OPC)이란 레이아웃 설계를 통해서 구성된 마스크를 실리콘 웨이퍼 기판 위에 그려넣는 포토리소그래피 공정의 왜곡 현상을 보정하기 위한 기술이다. 즉, 레이아웃된 패턴을 이용한 노광시에 빛의 특성 때문에 발생하는 굴절이나 공정 효과 등의 왜곡 현상을 보정하기 위한 기술이 광근접 보정(OPC)이다. 포토리소그래피 공정을 수행함으로써, 레이아웃 패턴이 반도체 기판상에 형성되도록 할 수 있다. OPC 수행 단계는 광근접 효과에 따른 오차를 반영하여 레이아웃을 변경하는 공정을 의미할 수 있다.
이후, 레이아웃 설계 툴(122)은 광 근접 보정(OPC)에 의해서 변경된 레이아웃 패턴에 기초하여 마스크 레이아웃을 설계할 수 있다(S130). 마스크 레이아웃 설계는 광 근접 보정(OPC)에 의해서 변경된 레이아웃 패턴을 실제 실리콘 웨이퍼 기판 위에 인쇄하기 위해 가공하는 것이다.
이후, 검증 툴(124)은 인터랙션 개수(interaction number)를 이용하여 마스크 데이터와 레이아웃 데이터 사이의 비교 검증을 수행할 수 있다(S140). 여기서 인터랙션 개수는 마스크 데이터에 대응하는 패턴과 레이아웃 데이터에 대응하는 패턴이 만나는(혹은, 겹치는) 개수일 수 있다. 이후, 비교 검증이 완료된 마스크 데이터를 이용하여 포토마스크(photomask) 제작이 이루어질 것이다.
본 발명의 실시 예에 따른 마스크 데이터 검증 방법은 인터랙트 개념을 이용하여 마스크 데이터의 디자인 룰 체킹 할 수 있다. 예를 들어, 마스크 데이터 검증 방법은 레이아웃 데이터가 마스크 데이터를 단 한번만 인터랙트 하는지를 체킹함으로써, 에러의 유무를 패스/페일(Pass/Fail)로 판별할 수 있다. 즉, 레이아웃 데이터가 마스크 데이터를 인터랙트 하지 않으면, 패턴 소실로 판별되고 에러가 발생될 수 있다. 또한, 레이아웃 데이터가 마스크 데이터를 한번 이상 인터랙트 하면, 마스크 데이터가 오픈 에러(open error)로 판별될 수 있다.
반대로 마스크 데이터가 레이아웃 데이터를 인터랙트 하지 않으면, 더미 패턴 생성으로 판별되고 에러가 발생될 수 있다. 또한, 마스크 데이터가 레이아웃 데이터를 한번 이상 인터랙트 하면, 마스크 데이터가 쇼트 에러(short error)로 판별될 수 있다.
도 3은 본 발명의 실시 예에 따른 마스크 데이터 검증 방법에 대한 실시 예를 보여주는 도면이다. 도 1 내지 도 3을 참조하면, 마스크 데이터에 대한 검증 방법은 다음과 같다.
레이아웃 데이터가 입력될 수 있다(S141). 여기서 이후, 레이아웃 데이터에 대응하는 마스크 데이터가 입력될 수 있다(S143). 이후, 마스크 데이터에 스캐터링 바(scattering bar)가 존재하는 지가 판별될 수 있다(S144). 만일, 마스크 데이터에 스캐터링 바가 존재한다면, 스캐터링 바가 제거되고(S145), S146 단계가 진행될 수 있다. 반면에, 마스크 데이터에 스캐터링 바가 존재하지 않는다면 S146 단계가 진행될 수 있다.
이후, 레이아웃 데이터("비교 대상 데이터")가 마스크 데이터("비교 기준 데이터")에 한번 인터랙트 하지 않았는 지가 판별될 것이다(S146). 만일, 레이아웃 데이터가 마스크 데이터에 한번 인터랙트하지 않는다면(한번도 인터랙트 하지 않거나, 두번 이상 인터랙트한 경우), S143 단계가 다시 진행될 수 있다.
반면에 레이아웃 데이터("비교 대상 데이터")가 마스크 데이터("비교 기준 데이터")에 한번 인터랙트 했다면, 마스크 데이터가 레이아웃 데이터(비교 기준 데이터)에 한번 인터랙트 하지 않는 지가 판별될 수 있다(S147). 만일, 마스크 데이터가 레이아웃 데이터에 한번 인터랙트 하지 않았다면, S143 단계가 다시 진행될 수 있다. 반면에, 마스크 데이터가 레이아웃 데이터에 한번 인터랙트 했다면, 마스크 데이터에 대한 검증 동작이 완료될 것이다. 한편, S146 단계와 S147 단계의 순서는 서로 바뀔 수도 있다고 이해되어야 할 것이다.
실시 예에 있어서, 마스크 데이터의 검증 방법은 DRC(design rule check)일 수 있다. 디자인 룰(design rule)은 주어진 공정에서 필요한 모든 마스크에 대한 최소크기와 주변 레이어들 사이의 간격등 마스크 생성을 위한 공정기술을 고려한 규정들이다. 레이아웃은 이러한 디자인 규칙에 맞게 설계되어야 하고 설계자의 실수에 의해 디자인 규칙에 어긋난 부분을 검사하고 잘못된 부분을 지적해 주는 과정을 DRC 라 한다.
한편, 도 3에 설명된 마스크 데이터는 레이아웃 데이터에 대응하여 생성되었다. 하지만, 본 발명의 마스크 데이터 생성이 여기에 제한되지 않을 것이다. 본 발명의 마스크 데이터는 OPC 과정을 경험한 OPCed 레이아웃 데이터에 근거로 하여 생성될 수도 있다.
도 4는 본 발명의 실시 예에 따른 마스크 데이터 검증 방법에 대한 다른 실시 예를 보여주는 도면이다. 도 1 내지 도 4를 참조하면, 마스크 데이터에 대한 검증 방법은, 도 3의 그것과 비교하여 S242 단계를 더 포함할 수 있다. S242 단계에서, 레이아웃 데이터에 대한 OPC 수행함으로써 OPCed 레이아웃 데이터가 생성되고, 이러한 OPCed 레이아웃 데이터가 입력될 수 있다. 그 외 나머지 단계들(S214, S243, S244, S245, S246, 및 S247)은 도 3의 그것들(S114, S143, S144, S145, S146, 및 S147)과 동일하게 진행될 수 있다.
한편, 도넛(donut) 형태로 생성될 마스크 패턴의 경우, 마스크 데이터의 내부 홀과 레이아웃 데이터의 내부 홀을 본 발명의 마스크 검증 방법에 따라 검증을 수행하면 다양한 형태의 에러를 검출할 수 있다.
도 5는 본 발명의 실시 예에 따른 마스크 데이터 검증 방법에 따라 검출되는 에러들을 예시적으로 보여주는 도면이다. 도 5를 참조하면, 홀(hole)을 갖는 마스크 패턴의 다양한 에러들이 검출될 수 있다.
실시 예에 있어서, 레이아웃 데이터가 마스크 데이터를 인터랙트 않으면, 패턴 소실을 지시하는 DRC 출력이 발생될 수 있다.
실시 예에 있어서, 레이아웃 데이터가 마스크 데이터를 한번 인터랙트 하면, 오픈 에러를 지시하는 DRC 출력이 발생될 수 있다.
실시 예에 있어서, 마스크 데이터가 레이아웃 데이터에 인터랙트 하지 않으면, 더미 패턴 발생을 지시하는 DRC 출력이 발생될 수 있다.
실시 예에 있어서, 마스크 데이터가 레이아웃 데이터에 한번 인터랙트 하면, 쇼트 에러를 지시하는 DRC 출력이 발생될 수 있다.
한편, OPC 과정 중에 레이아웃 패턴을 보정이 되는데, 단순한 패턴 변형이 아니라 원래의 패턴과 비교 했을 때 마스크 데이터에 대한 DRC 체킹 에러가 발생할 정도로 과하게 보정이 되는 것을 과보정 OPC라고 한다.
도 6은 본 발명의 실시 예에 따른 과보정 OPC의 실시 예를 보여주는 도면이다. 도 6에 도시된 바와 같이, 과보정 OPC로 인하여 마스크 패턴과 레이아웃 패턴 사이의 검증이 불가능 할 수 있다. 한편, 본 발명의 마스크 검증 방법은 이러한 과보정 OPC를 고려하여 마스크 데이터를 검증하도록 구현될 수 있다.
도 7은 과보정 OPC를 고려하여 본 발명의 실시 예에 따른 마스크 데이터 검증 방법에 대한 실시 예를 보여주는 도면이다. 도 1 내지 도 7를 참조하면, 마스크 데이터의 검증 방법은, 도 4의 그것과 비교하여 S348, S349, 및 S350을 추가할 수 있다. 설계하고자 하는 회로의 스키메틱 디자인을 통하여 추출된 넷리스트(netlist)와 레이아웃에서 추출된 넷리스트는 설계상의 오류를 통해 상이한 점이 발견될 수 있다. 이는 실제 장치가 나왔을 때 시뮬레이션와 같은 동작을 보장할 수 없다는 것을 의미한다. 그리고 그 원인은 레이아웃에서 찾을 수 있다. 그러므로 이런 오류를 정정하기 위한 체킹 과정이 필요하고, 이 과정을 LVS 체킹이라고 부른다.
S348 단계에서, 레이아웃 데이터와 OPCed 레이아웃 데이터가 머지(merge) 될 것이다. 예를 들어, OPCed 레이아웃 데이터에서 타겟 레이어를 추출하고, 추출된 타겟 레이어를 대신하여 레이아웃 데이터에 대응하는 레이어 머지함으로써, 마스크 검증을 위한 새로운 레이아웃 데이터가 생성될 것이다.
S349 단계에서, 새로운 레이아웃 데이터와 스키매틱 회로 검증(LVS; layout versus schematic)이 수행되고, 에러가 없는지가 판별될 것이다. 에러가 없다면, S350 단계가 진행될 것이다. 에러가 있다면, S324 단계로 진입하여 OPCed 레이아웃 데이터가 보정될 것이다.
S350 단계에서, LVS 및 LVL 검증이 수행되고, 검증 패스이면 마스크 패턴의 검증 동작이 완료될 것이다. 반면에 검증 페일이면, S314, S342, 및 S342 중 어느 하나로 진입될 것이다.
본 발명의 실시 예에 따른 마스크 데이터 검증 방법은 과보정 OPCed 레이아웃 데이터에서 특정 레이어에 대응하는 데이터를 오리지널 레이아웃 데이터의 대응하는 그것으로 변경하고, 변경된 레이아웃 데이터를 검증함으로써, 과보정에 따라 의도치 않게 야기되는 에러를 피할 수 있다.
실시 예에 있어서, 마스크 데이터가 비아 마스크(via mask)일 경우, S346 단계에서 비아 레이아웃 데이터가 상/하부 메탈 마스크 데이터와 한번만 만나는 지가 검증될 수 있다.
실시 예에 있어서, 마스크 데이터가 비아 마스크일 경우, S347 단계에서 비아 마스크 데이터가 상/하부 메탈 레이아웃 데이터와 한번만 만나는 지가 검증 될 수 있다.
그 외의 단계들(S341, S342, S343, S344, S345, S346, 및 S347)은 도 4의 그것들(S241, S242, S243, S244, S245, S246, 및 2147)과 동일하게/유사하게 진행될 수 있다.
본 발명의 실시 예에 따른 마스크 데이터의 검증 방법은, 레이아웃 데이터와 마스크 데이터가 존재할 때, 레이아웃 데이터와 마스크 데이터가 만나는 여부 및 그것의 회수를 근거로 하여 에러 여부를 판별할 수 있다.
실시 예에 있어서, 레이아웃 데이터가 마스크 데이터를 한번 만 인터랙트 할 때 마스크 검증 동작이 패스될 수 있다. 그 외는 모두 에러로 처리될 수 있다. 홀 패턴의 경우도 마찬가지이다. 실시 예에 있어서, 마스크 데이터가 레이아웃 데이터를 한번만 인터랙트 할 때 마스크 검증 동작이 패스될 수 있다. 그 외는 모두 에러로 처리될 수 있다. 홀 패턴의 경우도 마찬가지이다.
실시 예에 있어서, 비아 마스크 데이터는 상부 메탈 레이아웃 데이터를 한번만 인터랙트 할 때, 마스크 검증 동작이 패스될 수 있다. 그 외는 모두 에러로 처리될 수 있다. 실시 예에 있어서, 비아 마스크 데이터는 하부 메탈 레이아웃 데이터를 한번만 인터랙트 할 때, 마스크 검증 동작이 패스될 수 있다. 그 외는 모두 에러로 처리될 수 있다. 실시 예에 있어서, 상부 메탈 레이아웃 데이터는 비아 마스크 데이터를 한번만 인터랙트 할 때, 마스크 검증 동작이 패스될 수 있다. 그 외는 모두 에러로 처리될 수 있다. 실시 예에 있어서, 하부 메탈 레이아웃 데이터는 비아 마스크 데이터를 한번만 인터랙트 할 때, 마스크 검증 동작이 패스될 수 있다. 그 외는 모두 에러로 처리될 수 있다.
본 발명의 다른 실시 예에 따른 마스크 데이터의 검증 방법은, 레이아웃 데이터, 레이아웃 데이터를 OPC 수행한 OPCed 레이아웃 데이터 및 마스크 데이터가 존재할 때, OPC 이전의 레이아웃 데이터과 OPC 이후의 OPCed 레이아웃 데이터를 비교하고, OPCed 레이아웃 데이터와 마스크 데이터를 비교함으로써 검증할 수 있다.
실시 예에 있어서, OPCed 레이아웃 데이터가 마스크 데이터를 한번만 인터랙트 할 때, 마스크 검증 동작이 패스될 수 있다. 그 외는 모두 에러로 처리될 수 있다. 홀 패턴의 경우도 마찬가지이다. 실시 예에 있어서, 마스크 데이터가 OPCed 레이아웃 데이터를 한번만 인터랙트 할 때, 마스크 검증 동작이 패스될 수 있다. 그 외는 모두 에러로 처리 될 수 있다. 홀 패턴의 경우도 마찬가지이다. 실시 예에 있어서, OPCed 레이아웃 데이터에서 특정 레이어들을 레이아웃 데이터의 그것들로 치환한 새로운 레이아웃 데이터가, 스키매틱과 LVS를 이용함으로써 검증될 수 있다.
본 발명의 실시 예에 따른 마스크 검증 방법에 대한 단계들은, 입력 데이터에 대해 동작함으로써 및 출력 생성함으로써, 기능들을 수행하기 위한 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래밍 가능한 프로세서에 의해 수행될 수 있다. 또한, 단계들은, 특수 목적 논리 회로, 예를 들어, FPGA(field programmable gate array) 혹은 ASIC(application-specific integrated circuit)로 구현 될 수 있다.
실시 예에 있어서, 컴퓨터 판독 가능 매체는, 상술된 방법들 중 적어도 일부를 수행하도록 장치를 활성 시키는 인스트럭션들을 포함할 수 있다. 실시 예에 있어서, 컴퓨터 판독 가능 매체는 자기 매체, 광학 매체, 다른 매체, 혹은 이들의 조합에 포함될 수 있다(예를 들어, CD-ROM, 하드 드라이브, 판독 전용 메모리, 플래시 드라이브 등). 실시 예에 있어서, 컴퓨터 판독 가능 매체는 실체하고 비일시적으로 구현된 물품(article)일 수 있다.
따라서, 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 수정 또는 변형된 기술 사상은 본 발명이 청구하는 보호 범위에 포함되는 것이다. 또한, 본 발명의 보호 범위는 위 실시 예들로 한정되는 것이 아니다.
100: 컴퓨팅 시스템
110: 프로세서
120: 워킹 메모리
130: 입출력 장치
140: 저장 장치
122: 레이아웃 설계 툴
124: 검증 툴

Claims (10)

  1. 마스크 데이터에 대한 검증 방법에 있어서:
    레이아웃 데이터를 입력 받는 단계;
    마스크 데이터를 입력 받는 단계;
    상기 레이아웃 데이터에 대응하는 패턴과 상기 마스크 데이터에 대응하는 패턴에 사이의 인터랙션 개수를 판별하는 단계; 및
    상기 인터랙션 개수를 근거로 하여 상기 마스크 데이터의 에러를 검출하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 마스크 데이터는 비아 마스크 데이터이고,
    상기 인터랙션 개수를 판별하는 단계는,
    상기 비아 마스크 데이터가 상부 메탈 레이아웃 데이터를 인터랙트 하거나, 혹은 상기 비아 마스크 데이터가 하부 메탈 레이아웃 데이터를 인터랙트 하는 상기 인터랙션 개수를 판별하는 단계를 포함하는 방법.
  3. 제 1 항에 있어서,
    상기 마스크 데이터는 비아 마스크 데이터이고,
    상기 인터랙션 개수를 판별하는 단계는,
    상부 메탈 레이아웃 데이터가 상부 비아 마스크 데이터를 인터랙트 하거나, 혹은 하부 메탈 레이아웃 데이터가 상기 비아 마스크 데이터를 인터랙트 하는 상기 인터랙션 개수를 판별하는 단계를 포함하는 방법.
  4. 제 1 항에 있어서,
    상기 인터렉션 개수를 판별하는 단계는:
    상기 마스크 데이터에 스캐터링 바가 존재하는 지를 판별하는 단계;
    상기 마스크 데이터에 상기 스캐터링 바가 존재할 때, 상기 마스크 데이터로부터 상기 스캐터링 바를 제거하는 단계; 및
    상기 제거된 마스크 데이터에 대응하는 패던과 상기 레이아웃 데이터에 대응하는 패턴 사이의 인터랙션 개수를 판별하는 단계를 포함하는 방법.
  5. 마스크 데이터에 대한 검증 방법에 있어서:
    레이아웃 데이터를 입력 받는 단계;
    상기 레이아웃 데이터에 대한 OPC(optical proximity correction)을 수행한 OPCed 레이아웃 데이터를 입력 받는 단계;
    마스크 데이터를 입력 받는 단계;
    상기 마스크 데이터에 스캐터링 바가 존재하는 지를 판별하는 단계;
    상기 마스크 데이터에 상기 스캐터링 바가 존재하지 않을 때, 상기 OPCed 레이아웃 데이터에 대응하는 패턴과 상기 마스크 데이터에 대응하는 패턴에 사이에서 한번 인터랙트 하는 지를 판별하는 단계; 및
    상기 판별 결과로써 한번 인터랙트 하지 않을 때, 상기 마스크 데이터의 에러를 지시하는 단계를 포함하는 방법.
  6. 제 5 항에 있어서,
    상기 마스크 데이터에 상기 스캐터링 바가 존재할 때, 상기 마스크 데이터로부터 상기 스캐터링 바를 제거하는 단계를 더 포함하는 방법.
  7. 제 5 항에 있어서,
    상기 OPCed 레이아웃 데이터를 입력 받는 단계 이후에,
    상기 OPCed 레이아웃 데이터의 사전에 결정된 레이어들을 상기 레이아웃 데이터에서 대응하는 레이어들로 변경한 새로운 레이아웃 데이터에 대한 스키매틱과 LVS(layer vs schematic) 검증을 수행하는 단계를 더 포함하는 방법.
  8. 제 5 항에 있어서,
    상기 판별 결과로써 한번 인터랙트 할 때, LVS(layer vs schematic) 및 LVL(layer vs layer) 검증을 통과하는 지를 판별하는 단계를 더 포함하는 방법.
  9. 제 5 항에 있어서,
    상기 한번 인터랙트 하는 지를 판별하는 단계는,
    상기 OPCed 레이아웃 데이터가 상기 마스크 데이터에 한번 인터랙트 하는 지를 판별하는 단계; 및
    상기 마스크 데이터가 상기 OPCed 레이아웃 데이터에 한번 인터랙트 하는 지를 판별하는 단계를 더 포함하는 방법.
  10. 제 9 항에 있어서,
    상기 OPCed 레이아웃 데이터가 상기 마스크 데이터에 한번 인터랙트 하고, 상기 마스크 데이터가 상기 OPCed 레이아웃 데이터에 한번 인터랙트 할 때, 상기 마스크 데이터에 대한 검증 동작이 패스되는 방법.
KR1020160044907A 2016-04-12 2016-04-12 마스크 데이터 검증 방법 KR102575073B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160044907A KR102575073B1 (ko) 2016-04-12 2016-04-12 마스크 데이터 검증 방법
US15/442,780 US10394115B2 (en) 2016-04-12 2017-02-27 Method for verifying mask data in computing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160044907A KR102575073B1 (ko) 2016-04-12 2016-04-12 마스크 데이터 검증 방법

Publications (2)

Publication Number Publication Date
KR20170117272A KR20170117272A (ko) 2017-10-23
KR102575073B1 true KR102575073B1 (ko) 2023-09-06

Family

ID=59999943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160044907A KR102575073B1 (ko) 2016-04-12 2016-04-12 마스크 데이터 검증 방법

Country Status (2)

Country Link
US (1) US10394115B2 (ko)
KR (1) KR102575073B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10691864B2 (en) * 2017-11-14 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of post optical proximity correction (OPC) printing verification by machine learning
KR20230013395A (ko) 2021-07-19 2023-01-26 에스케이하이닉스 주식회사 메모리 및 메모리의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060090146A1 (en) 2004-10-22 2006-04-27 Mentor Graphics Corp. In-line XOR checking of master cells during integrated circuit design rule checking
US20080077907A1 (en) 2006-09-21 2008-03-27 Kulkami Anand P Neural network-based system and methods for performing optical proximity correction
JP2011003714A (ja) 2009-06-18 2011-01-06 Nikon Corp 露光方法、マスク、及びデバイス製造方法
US20130305194A1 (en) 2012-05-14 2013-11-14 Tongsheng Wang Validation of Integrated Circuit Designs Built With Encrypted Silicon IP Blocks
US20140282344A1 (en) 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Layout boundary method
JP2016072507A (ja) 2014-09-30 2016-05-09 キヤノン株式会社 露光装置、露光方法、およびデバイス製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816997B2 (en) 2001-03-20 2004-11-09 Cheehoe Teh System and method for performing design rule check
US7275227B1 (en) 2003-08-27 2007-09-25 Anchor Semiconductor Inc. Method of checking optical proximity correction data
JP4758358B2 (ja) 2004-01-29 2011-08-24 ケーエルエー−テンカー コーポレイション レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法
US7325222B2 (en) 2004-03-12 2008-01-29 Lsi Logic Corporation Method and apparatus for verifying the post-optical proximity corrected mask wafer image sensitivity to reticle manufacturing errors
KR100642417B1 (ko) 2005-09-20 2006-11-03 주식회사 하이닉스반도체 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법
KR100673014B1 (ko) * 2005-10-28 2007-01-24 삼성전자주식회사 포토 마스크의 제조 방법
US7765515B2 (en) 2007-02-03 2010-07-27 Anchor Semiconductor, Inc. Pattern match based optical proximity correction and verification of integrated circuit layout
KR100826655B1 (ko) 2007-05-21 2008-05-06 주식회사 하이닉스반도체 광 근접 효과 보정 방법
US7882480B2 (en) * 2007-06-04 2011-02-01 Asml Netherlands B.V. System and method for model-based sub-resolution assist feature generation
US7995199B2 (en) * 2008-06-16 2011-08-09 Kla-Tencor Corporation Method for detection of oversized sub-resolution assist features
JP2013003162A (ja) 2011-06-10 2013-01-07 Renesas Electronics Corp マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム
US8984459B2 (en) * 2012-05-04 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for layout verification
KR101937851B1 (ko) * 2012-06-27 2019-04-10 삼성전자 주식회사 반도체 집적 회로, 그 설계 방법 및 제조방법
US9317645B2 (en) * 2013-07-31 2016-04-19 GlobalFoundries, Inc. Methods for modifying an integrated circuit layout design
TWI575306B (zh) 2014-09-16 2017-03-21 聯華電子股份有限公司 光學鄰近修正之驗證方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060090146A1 (en) 2004-10-22 2006-04-27 Mentor Graphics Corp. In-line XOR checking of master cells during integrated circuit design rule checking
US20080077907A1 (en) 2006-09-21 2008-03-27 Kulkami Anand P Neural network-based system and methods for performing optical proximity correction
JP2011003714A (ja) 2009-06-18 2011-01-06 Nikon Corp 露光方法、マスク、及びデバイス製造方法
US20130305194A1 (en) 2012-05-14 2013-11-14 Tongsheng Wang Validation of Integrated Circuit Designs Built With Encrypted Silicon IP Blocks
US20140282344A1 (en) 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Layout boundary method
JP2016072507A (ja) 2014-09-30 2016-05-09 キヤノン株式会社 露光装置、露光方法、およびデバイス製造方法

Also Published As

Publication number Publication date
KR20170117272A (ko) 2017-10-23
US10394115B2 (en) 2019-08-27
US20170293219A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
US10902168B2 (en) Computer-implemented method and computing system for designing integrated circuit by considering timing delay
US6418551B1 (en) Design rule checking tools and methods that use waiver layout patterns to waive unwanted dimensional check violations
JP5619210B2 (ja) レイアウト設計データの増分分析
JP2010506336A (ja) 電子設計自動化における特性
US10817637B2 (en) System and method of designing integrated circuit by considering local layout effect
KR20100053430A (ko) 비광학 효과를 보상하기 위한 전기 구동식 광학 근접 보정
TW201729132A (zh) 設計具有佈局前電阻電容資訊的積體電路的系統、方法以及相關電腦可讀媒體
CN109086468B (zh) 用于设计集成电路芯片的方法、系统及电脑程序产品
US10928442B2 (en) Computer implemented methods and computing systems for designing integrated circuits by considering back-end-of-line
KR102049665B1 (ko) 장애 지점을 검출하기 위한 장치 및 방법
TW202008438A (zh) 產生積體電路元件之佈局圖之方法
JP2006301961A (ja) 半導体集積回路の自動フロアプラン手法
US8762907B2 (en) Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level
TW202002166A (zh) 整合裝置以及形成整合裝置的方法
US20130198703A1 (en) Virtual Flat Traversal Of A Hierarchical Circuit Design
KR102575073B1 (ko) 마스크 데이터 검증 방법
US9262574B2 (en) Voltage-related analysis of layout design data
Liebmann et al. Design and technology co-optimization near single-digit nodes
US20240176944A1 (en) Semiconductor process technology assessment
CN111125984A (zh) 集成电路设计方法
US20100246978A1 (en) Data verification method, data verification device, and data verification program
US20150143317A1 (en) Determination Of Electromigration Features
US11734489B2 (en) Circuit layout verification
KR101010754B1 (ko) 반도체 집적회로 설계 방법
US20110119544A1 (en) User Guided Short Correction And Schematic Fix Visualization

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant