CN112733489B - 一种评判栅极上切断层位置对器件影响的方法 - Google Patents

Abstract

本发明提供了一种评判栅极上切断层位置对器件影响的方法，包括：获取版图信息，并确定目标图形所在层；将切断层图形分为:与栅极重叠的部分即第一重叠区、与两个第一重叠区接触的部分即切断层连接部，仅与一个第一重叠区接触的部分即切断层端部；将切断层图形上最靠近相邻有源区的侧边沿栅极延伸方向平移至触及相邻有源区，平移扫过的区域上与栅极重叠的部分是第二重叠区；通过判断所述目标器件接触的第一重叠区是否与切断层端部相接触确定目标器件与切断层的相对位置；根据第二重叠区域的高度、切断层图形的尺寸评估对所述目标器件性能的影响。过程简洁，效率高，评判结果可靠，有利于指导器件的工艺设计与生产制造工艺，提高产品的成品率。

Description

一种评判栅极上切断层位置对器件影响的方法

技术领域

本发明属于半导体设计和生产领域，具体涉及一种判断栅极上切断层的位置并评估其对器件影响的方法。

背景技术

随着集成电路技术的飞速发展，晶体管的尺寸变得越来越小，当前集成电路设计工艺特征尺寸已经达到10nm、7nm及以下。集成电路更小的特征尺寸意味着对制造误差更小的裕量，制造结果的微小误差都可能导致最终的电路性能下降甚至出现功能错误，这些问题将会随着集成电路的发展在未来变得越来越严重。纳米时代，集成电路制造技术正面临严重挑战。

集成电路在制造过程中经过了氧化、扩散、光刻、外延等步骤，在光刻过程中，采用栅极切断（Poly Cut）技术对条状栅极进行切断，可以提高晶体管的集成度。栅极切断后的多晶硅切断层所在位置会在刻蚀结束后用其他材料填充，由于填充材料与多晶硅的属性不同，填充切断层后会对栅极所在多晶硅施加应力，会影响周围器件的性能，甚至会降低芯片成品率，带来一定的经济损失。因此需要寻找一种方法对器件与其所在栅极上的多晶硅切断层的相对位置进行判断，在工艺开发过程中帮助统计、定位该种风险较高的器件，以便于针对风险做出后续应对措施，保证芯片产品的性能。如果没有这样一种有效的方法来评判栅极上切断层位置对器件影响将对生产工艺的改进、设计的优化非常不利。

发明内容

本发明是基于上述现有技术的全部或部分问题而进行的，目的在于提供一种评判栅极上切断层位置对器件影响的方法，能够判断判断栅极上切断层与器件的相对位置并评估其对器件影响。

在本申请以下叙述中涉及的名词以及相关技术原理所有解释或定义仅是进行示例性而非限定性说明。

本发明提供的一种评判栅极上切断层位置对器件影响的方法，包括：步骤S1.获取版图信息，并确定版图的待识别层即目标图形所在层，包括栅极、多晶硅切断层、有源层；步骤S2.处于目标器件在栅极延伸方向上的一侧或两侧的切断层位于栅极上，任一个切断层图形横跨至少两个栅极，且其中一个为目标器件的栅极；将切断层图形分为:与栅极重叠的部分即第一重叠区、与两个第一重叠区接触的部分即切断层连接部、以及仅与一个第一重叠区接触的部分即切断层端部；将切断层图形上最靠近相邻有源区的侧边沿栅极延伸方向平移至触及相邻有源区，平移扫过的区域上与栅极重叠的部分是第二重叠区；步骤S3.根据所述目标器件与切断层的距离即第二重叠区域沿栅极延伸方向的高度、切断层图形的尺寸评估切断层对所述目标器件性能的影响。

具体的一个情况中，所述步骤S2中，将切断层图形上最靠近相邻有源区的侧边沿栅极延伸方向平移至触及相邻有源区，判断相邻的方法是：所述侧边沿栅极延伸方向往两侧分别延平移一段预设距离的过程中，如触及有源区，则判断所述有源区为该侧的相邻有源区；如没有触及到有源区，则判断该侧没有相邻的有源区。

作为进一步的改进，所述预设距离等于相邻栅极之间中心线的间距。

一个示范性的实施方式中，所述切断层图形的尺寸分为切断层图形在栅极延伸方向上的高度和垂直于栅极延伸方向上的宽度。

其中可选的，切断层图形的在栅极延伸方向上的高度和/或其垂直于栅极延伸方向上的宽度越大，判断切断层对所述目标器件性能的影响越大。

一个有利的实施例中，当切断层图形至少横跨三个栅极时，还包括：通过判断版图中与所述目标器件接触的第一重叠区是否与所述切断层端部相接触确定目标器件与切断层的相对位置。

另一有利的实施例中，所述第二重叠区域沿栅极延伸方向的高度越小，判定切断层对所述目标器件性能的影响越大。

在一个可行的实施方案中，所述目标器件沿栅极延伸方向上的一侧同时存在两个以上切断层图形时，仅评判所述步骤S2中形成的第二重叠区沿栅极延伸方向的高度最小的所述切断层图形对目标器件的影响。

在另一个可行的实施方案中，所述切断层图形两端的切断层端部尺寸相等。

在一个较佳的实施例中，针对所述第二重叠区域高度、切断层图形的高度和/宽度分别设定阈值，通过与阈值比较来分析切断层对所述目标器件性能的影响大小。

本发明具有如下有益效果：根据本发明所涉及的一种评判栅极上切断层位置对器件影响的方法，通过区分第一重叠区和切断层端部，能够直观的确定切断层与目标器件的相对位置；因为构建了第二重叠区，能够快捷的确定需要评判影响的切断层图形，并通过第二重叠区和切断层图形的几何尺寸能够准确的分析切断层对所述目标器件性能的影响程度。过程简洁，效率高，评判结果可靠，进而能够实现对版图中所有器件与其所在栅极上是否被多晶硅切断层切断的判断，可用于统计相对位置的数值在版图中的存在的种类与数量分布，为版图热点的定位和分析、测试结构的设计提供指导，进一步可以指导器件的工艺设计与生产制造工艺，大大提高了产品的成品率，缩短了产品上市周期，提高产品市场竞争力。

附图说明

图1是本发明实施例一中评判栅极上切断层位置对器件影响的方法示意图。

图2是本发明的实施例一中的切断层图形示意图。

图3是本发明的实施例二中的切断层图形示意图。

图4是本发明的实施例三中的切断层图形示意图。

具体实施方式

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解。

下面将参照附图更详细地描述本发明公开的实施例。虽然附图中显示了本发明公开的某些实施例，然而应当理解的是，本发明公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本发明公开的附图及实施例仅用于示例性作用，并非用于限制本发明公开的保护范围。在下述实施例中采用特定次序描绘了实施例的操作，这些次序的描述是为了更好的理解实施例中的细节以全面了解本发明，但这些次序的描述并不一定与本发明的方法一一对应，也不能以此限定本发明的范围。

需要说明的是，附图中的流程图和框图，图示了按照本发明实施例的方法可能实现的操作过程。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以并不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以穿插的执行，这依所涉及的步骤要实现的目的而定。此外框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与人工操作结合来实现。为方便说明，本实施方式中以MOSFET器件为例，但并不以此为限。

实施例一

如图1所示，并结合图2，本发明实施例一中公开的评判栅极上切断层位置对器件影响的方法，包括：步骤S1.获取版图信息，并确定版图的待识别层即目标图形所在层，包括栅极、多晶硅切断层、有源层；步骤S2.处于目标器件在栅极延伸方向上的两侧的切断层位于栅极上，一个切断层图形横跨两个栅极，且其中一个为目标器件的栅极。将切断层图形分为：与栅极重叠的部分即第一重叠区、与两个第一重叠区接触的部分即切断层连接部、以及仅与一个第一重叠区接触的部分即切断层端部；步骤S3.将切断层图形上最靠近相邻有源区的侧边沿栅极延伸方向平移至触及相邻有源区，平移扫过的区域上与栅极重叠的部分是第二重叠区；步骤S4.根据所述目标器件与切断层的距离即第二重叠区域沿栅极延伸方向的高度、切断层图形的尺寸评估切断层对所述目标器件性能的影响。为了便于说明，本实施例中步骤S2和步骤S3是两个步骤，在其它的实施例也可以是在一个步骤中完成的，其先后并不限定。将栅极记为P，有源区记为A，将切断层记为POC；将第一重叠区记为POC_overlap；POC除POC_overlap之外的部分，与两个POC_overlap接触的部分记为POC_rest即连接部，与一个POC_overlap接触的部分记为POC_tip，即端部；将切断层图形上最靠近相邻有源区的侧边沿栅极延伸方向平移至触及相邻有源区，平移扫过的区域记为POC2AAspace；第二重叠区记为POC2AAspace2。选取与目标器件接触的POC2AAspace2、POC_overlap，其中将目标器件在栅极延伸方向上的一侧记为POC2AAspace2_top、POC_overlap_top；将目标器件在栅极延伸方向上的另一侧记为POC2AAspace2_btm、POC_overlap_btm。本实施例中，判断版图中所述目标器件与POC的距离、POC的尺寸即是获取切断层图形在栅极延伸方向上的高度和垂直于栅极延伸方向上的宽度POC_width_top/btm、POC_length_top/btm；还有第二重叠区在栅极延伸方向上的高度POC_space_top/btm。 POC_space_top/btm越小、POC_width_top/btm越大、POC_length_top/btm越大，判断结果为切断层POC对周围器件性能的影响就越大。本实施例中，对一个目标器件造成影响的POC数量为1到2个，即对一个目标器件造成影响的POC可以是沿栅极延伸方向上的任一侧的一个，也可以为两侧的有各一个。

实施例二

实施例二中，如图3所示，本实施例与实施例一的区别在于目标器件沿栅极延伸方向上的一侧（例如图3中的上方）同时存在两个切断层图形时，仅评判所述步骤S3中形成的第二重叠区POC2AAspace2沿栅极延伸方向的高度POC_space_top/btm最小的所述切断层图形对目标器件的影响。即仅考虑最靠近目标器件的POC。同时存在两个POC是本实施例的一个示例，可以理解也存在在多于两个POC的情况。

实施例三

实施例三与上述实施例的主要区别在于，切断层图形横跨三个栅极，则评判栅极上切断层位置对器件影响的方法还包括：通过判断版图中与所述目标器件接触的第一重叠区是否与所述切断层端部相接触确定目标器件与切断层的相对位置。这个操作可以在步骤S2中或之后进行，并不限定。本实施例中POC横跨三个栅极，连接部POC_rest有两个，第一重叠区POC_overlap有三个，但仅其中两个POC_overlap与POC_tip接触，判断目标器件是否与这两个POC_overlap的任一个接触可以用来确定POC与目标器件的相对位置。当然切断层图形横跨三个栅极只是本实施例一个示例，横跨多于三个栅极的情况也可以相应理解。

需要指出的是，以上列举的仅是本发明的具体实施例。显然，本发明不限于以上实施例，还可以有很多变形。本领域的普通技术人员能从本发明公开的内容中直接导出或联想到的所有变形，均应认为是本发明的保护范围。

上述实施方式为本发明的优选案例，并不用来限制本发明的保护范围。为明确说明起见，许多实施上的细节在以上叙述中一并说明。然而，应了解到，这些实施中的细节不应用以限制本发明。

实施例述及的一些做法之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

Claims (7)

1.一种评判栅极上切断层位置对器件影响的方法，其特征在于：

步骤S1.获取版图信息，并确定版图的待识别层即目标图形所在层，包括栅极、多晶硅切断层、有源层；

步骤S2.处于目标器件在栅极延伸方向上的一侧或两侧的切断层位于栅极上，任一个切断层图形横跨至少两个栅极，且其中一个为目标器件的栅极；将切断层图形分为:与栅极重叠的部分即第一重叠区、与两个第一重叠区接触的部分即切断层连接部、以及仅与一个第一重叠区接触的部分即切断层端部；将切断层图形上最靠近相邻有源区的侧边沿栅极延伸方向平移至触及相邻有源区，平移扫过的区域上与栅极重叠的部分是第二重叠区；

步骤S3.根据所述目标器件与切断层的距离即第二重叠区域沿栅极延伸方向的高度、切断层图形的尺寸评估切断层对所述目标器件性能的影响；所述切断层图形的尺寸分为切断层图形在栅极延伸方向上的高度和垂直于栅极延伸方向上的宽度；切断层图形的在栅极延伸方向上的高度和/或其垂直于栅极延伸方向上的宽度越大，判断切断层对所述目标器件性能的影响越大；所述第二重叠区域沿栅极延伸方向的高度越小，判定切断层对所述目标器件性能的影响越大。

2.根据权利要求1所述的一种评判栅极上切断层位置对器件影响的方法，其特征在于：所述步骤S2中，将切断层图形上最靠近相邻有源区的侧边沿栅极延伸方向平移至触及相邻有源区，判断相邻的方法是：

所述侧边沿栅极延伸方向往两侧分别延平移一段预设距离的过程中，如触及有源区，则判断所述有源区为该侧的相邻有源区；

如没有触及到有源区，则判断该侧没有相邻的有源区。

3.根据权利要求2所述的一种评判栅极上切断层位置对器件影响的方法，其特征在于：所述预设距离等于相邻栅极之间中心线的间距。

4.根据权利要求1所述的一种评判栅极上切断层位置对器件影响的方法，其特征在于：当切断层图形至少横跨三个栅极时，还包括：通过判断版图中与所述目标器件接触的第一重叠区是否与所述切断层端部相接触确定目标器件与切断层的相对位置。

5.根据权利要求1-4任意一项所述的一种评判栅极上切断层位置对器件影响的方法，其特征在于：所述目标器件沿栅极延伸方向上的一侧同时存在两个以上切断层图形时，仅评判所述步骤S2中形成的第二重叠区沿栅极延伸方向的高度最小的所述切断层图形对目标器件的影响。

6.根据权利要求1-4任意一项所述的一种评判栅极上切断层位置对器件影响的方法，其特征在于：所述切断层图形两端的切断层端部尺寸相等。

7.根据权利要求1-4任意一项所述的一种评判栅极上切断层位置对器件影响的方法，其特征在于：针对所述第二重叠区域高度、切断层图形的高度和/宽度分别设定阈值，通过与阈值比较来分析切断层对所述目标器件性能的影响大小。