CN112838021B - 一种判断器件与切断层相对位置的方法 - Google Patents

一种判断器件与切断层相对位置的方法 Download PDF

Info

Publication number
CN112838021B
CN112838021B CN202011638349.XA CN202011638349A CN112838021B CN 112838021 B CN112838021 B CN 112838021B CN 202011638349 A CN202011638349 A CN 202011638349A CN 112838021 B CN112838021 B CN 112838021B
Authority
CN
China
Prior art keywords
pocs
poc
temp
space
relative position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011638349.XA
Other languages
English (en)
Other versions
CN112838021A (zh
Inventor
潘伟伟
杨璐丹
胡佳南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Guangli Microelectronics Co ltd
Original Assignee
Hangzhou Guangli Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Guangli Microelectronics Co ltd filed Critical Hangzhou Guangli Microelectronics Co ltd
Priority to CN202011638349.XA priority Critical patent/CN112838021B/zh
Publication of CN112838021A publication Critical patent/CN112838021A/zh
Application granted granted Critical
Publication of CN112838021B publication Critical patent/CN112838021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种判断器件与切断层相对位置的方法，包括：获取版图信息，并确定版图的待识别层；将位于栅极上的切断层记为POC，将所述POC沿垂直于栅极的方向延长至相邻的栅极，延长的部分记为POCspace_v_plg；将与POCspace_v_plg及所述POC相接触的栅极记为temp_poly；将与temp_poly相接触的AA记为temp_AA；将POCspace_v_plg、temp_POC、temp_AA和temp_poly围成POCspace_holes；将所述POCspace_v_plg沿平行于栅极方的向延长至有源区，延长部分与POCspace_holes交叠的部分记为POCspace_target；获取所述POCspace_target平行和垂直于栅极方向的长度作为第一方向和第二方向的距离，以此判断器件与切断层相对位置。步骤简洁，准确性好，适于统计相对位置的数值在版图中的存在的种类与数量分布，实现为版图热点的定位和分析、测试结构的设计提供更有效和精确的指导。

Description

一种判断器件与切断层相对位置的方法
技术领域
本发明关于半导体设计和生产领域，具体涉及一种判断器件与切断层相对位置的方法。
背景技术
随着集成电路技术的飞速发展，晶体管的尺寸变得越来越小，当前集成电路设计工艺特征尺寸已经达到10nm、7nm及以下。集成电路更小的特征尺寸意味着对制造误差更小的裕量，制造结果的微小误差都可能导致最终的电路性能下降甚至出现功能错误，这些问题将会随着集成电路的发展在未来变得越来越严重。纳米时代，集成电路制造技术正面临严重挑战。
集成电路在制造过程中经过了氧化、扩散、光刻、外延等步骤，在光刻过程中，采用栅极切断（Poly Cut）技术对条状栅极进行切断，切断后栅极与不同的晶体管相对应，可以提高晶体管的集成度。栅极切断后的多晶硅切断层所在位置会在刻蚀结束后用其他材料填充，由于填充材料与多晶硅的属性不同，填充切断层后会对栅极所在多晶硅施加应力，会影响周围器件的性能，甚至会降低芯片成品率，带来一定的经济损失。因此需要寻找一种方法对器件与两侧相邻的多晶硅切断层的相对位置进行判断，在工艺开发过程中帮助统计、定位该种风险较高的器件，以便于针对风险做出后续应对措施，保证芯片产品的性能。
发明内容
本发明是基于上述部分或全部现有技术的问题而进行的，目的在于提供一种判断器件与切断层的相对位置的方法，可以判断多晶硅切断层对栅极所在多晶硅的影响，从而判断周围器件的性能是否受到影响。
基于上述目的本发明公开一种判断器件与切断层相对位置的方法，包括：步骤S1.获取版图信息，并确定版图的待识别层，即目标图形所在层；所述待识别层中包括有源区、栅极及栅极上的切断层；步骤S2.将位于栅极上的切断层记为POC，将所述POC沿垂直于栅极的方向延长至相邻的栅极，延长的部分记为POCspace_v_plg；将与POCspace_v_plg及所述POC相接触的栅极记为temp_poly；将与temp_poly相接触的有源区记为temp_AA；将POCspace_v_plg、POC、temp_AA、temp_poly围成的中间区域记为POCspace_holes；步骤S3.将所述POCspace_v_plg沿平行于栅极方的向延长至有源区，延长部分与POCspace_holes交叠的部分记为POCspace_target；步骤S4.获取所述POCspace_target平行于栅极方向的长度作为第一方向的距离，以及所述POCspace_target垂直于栅极方向的长度作为第二方向的距离，根据所述第一方向与第二方向的距离判断器件与切断层相对位置。
本发明根据POCspace_target的所述第一方向和第二方向的距离可以判断版图中所述temp_poly是否被所述POC所挤压，及被POC挤压的具体位置与数值。
所述步骤S2中，对一个器件造成影响的所述POC在器件左上、右上、左下与右下任意一个或多个方向上。
一个具体的实施情况里，所述POC的数量在4个以下。
当所述POC的数量是4个，在所述器件的左上、右上、左下与右下方向各有一个。
在一个较佳的实施例中，当所述器件的左上、右上、左下与右下中的任意一个和几个方向上有多于1个的所述POC时，所述步骤S4中，仅基于该方向上最靠近所述器件的一个所述POC，获取所述第一方向和第二方向的距离。
在一个有利的实施例中，所述步骤S2中，所述POCspace_holes呈矩形。
在另一个有利的实施例中，所述步骤S3中，POCspace_target呈矩形。
本发明具有如下有益效果：(1)根据本发明所涉及的一种判断器件与切断层相对位置的方法，通过获取第一方向和第二方向的距离可以实现对版图中的器件与相邻多晶硅切断层相对位置的判断，准确性好效率高，特别适用于统计相对位置的数值在版图中的存在的种类与数量分布，进而为版图热点的定位和分析、测试结构的设计提供更有效和精确的指导，同时能够更好的指导器件的工艺设计与生产制造工艺，利于提高产品的成品率，缩短产品上市周期和优化产品市场竞争力。
附图说明
图1是本发明实施例一中判断器件与切断层相对位置的方法过程图。
图2是本发明实施例一中器件与切断层及第一方向和第二方向距离的示意图。
图3是本发明实施例二中器件与切断层及第一方向和第二方向距离的示意图。
具体实施方式
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解。附图中，相同结构或功能的部分利用相同的附图标记来标记，出于显示清楚的原因必要时并不是所有示出的部分在全部附图中用所属的附图标记来标记。
以下实施例叙述中的器件是指MOSFET器件，为了便于理解本发明但不因此而限定。
实施例一
结合参考图1和图2所示，本发明实施例一中判断MOSFET器件与切断层相对位置的方法过程包括：步骤S1.获取版图信息，并确定版图的待识别层，即目标图形所在层；所述版图的待识别层中包括有源区、栅极及栅极上的切断层。本实施例中MOSFET器件周围位于栅极上的切断层有四个，并处于器件左上、右上、左下与右下的位置。
步骤S2.将所述切断层记为POC，将POC沿垂直于栅极的方向延长至相邻的栅极，延长的部分记为POCspace_v_plg；与POCspace_v_plg和POC相接触的栅极记为temp_poly；与temp_poly相接触的有源区记为temp_AA；将POCspace_v_plg、POC、temp_AA、temp_poly围成的中间区域记为POCspace_holes。本实施例中POCspace_holes是矩形孔。这是本实施例较好的做法示例并不能因此限定本发明。
步骤S3.将POCspace_v_plg沿栅极方向延长至有源区，将与POCspace_holes交叠的部分记为POCspace_target。本实施例中POCspace_target呈矩形。这是本实施例较好的做法示例并不能因此限定本发明。
步骤S4.判断POCspace_target相对于MOSFET器件的相对方位，获取所述POCspace_target平行于栅极方向的长度作为第一方向，即x方向的距离，并分别记为x_ul、x_ur、x_ll、x_lr（其中，x_ul、x_ur、x_ll、x_lr分别为器件左上、右上、左下和右下x方向的距离），获取POCspace_target垂直于栅极方向的长度作为第二方向，即y方向的距离，并分别记为y_ul、y_ur、y_ll、y_lr（其中，y_ul、y_ur、y_ll、y_lr分别为器件左上、右上、左下和右下y方向的距离）。根据POCspace_target的x_ul、x_ur、x_ll、x_lr与y_ul、y_ur、y_ll、y_lr值，判断MOSFET器件与切断层POC相对位置，可以判断版图中的temp_poly是否被左上、右上、左下和右下POC所挤压，以此判断MOSFET器件性能是否受到了影响，并确定被POC挤压的具体位置与数值。
实施例二
实施例二与实施例一不同的主要在于本实施例中MOSFET器件周围位于栅极上的切断层不止四个，处于器件左上、右上的位置的POC不止一个。本实施例中在步骤S2中，将每个位置上最靠近MOSFET器件的一个POC记为temp_POC，将temp_POC沿垂直于栅极的方向延长至相邻的栅极，延长的部分记为POCspace_v_plg。与POCspace_v_plg和temp_POC相接触的栅极记为temp_poly；与temp_poly相接触的AA记为temp_AA；将POCspace_v_plg、temp_POC、temp_AA围成的中间区域记为POCspace_holes。然后与实施例一同理获得POCspace_target的x_ul、x_ur、x_ll、x_lr与y_ul、y_ur、y_ll、y_lr值以判断MOSFET器件与切断层POC相对位置，不再赘述。
应当理解，本发明公开的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本发明公开的范围在此方面不受限制。
上述实施方式为本发明的优选案例，并不用来限制本发明的保护范围。应了解到，这些实施中的细节不应用以限制本发明。此外，为简化图式起见，一些结构与组件在图式中将以简单的示意的方式绘示之，这些仅是示意，并不限定特定实际可能的设计情况。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅是为了区别以相同技术用语描述的组件或操作而已，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。
各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

Claims (7)

1.一种判断器件与相邻切断层相对位置的方法，其特征在于：包括：
步骤S1.获取版图信息，并确定版图的待识别层，即目标图形所在层；所述待识别层中包括有源区、栅极及栅极上的切断层；
步骤S2.将位于栅极上的切断层记为POC，将所述POC沿垂直于栅极的方向延长至相邻的栅极，延长的部分记为POCspace_v_plg；将与POCspace_v_plg或所述POC相接触的栅极记为temp_poly；将与temp_poly相接触的有源区记为temp_AA；将POCspace_v_plg、POC、temp_AA、temp_poly围成的中间区域记为POCspace_holes；
步骤S3.将所述POCspace_v_plg沿平行于栅极方的向延长至有源区，延长部分与POCspace_holes交叠的部分记为POCspace_target；
步骤S4.获取所述POCspace_target平行于栅极方向的长度作为第一方向的距离，以及所述POCspace_target垂直于栅极方向的长度作为第二方向的距离，根据所述第一方向与第二方向的距离判断该器件与切断层相对位置。
2.根据权利要求1所述的一种判断器件与相邻切断层相对位置的方法，其特征在于：所述POC的数量在4个以下。
3.根据权利要求1所述的一种判断器件与相邻切断层相对位置的方法，其特征在于：所述步骤S2中，对一个器件造成影响的所述POC在器件左上、右上、左下与右下任意一个或多个方向上。
4.根据权利要求3所述的一种判断器件与相邻切断层相对位置的方法，其特征在于：所述POC的数量是4个，在所述器件的左上、右上、左下与右下方向各有一个。
5.根据权利要求3所述的一种判断器件与相邻切断层相对位置的方法，其特征在于：当所述器件的左上、右上、左下与右下中的任意一个和几个方向上有多于1个的所述POC时，所述步骤S4中，仅基于该方向上最靠近所述器件的一个所述POC，获取所述第一方向和第二方向的距离。
6.根据权利要求1-5任意一项所述的一种判断器件与相邻切断层相对位置的方法，其特征在于：所述步骤S2中，所述POCspace_holes呈矩形。
7.根据权利要求1-5任意一项所述的一种判断器件与相邻切断层相对位置的方法，其特征在于：所述步骤S3中，POCspace_target呈矩形。
CN202011638349.XA 2020-12-31 2020-12-31 一种判断器件与切断层相对位置的方法 Active CN112838021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011638349.XA CN112838021B (zh) 2020-12-31 2020-12-31 一种判断器件与切断层相对位置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011638349.XA CN112838021B (zh) 2020-12-31 2020-12-31 一种判断器件与切断层相对位置的方法

Publications (2)

Publication Number Publication Date
CN112838021A CN112838021A (zh) 2021-05-25
CN112838021B true CN112838021B (zh) 2023-07-18

Family

ID=75926756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011638349.XA Active CN112838021B (zh) 2020-12-31 2020-12-31 一种判断器件与切断层相对位置的方法

Country Status (1)

Country Link
CN (1) CN112838021B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117371394B (zh) * 2023-12-06 2024-02-23 杭州广立微电子股份有限公司 用于评估版图中目标栅极与图形集群位置关系的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082840A (ja) * 1998-06-30 2000-03-21 Hamamatsu Photonics Kk 半導体位置検出器
JP2007273601A (ja) * 2006-03-30 2007-10-18 Tdk Corp セラミックシート積層体の切断方法、切断装置および該切断方法を用いたセラミック電子部品の製造方法
WO2014162657A1 (ja) * 2013-04-02 2014-10-09 信越半導体株式会社 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082840A (ja) * 1998-06-30 2000-03-21 Hamamatsu Photonics Kk 半導体位置検出器
JP2007273601A (ja) * 2006-03-30 2007-10-18 Tdk Corp セラミックシート積層体の切断方法、切断装置および該切断方法を用いたセラミック電子部品の製造方法
WO2014162657A1 (ja) * 2013-04-02 2014-10-09 信越半導体株式会社 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム

Also Published As

Publication number Publication date
CN112838021A (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
US10720429B2 (en) Integrated circuit and standard cell library
US10242148B2 (en) Integrated circuit and routing design of the same
US8450790B2 (en) Semiconductor device and production method thereof
US11574930B2 (en) Semiconductor integrated circuit device
CN104134666B (zh) 半导体器件的标准单元
US20130147510A1 (en) Monitoring testkey used in semiconductor fabrication
US20200111795A1 (en) Semiconductor device and manufacturing method thereof
CN112838021B (zh) 一种判断器件与切断层相对位置的方法
CN110998841A (zh) 多版本库单元处置以及由此制作的集成电路结构
US20130173214A1 (en) Method and structure for inline electrical fin critical dimension measurement
US20230351086A1 (en) Method of manufacturing integrated circuit having through-substrate via
US8674355B2 (en) Integrated circuit test units with integrated physical and electrical test regions
US9230866B2 (en) Fabricating method of customized mask and fabricating method of semiconductor device using customized mask
US20220327277A1 (en) Routing structure of semiconductor device and forming method thereof
CN114927505A (zh) 一种芯片的测试结构及测试方法
CN112733489B (zh) 一种评判栅极上切断层位置对器件影响的方法
JP4334660B2 (ja) ラッチアップ検証方法及び検証装置
CN113095036B (zh) 三维结构的天线效应的判断方法
CN111883514B (zh) 测试结构，晶圆及测试结构的制作方法
US20230133766A1 (en) Method and device for detecting layout of integrated circuit, and storage medium
CN114815495B (zh) 版图修正方法及系统、掩模版、设备和存储介质
US20240055433A1 (en) Semiconductor structure with backside power mesh and method of forming the same
KR100543510B1 (ko) 반도체 패키지의 싱귤레이션 방법
CN107331700B (zh) 一种沟槽式晶体管结构及其制造方法
KR100199345B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant