KR100543510B1 - 반도체 패키지의 싱귤레이션 방법 - Google Patents
반도체 패키지의 싱귤레이션 방법 Download PDFInfo
- Publication number
- KR100543510B1 KR100543510B1 KR1020040019347A KR20040019347A KR100543510B1 KR 100543510 B1 KR100543510 B1 KR 100543510B1 KR 1020040019347 A KR1020040019347 A KR 1020040019347A KR 20040019347 A KR20040019347 A KR 20040019347A KR 100543510 B1 KR100543510 B1 KR 100543510B1
- Authority
- KR
- South Korea
- Prior art keywords
- cutting
- semiconductor package
- axis
- singulation
- lead
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
Claims (3)
- 삭제
- 몰딩 공정 후 반도체 패키지 영역(17)의 코너부분을 제외한 리드(11) 부분을 X축 및 Y축을 따라 커팅하는 1차 커팅단계와, 상기 1차 커팅에 의해 리드(11)들이 리드프레임(12)으로부터 분리된 상태에서 리드프레임(12)상에서 매트릭스 배열을 유지하고 있는 각 패키지 유니트에 대한 스트립 테스트를 수행하는 단계와, 스트립 테스트 후 반도체 패키지 영역(17)의 코너부분을 포함한 리드(11)의 돌출부분을 영역에 맞게 X축 및 Y축을 따라 2차 커팅하여 정사각형의 평면형상을 갖는 반도체 패키지로 싱귤레이션하는 2차 커팅단계를 포함하는 반도체 패키지의 싱귤레이션 방법에 있어서,상기 1차 커팅단계는 반도체 패키지 영역(17)으로부터 리드(11)가 여분의 길이를 갖도록 하기 위하여 영역 경계선에서 일정한 거리를 두고 커팅하는 과정을 포함하는 것을 특징으로 하는 반도체 패키지의 싱귤레이션 방법.
- 청구항 2에 있어서, 상기 1차 커팅단계, 스트립 테스트 및 2차 커팅단계는 모두 1대의 장비상에서 순차적으로 수행되는 것을 특징으로 하는 반도체 패키지의 싱귤레이션 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040019347A KR100543510B1 (ko) | 2004-03-22 | 2004-03-22 | 반도체 패키지의 싱귤레이션 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040019347A KR100543510B1 (ko) | 2004-03-22 | 2004-03-22 | 반도체 패키지의 싱귤레이션 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050094188A KR20050094188A (ko) | 2005-09-27 |
KR100543510B1 true KR100543510B1 (ko) | 2006-01-20 |
Family
ID=37275065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040019347A KR100543510B1 (ko) | 2004-03-22 | 2004-03-22 | 반도체 패키지의 싱귤레이션 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100543510B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210123753A (ko) | 2020-04-06 | 2021-10-14 | (주)포시스 | 리드 프레임 진행 방향에 리드를 가진 패키지의 튜브 오프로딩을 위한 3단 구조의 싱귤레이션 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100690246B1 (ko) * | 2006-01-10 | 2007-03-12 | 삼성전자주식회사 | 플립 칩 시스템 인 패키지 제조 방법 |
-
2004
- 2004-03-22 KR KR1020040019347A patent/KR100543510B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210123753A (ko) | 2020-04-06 | 2021-10-14 | (주)포시스 | 리드 프레임 진행 방향에 리드를 가진 패키지의 튜브 오프로딩을 위한 3단 구조의 싱귤레이션 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20050094188A (ko) | 2005-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7485955B2 (en) | Semiconductor package having step type die and method for manufacturing the same | |
US7488620B2 (en) | Method of fabricating leadframe based flash memory cards including singulation by straight line cuts | |
US20070152071A1 (en) | Package method for flash memory card and structure thereof | |
KR100585100B1 (ko) | 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법 | |
KR100355795B1 (ko) | 반도체패키지 및 그 제조 방법 | |
KR101551415B1 (ko) | 외부 상호 연결부들의 열을 구비한 집적 회로 패키지 시스템 | |
US7498665B2 (en) | Integrated circuit leadless package system | |
US7251872B2 (en) | Method for forming a chip package | |
US7863730B2 (en) | Array-molded package heat spreader and fabrication method therefor | |
KR100543510B1 (ko) | 반도체 패키지의 싱귤레이션 방법 | |
US11569152B2 (en) | Electronic device with lead pitch gap | |
US8637974B2 (en) | Integrated circuit packaging system with tiebar-less design and method of manufacture thereof | |
JP2014511044A (ja) | デゲートの間の低減されたモールドスティッキングのためのリードフレームストリップ | |
JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP2003068962A (ja) | 半導体装置製造用のフレームおよび半導体装置の製造方法 | |
KR900001989B1 (ko) | 반도체장치 | |
US20220110213A1 (en) | Mechanical support within moulded chip package | |
US8492887B2 (en) | Integrated circuit packaging system with leadframe and method of manufacture thereof | |
KR101660442B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 | |
KR100374135B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이것의 제조방법 | |
KR100650725B1 (ko) | 반도체 패키지 및 스택 패키지 | |
KR100622822B1 (ko) | 반도체 패키지의 포밍 방법 | |
KR19990084789A (ko) | 반도체 패키지 제조방법 | |
JP2020025049A (ja) | 半導体装置 | |
CN109545694A (zh) | 一种破损基板的模封方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140106 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180103 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190108 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20200108 Year of fee payment: 15 |