CN101958345B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN101958345B
CN101958345B CN2010101066525A CN201010106652A CN101958345B CN 101958345 B CN101958345 B CN 101958345B CN 2010101066525 A CN2010101066525 A CN 2010101066525A CN 201010106652 A CN201010106652 A CN 201010106652A CN 101958345 B CN101958345 B CN 101958345B
Authority
CN
China
Prior art keywords
layer
aln
nitride
aln layer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101066525A
Other languages
English (en)
Other versions
CN101958345A (zh
Inventor
今西健治
吉川俊英
田中丈士
守谷美彦
乙木洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Cable Ltd filed Critical Fujitsu Ltd
Publication of CN101958345A publication Critical patent/CN101958345A/zh
Application granted granted Critical
Publication of CN101958345B publication Critical patent/CN101958345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

本发明提供一种化合物半导体器件及其制造方法。其中该化合物半导体器件包括：单晶衬底；AlN层，形成在所述单晶衬底上；氮化物半导体的缓冲层，形成在所述AlN层上；氮化物半导体的沟道层，形成在所述缓冲层上；化合物半导体的载流子供应层，形成在所述沟道层之上；以及源电极、漏电极和栅电极，形成在所述载流子供应层之上，其中，所述AlN层和所述缓冲层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大，所述AlN层的上表面的斜度是正值。本发明能够快速恢复漏极电流。

Description

化合物半导体器件及其制造方法
本申请是申请日为2008年3月28日、申请号为200810090314.X、发明名称为“半导体外延衬底、化合物半导体器件及其制造方法”的中国专利申请的分案申请。
相关申请的交叉引用
本申请基于并要求2007年3月30日提交的日本专利申请No.2007-093574的优先权，将其全文引入于此作为参考。
技术领域
本发明涉及一种化合物半导体外延衬底、化合物半导体器件及其制造方法，并且更具体地，涉及一种化合物半导体外延衬底以及具有氮化物半导体层的化合物半导体器件、及它们的制造方法。
背景技术
GaN具有3.4eV的宽的带隙并且是一种期望用于短波长光发射和高击穿电压操作的半导体。已经开发出了用于紫外线和蓝光的光发射器件。移动电话的基站放大器需要高电压操作。目前报道了将超过300V的值作为电流关断(current-off)期间的击穿电压。通过采用SiC衬底获得最好的输出特性。认为这是由于SiC的高热导率。在III族氮化物混合结晶体中调节物理特性例如带隙。例如，在GaN中混合AlN或InN。GaxAlyInzN(0＜x≤1，x+y+z＝1)在这里称为含氮化镓(含GaN)半导体。为了形成质量良好的III族氮化物半导体结晶层，已经研究了多种外延生长。
JP-A-2003-309071提出：在300℃至600℃的低温下，在例如蓝宝石、SiC、GaN和AlN的结晶衬底上(例如蓝宝石衬底上)生长10nm至50nm厚的AlN低温生长缓冲层，在温度升高到例如1000℃之后，在该低温生长缓冲层上生长AlxGa1-xN(0＜x≤1)下垫层(underlying layer)，并且在该下垫层上生长具有较低Al含量的AlyGa1-yN(0≤y＜x)。由于具有较低Al含量的AlGaN膜具有大晶格常数，因此施加了压应力。其描述了：由于在膜界面断层侧向(laterally)偏转，因此可以获得质量良好的GaN层等等。所述器件结构是紫外线发射LED。当形成多量子阱时，将生长温度设为例如800℃。
将JP-A-2005-32823引入于此作为参考，其提出：当通过在SiC衬底上生长AlN缓冲层并且在AlN缓冲层上生长GaN或InGaN沟道层和AlGaN电子供应层，来形成场效应晶体管外延晶圆时，该缓冲层的生长温度设定为比该沟道层的生长温度高大约100℃，并且在生长期间V/III比例被降低到使AlN反应活性种(reactive species)的粘附力和释放速度变得一样的程度，优选不小于50并且不大于500。
当生长温度升高时，激活了AlN反应种类使得释放变得容易。由于V/III比例降低，因此AlN缓冲层的生长速度被抑制为低，并且形成了接近均衡状态的状态，其中AlN反应活性种变得容易在表面上移动。因此，在形成了该AlN结晶膜之后，不仅促进了二维成核而且提高了凹陷掩埋(pit burying)作用。这说明，实现了具有更少缺陷的AlN缓冲层的生长。在炉压为135Torr、V/III比例为230以及生长温度为1150℃至1200℃的条件下，采用三甲基铝(trimethylaluminum，TMA)作为Al源以及采用NH3作为氮源，通过MOCVD使该AlN缓冲层生长。生长速度为0.2nm/sec或更低。之后，将温度降低到1100℃，并且使其它层例如高纯度GaN层外延生长。
将JP-A-2006-165207引入于此作为参考，其提出使用含GaN半导体作为沟道层的高击穿电压的高电子迁移率晶体管(HEMT)。例如，在高阻SiC衬底之上生长i-型GaN沟道层，n-型AlGaN层和n-型GaN覆盖层(cap layer)形成为具有插入其间的i-型AlGaN间隔层，部分移除该n-型覆盖层，通过在510℃或更高而低于600℃的温度下退火，叠置Ta和Al以形成欧姆电极的源/漏电极，沉积SiN层，经由该SiN层形成开口，并且在该开口中形成接触该GaN覆盖层的栅极。
发明内容
根据实施例的一个方案，本发明提供一种半导体外延衬底，包括：单晶衬底；AlN层，在所述单晶衬底上外延生长；以及氮化物半导体层，在所述AlN层上外延生长，其中，所述AlN层和所述氮化物半导体层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大。
根据实施例的另一个方案，本发明提供一种化合物半导体器件，包括：单晶衬底；AlN层，形成在所述单晶衬底上；氮化物半导体的缓冲层，形成在所述AlN层上；氮化物半导体的沟道层，形成在所述缓冲层上；化合物半导体的载流子供应层，形成在所述沟道层之上；以及源电极、漏电极和栅电极，形成在所述载流子供应层之上，其中，所述AlN层和所述缓冲层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大。
根据实施例的又一方案，本发明提供一种半导体外延衬底的制造方法，包括：在单晶衬底上外延生长AlN层；以及在所述AlN层上外延生长氮化物半导体层，其中，将所述AlN层的生长条件设定为：所述AlN层和所述氮化物半导体层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大。
根据实施例的再一方案，本发明提供一种半导体外延衬底的制造方法，包括：在单晶衬底上外延生长AlN层；在所述AlN层上外延生长氮化物半导体的缓冲层；在所述缓冲层上外延生长氮化物半导体的沟道层；在所述沟道层上外延生长氮化物半导体的载流子供应层；以及在所述载流子供应层上方形成源电极、漏电极和栅电极。其中，将所述AlN层的生长条件设定为：所述AlN层和所述缓冲层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大。
本发明能够快速恢复漏极电流。
附图说明
图1A和图1B是显示根据本发明第一实施例和比较例的含GaN的HEMT的结构的横截面视图。
图2A和图2B是显示在根据第一实施例和比较例的样本中，高频信号中断之后漏极电流变化的图表，以及图2C是在显示根据第一实施例的样本中的集成元件之间的漏电流的图表。
图3A和图3B是显示用原子力显微镜观测到的5μm×5μm区域的表面形态的图片，图3C和图3D是显示用原子力显微镜在一个方向上扫描到的大约4.7μm的表面高度变化的图片。
图4A是根据第二实施例的含GaN的HEMT的横截面视图，以及图4B和图4C是显示第二实施例的样本中在高频驱动之后漏极电流恢复的图表，以及相邻HEMT之间的漏电流。
图5是共同显示在高频信号中断之后AlN层表面的斜度Rsk与漂移时间之间关系的测量结果的图表。
具体实施方式
受让人(assignees之一提供了这样一种方法：在1100℃至1200℃生长温度下在SiC层上生长AlN层以及在该AlN层上形成含GaN的HEMT器件层。通过这种生长方法形成的含GaN的HEMT证明了在高频信号中断之后漏极电流减小并且器件不易恢复的现象。本发明人设想造成这种现象的原因是由于结晶缺陷导致的载流子陷阱中心(陷阱)，并试图开发一种形成较少结晶缺陷的生长方法。
图1A是显示根据本发明第一实施例的含GaN的HEMT的结构的横截面视图。通过采用垂直气流的低压(LP)金属有机化学气相沉积(MOCVD)系统，在单晶SiC衬底100上层叠氮化物半导体结晶层。将在下文中说明层叠层形成工艺。首先，将经过表面清洗工艺处理的SiC衬底100置于生长系统中，当氢气流经该生长系统时，通过抽气泵系统(evacuation pump system)将该生长系统控制到50Torr的恒定压力。在氢气气氛中将该衬底加热到1150℃并停留10分钟。通过这个工艺实现该衬底的热清洗。下一步，翻转阀门使三甲基铝(TMA)和氨气(NH3)流入反应室以形成i-型AlN层102x。将TMA摩尔浓度与氨摩尔浓度的比例、所谓V/III比例设为3000。在该比例下，该AlN层的成膜速度大约是0.2nm/sec。通常通过TMA摩尔浓度确定成膜速度。然而，因为TMA依赖于氨和生长温度而形成中间产品，因此该AlN层的成膜速度也受氨摩尔浓度、生长温度和生长压力的影响。优选选择工艺参数例如生长速度和V/III比例，以便于生长理想的结晶体、尽可能形成更少的载流子陷阱中心(陷阱)、不影响生长表面的平坦性。在下文中该外延生长称为高温、高V/III比例(HT-HR)外延生长。
在该AlN层生长到大约30nm后，翻转阀门以停止TMA气体的流动并将该衬底温度线性降低到1050℃。这种情况下，将氨气流速改变为适于生长下个GaN层的流速。在温度稳定时间5分钟之后，使三甲基镓(TMG)气体流动以形成2μm厚的i-型GaN层105作为电子传输层。下一步，采用TMA和TMG的混合气体形成3nm厚的i-型Al0.3Ga0.7N层110，并且通过提供额外的硅烷SiH4来形成15nm厚的Si掺杂n-型Al0.3Ga0.7N层111。最后，通过采用TMG使n-型GaN保护层114生长。
具有20nm至40nm优选厚度范围的该AlN层102x的生长温度高于之后生长的GaN的生长温度(1050℃±50℃)，并且更具体地，优选1100℃至1200℃的温度。同时，高V/III比例对于获得低陷阱中心密度而言是非常重要的，并且高于500的V/III比例是必须的。该V/III比例优选设在1000至8000的范围内。如果生长压力在50Torr至300Torr范围内，就不会有问题。
三甲基铝(TMA)、三叔丁基铝(tritertiarybutyl aluminum，TTBA)或类似材料可以用作Al源气体，并且二甲肼(DMHy)或类似材料可以用作氮源气体。氮气或氢和氮的混合气体可以代替氢气作为载气。
对于该GaN层的生长，三甲基镓(TMG)用作Ga源气体，NH3用作氮源气体，并且H2用作载气。代替的，三甲基镓(TMG)、二甲肼或类似材料也可用作源气体。具有1μm至3μm优选厚度范围的该i-型GaN层105用作该含GaN的HEMT的沟道层或电子传输层。
选择该i-型AlxGa1-xN层110和n-型AlxGa1-xN层111的Al含量x以实现预期的器件性能，并且将x设定在x＝0.1至1.0的范围内。根据所选择的含量，在5nm至50nm范围内适当设计整体厚度。该i-型AlGaN层110用作间隔层，并且该n-型AlGaN层111作为载流子供应层。
Si适于用作该n型AlGaN层的原料物质(donor)，并且以1×1018cm-3至5×1019cm-3的载流子浓度掺杂。掺杂源材料(doping source material)可以是硅烷、乙硅烷、三乙基硅烷或类似材料。这两个AlGaN层不是必需的，如果能够实现预期的电特性，可以省略它们中的一个。
通过MOCVD在AlGaN层110和111的层叠结构上形成2nm至8nm厚的n-型GaN覆盖层114。该n-型GaN层为栅电极提供合适的肖特基势垒高度。借助这些工艺，形成含GaN的HEMT的外延衬底。
采用掩膜，蚀刻并移除将要形成源/漏电极的区域中的该n型GaN覆盖层114。通过举离(lift-off)，在n-型AlGaN层111上形成Ti/Al层叠结构的源电极116和漏电极118。例如，下部Ti层厚20nm，以及上部Al层厚200nm。源/漏电极116和118的短边长度为1μm至2μm，并且基于器件特性设计长边长度。通过热合金工艺使该源/漏电极与下部氮化物半导体形成合金(alloyed)，以形成连接到位于i-型GaN层105中的二维电子气(twodimensional electron gas)的欧姆电极。
通过等离子CVD或光辅助型(photo-assisted)CVD，沉积10nm至100nm厚的SiN层120。涂敷抗蚀剂馍，并且通过采用电子束或光的光刻(lithography)方法，在栅电极形成区域中贯通形成开口。干法蚀刻该SiN层120，并且通过举离，在n型GaN覆盖层114上形成Ni/Au层叠结构的栅电极124。例如，下部Ni层厚10nm，上部Au层厚300nm。根据预期的器件特性，在0.1μm至3μm范围内设计该栅电极的短边长度。
通过干法蚀刻使沟槽形成到i-型GaN层105的中间深度，围绕用于隔离每个元件的每个HEMT元件。
采用这些工艺形成了含GaN的HEMT。
图1B是比较例的含GaN的HEMT的横截面视图。主要针对与图1A中所示的第一实施例不同的点进行说明。采用垂直气流型低压(LP)金属有机化学气相沉积(MOCVD)系统，在单晶SiC衬底100上层叠氮化物半导体结晶层。下面将说明这些工艺。
首先，将经过表面清洗工艺的SiC衬底100置于生长系统中，当氢气流经该生长系统时通过抽气泵系统将该生长系统控制到135Torr的恒定压力。在氢气气氛中将该衬底加热到1200℃并停留10分钟。通过这个工艺实现该衬底的热清洗。下一步，翻转阀门使三甲基铝(TMA)和氨气(NH3)流入反应室以形成i-型AlN层102y。将TMA摩尔浓度与氨摩尔浓度的比例、所谓V/III比例设为230。在该比例下，该AlN层102y的成膜速度大约是0.2nm/sec。通过各种参数的相互作用，该成膜速度恰好与该实施例的一样。
在该比较例中，通过关注生长表面的平坦度来选择工艺参数，例如生长速度和V/III比例。例如，由于AlN膜的厚度越厚，平坦度越好，因此形成相度厚的膜。在该比较例中，厚度设为100nm。其它结构与第一实施例中的相似。
形成具有1mm栅极宽度(长边)的第一实施例和比较例的样本。将源电极116接地，对漏电极施加50V电压，设定d.c.栅极偏压以获得大约10mA的漏极电流，并且将非常小的2GHz的a.c.信号施加到该栅电极。从该漏电极检测到放大的a.c.信号。例如，在16dB至18dB的输入信号水平下，得到36dB至38dB的输出信号。在a.c.信号重叠在d.c栅极偏压上之后，仅仅中断了该a.c.信号。
图2A和图2B是显示第一实施例和比较例的样本的a.c.信号中断后，漏极电流变化的实例的示意图。纵坐标表示a.c.信号中断后的漏极电流Ids与施加a.c.信号之前的漏极电流Ids-前的比率，横坐标表示a.c.信号中断后的时间，其以秒为单位。在图2B所示的比较例中，施加a.c.信号之前的10mA漏极电流减小为大约1mA至4mA，并且之后在1至4分钟内逐渐恢复。在a.c.信号中断之后，需要一分钟或更长的暂态响应时间，其是相对于高频开/关操作的关键干扰(critical obstacle)。在50V的漏极偏压下施加高频信号的状态下，在HEMT上施加最大150V左右的电压。该状态被认为是具有加宽耗尽层的高电压和高电场状态。认为在陷阱中俘获了二维电子气并且该二维电子气由于该高电压和高电场而不能移动，该栅电极下的二维电子气量减少并且电流减小，此后电子逐渐从这些陷阱释放出来以逐渐恢复电流。在图2A所示的第一实施例的样本中，将a.c.信号中断之后的漏极电流的减小抑制在10％左右，并且该漏极电流在大约5秒至15秒内恢复。尽管不是最好，但是相对于图2B所示的性能有了相当大的提高。
为了研究这个现象，研究了在不同成膜条件下形成的AlN层102x和102y的结晶状态。图3A和图3B是显示用原子力显微镜观测到的5μm×5μm的各个区域的表面形态的图片。图3C和图3D是显示用原子力显微镜扫描到的在同一方向的约4.7μm的表面高度变化的图。图3A和图3C所示的第一实施例的样本的AlN层102x的表面是不平坦的，其具有从下侧向上侧突出的大量突起，不均匀的分布在整个表面上(在这个横截面中，观察到七个边缘特别尖锐的突起)。每个突起的宽度小于200nm并且具有尖锐的顶缘。相对于平均高度，凸起部分的高度最大为6nm左右，并且凹进部分的高度小于3nm。其特点为大量突起主要从平均高度向上延伸。
图3B和图3D所示比较例的样本的AlN层102y的表面具有许多宽度为200nm或更宽的高台(plateaus)或平顶部分，其中包括有宽度为1000nm或更宽的高台或平顶部分位于其它的高台或平顶部分之间。相对于平均高度，向上凸起部分的高度最大为2nm。在这个横截面中仅存在三个明显凹部(valley)或凹进部分，包括一些深度达到10nm的凹部或凹进部分。其特点为存在相对宽的高台或平顶部分并且从高台或平顶部分向下延伸而形成多个深凹部或孔。
与比较例的样本相比较，可以说第一实施例的样本的特点为：不具有宽度为200nm或更宽的高台或突出部；相对于平均高度，多个突起或凸起部分的高度为3nm或更高，以及相对于平均高度，凹进部分的深度小于3nm。
优选采用Rsk(粗糙度曲线的斜度)或Psk(横截面曲线的斜度)指数作为代表两种表面粗糙度之间差异的数学指数。斜度是物理量(绝对数)，其通过将沿参考长度的高度偏差Z(x)的立方的平均值除以高度偏差Z(x)的均方根的立方来获得。
对于第一实施例的计算结果是Rsk＝+0.84，对于比较例是Rsk＝-2.95。
具有正Rsk的表面形态表示存在尖锐地向上突出的粗糙表面部分(主要是凸起部分)，而具有负Rsk的表面形态表示存在尖锐地向下凹落或压进的粗糙表面部分(主要是凹进部分)。该斜度Rsk优选为正，并且进一步优选为0.5或更高。
不仅在紧接AlN层102x和102y形成之后，可以明显观察到该不平坦表面部分，而且在AlN层上的外延生长之后或者通过横截面观测估计完成器件结构之后也能明显观测到该不平坦表面部分。该不平坦或粗糙部分也可以采用X射线通过非破坏性衍射密度估计而检测到。例如，对于具有相同厚度的AlN薄膜的衍射密度相对于GaN层的衍射密度的比率，粗糙度大的AlN层的该比率比比粗糙度小的AlN层的该比率低很多。
该比较例在施加了高频信号之后大幅度地降低了漏极电流，尽管AlN层表面的平坦度一定高于第一实施例中的平坦度。这个现象归因于载流子数量由于二维电子被陷在阱内而减小，以及载流子需要时间从阱释放出来。一些晶格缺陷被认为是由于形成这些阱的原因。
在该第一实施例中，通过忽略AlN表面的平坦度(到现在为止，该平坦度被认为是最优化指数)，提高该AlN层102x的生长温度并且将V/III比例设为很高。可以认为这种设置可显著地减小了AlN层中陷阱中心(结晶缺陷)的数量。也可以认为在粗糙度大的AlN层上形成的GaN膜的初始生长阶段生长的区域中，可以减小阱中心的数量。换句话说，粗糙度大的底层对于减少GaN中的陷阱中心是有效的。结果，在AlN层和氮化物半导体层外延生长在单晶衬底的结构中，在AlN层和氮化物半导体层之间的界面处的粗糙度大于在AlN层和单晶衬底之间的界面处的粗糙度。此外，在AlN层和氮化物半导体层之间的界面处的突起或凸起部分高于在该AlN层和单晶衬底之间的界面处的突起或凸起部分。
可以理解的是，至少对于高压操作的含GaN的HEMT，优选在HT-HR下使粗糙度大的AlN层外延生长。
尽管第一实施例的含GaN的HEMT呈现了极好的短暂态响应性能，也已经发现当集成多个器件时会产生问题。
图2C是显示当在一个HEMT的漏极和另一个HEMT的源极之间施加大至100V的电压时，流动于由隔离沟槽隔离的两个含GaN的HEMT之间的电流的监视结果的图表。为了防止该元件着火，将电流值限制在10-3A。即使小的电压，漏电流也会突然增加，并且即使在施加的电压低于10V时也会达到10-3A。电流在相邻的元件之间流动，而不能获得高阻隔离。另一问题是即使单一元件也不能被栅极电压完全关闭。
漏电流的产生原因在于：当在粗糙度大的AlN层102x上生长i-型GaN层105时，会出现横向生长而掩埋不规则部分。在这种GaN横向生长期间，很可能混合杂质例如Si，使得晶体电阻变低。
图4A是根据第二实施例的含GaN的HEMT的横截面视图。通过类似于第一实施例的工艺，在SiC衬底100上，以HT-HR，外延生长20nm至40nm厚的AlN层102x。在1050℃±50℃的生长温度下，在AlN层上生长铝含量调整到7at％的AlGaN层104，并在之后生长i-型GaN层105。该AlGaN层104的厚度优选为10nm至200nm，并且在该实施例中设定为100nm。由于加宽的带隙之类的原因，该AlGaN层容易具有比GaN层更高的电阻系数。该i-型GaN层105和之后形成的其它层具有与第一实施例中相似的结构。
图4B和图4C显示了在第二实施例的样品中在高频驱动之后所测量到的漏极电流恢复，以及相邻HEMT之间的漏电流。该测量方法与用于图2A至图2C的方法相同。图4B中显示的漏极电流恢复特性约等于图2A所示的特性。在几伏的施加电压下，图4C所示的漏电流超过了10-6A，并且之后逐渐增加。即使在100V的施加电压下，该漏电流也处于10-5A的水平。相对于图2C所示的特性，实现了约两位数的增加。从而得到了实际水平的隔离电阻。
在第二实施例中，尽管将具有7at％Al含量的AlGaN用作漏电流防止高阻层，期望通过采用AlxGa1-xN(0＜x≤0.1)(Al含量符号为at％，0at％＜Al含量≤10at％)获得相似的高阻效应。如果Al含量低，高阻效应就小。相反，如果Al含量太高，高到与HEMT等等的电流供应层的AlGaN中的Al含量相同的程度，则热传导会降低并且元件特性会受到不利影响。这是Al含量存在上限的原因。
可采用Fe掺杂GaN层代替AlGaN层。在图4A中，在高温下外延生长AlN层102x之后，首先，在该GaN生长条件下生长Fe掺杂GaN层104，并且在此后生长i-型GaN层。Fe源可以是二茂(络)铁。以1×1017cm-3至1×1019cm-3掺杂有Fe的GaN层104生长到10nm至200nm的厚度并连接到该i-型GaN层105。在这种情况下，为了防止Fe向上扩散，将该i-型GaN层的厚度设定为2.5μm。
本发明人指导了在各种条件下实施AlN层的结晶体生长并且研究高频信号中断后AlN层表面斜度与漂移(恢复)时间之间的关系。
图5是共同地显示对于高频信号中断后的漂移(恢复)时间与AlN层的表面斜度之间关系的实验结果的图表。横坐标表示斜度Rsk，纵坐标表示以秒为单位的漂移时间。Rsk从-3左右到1(1.2)左右之间变化。在斜度为-3至0的范围内，恢复时间随着斜度的绝对值减小而而缩短。在正斜度范围内的恢复时间比负斜度范围内的恢复时间更短。由于表面形态具有更多向上突起的状态，因此Rsk具有更大的正值。可以看到，当Rsk具有更大的正值时，暂态现象的恢复加速了。可以看到，在0至0.4左右的范围内，当斜度变大时，恢复时间明显缩短。也可以看到，在0至1左右的范围内，当该斜度Rsk增加时，漂移时间缩短，并且当Rsk超过1左右时，该漂移时间几乎保持恒定。因此优选将Rsk设定不小于0.5，并且如果将Rsk设为1.0或更大，期望稳定地获得足够短的暂态响应。然而，当前的成膜技术不能实现大于1.5左右的斜度Rsk。因此，可以说该斜度的实际上限是1.5。
结合优选实施例对本发明进行了说明。本发明不仅仅限于上述实施例。对于本领域技术人员而言显而易见的是，可以对本发明进行其它各种修改、改进和组合等等。

Claims (8)

1.一种化合物半导体器件，包括：
单晶衬底；
AlN层，外延生长在所述单晶衬底上；
氮化物半导体的缓冲层，外延生长在所述AlN层上；
氮化物半导体的沟道层，外延生长在所述缓冲层上；
化合物半导体的载流子供应层，外延生长在所述沟道层之上；以及
源电极、漏电极和栅电极，形成在所述载流子供应层之上，
其中，所述AlN层和所述缓冲层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大，所述AlN层的上表面的斜度是正值。
2.根据权利要求1所述的化合物半导体器件，其中所述氮化物半导体的缓冲层的电阻系数比所述氮化物半导体的沟道层的电阻系数高。
3.根据权利要求2所述的化合物半导体器件，其中所述单晶衬底是SiC。
4.根据权利要求3所述的化合物半导体器件，其中所述氮化物半导体的缓冲层是厚度在10nm至200nm范围内的AlxGa1-xN层，其中0.0＜x≤0.1。
5.根据权利要求3所述的化合物半导体器件，其中所述氮化物半导体的缓冲层是厚度在10nm至200nm范围内的GaN层，所述GaN层掺杂有浓度在1×1017cm-3至1×1019cm-3范围内的Fe。
6.一种化合物半导体器件的制造方法，包括：
在单晶衬底上外延生长AlN层；
在所述AlN层上外延生长氮化物半导体的缓冲层；
在所述缓冲层上外延生长氮化物半导体的沟道层；
在所述沟道层上外延生长氮化物半导体的载流子供应层；以及
在所述载流子供应层上方形成源电极、漏电极和栅电极，
其中，将所述AlN层的生长条件设定为：所述AlN层和所述缓冲层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大，所述AlN层的上表面的斜度是正值。
7.根据权利要求6所述的化合物半导体器件的制造方法，其中所述AlN层的生长条件包括：生长温度为1100℃至1200℃，以及V/III摩尔比例大于500。
8.根据权利要求7所述的化合物半导体器件的制造方法，其中所述氮化物半导体缓冲层是厚度在10nm至200nm范围内的AlxGa1-xN层，其中0.0＜x≤0.1；或所述氮化物半导体层是厚度在10nm至200nm范围内的GaN层，所述GaN层掺杂有浓度在1×1017cm-3至1×1019cm-3范围内的Fe。
CN2010101066525A 2007-03-30 2008-03-28 化合物半导体器件及其制造方法 Active CN101958345B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-093574 2007-03-30
JP2007093574A JP5095253B2 (ja) 2007-03-30 2007-03-30 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200810090314XA Division CN101276792B (zh) 2007-03-30 2008-03-28 半导体外延衬底、化合物半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101958345A CN101958345A (zh) 2011-01-26
CN101958345B true CN101958345B (zh) 2013-10-16

Family

ID=39539548

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2010101066309A Active CN101866949B (zh) 2007-03-30 2008-03-28 半导体外延衬底及其制造方法
CN2010101066525A Active CN101958345B (zh) 2007-03-30 2008-03-28 化合物半导体器件及其制造方法
CN200810090314XA Active CN101276792B (zh) 2007-03-30 2008-03-28 半导体外延衬底、化合物半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010101066309A Active CN101866949B (zh) 2007-03-30 2008-03-28 半导体外延衬底及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200810090314XA Active CN101276792B (zh) 2007-03-30 2008-03-28 半导体外延衬底、化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (4) US8044492B2 (zh)
EP (1) EP1975984B1 (zh)
JP (1) JP5095253B2 (zh)
CN (3) CN101866949B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546283B2 (ja) * 1987-08-12 1996-10-23 ソニー株式会社 スイッチング電源装置
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
WO2009110254A1 (ja) * 2008-03-04 2009-09-11 日本電気株式会社 電界効果トランジスタ及びその製造方法
EP2346071B1 (en) * 2008-10-29 2017-04-05 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
JP5487631B2 (ja) 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
WO2010116700A1 (ja) * 2009-04-07 2010-10-14 住友化学株式会社 半導体基板、半導体基板の製造方法、および電子デバイス
JP2012004269A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP5668339B2 (ja) * 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5286613B2 (ja) * 2010-08-30 2013-09-11 次世代パワーデバイス技術研究組合 窒化物系化合物半導体素子
JP5810518B2 (ja) 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
JP5799604B2 (ja) * 2011-06-21 2015-10-28 住友電気工業株式会社 半導体装置
US8507920B2 (en) * 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP5891650B2 (ja) * 2011-08-18 2016-03-23 富士通株式会社 化合物半導体装置及びその製造方法
US8697505B2 (en) * 2011-09-15 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor structure
JP5883331B2 (ja) * 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
US9981844B2 (en) * 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP5744784B2 (ja) * 2012-03-30 2015-07-08 日立金属株式会社 窒化物半導体エピタキシャルウェハの製造方法
CN103545407B (zh) * 2012-07-10 2016-07-06 华夏光股份有限公司 防止漏电流结构及其制造方法
JP6154604B2 (ja) * 2012-12-07 2017-06-28 住友化学株式会社 窒化物半導体エピタキシャルウェハ
WO2014098321A1 (ko) * 2012-12-18 2014-06-26 주식회사 엘지실트론 반도체 기판 및 그 제조 방법
JP2014175413A (ja) * 2013-03-07 2014-09-22 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP6152700B2 (ja) * 2013-05-23 2017-06-28 住友電気工業株式会社 半導体装置の製造方法
JP6419418B2 (ja) * 2013-05-29 2018-11-07 三菱電機株式会社 半導体装置
CN103388178B (zh) * 2013-08-07 2016-12-28 厦门市三安光电科技有限公司 Iii族氮化物外延结构及其生长方法
JP6331695B2 (ja) * 2014-05-28 2018-05-30 三菱電機株式会社 半導体素子の製造方法
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP6142893B2 (ja) * 2015-03-30 2017-06-07 富士通株式会社 化合物半導体装置及びその製造方法
US9530846B2 (en) * 2015-03-31 2016-12-27 Coorstek Kk Nitride semiconductor substrate
JP6652701B2 (ja) 2015-10-30 2020-02-26 富士通株式会社 化合物半導体装置及びその製造方法
JP6030733B2 (ja) * 2015-11-05 2016-11-24 住友化学株式会社 トランジスタ用窒化物半導体エピタキシャルウエハ及び窒化物半導体電界効果トランジスタ
JP6087414B2 (ja) * 2015-11-05 2017-03-01 住友化学株式会社 トランジスタ用窒化物半導体エピタキシャルウエハの製造方法
CN106206894A (zh) * 2016-07-19 2016-12-07 厦门乾照光电股份有限公司 一种具有高阻值GaN电流阻挡层的发光二极管及其制作方法
CN106024588A (zh) * 2016-07-20 2016-10-12 中山大学 一种选择区域外延生长界面改善方法
JP6288187B2 (ja) * 2016-08-22 2018-03-07 富士通株式会社 化合物半導体装置及びその製造方法
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP6760556B2 (ja) * 2016-11-30 2020-09-23 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP6264485B2 (ja) * 2017-03-06 2018-01-24 富士通株式会社 化合物半導体装置及びその製造方法
JP6848584B2 (ja) * 2017-03-24 2021-03-24 住友電気工業株式会社 窒化物半導体層の成長方法
RU2702948C1 (ru) * 2017-05-26 2019-10-14 Соко Кагаку Ко., Лтд. Основание, нитридный полупроводниковый излучающий ультрафиолетовое излучение элемент и способ производства основания
CN109742142A (zh) * 2018-12-07 2019-05-10 北京大学深圳研究生院 一种GaN基HEMT器件及其制备方法
WO2020137667A1 (ja) * 2018-12-27 2020-07-02 住友電気工業株式会社 窒化物半導体デバイスの製造方法
CN109950317A (zh) * 2019-03-27 2019-06-28 厦门市三安集成电路有限公司 半导体器件及制作方法
CN110379854A (zh) * 2019-07-26 2019-10-25 同辉电子科技股份有限公司 一种适用于功率器件的氮化镓外延技术
JP6903210B2 (ja) * 2019-10-15 2021-07-14 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及びその製造方法
CN111834496B (zh) * 2020-05-27 2021-08-06 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法
CN114582970A (zh) 2020-12-01 2022-06-03 联华电子股份有限公司 半导体装置及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664669A (zh) * 2004-03-04 2005-09-07 日本电产科宝株式会社 导光板、使用导光板的表面发光装置和导光板制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219540A (ja) * 1996-02-07 1997-08-19 Rikagaku Kenkyusho ＧａＮ薄膜の形成方法
JP2002222771A (ja) 2000-11-21 2002-08-09 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
JP3831322B2 (ja) * 2001-12-25 2006-10-11 日本碍子株式会社 Ｉｉｉ族窒化物膜の製造方法、エピタキシャル成長用基板、ｉｉｉ族窒化物膜、ｉｉｉ族窒化物素子用エピタキシャル基板、及びｉｉｉ族窒化物素子
JP2003309071A (ja) 2002-04-15 2003-10-31 Mitsubishi Cable Ind Ltd ＧａＮ系半導体結晶基材
JP3760997B2 (ja) * 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
JP4449357B2 (ja) 2003-07-08 2010-04-14 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
EP1673815B1 (en) * 2003-10-14 2019-06-05 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor element and semiconductor devices incorporating the same
JP2005183524A (ja) 2003-12-17 2005-07-07 Ngk Insulators Ltd エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JP4451222B2 (ja) * 2004-06-08 2010-04-14 日本碍子株式会社 エピタキシャル基板、半導体積層構造、およびエピタキシャル基板の製造方法
JP4992426B2 (ja) * 2004-08-30 2012-08-08 三菱化学株式会社 非水系二次電池用負極材料、非水系二次電池用負極、および非水系二次電池
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
JP5216184B2 (ja) 2004-12-07 2013-06-19 富士通株式会社 化合物半導体装置およびその製造方法
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP5242156B2 (ja) * 2005-06-03 2013-07-24 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物系化合物半導体装置、及び電極形成方法
JP4571561B2 (ja) * 2005-09-08 2010-10-27 トーカロ株式会社 耐プラズマエロージョン性に優れる溶射皮膜被覆部材およびその製造方法
TWI263293B (en) 2005-09-28 2006-10-01 Star Techn Inc Probe card for integrated circuits
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664669A (zh) * 2004-03-04 2005-09-07 日本电产科宝株式会社 导光板、使用导光板的表面发光装置和导光板制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-99337A 2004.04.02
JP特开2005-353680A 2005.12.22

Also Published As

Publication number Publication date
CN101866949B (zh) 2012-05-30
US20100207124A1 (en) 2010-08-19
CN101866949A (zh) 2010-10-20
US20100207167A1 (en) 2010-08-19
EP1975984A3 (en) 2013-04-03
CN101276792B (zh) 2013-03-13
US20120067275A1 (en) 2012-03-22
EP1975984A2 (en) 2008-10-01
US8264006B2 (en) 2012-09-11
CN101276792A (zh) 2008-10-01
JP2008251966A (ja) 2008-10-16
EP1975984B1 (en) 2019-03-06
US8264005B2 (en) 2012-09-11
US8044492B2 (en) 2011-10-25
JP5095253B2 (ja) 2012-12-12
US8440549B2 (en) 2013-05-14
CN101958345A (zh) 2011-01-26
US20080237610A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101958345B (zh) 化合物半导体器件及其制造方法
US9166033B2 (en) Methods of passivating surfaces of wide bandgap semiconductor devices
JP4530171B2 (ja) 半導体装置
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US8569800B2 (en) Field effect transistor
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US20160111520A1 (en) Method of manufacturing a semiconductor device including a barrier structure
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP5465295B2 (ja) 化合物半導体装置、およびその製造方法
US9076812B2 (en) HEMT structure with iron-doping-stop component and methods of forming
JP2009021362A (ja) Ｉｉｉ族窒化物電子デバイス、ｉｉｉ族窒化物電子デバイスのための積層体ウエハ、およびｉｉｉ族窒化物電子デバイスを作製する方法
WO2015171705A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
CN111406306A (zh) 半导体装置的制造方法、半导体装置
CN108352327B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US10147605B2 (en) Process of producing epitaxial substrate
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
US11049718B2 (en) Fabrication of group III-nitride semiconductor devices
JP5465294B2 (ja) 半導体エピタキシャル基板、およびその製造方法
JP2013147383A (ja) 窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法
KR20130137986A (ko) 노멀리 오프 특성을 갖는 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20150305

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150305

Address after: Kawasaki, Kanagawa, Japan

Patentee after: FUJITSU Ltd.

Patentee after: HITACHI METALS, Ltd.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Fujitsu Ltd.

Patentee before: Hitachi Cable Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150831

Address after: Kawasaki, Kanagawa, Japan

Patentee after: FUJITSU Ltd.

Patentee after: Saikos Corp.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Fujitsu Ltd.

Patentee before: HITACHI METALS, Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160310

Address after: Kawasaki, Kanagawa, Japan

Patentee after: FUJITSU Ltd.

Patentee after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Fujitsu Ltd.

Patentee before: Saikos Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231110

Address after: Kanagawa

Patentee after: FUJITSU Ltd.

Address before: Kawasaki County of Kanagawa City, Japan

Patentee before: FUJITSU Ltd.

Patentee before: SUMITOMO CHEMICAL Co.,Ltd.