CN101405858A - 制造具有较小的栅极高度的晶体管的方法 - Google Patents

制造具有较小的栅极高度的晶体管的方法 Download PDF

Info

Publication number
CN101405858A
CN101405858A CNA2004800234051A CN200480023405A CN101405858A CN 101405858 A CN101405858 A CN 101405858A CN A2004800234051 A CNA2004800234051 A CN A2004800234051A CN 200480023405 A CN200480023405 A CN 200480023405A CN 101405858 A CN101405858 A CN 101405858A
Authority
CN
China
Prior art keywords
source
grid conductor
layer
isolating pad
drain area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800234051A
Other languages
English (en)
Other versions
CN101405858B (zh
Inventor
希姆扬·帕克
保罗·D·阿格尼洛
珀西·V·吉尔伯特
布扬·H·李
帕特里夏·A·奥尼尔
格瓦姆·G·沙希迪
杰弗里·J·韦尔泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101405858A publication Critical patent/CN101405858A/zh
Application granted granted Critical
Publication of CN101405858B publication Critical patent/CN101405858B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种形成具有较小的栅极高度的集成电路晶体管的方法和系统。本方法形成层状结构，该层状结构具有衬底、该衬底之上的栅极导体(13)、该栅极导体(13)之上的至少一个牺牲层(14－16)。该工艺将该层状结构构图为至少一个从该衬底上延伸的栅极叠层，形成与该栅极相邻的隔离垫(60)，对不受隔离垫保护的衬底的区域进行掺杂以形成与该栅极叠层相邻的源漏区(71)，并且去除隔离垫(60)和牺牲层(14－16)。

Description

制造具有较小的栅极高度的晶体管的方法
技术领域
本发明一般地涉及集成电路晶体管，并且更特别地涉及一种改进的结构和方法，其减小了栅极的高度并且同时限定了每个电极内的活性掺杂剂的范围，由此使集成电路性能最大化。
背景技术
在高性能互补金属氧化物半导体(CMOS)器件的传统工艺过程中遇到了很多难题。由于晶体管的特征尺寸按比例缩小，因此不仅电极(源极、漏极和栅极)的尺寸变小，而且由于将电极制造得彼此更加接近，电极之间的距离也变小了。在器件的工作期间，靠得更紧密增大了电极之间的电场。因此，对于整个集成电路的性能来说，越来越关键的是使电极之间的寄生电容最小化，并且与此同时，在不增大器件的截止态漏电流(off-state leakage)的情况下使驱动电流最大化。
多晶硅栅极堆的高度影响栅极与源漏(S/D)接触结构及其电扩展(诸如与栅极和金属化接点相重叠的扩展掺杂)之间的寄生电容。多晶硅高度减小，即多晶硅栅极线的侧壁区域较小，会减小在多晶硅栅极线与源/漏极及其关联接触结构之间的外围组件的外缘电容。栅极到源/漏极扩展之间的电容除了对电流驱动能力和功率具有影响之外，还对集成电路在逻辑应用上的整体速度具有大的影响。因此，希望减小栅极的高度。
利用自对准源极/漏极/栅极注入的传统CMOS工艺限制了栅极高度能够减小的量。由于减小了栅极高度，以充足的能量注入掺杂剂以对源漏区进行掺杂以及为了形成晕圈而将多晶硅栅极用作自对准掩模可能会使得掺杂剂通过多晶硅栅极和栅极电介质渗入到沟道中。因此，随着栅极高度的减小，栅极杂质污染下层栅极氧化物的风险也增大了。为避免这种风险，一些传统的工艺减小了制造过程的总的整个热预算。然而，减小总的热预算会导致其他电极中的掺杂剂活化不充分，并且有可能因此而限制驱动电流。作为替代，可以显著减小自对准源极/漏极/栅极和晕圈的注入能量以减轻掺杂剂的渗透；然而，自对准源极/漏极和晕圈的较低的注入能量会引起较高的源/漏寄生电阻并使得沟道中的晕圈掺杂不充分，减小驱动电流并使短沟道滚降(rolloff)特性下降。
此外，采用高度较小的栅极限制了可获得的最大侧壁隔离垫长度。随着栅极高度变短，由于用于具有给定厚度的淀积隔离垫材料的RIE(反应离子刻蚀)的步进高度减小，因此减小了隔离垫的最大尺寸，引起S/D掺杂剂的横向侵蚀，并且使得在栅极与S/D之间发生硅化物桥接的概率更高。当采用外延生长的凸起的源漏结构时，由于在具有较小高度的栅极之上发生外延过度生长，这种问题变得更加严重。栅极上的不期望的过度生长的外延多晶硅还会受到硅化，其将在栅极与凸起的源漏区之间形成导电路径，引起晶体管功能故障。
除了上述关于缩短栅极高度的问题之外，采用RSD(凸起的源极/漏极)的传统CMOS工艺还受到不必要的暂态加速扩散(TED)的影响。更具体而言，在RSD处理期间，诸如硼之类的杂质有可能由于对N型场效应晶体管(NFET)的晕圈注入以及对P型场效应晶体管(PFET)的扩展注入和源极/漏极注入而扩散到沟道中。更具体而言，通常在大约700℃到900℃的温度下执行超过几分钟的延长热循环的硅选择性外延处理以在薄SOI(绝缘体上硅)结构上构造RSD。通常已知这种热条件会引起最显著的主掺杂剂(特别是硼)的TED，对短沟道器件造成有害影响，诸如增大门限电压的滚降。
发明内容
本发明提供了一种用于形成具有减小的栅极高度的集成电路晶体管的方法。本发明提供了一种形成层状结构的方法，该结构具有衬底、衬底之上的栅极导体以及栅极导体之上的至少一个牺牲层(sacrificial layer)。通过形成与栅极叠层相邻的隔离垫并对不受隔离垫保护的衬底区域进行掺杂以在栅极叠层附近形成源漏区，将该层状结构构图为至少一个从衬底上延伸的栅极叠层。然后，去除隔离垫和牺牲层。
栅极导体的高度小于与由隔离垫创建的源漏区的间隔相关的栅极高度。隔离垫的尺寸由栅极导体和牺牲层的组合高度来控制，从而与仅仅达到所述栅极导体的高度的情况相比，达到所述组合高度的所述隔离垫提供更大的间隔。与由只形成到栅极导体高度的隔离垫所形成的源漏区相比，更大的间隔将源漏区定位在距离栅极导体更远的位置。
通过在栅极导体之上形成牺牲氧化物层并在氧化物层之上形成附加牺牲层，可在栅极导体之上形成牺牲层。牺牲氧化物层保护栅极导体。该层状结构在栅极导体下面具有硅层，并且还在构图处理之后，在自对准注入中对源/漏极和栅极导体一起进行掺杂。
栅极导体和牺牲层的组合高度阻止杂质到达硅层，并且如果没有牺牲层，掺杂处理将会通过栅极导体和栅极介电层向硅层注入杂质。该层状结构在栅极导体下面具有硅层。在构图处理之后，在自对准注入中对源/漏极和栅极导体一起进行掺杂。本发明还提供第二掺杂处理，在自对准注入中用与在第一掺杂处理中所用的杂质极性相反的杂质对栅极导体下面的晕圈区进行掺杂。栅极导体和牺牲层的组合高度阻止杂质到达硅层，并且如果没有牺牲层，掺杂处理将会通过栅极导体和栅极介电层向硅层注入杂质。
本发明还提供了一种方法，其在邻近临时隔离垫的衬底层上外延生长凸起的源漏区，以便使临时隔离垫将凸起的源漏区与栅极叠层隔开。然后，在凸起的源漏区上生长附加的介电层，在不去除牺牲材料的情况下去除临时隔离垫，在凸起的源漏区和硅层的暴露区中执行晕圈注入，并且在栅极叠层附近形成永久隔离垫。永久隔离垫比临时隔离垫更薄。接下来，将杂质注入到凸起的源漏区和硅层的暴露区中，并且形成填充永久隔离垫与凸起的源漏区之间的硅层的暴露区的最终隔离垫。在此之后，将附加杂质注入凸起的源漏区和硅层的暴露区中，进行退火以激活所有的杂质，对凸起的源漏区上的附加介电层进行回蚀(etch back)，并且同时对栅极导体和凸起的源漏区进行硅化。
在栅极叠层上采用牺牲层而人为地增加栅极高度可以形成更大的可去除隔离垫。本发明采用两步隔离垫形成工艺来进行隔离垫宽度调整(牺牲隔离垫和永久隔离垫)。采用较大的隔离垫，本发明还避免了当减小的栅极高度限制和减小了可获得的隔离垫尺寸时可能会发生的掺杂剂侵蚀以及硅化物桥接问题。
附图说明
根据以下参考附图对优选实施例的详细描述，可以更好地理解本发明，其中：
图1A和图1B是部分完成的N型晶体管和P型晶体管的示意图；
图2A和图2B是部分完成的N型晶体管和P型晶体管的示意图；
图3A和图3B是部分完成的N型晶体管和P型晶体管的示意图；
图4A和图4B是部分完成的N型晶体管和P型晶体管的示意图；
图5A和图5B是部分完成的N型晶体管和P型晶体管的示意图；
图6A和图6B是部分完成的N型晶体管和P型晶体管的示意图；
图7A和图7B是部分完成的N型晶体管和P型晶体管的示意图；
图8A和图8B是部分完成的N型晶体管和P型晶体管的示意图；
图9A和图9B是部分完成的N型晶体管和P型晶体管的示意图；
图10A和图10B是部分完成的N型晶体管和P型晶体管的示意图；
图11A和图11B是部分完成的N型晶体管和P型晶体管的示意图；
图12A和图12B是部分完成的N型晶体管和P型晶体管的示意图；
图13A和图13B是部分完成的N型晶体管和P型晶体管的示意图；
图14A和图14B是部分完成的N型晶体管和P型晶体管的示意图；以及
图15A和图15B是部分完成的N型晶体管和P型晶体管的示意图。
具体实施方式
本发明提供了一种新颖的方法，其按比例减小了SOI上的CMOS器件中的所有电极的尺寸，包括栅极高度。本发明通过在多晶硅栅极之上提供牺牲层而解决了与栅极高度减小相关联的问题。多晶硅栅极之上的缓冲层人为地增大了随后的处理集成期间的栅极高度，从而使得可以以足够高的能量进行源极、漏极和晕圈注入，以对源漏区和沟道区进行充分的掺杂，而不会引起硼通过多晶硅栅极和栅极介电层而渗透的问题(如上所述)。换言之，由于缓冲层的厚度，使得在包括源极/漏极和晕圈节(halo junctions)以及侧壁隔离垫尺寸的本发明的器件结构内，可以将杂质注入到与采用传统的较高的栅极结构时的注入深度相同的深度，因此采用本发明可以利用传统的自对准注入工艺。
在栅极叠层上采用牺牲层而人为地增加栅极高度可以形成较大的可去除隔离垫。本发明采用两步隔离垫形成工艺来进行隔离垫宽度调整(牺牲隔离垫和永久隔离垫)。采用较大的隔离垫，本发明还避免了当减小的栅极高度限制和减小了可获得的隔离垫尺寸时可能会发生的掺杂剂侵蚀以及硅化物桥接问题(如上所述)。为了避免上述硼扩散问题，本发明在形成凸起的源/漏区之后为N-晕圈、P-扩展和P型源漏极注入硼。这一工艺还使得可以在RSD处理之前引入扩散较慢的掺杂剂，诸如砷。此外，用于PFET的硼/BF，源极/漏极注入的隔离垫宽度相对于用于NFET的砷注入的隔离垫宽度更大，以便为PFET源漏极中的硼扩散让出更多的空间。
本发明消除了NFET和PFET掺杂剂种类之间的相互影响。更具体而言，本发明采用较大的可去除隔离垫以在RSD选择性外延处理期间使硼的横向侵蚀的任何影响最小化，从而减弱了硼注入的影响。图1A-图15B以示意性截面视图示出了本发明的一个例子。本发明并不限于这些例子，而是同样可以应用于所有的类似结构。选择这些例子作为本发明的代表，然而，本发明显然并非仅限于这些例子。
图“A”表示N型器件，而图“B”表示P型器件。另外，为了简化附图，在图1A-图14B中只示出了每个结构的一半(例如左边的一半)。每个结构的右边一半(未示出)是所示出的左边一半的镜像。图15A和图15B示出了完整(包括左边的一半和右边的一半)的晶体管结构。在一个实施例中，本发明拟在同一衬底或芯片上同时制造N型器件和P型器件。因此，不同的图“A”和图“B”表示制造过程中的相同处理步骤。
在图1A和图1B中，已经通过按照次序淀积/形成各层材料而形成了层状结构。可以采用任意公知的淀积/形成工艺来淀积/形成这些层，这些工艺包括化学气相淀积(CVD)、液相淀积(LPD)、气相淀积(VPD)、溅射、氧化生长、外延生长等。第一层包括绝缘体(氧化物)10和硅层11。
氧化物10使硅层11不与底层的衬底(未示出)电接触。由于硅层11在绝缘体(在本例中为氧化物10)之上，因此这种类型的结构称为绝缘体上硅(SOI)结构。在这样一种结构中，氧化物10称为掩埋氧化物(BOX)。掩埋氧化物10将晶体管与任何底层结构隔开。下面描述的本发明显示了其对于这种SOI结构的特殊应用。然而，本发明在SOI和体硅(bulk Si)衬底技术上的应用具有相同的适用性和重要性。
标号12表示栅极氧化物，标号13表示栅极导体。栅极导体13可以是任意导电材料，诸如金属、合金、导电氧化物、多晶硅等。栅极导体层13的厚度决定栅极导体的最终高度。
标号14-16是可以从最终的结构中去除的牺牲绝缘材料，并且只在制造过程期间使用这些牺牲绝缘材料。在本例中，标号14是氧化物，标号15是氮化物，并且标号16是硬绝缘材料(例如四乙基原硅酸盐(TEOS))。然而，在创建与可去除隔离垫材料和最终隔离垫材料以及对应的刻蚀选择性相关联而制造的器件时，可以根据设计者的特定需要使用任意数目和类型的牺牲材料。标号14-16人为地增加了后续处理步骤期间的栅极高度。这样可以减小栅极高度而不会受到如上所述的有害副作用的影响。栅极导体高度与牺牲层高度的优选比率由诸如硅化物厚度、目标隔离垫宽度、RSD厚度之类的设计元素和用于衬底类型的源极/漏极/晕圈注入能量以及用于采用该技术的目标栅极长度的栅极叠层RIE处理决定。
在图2A和图2B中，例如采用诸如反应离子刻蚀(RIE)之类的刻蚀处理将上面的层(层12-16)构图为栅极叠层(每幅图中示出其中一半)。在栅极叠层上生长附加氧化物26以在后续处理期间保护栅极氧化物、多晶硅栅极以及扩展区。对于图2A中示出的N型器件，进行扩展注入22(例如砷等)以在硅层11中创建N型扩展区24。如下面更详细地描述的那样，由于砷相对于其他的杂质来说扩散得相对较慢，因此在该阶段注入砷将不会导致不期望的杂质扩散。在该处理期间使用掩模(未示出)来保护图2B中示出的P型器件以避免注入N型扩展杂质。另外，栅极叠层将扩展注入22精确对准栅极的边缘。
在图3A和图3B中，在该结构之上形成保护帽30、31。保护帽31包括低温氧化(LTO)帽，而材料30例如包括在快速热化学气相淀积(RTCVD)处理中形成的氮化物层。在图4中，在该结构之上形成保护氧化物44。在过刻蚀处理(over etching process)中采用化学机械抛光(CMP)来减小氧化物44的高度，以便使该氧化物不会阻塞栅极叠层的顶部。然后，在单独的栅极后期掺杂处理步骤中为N型器件和P型器件注入单独的杂质。更具体而言，用掩模(未示出)保护图4B中示出的P型器件，同时对栅极导体13进行N型栅极注入(磷或砷)40，然后进行可选的快速热退火(RTA)。随后，再一次使用掩模(未示出)来保护图4A中示出的N型器件，同时可以向栅极导体13中进行P型栅极注入(硼、BF2等)41。作为上述栅极后期掺杂方案的替代，还可以在形成牺牲缓冲层14、15和16之前、在对高度较小的多晶硅层13进行淀积之后立刻通过掺杂剂的较低能量注入对栅极进行预掺杂。
牺牲层14-16所提供的附加厚度使得可以利用充足的高能量注入(例如，硼高于5keV、砷高于10keV、磷高于8keV)不仅对栅极还对源极、漏极和晕圈区进行掺杂，而杂质不会通过栅极氧化物层12渗入硅层11的沟道区中。换言之，由于缓冲层的厚度使得在本发明的栅极结构内可以将杂质注入到与采用传统的较高的栅极结构时的注入深度相同的深度，因此采用本发明可以利用与栅极叠层自对准的传统注入工艺。因此，本发明可以利用公知的注入技术，从而简化和减小了器件制造成本。另外，本发明可以采用这种传统的工艺，还通过在实际栅极导体13之上提供牺牲层14-16而避免了出现不期望的杂质渗透的风险。
然后，如图5A和图5B所示，例如通过使用稀释的HF(氢氟酸)溶液的湿法蚀刻来去除保护氧化物层44。然后，在例如各向异性干法蚀刻或RIE中淀积隔离垫材料并形成临时隔离垫60。如图6A和图6B所示，RIE处理和附加的蚀刻(如在传统的复合隔离垫形成技术中那样)还可以去除栅极上氧化物帽31之上的氮化物30的不受隔离垫60保护的部分。
在图7A和图7B中，在外延处理中生长凸起的源漏区71。由于牺牲缓冲层14-16的存在，在多晶硅栅极上阻止了不必要的外延过度生长。此外，如上所述，外延处理使该结构暴露于温度范围大约从750℃到900℃的热循环下超过几分钟。这种热处理使N型杂质40和P型杂质41扩散到整个栅极导体13中。
如图7A和图7B所示，用掩模(未示出)保护N型器件，并对P型器件进行P型注入处理72(例如硼、BF2等)，P型注入处理72对P型晶体管的凸起的源漏区71进行掺杂并同时在硅层11中创建了P型源漏极73。如前所述，由于是在生长凸起的源漏区之后执行这种注入的，所以这样做避免了与生长凸起的源漏区的外延处理相关联的高热循环。因此，通过在高热外延凸起的源/漏处理之后执行这种注入和其他的后续注入，本发明在外延生长期间避免了硼的有害的暂态加速扩散。
在图8A和图8B中，在蚀刻处理中去除氧化物隔离垫和顶部氧化物16以及部分氧化物26和氧化物帽31。在这一阶段，本发明减小了多晶硅栅极高度。此外，本发明可选地在较低的温度下生长薄氧化物层80(仅在图8A和图8B中示出)以保护掺杂后的凸起的源漏区71的表面。这种可选的处理还有助于重新生长有可能已经在去除隔离垫60的蚀刻期间从栅极导体13的拐角处去除的任意氧化物26。
在图9A和图9B中，在蚀刻处理中去除氮化物衬垫30。接下来，如图10A和图10B所示，进行用于NFET 100的N-晕圈注入(硼、BF2)和用于PFET 104的P晕圈注入(砷、磷)以创建晕圈注入区102、106。在处理中单独地进行这些晕圈注入，其中保护一种类型的晶体管，同时对另一种类型的晶体管进行适当的注入，反之亦然。如上所述，由于是在高的热预算的外延凸起的源/漏形成处理之后进行晕圈注入的，因此本发明避免了硼N-晕圈的暂态加速扩散的有害影响。
在图11A和图11B中，使用公知的淀积和蚀刻/成形技术(例如RTCVD)来形成永久的氮化物隔离垫110。随后，执行N型源极/漏极注入(砷或磷)，同时用掩模保护P型器件；以及执行P型扩展注入114(硼、BF2等)，同时用不同的掩模保护N型器件。这些注入在凸起的源漏区71、24和71、73中引入掺杂，并且还对相关联的扩展区的部分116、118进行掺杂。
在图12A和图12B中，采用传统技术淀积并形成最终的永久隔离垫120(氮化物)。永久隔离垫110小于牺牲隔离垫60，而最终隔离垫120大于永久隔离垫110和牺牲隔离垫60。实际上，如图12A和图12B所示，最终的永久隔离垫120延伸到覆盖住具有多个面的凸起的源漏区71的各个拐角。
在图13A和图13B中，应用高温快速热退火(RTA)来激活不同的掺杂剂。因此，到目前为止已注入的掺杂剂在整个凸起的源漏区71以及其扩展区24、73中重新分布，并在整个多晶硅栅极13中重新分布。应当注意，这是晕圈102、106中的掺杂剂第一次参与高温热循环。如上所述，由于在形成凸起的源漏区的高热预算处理之后注入了大量硼和其他的快速移动的杂质，因此这些杂质在其余的处理中只接收最小的必需的热预算(诸如图13A和图13B中示出的快速热退火)。这又一次使得本发明可以避免不必要的暂态加速扩散问题。图11A示出了使用较薄的氮化物隔离垫的NSD(NFET源极/漏极)，而图7B示出了与较大的可去除隔离垫对准的PSD(PFET源极/漏极)注入。作为一个不同的实施例，可以在较大的最终隔离垫形成之后进行这些注入(例如，参见图13A和图13B)。
图14A和图14B示出了传统的硅化处理在栅极导体13之上创建了硅化物区140、141之后的结构，并且其中在此之前凸起的源漏区71已经存在。图15A和图15B示出的结构基本上与图14A和图14B中所示的结构相同，图15A和图15B示出了该结构的两个侧面，而不是像图14A和图14B那样示出一半的视图。
因此，如上所示，本发明通过在处理期间在栅极之上提供牺牲层而解决了与栅极高度减小相关联的问题。通过减小多晶硅高度而不产生各种传统问题，本发明实现了减小硅化栅极与源/漏极及其电连接金属/接触结构之间的寄生电容的最终目标。结合了凸起的源/漏区的高度较小的多晶硅栅极还实现了更高的驱动电流，而不必付出增大栅极到源/漏极之间的寄生电容和降低整个电路性能的代价。在处理期间多晶硅栅极之上的缓冲层人为地增加了栅极高度，从而使得可以使用足够高的能量对PFET源/漏极和栅极进行注入，而不会产生传统的硼渗透问题。这一实施例的其他变型可以包括在如图7A中去除缓冲层16之前而不是在如图11A中去除缓冲层16之后使用磷或砷对NFET源漏和栅极进行注入。
在栅极叠层之上采用牺牲层而人为地增加栅极高度可以形成较大的可去除隔离垫。如果没有牺牲缓冲层14-16，只减小栅极高度将难以形成足够大的可去除隔离垫以将凸起的源/漏区与图6A和图6B中的栅极侧壁隔开。本发明使用两步隔离垫形成工艺进行隔离垫宽度调整。采用较大的隔离垫，可以避免当减小栅极高度减小了隔离垫尺寸时可能会发生的掺杂剂侵蚀和硅化物桥接问题。
为了避免上述硼扩散问题，在形成凸起的源/漏区之后为N-晕圈、P-扩展和P型源漏极注入硼。这一处理还使得可以在RSD处理之前引入扩散得较慢的掺杂剂，诸如砷。此外，使用于PFET的最终隔离垫宽度相对于用于NFET的最终隔离垫宽度更大，以便为PFET源漏极中的硼扩散让出更多的空间。
作为对该优选实施例的扩展，下面描述本发明的另一个实施例。在图6A和图6B中，在氮化物衬垫上形成氮化物可去除隔离垫而不是氧化物隔离垫。因此，在这种结构中，栅极之上的可去除隔离垫的材料不同于牺牲缓冲材料(在本例中是氧化物)。在图8A和图8B中进行外延生长以形成RSD(以及可选的深层源极/漏极注入)之后，在RSD层71的表面上生长较厚的氧化物以使这种RSD表面的氧化物的厚度大约等于缓冲氧化物层16的厚度。之后，通过热磷酸只选择性地去除氮化物可去除隔离垫，而不将氧化物缓冲层16和RSD表面氧化物蚀刻掉。然后，以足够高的能量和剂量执行晕圈注入，以控制SOI和体硅CMOS技术中的短沟道滚降。由于本实施例中的多晶硅栅极上的缓冲层16，这种以相对较高的能量进行的晕圈注入不会通过多晶硅栅极渗入沟道中，这种渗入是必须要避免的。在该阶段中还执行源极/漏极扩展注入。可选地，如同采用图11A和图11B的优选实施例那样，可以在晕圈注入和扩展注入之前或之后采用较薄的永久隔离垫110。然而，在本实施例中，较薄的隔离垫材料应当是氧化物而不是氮化物。然后，采用RIE形成填充RSD层与栅极叠层侧壁之间的间隔的最终的较大的氧化隔离垫，RIE还通过过度蚀刻来各向异性地蚀刻掉缓冲层16和RSD表面氧化物层。作为替代，可以通过将所淀积的氧化物各向同性地回蚀到足以同时覆盖多晶硅栅极缓冲层和RSD层的厚度而执行对间隔的填充。作为结果，这一步骤在类似于图13A和图13B的结构中实现较小的多晶硅栅极高度，多晶硅栅极高度大大减小。在本阶段中以较低的能量进行对源/漏极和多晶硅栅极的附加注入，以防止掺杂剂渗入沟道中。最终的RTA激活所有的掺杂剂，并且硅化处理形成具有较小的多晶硅栅极和RSD的最终的源/漏极和栅极。因此，该第二种实施例也通过减小多晶硅栅极高度减小了栅极到源/漏极的寄生电容，通过形成RSD层使驱动电流最大化，并且通过以足够高的能量在沟道中进行最佳的晕圈/扩展注入来实现短沟道滚降而不引起掺杂剂通过多晶硅栅极而渗透。
在栅极叠层上采用牺牲层而人为地增加栅极高度可以形成较大的可去除隔离垫。本发明采用两步隔离垫形成工艺来进行隔离垫宽度调整(牺牲隔离垫和永久隔离垫)。采用较大的隔离垫，可以避免了当减小的栅极高度限制和减小了可获得的隔离垫尺寸时可能会发生的掺杂剂侵蚀以及硅化物桥接问题。
尽管已经根据优选实施例对本发明进行了描述，但是本领域的普通技术人员应当认识到，在实现本发明时可以在所附的权利要求的原理和范围之内对本发明进行修改。

Claims (12)

1.一种形成具有较小的栅极高度的集成电路晶体管的方法，所述方法包括：
形成层状结构，该结构具有衬底、所述衬底之上的栅极导体(13)以及所述栅极导体(13)之上的至少一个牺牲层(14-16)；
将所述层状结构构图为至少一个从所述衬底上延伸的栅极叠层；
形成与所述栅极叠层相邻的隔离垫(60)；
对不受所述隔离垫(60)保护的所述衬底的区域进行掺杂，以形成与所述栅极叠层相邻的源漏区(71)；并且
去除所述隔离垫(60)和所述牺牲层(14-16)。
2.根据权利要求1所述的方法，其中所述栅极导体(13)的高度小于与由所述隔离垫(60)所产生的所述源漏区(71)的间隔相关的栅极高度。
3.根据权利要求1所述的方法，其中所述隔离垫(60)的尺寸由所述栅极导体(13)和所述牺牲层(14-16)的组合高度来控制，从而与仅仅达到所述栅极导体(13)的高度的情况相比，达到所述组合高度的所述隔离垫(60)提供更大的间隔。
4.根据权利要求3所述的方法，其中与由仅仅形成到所述栅极导体(13)的所述高度的隔离垫所形成的源漏区相比，所述更大的间隔将所述源漏区(71)定位在距离所述栅极导体(13)更远的位置。
5.根据权利要求1所述的方法，其中在所述栅极导体(13)之上形成所述牺牲层(14-16)的处理包括：
在所述栅极导体(13)之上形成牺牲氧化物层(14)；并且
在所述氧化物层(14)之上形成附加牺牲层(15-16)。
6.根据权利要求1所述的方法，其中所述层状结构在所述栅极导体(13)下面包括硅层(11)，并且
所述方法还包括：
在所述构图处理之后，在自对准注入中对源/漏极(71)和所述栅极导体(13)一起进行掺杂，
其中所述栅极导体(13)和所述牺牲层(14-16)的组合高度阻止所述杂质到达所述硅层(11)；并且
反之，如果没有所述牺牲层(14-16)，所述掺杂处理将会通过所述栅极导体(13)和栅极介电层(12)向所述硅层(11)注入杂质。
7.根据权利要求1所述的方法，其中所述层状结构在所述栅极导体(13)下面包括硅层(11)，并且
所述方法还包括：
第一掺杂处理，其在所述构图处理之后，在自对准注入中对源/漏极(71)和所述栅极导体(13)一起进行掺杂；以及
第二掺杂处理，其在所述第一掺杂处理之后，在自对准注入中用与在所述第一掺杂处理中所用的杂质极性相反的杂质对所述栅极导体(13)下面的晕圈区(102，106)进行掺杂，
其中所述栅极导体(13)和所述牺牲层(14-16)的组合高度阻止杂质到达所述硅层(11)；并且
反之，如果没有所述牺牲层(14-16)，所述掺杂处理将会通过所述栅极导体(13)和栅极介电层(12)向所述硅层(11)注入杂质。
8.根据权利要求1所述的方法，在形成所述隔离垫(60)之后还包括：
在邻近所述栅极叠层(13)的所述衬底上外延生长凸起的源漏区(71)；并且
将杂质(72)注入到所述凸起的源漏区(71)和所述衬底中。
9.一种制造集成电路晶体管的方法，包括：
形成叠层淀积，其中形成所述叠层淀积的处理包括：
在衬底之上形成硅层(11)；
在所述硅层(11)之上形成栅极氧化物层(12)；
在所述栅极氧化物层(12)之上形成栅极导体(13)；以及
在所述栅极导体(13)之上形成至少一种牺牲材料(14-16)，将所述栅极氧化物层(12)、所述栅极导体(13)以及所述牺牲材料(14-16)构图为至少一个栅极叠层；
形成与所述栅极叠层相邻的临时隔离垫(60)；
在邻近所述临时隔离垫(60)的所述衬底之上外延生长凸起的源漏区(71)，以便所述临时隔离垫(60)将所述凸起的源漏区(71)与所述栅极叠层隔开；
在所述凸起的源漏区(71)之上生长附加介电层(80)；
去除所述临时隔离垫(60)，而不去除所述牺牲材料(14-16)；
在所述凸起的源漏区(71)中和所述硅层(11)的暴露区中进行晕圈注入(100，104)；
形成与所述栅极叠层相邻的永久隔离垫(110)，其中所述永久隔离垫(110)比所述临时隔离垫(60)更薄；
将杂质(112，114)注入到所述凸起的源漏区(71)和所述硅层(11)的暴露区中；
形成填充所述永久隔离垫(110)与所述凸起的源漏区(71)之间的所述硅层(11)的所述暴露区的最终隔离垫(120)；
将附加杂质注入所述凸起的源漏区(71)和所述硅层(11)的暴露区中；
退火以激活所有的杂质；
对所述凸起的源漏区(71)上的所述附加介电层(80)进行回蚀；并且
同时对所述栅极导体(13)和所述凸起的源漏区(71)进行硅化。
10.根据权利要求9所述的方法，其中在不掺杂杂质的情况下进行外延生长所述凸起的源漏区(71)的所述处理。
11.根据权利要求9所述的方法，其中相对于与由所述隔离垫(60)产生的所述源漏区(71)的间隔相关的栅极高度，去除所述牺牲层(14-16)减小了所述栅极导体(13)的高度。
12.根据权利要求9所述的方法，其中在所述栅极导体(13)之上形成所述牺牲材料(14-16)还包括：
在所述栅极导体(13)之上形成牺牲氧化物层(14)；
在所述氧化物层(14)之上形成牺牲氮化物层(15)；并且
在所述氮化物层(15)之上形成牺牲硬绝缘材料(16)。
CN2004800234051A 2003-08-26 2004-06-29 制造具有较小的栅极高度的晶体管的方法 Expired - Fee Related CN101405858B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/604,912 US20050048732A1 (en) 2003-08-26 2003-08-26 Method to produce transistor having reduced gate height
US10/604,912 2003-08-26
PCT/US2004/020850 WO2005024899A2 (en) 2003-08-26 2004-06-29 Method to produce transistor having reduced gate height

Publications (2)

Publication Number Publication Date
CN101405858A true CN101405858A (zh) 2009-04-08
CN101405858B CN101405858B (zh) 2010-08-25

Family

ID=34216224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800234051A Expired - Fee Related CN101405858B (zh) 2003-08-26 2004-06-29 制造具有较小的栅极高度的晶体管的方法

Country Status (6)

Country Link
US (1) US20050048732A1 (zh)
EP (1) EP1665334A4 (zh)
JP (1) JP2007513489A (zh)
KR (1) KR100861681B1 (zh)
CN (1) CN101405858B (zh)
WO (1) WO2005024899A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987276A (zh) * 2017-06-02 2018-12-11 格芯公司 用于形成自对准接触物的扩大牺牲栅极覆盖物

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311903A (ja) * 2003-04-10 2004-11-04 Oki Electric Ind Co Ltd 半導体装置及び製造方法
TWI231989B (en) * 2003-11-18 2005-05-01 Promos Technologies Inc Method of fabricating a MOSFET device
US7125805B2 (en) * 2004-05-05 2006-10-24 Freescale Semiconductor, Inc. Method of semiconductor fabrication incorporating disposable spacer into elevated source/drain processing
US7157341B2 (en) * 2004-10-01 2007-01-02 International Business Machines Corporation Gate stacks
KR100668954B1 (ko) * 2004-12-15 2007-01-12 동부일렉트로닉스 주식회사 박막트랜지스터 제조 방법
US7745296B2 (en) * 2005-06-08 2010-06-29 Globalfoundries Inc. Raised source and drain process with disposable spacers
KR100809335B1 (ko) * 2006-09-28 2008-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US20080116521A1 (en) * 2006-11-16 2008-05-22 Samsung Electronics Co., Ltd CMOS Integrated Circuits that Utilize Insulating Layers with High Stress Characteristics to Improve NMOS and PMOS Transistor Carrier Mobilities and Methods of Forming Same
US8217423B2 (en) 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
US7544595B2 (en) * 2007-01-04 2009-06-09 Freescale Semiconductor, Inc. Forming a semiconductor device having a metal electrode and structure thereof
US7534678B2 (en) * 2007-03-27 2009-05-19 Samsung Electronics Co., Ltd. Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby
US7902082B2 (en) * 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US7923365B2 (en) * 2007-10-17 2011-04-12 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon
DE102007052167B4 (de) * 2007-10-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
US7943467B2 (en) * 2008-01-18 2011-05-17 International Business Machines Corporation Structure and method to fabricate MOSFET with short gate
JP2009283586A (ja) * 2008-05-21 2009-12-03 Renesas Technology Corp 半導体装置の製造方法
US8338260B2 (en) * 2010-04-14 2012-12-25 International Business Machines Corporation Raised source/drain structure for enhanced strain coupling from stress liner
US8440519B2 (en) 2010-05-12 2013-05-14 International Business Machines Corporation Semiconductor structures using replacement gate and methods of manufacture
JP5956809B2 (ja) 2012-04-09 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103681279B (zh) * 2012-09-21 2016-12-21 中国科学院微电子研究所 半导体器件及其制造方法
JP6279291B2 (ja) * 2013-11-18 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102342847B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP6383832B2 (ja) * 2017-04-13 2018-08-29 ルネサスエレクトロニクス株式会社 半導体装置
JP6591633B2 (ja) * 2018-08-06 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置
KR20200113130A (ko) 2019-03-22 2020-10-06 삼성전자주식회사 반도체 소자

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01278777A (ja) * 1988-05-02 1989-11-09 Olympus Optical Co Ltd Ｍｏｓｆｅｔの製造方法
JP2781913B2 (ja) * 1988-12-05 1998-07-30 三菱電機株式会社 Ｌｄｄ構造の半導体装置の製造方法
JPH02162738A (ja) * 1988-12-15 1990-06-22 Nec Corp Ｍｏｓ　ｆｅｔ　の製造方法
US5200352A (en) * 1991-11-25 1993-04-06 Motorola Inc. Transistor having a lightly doped region and method of formation
JPH05343677A (ja) * 1992-06-09 1993-12-24 Hitachi Ltd 半導体装置および製造方法
JP3373954B2 (ja) * 1994-10-20 2003-02-04 三菱電機株式会社 半導体装置の製造方法
KR100206878B1 (ko) * 1995-12-29 1999-07-01 구본준 반도체소자 제조방법
TW346652B (en) * 1996-11-09 1998-12-01 Winbond Electronics Corp Semiconductor production process
US6198142B1 (en) * 1998-07-31 2001-03-06 Intel Corporation Transistor with minimal junction capacitance and method of fabrication
US6248637B1 (en) * 1999-09-24 2001-06-19 Advanced Micro Devices, Inc. Process for manufacturing MOS Transistors having elevated source and drain regions
JP2001168323A (ja) * 1999-12-06 2001-06-22 Mitsubishi Electric Corp 半導体装置の製造方法
US6372589B1 (en) * 2000-04-19 2002-04-16 Advanced Micro Devices, Inc. Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer
KR20020017740A (ko) * 2000-08-31 2002-03-07 박종섭 반도체소자의 트랜지스터 형성방법
US6303450B1 (en) * 2000-11-21 2001-10-16 International Business Machines Corporation CMOS device structures and method of making same
US6509241B2 (en) * 2000-12-12 2003-01-21 International Business Machines Corporation Process for fabricating an MOS device having highly-localized halo regions
US6432754B1 (en) * 2001-02-20 2002-08-13 International Business Machines Corporation Double SOI device with recess etch and epitaxy
US6566198B2 (en) * 2001-03-29 2003-05-20 International Business Machines Corporation CMOS structure with non-epitaxial raised source/drain and self-aligned gate and method of manufacture
US6521949B2 (en) * 2001-05-03 2003-02-18 International Business Machines Corporation SOI transistor with polysilicon seed
US6429084B1 (en) * 2001-06-20 2002-08-06 International Business Machines Corporation MOS transistors with raised sources and drains
US6734109B2 (en) * 2001-08-08 2004-05-11 International Business Machines Corporation Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
US6828630B2 (en) * 2003-01-07 2004-12-07 International Business Machines Corporation CMOS device on ultrathin SOI with a deposited raised source/drain, and a method of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987276A (zh) * 2017-06-02 2018-12-11 格芯公司 用于形成自对准接触物的扩大牺牲栅极覆盖物
CN108987276B (zh) * 2017-06-02 2021-08-31 格芯(美国)集成电路科技有限公司 用于形成自对准接触物的扩大牺牲栅极覆盖物

Also Published As

Publication number Publication date
WO2005024899A3 (en) 2008-11-20
JP2007513489A (ja) 2007-05-24
CN101405858B (zh) 2010-08-25
US20050048732A1 (en) 2005-03-03
KR100861681B1 (ko) 2008-10-07
EP1665334A4 (en) 2011-02-23
EP1665334A2 (en) 2006-06-07
KR20060090217A (ko) 2006-08-10
WO2005024899A2 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
CN101405858B (zh) 制造具有较小的栅极高度的晶体管的方法
CN101897017B (zh) 半导体装置以及半导体装置的制造方法
US7413946B2 (en) Formation of standard voltage threshold and low voltage threshold MOSFET devices
CN100578751C (zh) 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
KR100442881B1 (ko) 고전압 종형 디모스 트랜지스터 및 그 제조방법
KR100882149B1 (ko) 반도체 장치 및 그 제조 방법
JP4783050B2 (ja) 半導体装置及びその製造方法
CN102456579A (zh) 具有局部的极薄绝缘体上硅沟道区的半导体器件
CN103050525A (zh) Mosfet及其制造方法
CN100452437C (zh) 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管
KR20010025030A (ko) 반도체 디바이스 제조 방법
CN108962822A (zh) 半导体装置以及制造方法
CN107799470A (zh) 一种半导体器件及其制造方法、电子装置
CN105470134A (zh) 一种半导体器件及其制造方法、电子装置
CN106910684A (zh) 一种半导体器件及其制造方法
CN104616993B (zh) 一种制作半导体器件的方法
CN104517840A (zh) 一种半导体器件的制造方法
JP2982762B2 (ja) 半導体装置の製造方法
CN103632971A (zh) 一种半导体器件的制造方法
CN104851804A (zh) 一种半导体器件及其制备方法
CN101431099B (zh) 半导体元件
JP2007294950A (ja) 深い接合のシリコン・オン・インシュレータ・トランジスタの形成方法
CN115863387A (zh) Igbt器件的形成方法
JP2008042047A (ja) 電界効果トランジスタ及びこの電界効果トランジスタを備えた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100825

Termination date: 20120629