JP2007294950A - 深い接合のシリコン・オン・インシュレータ・トランジスタの形成方法 - Google Patents
深い接合のシリコン・オン・インシュレータ・トランジスタの形成方法 Download PDFInfo
- Publication number
- JP2007294950A JP2007294950A JP2007103478A JP2007103478A JP2007294950A JP 2007294950 A JP2007294950 A JP 2007294950A JP 2007103478 A JP2007103478 A JP 2007103478A JP 2007103478 A JP2007103478 A JP 2007103478A JP 2007294950 A JP2007294950 A JP 2007294950A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- implantation
- region
- layer
- pfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000012212 insulator Substances 0.000 title claims abstract description 9
- 238000002513 implantation Methods 0.000 claims abstract description 66
- 239000004020 conductor Substances 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000002019 doping agent Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000007943 implant Substances 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000005755 formation reaction Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- 125000001475 halogen functional group Chemical group 0.000 description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 トランジスタを形成する方法を提供することにある。
【解決手段】 この方法は、（ａ）埋め込み誘電体層によって基板のバルク領域から分離された絶縁体上半導体構造（「ＳＯＩ」）層を含む基板を設けるステップと、（ｂ）埋め込み誘電体層に対するＳＯＩ層の境界面で所定のドーパント濃度を達成するためにＳＯＩ層に対して第１の注入を行うステップと、（ｃ）多結晶半導体ゲート導体（「ポリ・ゲート」）内ならびにポリ・ゲートに隣接して配置されたソース領域およびドレイン領域内で所定のドーパント濃度を達成するためにＳＯＩ層に対して第２の注入を行うステップとを含み、第１の注入の最大深さは第２の注入の最大深さより深い。
【選択図】 図２
【解決手段】 この方法は、（ａ）埋め込み誘電体層によって基板のバルク領域から分離された絶縁体上半導体構造（「ＳＯＩ」）層を含む基板を設けるステップと、（ｂ）埋め込み誘電体層に対するＳＯＩ層の境界面で所定のドーパント濃度を達成するためにＳＯＩ層に対して第１の注入を行うステップと、（ｃ）多結晶半導体ゲート導体（「ポリ・ゲート」）内ならびにポリ・ゲートに隣接して配置されたソース領域およびドレイン領域内で所定のドーパント濃度を達成するためにＳＯＩ層に対して第２の注入を行うステップとを含み、第１の注入の最大深さは第２の注入の最大深さより深い。
【選択図】 図２
Description
本発明は、半導体集積回路の形成に関し、より具体的には、絶縁体上半導体構造（「ＳＯＩ：semiconductor-on-insulator」）基板のＳＯＩ層内のアクティブ半導体デバイスの構造およびそれを形成する方法に関する。
電界効果トランジスタ（「ＦＥＴ：fieldeffect transistor」）は、半導体材料内のチャネルの形状および最終的にその導電率を制御するために電界を当てにするトランジスタである。ＦＥＴは、通常、ゲート、ドレイン、およびソースとして知られている３つの端子を有する。ゲート端子とソース端子との間に印加された電圧により、ソース端子とドレイン端子との間の電流が変調される。ＦＥＴには、ｐ型ＦＥＴまたは「ＰＦＥＴ」と、ｎ型ＦＥＴまたは「ＮＦＥＴ」という２通りのタイプが存在する。ＦＥＴのゲートに印加された電圧により、それに応じてソースからドレインへの電流の流れを増加するか、またはソースからドレインへの電流の流れを減少することができる。このようにして、所与の値のゲート電圧がＮＦＥＴとＰＦＥＴの両方に印加されると、一方のタイプのＦＥＴはオフ、すなわち、非導電性になり、もう一方のタイプのＦＥＴはオン、すなわち、導電性になる。ＦＥＴのチャネル領域は、ＮＦＥＴを生成するためのドープｐ型またはＰＦＥＴを生成するためのドープｎ型のいずれかになる。
ＣＭＯＳ回路内のＦＥＴは、バルク基板（bulksubstrate）内または好ましくはシリコン・オン・インシュレータ（ＳＯＩ：silicon-on-insulator）基板などの絶縁体上半導体構造基板内に設けることができる。ＳＯＩ基板では、トランジスタおよびダイオードなどのアクティブ・デバイスは、絶縁層によって基板のバルク領域から分離される比較的薄い単結晶半導体層内に設けられる。電界効果トランジスタ（ＦＥＴ）がＳＯＩ基板内に形成されると、そうではない場合より高速のスイッチング動作が達成される場合が多い。これは、トランジスタのドレイン接合とバルク基板との間の接合容量が大幅に低減されることによるものである。
オンになったときにトランジスタによって伝導される電流の量は、トランジスタのチャネル領域内の歪みを誘導するために相当な規模の応力がチャネル領域に加えられたときに、大きく増加する可能性がある。このような応力を誘導するために、様々な材料および技法を使用することができる。たとえば、アクティブ半導体領域が本質的にシリコンなどの単結晶半導体から構成される基板では、チャネル領域のエッジにあるＦＥＴのソース領域およびドレイン領域の一部分にシリコン・ゲルマニウム（「ＳｉＧｅ：silicon germanium」）からなる応力を加えられた領域を設けることにより、ＦＥＴのチャネル領域に有益な応力を加えることができる。
図１を参照すると、ＦＥＴのチャネル領域にこのようなＳｉＧｅ領域によって加えられる応力の規模をＳｉＧｅ領域の厚さの関数として描くグラフが示されている。このグラフで最も良く分かるように、応力（「Ｓｘｘ」）の負の値は単調に減少し、すなわち、チャネル領域に加えられた応力の規模は、ＳｉＧｅ領域の厚さ（「ｔＳｉＧｅ」）につれて単調に増加する。明らかに、図１に示されている深さの範囲内では、ＳｉＧｅ領域が基板の表面の下に延びる深さが深くなるほど、ＦＥＴのチャネル領域に加えられる応力の量が大きくなる。
残念ながら、ＳＯＩ基板では、ＳｉＧｅ領域の厚さがＳＯＩ層の全厚に加わる。接合容量特性が低い場合、ソース／ドレイン注入は、埋め込み酸化物に接するように設計しなければならない。ＳＯＩの厚さが大きくなると、これは、ソース／ドレイン領域に対して注入を行い、その領域を定義するために使用されるドーパントによりゲートの下にあるチャネル領域に対しても望ましくない注入を行うことなしに達成するのは難しいものになる。短いポリシリコン・ゲートに影響を及ぼすシリコンの厚さの問題に戻り、一例を示すことができる。通常は、ポリシリコン・ゲートの高さまたはＨｐｏｌｙは約１００ｎｍの厚さであり、シリコンの厚さ（Ｔｓｉ）は７０ｎｍであると想定する。ＳｉＧｅに関連する強い応力の恩恵を達成するためにＴｓｉが１００ｎｍ〜１２０ｎｍの範囲に増加した場合、この改良された厚さおよびドーパントに関する注入設計により、ポリシリコン・ゲートの侵入と、ソース／ドレイン注入によるゲートの下のチャネル領域の逆ドーピング（counter-doping）が引き起こされる（たとえば、ｎ型ドーパントがＮＦＥＴのｐ型ドープ・チャネル領域内に望ましくなく注入される）。
したがって、このようなトランジスタのチャネル領域に影響を及ぼさないように延長され増加されたドーパント深さを有するトランジスタ・デバイスの形成方法を提供することが望ましいであろう。
本発明の一態様によれば、トランジスタの構造およびそれを形成するための方法が提供される。この方法は、（ａ）埋め込み誘電体層によって基板のバルク領域から分離された絶縁体上半導体構造（「ＳＯＩ」）層を含む基板を設けるステップと、（ｂ）埋め込み誘電体層に対するＳＯＩ層の境界面で所定のドーパント濃度を達成するためにＳＯＩ層に対して第１の注入を行うステップと、（ｃ）多結晶半導体ゲート導体（「ポリ・ゲート（poly gate）」）内ならびにポリ・ゲートに隣接して配置されたソース領域およびドレイン領域内で所定のドーパント濃度を達成するために前記ＳＯＩ層に対して第２の注入を行うステップとを含み、第１の注入の最大深さは第２の注入の最大深さより大きい。
この方法の好ましい一態様によれば、異なる極性のトランジスタを有する相補型金属酸化膜半導体（ＣＭＯＳ：complementary metal oxide）構造を形成する際に同じ構造を使用することができる。
図２は、相補型金属酸化膜半導体（「ＣＭＯＳ」）技術を使用して回路内に設けることが可能なものなどのＰＦＥＴおよびＮＦＥＴを含む本発明の一実施形態による構造を例示している。本明細書に示されている様々な例では、本発明の諸実施形態によるＰＦＥＴトランジスタおよびＮＦＥＴトランジスタの両方を形成するための技法が記載されている。しかし、本明細書に記載されている構造および方法は、ＮＦＥＴのみまたはＰＦＥＴのみの構造および形成、ならびにＮＦＥＴのみを使用して実現される回路、ＰＦＥＴのみを使用する回路、ＮＦＥＴとＰＦＥＴの組み合わせを使用する回路にも適用可能であることが理解されるであろう。
図２は、本発明の第１の実施形態によるｐ型電界効果トランジスタ（ＰＦＥＴ(ｐＦＥＴ)：p-type field effect transistor）２１０およびｎ型電界効果トランジスタ（ＮＦＥＴ(ｎＦＥＴ)：n-type field effect transistor）２２０を例示する断面図である。図２に例示されている通り、ＰＦＥＴ２１０は、単結晶アクティブ半導体領域２０４ａ内に設けられた１対のソース／ドレイン領域２１６および２１７を有する。加えて、ＮＦＥＴ２２０は、単結晶アクティブ半導体領域２０４ｂ内に設けられた１対のソース／ドレイン領域２２６および２２７を有する。基板２０６は、好ましくは、単結晶半導体の比較的薄い層が「ＳＯＩ」層として設けられている、シリコン・オン・インシュレータ（ＳＯＩ）基板などの絶縁体上半導体構造基板である。このＳＯＩ層は、アクティブ半導体領域２０４ａおよび２０４ｂを含み、埋め込み絶縁層２５０または埋め込み酸化物（「ＢＯＸ：buried oxide」）層２５０によって基板のバルク領域２０８から分離されている。図２に図示されている通り、アクティブ半導体領域２０４ａおよび２０４ｂは、浅いトレンチ分離（「ＳＴＩ：shallow trench isolation」）領域２３０ａによって互いに横に分離され隔離されている。同様のＳＴＩ領域２３０ｂおよび２３０ｃは、ＳＴＩ領域２３０ｂの左側およびＳＴＩ領域２３０ｃの右側に設けられている他のアクティブ半導体領域（図示せず）からアクティブ半導体領域２０４ａおよび２０４ｂのそれぞれを横に分離している。
ＰＦＥＴ２１０のゲート・スタックは、好ましくはポリシリコンなどの多結晶半導体を含むゲート導体２１２を含む。ゲート導体２１２はアクティブ半導体領域２０４ａ内のチャネル領域２１５の上に重なり、そのゲート導体２１２はゲート誘電体層２１８によってチャネル領域２１５から分離されている。例証として、ゲート導体２１２の厚さ、すなわち、ゲート誘電体層２１８より上のその高さ２７５は好ましくは約７０ｎｍであり、ＳＯＩ層の厚さ２８５は好ましくは約１００ｎｍである。したがって、ゲート導体は実質的にＳＯＩ層の厚さ２８５より短い。この場合、ゲート導体２１２はＳＯＩ層の厚さより約３０％短い。他の例では、百分率による差は、これより多い場合もあればこれより少ない場合もあるが、依然として厚さの実質的な差を表している。
ゲート導体２１２は、典型的には比較的薄い第１のスペーサ２１３とより厚い第２のスペーサ２１４とを含む誘電体スペーサによって横から側面を守られている。例証として、第１および第２のスペーサ２１３および２１４のそれぞれは、誘電体の付着と、その後の反応性イオン・エッチングなどの異方性エッチングとによって形成することができる。代わって、第１のスペーサ２１３は、ゲート導体２１２の露出壁面との反応、たとえば、酸化、窒化によって形成することもできる。
同様に、ＮＦＥＴ２２０のゲート・スタックは、ポリシリコンなどの多結晶半導体を含むゲート導体２２２を含み、そのゲート導体２２２はチャネル領域２２５の上のゲート誘電体層２２８の上に重なっている。ＮＦＥＴ２２０のゲート導体２２２は、薄い第１のスペーサ２２３とより厚い第２のスペーサ２２４などの誘電体スペーサによって側面を守られている。ゲート導体２２２の寸法は、通常、同じプロセスによって同時に定義されるので、ＮＦＥＴ２２０用のゲート導体２２２の高さ２７５は好ましくはＰＦＥＴゲート導体２１２の高さと同じである。
図２に例示されている実施形態では、ＰＦＥＴ２１０およびＮＦＥＴ２２０のソース領域およびドレイン領域は、接合部を有する深い構造であり、それら接合部はＢＯＸ層２５０に接合すなわち隣接している。所定のドーパント濃度はＢＯＸ層２５０に対する境界面２５２にある深いソース領域およびドレイン領域内で達成され、そのドーパント濃度はソース領域およびドレイン領域とＳＯＩ−ＢＯＸ境界面２５２との間にｐ−ｎ接合が存在するのを回避するのに十分な高さである。本発明の諸実施形態によるプロセスに関する以下の説明から明らかになるように、ポリ・ゲート２１２、２２２の厚さ（すなわち、ゲート誘電体より上のポリ・ゲートの高さ）がそれに対応して増加する必要なしに、深いソース構造およびドレイン構造が達成される。
図３〜図７は、本発明の一実施形態により図２に図示されている構造を形成するプロセスを例示している。図３〜図７に例示されている実施形態では、基板のアクティブ半導体領域２０４ａ、２０４ｂのうち、チャネル領域２１５、２２５（図２）になる部分は、アクティブ半導体領域に対して深い注入（第１の注入）を行う初期ステップ中に犠牲ゲート・マスクによってマスクされる。後で犠牲ゲート・マスクは除去され、実際のゲートが形成され、その後、ＰＦＥＴおよびＮＦＥＴのソース領域およびドレイン領域、ハロー（halo）領域、ならびに拡張領域を定義する注入（第２の注入）ステップが実行される。
図３は、本発明の一実施形態によるＰＦＥＴおよびＮＦＥＴの形成時の初期段階を例示する断面図である。この形成段階では、アクティブ半導体領域２０４ａ、２０４ｂはすでにＳＯＩ基板２０６内に定められている。アクティブ半導体領域２０４ａ、２０４ｂは、ＳＴＩ領域２３０ａによって互いに横に分離され、ＢＯＸ層２５０によって基板のバルク領域２０８から縦に分離されている。
図３に例示されている通り、そこからＮＦＥＴが形成されるアクティブ半導体領域２０４ｂを覆うマスク３００として、マスキング材料、たとえば、フォトレジスト材料の層が付着され、パターン形成される。加えて、マスキング材料の層の一部分は、そこからＰＦＥＴが形成されるアクティブ半導体領域２０４ａの一部分を覆う犠牲ゲート・マスク３１０としてパターン形成される。犠牲ゲート・マスク３１０は、アクティブ半導体領域２０４ａのうち、ＰＦＥＴのチャネル領域２１５（図２）になる部分を覆うようにサイジングされ配置される。犠牲ゲート・マスクは、チャネル領域に対してＰＦＥＴのソース領域およびドレイン領域のエッジを定義する最終注入が行われる前に除去される。したがって、犠牲ゲート・マスクは、チャネル領域に対して自己整列されない。この理由により、犠牲ゲート・マスクは、後で形成される実際のゲートより表面領域が大きいことが望ましい。好ましくは、犠牲ゲート・マスク３１０は、ゲートのゲート導体部分２１２（図２）の長さより約２０ｎｍ〜約３０ｎｍ長いゲート長３２０を有する。
次に、図４に例示されている通り、ＳＯＩ層がシリコンを含むときに、アクティブ半導体領域２０４ａに対して、ｐ型ドーパント、たとえば、ホウ素による注入が行われる。この注入ステップは、矢印４００によって示されている方向に実行される。この注入ステップ中に、マスク・パターン３００は、ＮＦＥＴ用のアクティブ半導体領域２０４ｂ内にドーパントが注入されるのをブロックする。マスク・パターン３１０は、覆われていない領域２０５に対して注入を行いながら、アクティブ半導体領域２０４ａのうち、ＰＦＥＴのチャネル領域になる部分にドーパントが注入されるのをブロックする。この注入ステップは、ＢＯＸ層２５０に対する境界面２５２およびその付近で半導体領域２０４ａの深さで所定のピーク・ドーパント濃度を達成するように、深い注入として実行される。好ましくは、境界面２５２におけるドーパントの濃度は約１×１０19ｃｍ-3である。この注入ステップは、アクティブ半導体領域２０４ａのうち、境界面２５２より上の部分でもドーパント濃度を達成するように実行される。したがって、境界面２５２におけるドーパント濃度はドーパントの分布、たとえば、ガウス分布の「テール」部分内である。境界面２５２における分布のテール部分で達成される濃度は好ましくは約１×１０19ｃｍ-3である。
図５を参照すると、注入ステップ後に、マスク・パターン３００および３１０は除去され、ＰＦＥＴ用のアクティブ半導体領域２０４ａと、アクティブ半導体領域２０４ｂのうち、ＮＦＥＴのチャネル領域２２５（図２）になる部分とを覆うマスク・パターン５００および５１０が形成される。次に、ＮＦＥＴ用のアクティブ半導体領域２０４ｂに対して、図４に関して上述したものと同じ方法で注入が行われるが、この場合、ｎ型ドーパント、たとえば、リンを使用して注入が実行される。ＰＦＥＴ（図４）の場合のように、ＢＯＸ層２５０に対する境界面２５２で約１×１０19ｃｍ-3のピーク・ドーパント濃度を有する、深い注入が行われた領域２０７を形成するために、ＮＦＥＴ用のアクティブ半導体領域２０４ｂに対して注入が行われる。
その後、図６に図示されているように、深い注入（第１の注入）が行われた領域２０５を有する、ＰＦＥＴ用のアクティブ半導体領域２０４ａを露呈するために、マスキング・パターン５００および５１０が除去される。加えて、ＮＦＥＴ用のアクティブ半導体領域２０４ａの深い注入（第１の注入）が行われた領域２０７も露呈される。
もう一度、図２を参照すると、その後、ＰＦＥＴ２１０およびＮＦＥＴ２２０を完成するためのステップが実行される。既知のプロセスによってアクティブ半導体領域２０４ａおよび２０４ｂの上に重なるようにゲート・スタックが形成され、各ゲート・スタックは、それぞれのアクティブ半導体領域に接触するゲート誘電体層と、そのゲート誘電体層の上に重なるゲート導体とを含む。その後、ＰＦＥＴの処理を続行するために、ＮＦＥＴ用のアクティブ半導体領域２０４ｂおよびゲート導体２２２が、たとえば、フォトレジスト材料のパターン付き層によりマスクされ、ＰＦＥＴのソース領域およびドレイン領域ならびに拡張領域またはハロー領域あるいはその両方におけるドーパント・プロファイルを定義するためのステップが実行される。ゲート導体２１２およびゲート導体の壁面上の第１のスペーサ２１３をマスクとして使用して、ＰＦＥＴ用のハロー領域または拡張領域あるいはその両方２６６、２６７に対して注入が行われる。その後、第１のスペーサの上に重なるように第２のスペーサ２１４が形成され、その後、ゲート導体２１２に対して自己整列されるドーパント・プロファイルを確立する際にＰＦＥＴのソース領域およびドレイン領域２１６、２１７を形成するように注入ステップが実行される。アクティブ半導体領域２０４ａに対する前回の深い注入によってＢＯＸ層２５０に対する境界面２５２においてソース領域およびドレイン領域の深さ全体を確立するので、今回実行される注入（第２の注入）ステップはそれほど深い注入を行う必要はない。したがって、これらの注入ステップ中に、ＰＦＥＴの露出されたゲート導体２１２に対しても、ＰＦＥＴのゲート誘電体を損傷しないかまたはゲート誘電体に対する損傷の危険を冒さない望ましい深さまでｐ型ドーパントによる注入が行われる。
ＰＦＥＴ用の注入ステップを実行した後、ＮＦＥＴ用のアクティブ半導体領域２０４ｂを覆うマスクが除去され、ＰＦＥＴのアクティブ半導体領域２０４ａおよびゲート導体２１２を覆うように同様のマスクが形成される。次に、ＰＦＥＴを形成するために上述した注入と同様に、拡張領域に対して注入を行うかまたはＮＦＥＴ用のハロー領域を形成するかあるいはその両方を行うためのステップが実行される。その上のゲート・スタック２２２およびスペーサに対して自己整列するようにＮＦＥＴのソース領域およびドレイン領域を形成し、所望の深さまでＮＦＥＴ用のゲート導体２２２に対して注入を行うために、ｎ型ドーパント（たとえば、リン）を使用する注入ステップが実行される。特定の順序はまったく不要であるので、上記のプロセスの変形例では、ＰＦＥＴ用の注入ステップが実行される前に、上述のようにＮＦＥＴ用の注入ステップが実行される。他の変形例では、それぞれのタイプのトランジスタ用のソース領域およびドレイン領域を形成するための注入ステップは、まず厚いスペーサを使用して実行することができる。その後、この厚いスペーサは除去することができ、次に薄い方のスペーサが設けられ、拡張領域またはハロー領域あるいはその両方を形成するための注入ステップが実行される。ここで実行される注入も第２の注入である。
理解されるように、上述のプロセスは、ＰＦＥＴとＮＦＥＴの両方を含む構造の形成のみに適用する必要はない。むしろ、上記の処理は、ＰＦＥＴまたはＮＦＥＴのいずれか一方、複数のＰＦＥＴ、複数のＮＦＥＴ、あるいはＰＦＥＴデバイスとＮＦＥＴデバイスの組み合わせを形成するために使用することができる。
図７を参照して、本発明の他の実施形態によりトランジスタ構造を形成するための方法について説明する。この実施形態では、深い注入のステップが実行される前に、それぞれのＰＦＥＴデバイスおよびＮＦＥＴデバイス用のアクティブ半導体領域３０４ａ、３０４ｂの上に重なるように、最終的なゲート導体３１２、３２２を含むゲート・スタック３１５、３２５がまずパターン形成される。深い注入からゲート導体を保護するために、ゲート・スタックは最初に、それぞれポリシリコン・ゲート導体３１２、３２２の上に重なる比較的厚い誘電体（たとえば、窒化シリコン）キャップ３３２、３４２でパターン形成される。加えて、その後形成される注入領域のエッジの配置を制御するために、ゲート導体の壁面および窒化物キャップの壁面上に誘電体スペーサ３４４が設けられる。
その後、図８に例示されている通り、それぞれＰＦＥＴおよびＮＦＥＴのそれぞれについてソース領域およびドレイン領域の深さを確立するために、ゲート・スタック３１５、３２５をマスクとして使用して、アクティブ半導体領域３０４ａ、３０４ｂに対して深い注入が行われる。上述の犠牲ゲート・マスクの代わりにここではゲート・スタック３１５、３２５がマスクとして使用されることを除いて、注入ステップは、図４および図５に関して上述した通りに実行される。このような注入ステップは、ＢＯＸ層３５０に対する境界面３５２と一致するものとしてソース領域およびドレイン領域の深さを確立する。好ましくは、ＰＦＥＴのソース領域およびドレイン領域３１６、３１７と、ＮＦＥＴのソース領域およびドレイン領域３２６、３２７は、その境界面で約１×１０19ｃｍ-3という所定のドーパント濃度を有する。このような注入ステップ中に、誘電体キャップ３３２、３４２は、比較的短いゲート導体３１２、３２２およびその下にあるゲート誘電体３１８、３２８に対する注入が深すぎて、それらを損傷しないように保護する。また、誘電体キャップは、ソース／ドレイン領域内に注入されるドーパントによってゲート導体の下にあるチャネル領域が逆ドーピングされないようにそのチャネル領域を保護する。すなわち、誘電体キャップ３４２は、ｎ型ソース／ドレイン・ドーパントによってＮＦＥＴのｐ型ドープ・チャネル領域が逆ドーピングされないようにそのチャネル領域を保護し、誘電体キャップ３３２は、ｐ型ソース／ドレイン・ドーパントによってＰＦＥＴのｎ型ドープ・チャネル領域が逆ドーピングされないようにそのチャネル領域を保護する。
図９を参照すると、その後、誘電体キャップは、好ましくはゲート導体およびＳＴＩ領域が含むポリシリコンおよび酸化物などの材料を選択的に保持しながら、誘電体キャップの材料、たとえば、窒化シリコンを侵食するウェット・エッチング・プロセスなどにより、ゲート導体３１２、３２２の上から除去される。次に、ＰＦＥＴ３１０およびＮＦＥＴ３２０を完成するために、図２に関して上述したように注入ステップが実行される。ＰＦＥＴを形成するための様々な注入ステップ中に、ＰＦＥＴ用のゲート導体３１２および図９に図示されているスペーサ３３６、３３８のうちの一方または両方は、図２に関連して上述したものと同様に、ＰＦＥＴのチャネル領域に対して注入が行われないようにするためのマスクとして使用される。このような注入ステップ中に、ゲート導体３１２に対して、適切なドーパントによる注入（第３の注入）が行われる。同様に、ＮＦＥＴを形成するための注入ステップ中に、ＮＦＥＴ用のゲート導体３２２および図９に図示されているスペーサ３４６、３４８のうちの一方または両方は、ＮＦＥＴのチャネル領域に対して注入が行われないようにするためのマスクとして使用され、ゲート導体３２２に対して、適切なドーパントによる注入（第３の注入）が行われる。
一実施形態では、初期の深い注入のステップ中に使用される初期スペーサ３３４（図７）は、新しいスペーサ３３６、３３８（図９）がそれぞれの所定の位置に形成される前にＰＦＥＴ用のゲート導体３１２から除去される処分可能なスペーサである。同様に、ＮＦＥＴゲート導体３２２上の初期スペーサ３４４（図７）は、それぞれの所定の位置に最終的なスペーサ３４６、３４８（図９）を形成する前に除去することができる。これにより、初期の深い注入のステップとは無関係に最終的な注入ステップを制御することができる。
代わって、このような実施形態の変形例では、初期スペーサ３３４、３４４は、所定の位置に存続することができ、その後、それぞれのトランジスタ用の拡張領域またはハロー領域あるいはその両方（第１の注入）ならびに最終的なソース領域およびドレイン領域を定義する最終的な注入ステップ（第２の注入）中に使用される。
上記の実施形態の他の変形例では、図７および図８に関して上述したように、ＢＯＸ層４５０に対する境界面４５２（図１０）でソース領域およびドレイン領域の深さを確立するために深い注入のステップが実行される（第１の注入）。拡張領域またはハロー領域あるいはその両方を形成し、ＰＦＥＴゲート導体４１２に対するＰＦＥＴ４１０のソース領域およびドレイン領域４１６、４１７のエッジを定義するため、ならびに拡張領域またはハロー領域あるいはその両方を形成し、ＮＦＥＴゲート導体４２２に対するＮＦＥＴ４２０のソース領域およびドレイン領域４２６、４２７のエッジを定義するために、追加の注入ステップが実行される（第２の注入）。しかし、図７〜図９に関して上述した実施形態とは異なり、誘電体、たとえば、窒化シリコン・キャップ４３２、４４２は所定の位置に存続する。注入中にマスクとして使用される誘電体キャップおよびゲート導体パターンの構造は変更する必要はないので、深い注入のステップを実行する前または後のいずれかに任意選択で追加の注入ステップを実行することができる。
誘電体キャップ４３２、４４２が所定の位置に存続している状態で、その誘電体キャップは、追加の注入が実行されたときにゲート・ポリ導体４１２、４２２に対して注入が行われないようにその導体を保護する。このような場合、望ましいドーパント濃度およびプロファイルまでゲート導体に対して注入を行うためのステップは、ソース領域およびドレイン領域ならびに拡張領域またはハロー領域あるいはその両方を形成するために使用される注入ステップから分離することができる。次に、ゲート導体に対して、図１１〜図１３に関して後述する他の処理によってドーパントによる注入を行うことができる。
したがって、その後の処理段階では、図１１に例示されている通り、その下にあるポリ・ゲート導体４１２、４２２を露出するために、誘電体キャップはゲート・スタックから除去される。その後、図１２に例示されている通り、ポリ・ゲート導体構造４１２、４２２の上面４１２、４２３を露出しながら、基板の単結晶シリコン領域４０４ａ、４０４ｂを覆うために、除去可能な材料、好ましくは、良好なギャップ充填特性を有する材料の層４３０が形成される。たとえば、何らかのタイプの反射防止膜（「ＡＲＣ：anti-reflective coating」）、スピン・オン・グラス、およびＣＶＤ付着のホウケイ酸ガラスは、とりわけ、良好なギャップ充填特性を有し、図示の層４３０を形成するために付着させることができる。代わって、層４３０を形成するために、既知の技法、たとえば、化学的機械的研磨（「ＣＭＰ：chemical mechanical polishing」）によって、ゲート導体構造の上面４１３、４２３にＴＥＯＳ（「テトラエチルオルトシリケート（tetraethylorthosilicate）」）酸化物またはその他の材料などの除去可能な材料を付着させ、平坦化することができる。
次に、適切なドーパントによりゲート導体のそれぞれに対して注入（第３の注入）を行うために、個別の注入ステップが実行される。具体的には、追加のマスキング層、たとえば、パターン付きフォトレジスト層（図示せず）がもう一方のゲート導体４２２を覆っている間にＰＦＥＴ用のゲート導体４１２に対してｐ型ドーパントによる注入が行われ、追加のマスキング層、たとえば、パターン付きフォトレジスト層がＰＦＥＴゲート導体４１２を覆っている間にＮＦＥＴ用のゲート導体４２２に対してｎ型ドーパントによる注入が行われる。
その後、図１３に例示されている通り、ＰＦＥＴ４１０およびＮＦＥＴ４２０用のトランジスタ構造の覆いを取るために、良好なギャップ充填特性を有する層（マスキング層、たとえば、ＡＲＣ層４３０）が除去される。
その特定の好ましい諸実施形態に関して本発明を説明してきたが、当業者であれば、特許請求の範囲のみによって限定される本発明の真の範囲および精神から逸脱せずに行うことができる多くの変更および機能強化を理解するであろう。
２０４ａ：単結晶アクティブ半導体領域
２０４ｂ：単結晶アクティブ半導体領域
２０６：基板
２０８：バルク領域
２１０：ｐ型電界効果トランジスタ（ＰＦＥＴ）
２１２：ゲート導体またはポリ・ゲート
２１３：第１のスペーサ
２１４：第２のスペーサ
２１５：チャネル領域
２１６：ソース領域
２１７：ドレイン領域
２１８：ゲート誘電体層
２２０：ｎ型電界効果トランジスタ（ＮＦＥＴ）
２２２：ゲート導体またはポリ・ゲート
２２３：第１のスペーサ
２２４：第２のスペーサ
２２５：チャネル領域
２２６：ソース領域
２２７：ドレイン領域
２２８：ゲート誘電体層
２３０ａ：浅いトレンチ分離（ＳＴＩ）領域
２３０ｂ：ＳＴＩ領域
２３０ｃ：ＳＴＩ領域
２５０：埋め込み絶縁層または埋め込み酸化物（ＢＯＸ）層
２５２：ＳＯＩ−ＢＯＸ境界面
２６６：ハロー領域または拡張領域
２６７：ハロー領域または拡張領域
２７５：ゲート導体の高さ
２８５：ＳＯＩ層の厚さ
２０４ｂ：単結晶アクティブ半導体領域
２０６：基板
２０８：バルク領域
２１０：ｐ型電界効果トランジスタ（ＰＦＥＴ）
２１２：ゲート導体またはポリ・ゲート
２１３：第１のスペーサ
２１４：第２のスペーサ
２１５：チャネル領域
２１６：ソース領域
２１７：ドレイン領域
２１８：ゲート誘電体層
２２０：ｎ型電界効果トランジスタ（ＮＦＥＴ）
２２２：ゲート導体またはポリ・ゲート
２２３：第１のスペーサ
２２４：第２のスペーサ
２２５：チャネル領域
２２６：ソース領域
２２７：ドレイン領域
２２８：ゲート誘電体層
２３０ａ：浅いトレンチ分離（ＳＴＩ）領域
２３０ｂ：ＳＴＩ領域
２３０ｃ：ＳＴＩ領域
２５０：埋め込み絶縁層または埋め込み酸化物（ＢＯＸ）層
２５２：ＳＯＩ−ＢＯＸ境界面
２６６：ハロー領域または拡張領域
２６７：ハロー領域または拡張領域
２７５：ゲート導体の高さ
２８５：ＳＯＩ層の厚さ
Claims (9)
- トランジスタ構造を形成するための方法において、
（ａ）埋め込み誘電体層によって基板のバルク領域から分離された絶縁体上半導体構造（「ＳＯＩ」）層を含む前記基板を設けるステップと、
（ｂ）前記埋め込み誘電体層に対する前記ＳＯＩ層の境界面で所定のドーパント濃度を達成するために前記ＳＯＩ層に対して第１の注入を行うステップと、
（ｃ）多結晶半導体ゲート導体（「ポリ・ゲート」）内ならびに前記ポリ・ゲートに隣接して配置されたソース領域およびドレイン領域内で所定のドーパント濃度を達成するために前記ＳＯＩ層に対して第２の注入を行うステップと、
を含み、
前記第１の注入の最大深さが前記第２の注入の最大深さより大きい、方法。 - 前記誘電体層のすぐ上にあって、ピーク・ドーパント濃度を有する注入を達成するように、前記第１の注入ステップが実行される、請求項１に記載の方法。
- 前記ＳＯＩ層が前記誘電体層に接する場合に、前記第１の注入ステップが約１×１０19ｃｍ-3のドーパント濃度を生成する、請求項２に記載の方法。
- 前記誘電体層が埋め込み酸化物（ＢＯＸ）層である、請求項３に記載の方法。
- 前記ポリ・ゲートが、その後、形成されるはずの領域内に犠牲ゲートがまず形成され、前記犠牲ゲートが前記ポリ・ゲートより大きい表面領域を覆う、請求項４に記載の方法。
- 犠牲ゲートが後で除去され、次に前記ポリ・ゲートならびに前記ソース領域および前記ドレイン領域が形成される、請求項１に記載の方法。
- 前記犠牲ゲートの長さが前記ポリ・ゲートの長さより２０〜３０ｎｍだけ大きい、請求項６に記載の方法。
- 誘電体キャップが前記第１の注入ステップから前記ポリ・ゲートをマスクしている間に前記ポリ・ゲートをマスクとして使用して前記第１の注入ステップを実行し、次に前記第２の注入ステップを実行する前に前記誘電体キャップを除去することにより、前記注入ステップが実行される、請求項１に記載の方法。
- 誘電体キャップが前記第１および第２の注入ステップから前記ポリ・ゲートをマスクしている間に前記ポリ・ゲートをマスクとして使用して前記第１および第２の注入ステップを実行することにより、前記注入ステップが実行され、前記方法が、注入が行われないようにソース領域およびドレイン領域を同時にマスクしながら前記ポリ・ゲートに対して注入を行う第３の注入ステップをさらに含む、請求項１に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/308,685 US7534667B2 (en) | 2006-04-21 | 2006-04-21 | Structure and method for fabrication of deep junction silicon-on-insulator transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007294950A true JP2007294950A (ja) | 2007-11-08 |
Family
ID=38619984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007103478A Pending JP2007294950A (ja) | 2006-04-21 | 2007-04-11 | 深い接合のシリコン・オン・インシュレータ・トランジスタの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7534667B2 (ja) |
| JP (1) | JP2007294950A (ja) |
| CN (1) | CN100533693C (ja) |
| TW (1) | TW200746362A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10971633B2 (en) * | 2019-09-04 | 2021-04-06 | Stmicroelectronics (Rousset) Sas | Structure and method of forming a semiconductor device |
| CN113517185A (zh) * | 2020-04-10 | 2021-10-19 | 中芯北方集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271972A (ja) * | 1987-04-28 | 1988-11-09 | Sony Corp | 薄膜トランジスタの製法 |
| JPH01278768A (ja) * | 1988-04-27 | 1989-11-09 | General Electric Co <Ge> | ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6503783B1 (en) * | 2000-08-31 | 2003-01-07 | Micron Technology, Inc. | SOI CMOS device with reduced DIBL |
| US6294413B1 (en) * | 2000-12-27 | 2001-09-25 | Vanguard International Semiconductor Corp. | Method for fabricating a SOI (silicon on insulator) device |
| JP2006120814A (ja) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2006
- 2006-04-21 US US11/308,685 patent/US7534667B2/en not_active Expired - Fee Related
-
2007
- 2007-04-10 TW TW096112528A patent/TW200746362A/zh unknown
- 2007-04-11 JP JP2007103478A patent/JP2007294950A/ja active Pending
- 2007-04-16 CN CNB2007100963697A patent/CN100533693C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271972A (ja) * | 1987-04-28 | 1988-11-09 | Sony Corp | 薄膜トランジスタの製法 |
| JPH01278768A (ja) * | 1988-04-27 | 1989-11-09 | General Electric Co <Ge> | ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7534667B2 (en) | 2009-05-19 |
| TW200746362A (en) | 2007-12-16 |
| US20070249126A1 (en) | 2007-10-25 |
| CN100533693C (zh) | 2009-08-26 |
| CN101060086A (zh) | 2007-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8106456B2 (en) | SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics | |
| US8685847B2 (en) | Semiconductor device having localized extremely thin silicon on insulator channel region | |
| US7413946B2 (en) | Formation of standard voltage threshold and low voltage threshold MOSFET devices | |
| US8492210B2 (en) | Transistor, semiconductor device comprising the transistor and method for manufacturing the same | |
| JP4736114B2 (ja) | 低および高電圧トランジスタを備える半導体デバイス | |
| KR100259097B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US7348256B2 (en) | Methods of forming reduced electric field DMOS using self-aligned trench isolation | |
| US8853022B2 (en) | High voltage device | |
| CN102456737A (zh) | 半导体结构及其制造方法 | |
| KR100861681B1 (ko) | 게이트 높이가 감소된 트랜지스터를 제조하는 방법 | |
| US7670914B2 (en) | Methods for fabricating multiple finger transistors | |
| KR101355282B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20000060693A (ko) | 반도체 소자 및 그의 제조 방법 | |
| CN101346819B (zh) | 具有凹陷场板的半导体器件及其制作方法 | |
| US20120267724A1 (en) | Mos semiconductor device and methods for its fabrication | |
| JP2007005575A (ja) | 半導体装置およびその製造方法 | |
| US6649460B2 (en) | Fabricating a substantially self-aligned MOSFET | |
| US6420767B1 (en) | Capacitively coupled DTMOS on SOI | |
| JP2007294950A (ja) | 深い接合のシリコン・オン・インシュレータ・トランジスタの形成方法 | |
| JPH09135029A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| KR100485004B1 (ko) | 에스오아이 반도체 소자 및 그 제조 방법 | |
| KR20020002918A (ko) | 반도체메모리장치의 트랜지스터 제조방법 | |
| JP2005032997A (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
| JP2001024190A (ja) | 半導体装置及びその製造方法 | |
| WO2001043198A2 (en) | Source/drain-on-insulator (s/doi) field effect transistor using silicon nitride and silicon oxide and method of fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121122 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20121205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130730 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130731 |