JP2781913B2 - Ｌｄｄ構造の半導体装置の製造方法 - Google Patents
Ｌｄｄ構造の半導体装置の製造方法Info
- Publication number
- JP2781913B2 JP2781913B2 JP63308072A JP30807288A JP2781913B2 JP 2781913 B2 JP2781913 B2 JP 2781913B2 JP 63308072 A JP63308072 A JP 63308072A JP 30807288 A JP30807288 A JP 30807288A JP 2781913 B2 JP2781913 B2 JP 2781913B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- semiconductor substrate
- forming
- gate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、特に、ラ
イトリー・ドープト・ドレイン（Lightly Doped Drain:
以下LDDと称す）構造の絶縁ゲート電界効果半導体装置
の製造方法に関するものである。
イトリー・ドープト・ドレイン（Lightly Doped Drain:
以下LDDと称す）構造の絶縁ゲート電界効果半導体装置
の製造方法に関するものである。
第４図（ａ）〜（ｃ）は従来のこの種の半導体装置の
製造方法の主要段階における状態を示す断面図である。
（特願昭60−43951号，特願昭60−43952号参照）。これ
らの図において、21はｐ型シリコン基板、22はフィール
ド酸化膜、23はゲート絶縁膜、24はポリシリコン（多結
晶シリコン）、25はフォトレジスト、26は低濃度ソース
・ドレイン領域（n-層）、27は高濃度ソース・ドレイン
領域（n+層）である。
製造方法の主要段階における状態を示す断面図である。
（特願昭60−43951号，特願昭60−43952号参照）。これ
らの図において、21はｐ型シリコン基板、22はフィール
ド酸化膜、23はゲート絶縁膜、24はポリシリコン（多結
晶シリコン）、25はフォトレジスト、26は低濃度ソース
・ドレイン領域（n-層）、27は高濃度ソース・ドレイン
領域（n+層）である。
次に製造行程について説明する。
まず、第４図（ａ）に示すように、ｐ型シリコン基板
21にフィールド酸化膜22を形成した後、ゲート絶縁膜23
としてSi3N4からなる第２の窒化膜を約200Å形成する。
次にゲート電極を形成するためのゲート電極材料として
ポリシリコン24をCVD法により4000Åを堆積させ、この
ポリシリコン24に導電性を持たせるためにＰ（リン）の
ような不純物をドープした後、フォトレジスト25を用い
てゲート電極領域が残るようにパターニングを行う。次
にパターニングされたフォトレジスト25をマスクとして
ゲート電極材料であるポリシリコン24をRIE法等によっ
てエッチングし、ゲート電極24Gを形成する（第４図
（ｂ））。その後、フォトレジスト25を除去して、ゲー
ト電極24GをマスクにしてＰイオンを第４図（ｂ）に示
すようにｐ型シリコン基板１の鉛直方向から約45度の角
度で斜め回転イオン注入し、低濃度ソース・ドレイン領
域（n-層）26を形成する。そして、第４図（ｃ）に示す
ように通常の鉛直方向イオン注入でAs（砒素）を注入
し、高濃度ソース・ドレイン領域（n+層）27を形成して
LDD構造を得る。
21にフィールド酸化膜22を形成した後、ゲート絶縁膜23
としてSi3N4からなる第２の窒化膜を約200Å形成する。
次にゲート電極を形成するためのゲート電極材料として
ポリシリコン24をCVD法により4000Åを堆積させ、この
ポリシリコン24に導電性を持たせるためにＰ（リン）の
ような不純物をドープした後、フォトレジスト25を用い
てゲート電極領域が残るようにパターニングを行う。次
にパターニングされたフォトレジスト25をマスクとして
ゲート電極材料であるポリシリコン24をRIE法等によっ
てエッチングし、ゲート電極24Gを形成する（第４図
（ｂ））。その後、フォトレジスト25を除去して、ゲー
ト電極24GをマスクにしてＰイオンを第４図（ｂ）に示
すようにｐ型シリコン基板１の鉛直方向から約45度の角
度で斜め回転イオン注入し、低濃度ソース・ドレイン領
域（n-層）26を形成する。そして、第４図（ｃ）に示す
ように通常の鉛直方向イオン注入でAs（砒素）を注入
し、高濃度ソース・ドレイン領域（n+層）27を形成して
LDD構造を得る。
上記のような従来の製造方法によって得られるLDD構
造は、ゲート電極24Gの端とn+層である高濃度ソース・
ドレイン領域27がオーバラップしているために、ゲート
絶縁膜23が薄くなると、上記オーバラップ領域の空乏化
したドレインにおいて、バンド間でトンネリングが生
じ、ドレインリーク電流が発生するという問題点があっ
た（詳しくはT.Y.Chan,J.Chen,P.K.Ko and C.Hu,1987 I
EDM Techical Digest,p.718,特開昭61−101077号公報等
参照）。
造は、ゲート電極24Gの端とn+層である高濃度ソース・
ドレイン領域27がオーバラップしているために、ゲート
絶縁膜23が薄くなると、上記オーバラップ領域の空乏化
したドレインにおいて、バンド間でトンネリングが生
じ、ドレインリーク電流が発生するという問題点があっ
た（詳しくはT.Y.Chan,J.Chen,P.K.Ko and C.Hu,1987 I
EDM Techical Digest,p.718,特開昭61−101077号公報等
参照）。
この発明は、上記のような問題点を解消するためにな
されたもので、得られる半導体装置のゲート誘起のドレ
インリーク電流を低減できる半導体装置およびその製造
方法を提供することを目的としている。
されたもので、得られる半導体装置のゲート誘起のドレ
インリーク電流を低減できる半導体装置およびその製造
方法を提供することを目的としている。
［課題を解決するための手段］ この発明の第１の局面に従う、LDD構造の半導体装置
の製造方法においては、まず、半導体基板の上にゲート
電極を形成する。上記ゲート電極の両側壁に酸化膜を形
成する。上記酸化膜をマスクにして、上記半導体基板の
表面に不純物をイオン注入し、それによって、上記半導
体基板の表面であって、上記ゲート電極の両側に、該ゲ
ート電極から離間して、１対の高濃度ソース・ドレイン
領域を形成する。上記酸化膜を除去する。上記ゲート電
極をマスクにして、上記半導体基板の表面に不純物を斜
め回転イオン注入し、それによって、上記半導体基板の
表面であって、上記ゲート電極の両側に、その一部が上
記ゲート電極とオーバラップする、１対の低濃度ソース
・ドレイン領域を形成する。
の製造方法においては、まず、半導体基板の上にゲート
電極を形成する。上記ゲート電極の両側壁に酸化膜を形
成する。上記酸化膜をマスクにして、上記半導体基板の
表面に不純物をイオン注入し、それによって、上記半導
体基板の表面であって、上記ゲート電極の両側に、該ゲ
ート電極から離間して、１対の高濃度ソース・ドレイン
領域を形成する。上記酸化膜を除去する。上記ゲート電
極をマスクにして、上記半導体基板の表面に不純物を斜
め回転イオン注入し、それによって、上記半導体基板の
表面であって、上記ゲート電極の両側に、その一部が上
記ゲート電極とオーバラップする、１対の低濃度ソース
・ドレイン領域を形成する。
この発明の第２の局面に従う、LDD構造の半導体装置
の製造方法においては、まず、半導体基板の上にゲート
電極を形成する。上記ゲート電極をマスクにして、上記
半導体基板の表面に不純物を斜め回転イオン注入し、そ
れによって、上記半導体基板の表面中であって、上記ゲ
ート電極の両側にその一部が該ゲート電極とオーバラッ
プする、１対の低濃度ソース・ドレイン領域を形成す
る。上記ゲート電極の両側壁に酸化膜を形成する。上記
酸化膜をマスクにして、上記半導体基板の表面に不純物
をイオン注入し、それによって、上記半導体基板の表面
中であって、上記ゲート電極の両側に、該ゲート電極か
ら離間して、１対の高濃度ソース・ドレイン領域を形成
する。
の製造方法においては、まず、半導体基板の上にゲート
電極を形成する。上記ゲート電極をマスクにして、上記
半導体基板の表面に不純物を斜め回転イオン注入し、そ
れによって、上記半導体基板の表面中であって、上記ゲ
ート電極の両側にその一部が該ゲート電極とオーバラッ
プする、１対の低濃度ソース・ドレイン領域を形成す
る。上記ゲート電極の両側壁に酸化膜を形成する。上記
酸化膜をマスクにして、上記半導体基板の表面に不純物
をイオン注入し、それによって、上記半導体基板の表面
中であって、上記ゲート電極の両側に、該ゲート電極か
ら離間して、１対の高濃度ソース・ドレイン領域を形成
する。
［作用］ この発明の第１および第２の局面に従う、LDD構造の
半導体装置の製造方法によれば、１対の低濃度ソース・
ドレイン領域を、ゲート電極をマスクとする、斜め回転
イオン注入により形成し、１対の高濃度ソース・ドレイ
ン領域を、ゲート電極の両側壁に形成された酸化膜をマ
スクとする、イオン注入により形成するので、ゲートと
低濃度ソース・ドレイン領域のみがオーバラップし、ゲ
ートと高濃度ソース・ドレイン領域がオーバラップしな
いような半導体装置が得られる。
半導体装置の製造方法によれば、１対の低濃度ソース・
ドレイン領域を、ゲート電極をマスクとする、斜め回転
イオン注入により形成し、１対の高濃度ソース・ドレイ
ン領域を、ゲート電極の両側壁に形成された酸化膜をマ
スクとする、イオン注入により形成するので、ゲートと
低濃度ソース・ドレイン領域のみがオーバラップし、ゲ
ートと高濃度ソース・ドレイン領域がオーバラップしな
いような半導体装置が得られる。
［実施例］ 第１図（ａ）〜（ｃ）はこの発明の半導体装置の製造
方法の一実施例の主要階段における状態を示す断面図で
ある。
方法の一実施例の主要階段における状態を示す断面図で
ある。
これらの図において、１はｐ型シリコン基板、２はフ
ィールド酸化膜、３はゲート絶縁膜、４は多結晶シリコ
ン膜、５は窒化膜、６は酸化膜、７は高濃度ソース・ド
レイン領域（n-層）、８は低濃度ソース・ドレイン領域
（n+層）である。
ィールド酸化膜、３はゲート絶縁膜、４は多結晶シリコ
ン膜、５は窒化膜、６は酸化膜、７は高濃度ソース・ド
レイン領域（n-層）、８は低濃度ソース・ドレイン領域
（n+層）である。
次に構造行程について説明する。
まず、第２図（ａ）に示すように、例えばｐ型シリコ
ン基板１にフィールド酸化膜２を形成した後、例えば酸
化膜からなるゲート絶縁膜３およびゲート電極となる多
結晶シリコン膜４を形成した後、さらにその上にLPCVD
法で耐酸化性の、例えば窒化膜５を堆積し、フォトエッ
チングしてゲートを形成する。次に、第１図（ｂ）に示
すように、窒化膜５をマスクにして、熱処理を行って酸
化膜６をゲート側壁部に形成する。そして、窒化膜５お
よびゲート側壁部の酸化膜６をマスクにして、例えば砒
素イオンAsを４×1015（cm-2）注入し、高濃度ソース・
ドレイン領域７を形成する。次に第１図（ｃ）に示すよ
うに、窒化膜５およびゲート側壁部の酸化膜６を除去し
た後、例えばリンイオンＰを１×1013（cm-2）の注入量
で鉛直方向から約45の角度で、斜め回転イオン注入し、
低濃度ソース・ドレイン領域８を形成することでLDD構
造を得る。
ン基板１にフィールド酸化膜２を形成した後、例えば酸
化膜からなるゲート絶縁膜３およびゲート電極となる多
結晶シリコン膜４を形成した後、さらにその上にLPCVD
法で耐酸化性の、例えば窒化膜５を堆積し、フォトエッ
チングしてゲートを形成する。次に、第１図（ｂ）に示
すように、窒化膜５をマスクにして、熱処理を行って酸
化膜６をゲート側壁部に形成する。そして、窒化膜５お
よびゲート側壁部の酸化膜６をマスクにして、例えば砒
素イオンAsを４×1015（cm-2）注入し、高濃度ソース・
ドレイン領域７を形成する。次に第１図（ｃ）に示すよ
うに、窒化膜５およびゲート側壁部の酸化膜６を除去し
た後、例えばリンイオンＰを１×1013（cm-2）の注入量
で鉛直方向から約45の角度で、斜め回転イオン注入し、
低濃度ソース・ドレイン領域８を形成することでLDD構
造を得る。
以下図示はしないが、コンタクト窓開け、電極配線行
程などを行うことによって素子が完成する、ここで、ゲ
ート絶縁膜３として、例えば耐酸化性のSNOS構造（酸化
膜＋窒化膜）を採用すると、ゲート側壁部のみを酸化す
るため、さらに効果的である。
程などを行うことによって素子が完成する、ここで、ゲ
ート絶縁膜３として、例えば耐酸化性のSNOS構造（酸化
膜＋窒化膜）を採用すると、ゲート側壁部のみを酸化す
るため、さらに効果的である。
また、上記実施例では、先に高濃度ソース・ドレイン
領域７を形成したが、低濃度ソース・ドレイン領域８を
先に形成することも可能である。
領域７を形成したが、低濃度ソース・ドレイン領域８を
先に形成することも可能である。
この場合の実施例を第２図（ａ）〜（ｄ）によって説
明する。まず、第２図（ａ）に示すように、第１図
（ａ）と同様にしてｐ型シリコン基板１に、フィールド
酸化膜２を形成した後、窒化膜からなるゲート絶縁膜３
と多結晶シリコン膜４と窒化膜５よりなるゲートを形成
し、窒化膜５をマスクとして斜め回転イオン注入で、Ｐ
等の低濃度のｎ型不純物をイオン注入することで、低濃
度ソース・ドレイン領域８を形成する。次に、第２図
（ｂ）に示すように、窒化膜５をマスクとして高温の酸
化雰囲気にさらし、ゲート側壁部に酸化膜６を形成した
後、窒化膜５およびゲート側壁部の酸化膜６をマスクと
してAs等の高濃度のｎ型不純物をイオン注入し、高濃度
ソース・ドレイン領域７を形成してLDD構造を得る。
明する。まず、第２図（ａ）に示すように、第１図
（ａ）と同様にしてｐ型シリコン基板１に、フィールド
酸化膜２を形成した後、窒化膜からなるゲート絶縁膜３
と多結晶シリコン膜４と窒化膜５よりなるゲートを形成
し、窒化膜５をマスクとして斜め回転イオン注入で、Ｐ
等の低濃度のｎ型不純物をイオン注入することで、低濃
度ソース・ドレイン領域８を形成する。次に、第２図
（ｂ）に示すように、窒化膜５をマスクとして高温の酸
化雰囲気にさらし、ゲート側壁部に酸化膜６を形成した
後、窒化膜５およびゲート側壁部の酸化膜６をマスクと
してAs等の高濃度のｎ型不純物をイオン注入し、高濃度
ソース・ドレイン領域７を形成してLDD構造を得る。
この方法だと、後工程におけるイオン注入の際にゲー
ト側壁部の酸化膜６を除去する必要がなく、フィールド
酸化膜２の膜減りもない。
ト側壁部の酸化膜６を除去する必要がなく、フィールド
酸化膜２の膜減りもない。
また、ゲート電極である多結晶シリコン膜４上の窒化
膜５および高濃度ソース・ドレイン領域７上の窒化膜５
を除去し、さらに第２図（ｃ）に示すように、例えばTi
9をスパッタで法で堆積させて熱処理を施せば、ゲート
電極部および高濃度ソース・ドレイン領域７をシリサイ
ド化して低抵抗化できる。ただし、ゲート側壁部は酸化
膜６があるのでシリサイド化せず、未反応のTi9を除去
することで、第２図（ｄ）に示すように、セルフアライ
ンでゲート電極および高濃度ソース・ドレイン領域７に
シリサイド部10,11を形成できる。なお、高濃度ソース
・ドレイン領域７を形成するためのイオン注入は、サリ
サイド（SALICIDE:Selfaligned silicide）構造にして
から行うことも可能である。
膜５および高濃度ソース・ドレイン領域７上の窒化膜５
を除去し、さらに第２図（ｃ）に示すように、例えばTi
9をスパッタで法で堆積させて熱処理を施せば、ゲート
電極部および高濃度ソース・ドレイン領域７をシリサイ
ド化して低抵抗化できる。ただし、ゲート側壁部は酸化
膜６があるのでシリサイド化せず、未反応のTi9を除去
することで、第２図（ｄ）に示すように、セルフアライ
ンでゲート電極および高濃度ソース・ドレイン領域７に
シリサイド部10,11を形成できる。なお、高濃度ソース
・ドレイン領域７を形成するためのイオン注入は、サリ
サイド（SALICIDE:Selfaligned silicide）構造にして
から行うことも可能である。
また、上記２つの実施例は、Ｎチャンネル絶縁ゲート
電極効果半導体装置の製造方法について述べたが、もち
ろんｐ基板をｎ基板にし、注入するｎ型不純物イオンを
ｐ型不純物イオンにすることにより、ｐチャンネル絶縁
ゲート電界効果半導体装置にも適用可能である。
電極効果半導体装置の製造方法について述べたが、もち
ろんｐ基板をｎ基板にし、注入するｎ型不純物イオンを
ｐ型不純物イオンにすることにより、ｐチャンネル絶縁
ゲート電界効果半導体装置にも適用可能である。
ところで、上記実施例でCMOSを作成する場合にはソー
ス・ドレインイオン注入領域を限定するために、フォト
レジスト等を使用する必要があるが、低濃度と高濃度の
イオン注入の間に高温の熱処理がある場合にはフォトレ
ジストのパターニング回数が増える問題がある。
ス・ドレインイオン注入領域を限定するために、フォト
レジスト等を使用する必要があるが、低濃度と高濃度の
イオン注入の間に高温の熱処理がある場合にはフォトレ
ジストのパターニング回数が増える問題がある。
しかし、以下に示す方法によれば、ソース・ドレイン
の低濃度および高濃度の注入を一括して行うことが可能
になる。
の低濃度および高濃度の注入を一括して行うことが可能
になる。
すなわち、まず、第３図（ａ）に示すようにゲート電
極形成のためのフォトレジスト12のパターニング後、窒
化膜5,多結晶シリコン膜４をRIE法でエッチングした
後、フォトレジスト12を除去する。次にｎ型のソース・
ドレイン領域形成のためにフォトレジスト13を用いて他
の領域を覆うようにしてパターニングする。その後、第
３図（ｂ）に示すよういに、フォトレジスト13,ポリシ
リコン４および窒化膜５をマスクにして、ｎ型不純物、
例えばＰを鉛直方向がら45゜の角度で斜め回転イオン注
入し、低濃度ソース・ドレイン領域８を作成する。次に
第３図（ｃ）に示すように、鉛直方向から約７゜の角度
（チャネリング防止）で、例えばAsを回転注入し、高濃
度ソース・ドレイン領域７を形成することでｎ型のLDD
構造が形成される。そして、この後、第２図（ｄ）に示
すように、ゲート側壁部に酸化膜６を形成して、高濃度
ソース・ドレイン領域７のオーバラップを解消する。ま
た、ｎウェル14内のｐ型ソース・ドレインもLDD構造を
用いるなら同様の方法で作成できる。さらに、第３図
（ｅ）に示すように、サリサイド構造にすることも可能
である。上記の約７゜の角度でイオン注入するのは、通
常のようにSi基板上に酸化膜６なしで０゜注入するとチ
ャネリング（（100）基板や（111）基板の結晶格子にお
いて、注入されたイオンが衝突しない場所が生じ、ここ
に注入されたイオンは深く注入される）現像が生じるた
め、注入角度をこのように約７゜程度傾ける。
極形成のためのフォトレジスト12のパターニング後、窒
化膜5,多結晶シリコン膜４をRIE法でエッチングした
後、フォトレジスト12を除去する。次にｎ型のソース・
ドレイン領域形成のためにフォトレジスト13を用いて他
の領域を覆うようにしてパターニングする。その後、第
３図（ｂ）に示すよういに、フォトレジスト13,ポリシ
リコン４および窒化膜５をマスクにして、ｎ型不純物、
例えばＰを鉛直方向がら45゜の角度で斜め回転イオン注
入し、低濃度ソース・ドレイン領域８を作成する。次に
第３図（ｃ）に示すように、鉛直方向から約７゜の角度
（チャネリング防止）で、例えばAsを回転注入し、高濃
度ソース・ドレイン領域７を形成することでｎ型のLDD
構造が形成される。そして、この後、第２図（ｄ）に示
すように、ゲート側壁部に酸化膜６を形成して、高濃度
ソース・ドレイン領域７のオーバラップを解消する。ま
た、ｎウェル14内のｐ型ソース・ドレインもLDD構造を
用いるなら同様の方法で作成できる。さらに、第３図
（ｅ）に示すように、サリサイド構造にすることも可能
である。上記の約７゜の角度でイオン注入するのは、通
常のようにSi基板上に酸化膜６なしで０゜注入するとチ
ャネリング（（100）基板や（111）基板の結晶格子にお
いて、注入されたイオンが衝突しない場所が生じ、ここ
に注入されたイオンは深く注入される）現像が生じるた
め、注入角度をこのように約７゜程度傾ける。
以上説明したように、この発明によれば、ゲートとソ
ース・ドレイン領域の低濃度領域のみがオーバラップ
し、ゲートとソース・ドレイン領域の高濃度領域がオー
バラップしないような半導体装置が得られる。ゲート端
とソース・ドレイン領域の高濃度領域がオーバラップし
ないので、ゲート誘起のドレインリーク電流を低減でき
るという効果を奏する。また、ゲートとソース・ドレイ
ン領域の低濃度領域のみがオーバラップしたLDD構造と
なっているので、ゲート容量が低減されるという効果を
奏する。
ース・ドレイン領域の低濃度領域のみがオーバラップ
し、ゲートとソース・ドレイン領域の高濃度領域がオー
バラップしないような半導体装置が得られる。ゲート端
とソース・ドレイン領域の高濃度領域がオーバラップし
ないので、ゲート誘起のドレインリーク電流を低減でき
るという効果を奏する。また、ゲートとソース・ドレイ
ン領域の低濃度領域のみがオーバラップしたLDD構造と
なっているので、ゲート容量が低減されるという効果を
奏する。
第１図はこの発明の一実施例を説明するための断面図、
第２図，第３図はこの発明の他の実施例を説明するため
の断面図、第４図は従来のLDD構造の半導体装置の製造
方法を説明するための断面図である。 図において、１はｐ型シリコン基板、２はフィールド酸
化膜、３はゲート絶縁膜、４は多結晶シリコン膜、５は
窒化膜、６は酸化膜、７は高濃度ソース・ドレイン領
域、８は低濃度ソース・ドレイン領域、９はTi、10,11
はシリサイド部、12,13はフォトレジスト、14はｎウェ
ルである。 なお、各図中の同一符号は同一または相当部分を示す。
第２図，第３図はこの発明の他の実施例を説明するため
の断面図、第４図は従来のLDD構造の半導体装置の製造
方法を説明するための断面図である。 図において、１はｐ型シリコン基板、２はフィールド酸
化膜、３はゲート絶縁膜、４は多結晶シリコン膜、５は
窒化膜、６は酸化膜、７は高濃度ソース・ドレイン領
域、８は低濃度ソース・ドレイン領域、９はTi、10,11
はシリサイド部、12,13はフォトレジスト、14はｎウェ
ルである。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】半導体基板の上にゲート電極を形成する工
程と、 前記ゲート電極の両側壁に酸化膜を形成する工程と、 前記酸化膜をマスクにして、前記半導体基板の表面に不
純物をイオン注入し、それによって、前記半導体基板の
表面中であって、前記ゲート電極の両端に、該ゲート電
極から離間して、１対の高濃度ソース・ドレイン領域を
形成する工程と、 前記酸化膜を除去する工程と、 前記ゲート電極をマスクにして、前記半導体基板の表面
に不純物を斜め回転イオン注入し、それによって、前記
半導体基板の表面中であって、前記ゲート電極の両側
に、その一部が前記ゲート電極とオーバラップする、１
対の低濃度ソース・ドレイン領域を形成する工程と、 を備えた、LDD構造の半導体装置の製造方法。 - 【請求項２】半導体基板の上にゲート電極を形成する工
程と、 前記ゲート電極をマスクにして、前記半導体基板の表面
に不純物を斜め回転イオン注入し、それによって、前記
半導体基板の表面中であって、前記ゲート電極の両側に
その一部が前記ゲート電極とオーバラップする、１対の
低濃度ソース・ドレイン領域を形成する工程と、 前記ゲート電極の両側壁に酸化膜を形成する工程と、 前記酸化膜をマスクにして、前記半導体基板の表面に不
純物をイオン注入し、それによって、前記半導体基板の
表面中であって、前記ゲート電極の両側に、該ゲート電
極から離間して、１対の高濃度ソース・ドレイン領域を
形成する工程と、を備えた、LDD構造の半導体装置の製
造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308072A JP2781913B2 (ja) | 1988-12-05 | 1988-12-05 | Ｌｄｄ構造の半導体装置の製造方法 |
| US07/399,947 US5146291A (en) | 1988-08-31 | 1989-08-31 | MIS device having lightly doped drain structure |
| US07/896,535 US5217913A (en) | 1988-08-31 | 1992-06-09 | Method of manufacturing an MIS device having lightly doped drain structure and conductive sidewall spacers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308072A JP2781913B2 (ja) | 1988-12-05 | 1988-12-05 | Ｌｄｄ構造の半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02153538A JPH02153538A (ja) | 1990-06-13 |
| JP2781913B2 true JP2781913B2 (ja) | 1998-07-30 |
Family
ID=17976539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63308072A Expired - Lifetime JP2781913B2 (ja) | 1988-08-31 | 1988-12-05 | Ｌｄｄ構造の半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2781913B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258319A (en) * | 1988-02-19 | 1993-11-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a MOS type field effect transistor using an oblique ion implantation step |
| KR940004446B1 (ko) * | 1990-11-05 | 1994-05-25 | 미쓰비시뎅끼 가부시끼가이샤 | 반도체장치의 제조방법 |
| US6906383B1 (en) | 1994-07-14 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacture thereof |
| US6773971B1 (en) | 1994-07-14 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions |
| JPH11233769A (ja) | 1998-02-12 | 1999-08-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US20050048732A1 (en) * | 2003-08-26 | 2005-03-03 | International Business Machines Corporation | Method to produce transistor having reduced gate height |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59198763A (ja) * | 1983-04-27 | 1984-11-10 | Hitachi Ltd | Ｍｏｓ形電界効果トランジスタおよびその製造方法 |
| JPS62293776A (ja) * | 1986-06-13 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6373667A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | Ｍｏｓ半導体装置の製造方法 |
| JPS6376376A (ja) * | 1986-09-18 | 1988-04-06 | Sanyo Electric Co Ltd | Ｍｏｓ半導体装置の製造方法 |
-
1988
- 1988-12-05 JP JP63308072A patent/JP2781913B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02153538A (ja) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6060345A (en) | Method of making NMOS and PMOS devices with reduced masking steps | |
| JPH08139315A (ja) | Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法 | |
| JP2781913B2 (ja) | Ｌｄｄ構造の半導体装置の製造方法 | |
| US20030111689A1 (en) | Process for the selective formation of salicide on active areas of MOS devices | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| JPH0555262A (ja) | 縦型ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| JPH09199720A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP2000260989A (ja) | 半導体装置とその製造方法 | |
| JP2919690B2 (ja) | 半導体装置の製造方法 | |
| JPH0831949A (ja) | デュアルゲート構造ｃｍｏｓ半導体装置とその製造方法 | |
| JPH06267972A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH06283679A (ja) | 半導体装置の製造方法 | |
| JP2002076137A (ja) | 半導体装置及びその製造方法 | |
| JP2670265B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| EP0878833B1 (en) | Process for the selective formation of salicide on active areas of MOS devices | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| JP4308341B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07147397A (ja) | 半導体装置及びその製造方法 | |
| JPH0243339B2 (ja) | ||
| KR20010038087A (ko) | 반도체 소자의 제조방법 | |
| JP3197811B2 (ja) | 半導体装置の製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPH05110082A (ja) | 半導体装置 | |
| JP2001196585A (ja) | ゲート絶縁型電界効果トランジスタ及びその製造方法 | |
| JP2000307105A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |