JPH07147397A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07147397A JPH07147397A JP29572593A JP29572593A JPH07147397A JP H07147397 A JPH07147397 A JP H07147397A JP 29572593 A JP29572593 A JP 29572593A JP 29572593 A JP29572593 A JP 29572593A JP H07147397 A JPH07147397 A JP H07147397A
- Authority
- JP
- Japan
- Prior art keywords
- region layer
- diffusion region
- concentration impurity
- impurity diffusion
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ＬＤＤ構造のＭＯＳ型トランジスタにおける、
短チャネル効果の抑止に関する。 【構成】半導体基板１１上に、砒素イオンからなる高濃
度不純物拡散領域層１８、燐イオンからなる第１の低濃
度不純物拡散領域層１４及び砒素イオンからなる第２の
低濃度不純物拡散領域層１５が順次形成されてなるソー
ス／ドレイン領域層１９と、前記ソース／ドレイン領域
層１９間のゲート絶縁膜１２上に形成されたゲート電極
１３と、該ゲート電極１３の側部に形成されたサイドウ
オール１７とからなること。
短チャネル効果の抑止に関する。 【構成】半導体基板１１上に、砒素イオンからなる高濃
度不純物拡散領域層１８、燐イオンからなる第１の低濃
度不純物拡散領域層１４及び砒素イオンからなる第２の
低濃度不純物拡散領域層１５が順次形成されてなるソー
ス／ドレイン領域層１９と、前記ソース／ドレイン領域
層１９間のゲート絶縁膜１２上に形成されたゲート電極
１３と、該ゲート電極１３の側部に形成されたサイドウ
オール１７とからなること。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、更に詳しく言えば、ＬＤＤ（Lightly Dope
d Drain ）構造のＭＯＳ型トランジスタにおける、短チ
ャネル効果の抑止に関する。
方法に関し、更に詳しく言えば、ＬＤＤ（Lightly Dope
d Drain ）構造のＭＯＳ型トランジスタにおける、短チ
ャネル効果の抑止に関する。
【０００２】
【従来の技術】以下で従来例に係る半導体装置について
図面を参照しながら説明する。図７に示すように、従来
例に係る半導体装置は、その表面に燐イオンが注入され
てなるｎ- 型拡散領域層（２Ａ）、砒素イオンが注入さ
れてなるｎ+ 型拡散領域層（２Ｂ）からなるソース／ド
レイン領域層（２）が形成されたＰ型シリコンからなる
半導体基板（１）上にゲート絶縁膜（３）が形成され、
その上にゲート電極（４）が形成され、ゲート電極
（４）の側壁にサイドウオール（５）が形成されてなる
構造を有するＬＤＤ（Lightly Doped Drain ）構造のＭ
ＯＳ型トランジスタであって、そのサイドウオール
（５）はSiO2膜で形成されている。
図面を参照しながら説明する。図７に示すように、従来
例に係る半導体装置は、その表面に燐イオンが注入され
てなるｎ- 型拡散領域層（２Ａ）、砒素イオンが注入さ
れてなるｎ+ 型拡散領域層（２Ｂ）からなるソース／ド
レイン領域層（２）が形成されたＰ型シリコンからなる
半導体基板（１）上にゲート絶縁膜（３）が形成され、
その上にゲート電極（４）が形成され、ゲート電極
（４）の側壁にサイドウオール（５）が形成されてなる
構造を有するＬＤＤ（Lightly Doped Drain ）構造のＭ
ＯＳ型トランジスタであって、そのサイドウオール
（５）はSiO2膜で形成されている。
【０００３】上記のようなＬＤＤ構造のトランジスタに
おいて、平坦化の要求からソース／ドレイン形成後の工
程での熱処理温度を低下することなく微細化を図る場
合、微細化につれて相対的にｎ- 型拡散領域層（２Ａ）
のジャンクション深さが大きくなるので、短チャネル効
果の影響が大になる。そこで、ｎ- 型拡散領域層（２
Ａ）を形成する工程で燐イオンのドーズ量を低下させて
ｎ- 型拡散領域層（２Ａ）の不純物濃度を低くすること
によって上記のジャンクション深さを小さくする装置が
提案されている。
おいて、平坦化の要求からソース／ドレイン形成後の工
程での熱処理温度を低下することなく微細化を図る場
合、微細化につれて相対的にｎ- 型拡散領域層（２Ａ）
のジャンクション深さが大きくなるので、短チャネル効
果の影響が大になる。そこで、ｎ- 型拡散領域層（２
Ａ）を形成する工程で燐イオンのドーズ量を低下させて
ｎ- 型拡散領域層（２Ａ）の不純物濃度を低くすること
によって上記のジャンクション深さを小さくする装置が
提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の装置によると、ソース／ドレイン領域層（２）の抵
抗が高抵抗になるので、第１に当該トランジスタのドラ
イブ能力が低下してしまい、また、ゲート電極（４）と
ソース／ドレイン領域層（２）との間の電界強度のピー
クがサイドウオール（５）の下にくるので、サイドウオ
ール（５）に電子が捕獲されやすくなってしまい、第２
にホットエレクトロン効果を増長させてしまうなどとい
う問題が生じていた。
来の装置によると、ソース／ドレイン領域層（２）の抵
抗が高抵抗になるので、第１に当該トランジスタのドラ
イブ能力が低下してしまい、また、ゲート電極（４）と
ソース／ドレイン領域層（２）との間の電界強度のピー
クがサイドウオール（５）の下にくるので、サイドウオ
ール（５）に電子が捕獲されやすくなってしまい、第２
にホットエレクトロン効果を増長させてしまうなどとい
う問題が生じていた。
【０００５】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図６に示すように、半導体基板
（１１）上に、砒素イオンからなる高濃度不純物拡散領
域層（１８）、燐イオンからなる第１の低濃度不純物拡
散領域層（１４）及び砒素イオンからなる第２の低濃度
不純物拡散領域層（１５）が順次形成されてなるソース
／ドレイン領域層（１９）と、前記ソース／ドレイン領
域層（１９）間のゲート絶縁膜（１２）上に形成された
ゲート電極（１３）と、該ゲート電極（１３）の側部に
形成されたサイドウオール（１７）とからなることを特
徴とする半導体装置や、半導体基板（１１）上に、ゲー
ト絶縁膜（１２）及びゲート電極（１３）を形成し、該
ゲート電極（１３）の両端に燐イオンを注入して第１の
低濃度不純物拡散領域層（１４）を形成する工程と、前
記第１の低濃度不純物拡散領域層（１４）上に、前記ゲ
ート電極（１３）をマスクにして砒素イオンを注入し、
第２の低濃度不純物拡散領域層（１５）を形成する工程
と、全面に絶縁膜（１６）を形成したのちにパターニン
グして、前記ゲート電極（１３）の側部にサイドウオー
ル（１７）を選択形成する工程と、前記ゲート電極（１
３）及び前記サイドウオール（１７）をマスクにして砒
素イオンを注入し、高濃度不純物拡散領域層（１８）を
形成する工程とを有することを特徴とする半導体装置の
製造方法により、デバイスの微細化がなされても、ドラ
イブ能力を低下することなくホットエレクトロン効果を
抑止し、かつ短チャネル効果を抑止することが可能たら
しめるものである。
に鑑み成されたもので、図６に示すように、半導体基板
（１１）上に、砒素イオンからなる高濃度不純物拡散領
域層（１８）、燐イオンからなる第１の低濃度不純物拡
散領域層（１４）及び砒素イオンからなる第２の低濃度
不純物拡散領域層（１５）が順次形成されてなるソース
／ドレイン領域層（１９）と、前記ソース／ドレイン領
域層（１９）間のゲート絶縁膜（１２）上に形成された
ゲート電極（１３）と、該ゲート電極（１３）の側部に
形成されたサイドウオール（１７）とからなることを特
徴とする半導体装置や、半導体基板（１１）上に、ゲー
ト絶縁膜（１２）及びゲート電極（１３）を形成し、該
ゲート電極（１３）の両端に燐イオンを注入して第１の
低濃度不純物拡散領域層（１４）を形成する工程と、前
記第１の低濃度不純物拡散領域層（１４）上に、前記ゲ
ート電極（１３）をマスクにして砒素イオンを注入し、
第２の低濃度不純物拡散領域層（１５）を形成する工程
と、全面に絶縁膜（１６）を形成したのちにパターニン
グして、前記ゲート電極（１３）の側部にサイドウオー
ル（１７）を選択形成する工程と、前記ゲート電極（１
３）及び前記サイドウオール（１７）をマスクにして砒
素イオンを注入し、高濃度不純物拡散領域層（１８）を
形成する工程とを有することを特徴とする半導体装置の
製造方法により、デバイスの微細化がなされても、ドラ
イブ能力を低下することなくホットエレクトロン効果を
抑止し、かつ短チャネル効果を抑止することが可能たら
しめるものである。
【０００６】
【作 用】本発明に係る半導体装置によれば、図６に示
すように、半導体基板（１１）上に高濃度不純物拡散領
域層（１８）、第１の低濃度不純物拡散領域層（１
４）、第２の低濃度不純物拡散領域層（１５）が形成さ
れてソース／ドレイン領域層（１９）を構成している。
すように、半導体基板（１１）上に高濃度不純物拡散領
域層（１８）、第１の低濃度不純物拡散領域層（１
４）、第２の低濃度不純物拡散領域層（１５）が形成さ
れてソース／ドレイン領域層（１９）を構成している。
【０００７】このため、平坦化の要求からソース／ドレ
イン領域層（１９）形成後の工程での熱処理温度を低下
することなくＬＤＤ構造のトランジスタの微細化を図る
場合においても、第１の低濃度不純物拡散領域層（１
４）の不純物濃度を低くすることにより、第１に、微細
化につれて相対的にｎ- 拡散領域層（２Ａ）のジャンク
ション深さを大きくすることが抑止され、短チャネル効
果を極力抑止することが可能になる。
イン領域層（１９）形成後の工程での熱処理温度を低下
することなくＬＤＤ構造のトランジスタの微細化を図る
場合においても、第１の低濃度不純物拡散領域層（１
４）の不純物濃度を低くすることにより、第１に、微細
化につれて相対的にｎ- 拡散領域層（２Ａ）のジャンク
ション深さを大きくすることが抑止され、短チャネル効
果を極力抑止することが可能になる。
【０００８】また、第２に、砒素イオンからなる第２の
低濃度不純物拡散領域層（１５）を第１の低濃度不純物
拡散領域層（１４）の上に形成しているので、ソース／
ドレイン領域層（１９）が従来のように高抵抗になら
ず、当該トランジスタのドライブ能力が従来のように低
下することを抑止することが可能になる。加えて、第３
に、第２の低濃度不純物拡散領域層（１５）が第１の低
濃度不純物拡散領域層（１４）の上に形成されているの
で、ゲート電極（１３）とソース／ドレイン領域層（１
９）との間の電界強度のピークがゲート電極（１３）の
下部までシフトされる。よって従来の装置において電界
強度のピークがサイドウオール（１７）の下部にきて、
サイドウオール（１７）に電子が捕獲されやすくなって
生じていたホットエレクトロン効果を極力抑止すること
が可能になる。
低濃度不純物拡散領域層（１５）を第１の低濃度不純物
拡散領域層（１４）の上に形成しているので、ソース／
ドレイン領域層（１９）が従来のように高抵抗になら
ず、当該トランジスタのドライブ能力が従来のように低
下することを抑止することが可能になる。加えて、第３
に、第２の低濃度不純物拡散領域層（１５）が第１の低
濃度不純物拡散領域層（１４）の上に形成されているの
で、ゲート電極（１３）とソース／ドレイン領域層（１
９）との間の電界強度のピークがゲート電極（１３）の
下部までシフトされる。よって従来の装置において電界
強度のピークがサイドウオール（１７）の下部にきて、
サイドウオール（１７）に電子が捕獲されやすくなって
生じていたホットエレクトロン効果を極力抑止すること
が可能になる。
【０００９】また、本発明に係る半導体装置の製造方法
によれば、図１に示すようにゲート電極（１３）の両端
に燐イオンを注入して第１の低濃度不純物拡散領域層
（１４）を形成し、図２に示すように第１の低濃度不純
物拡散領域層（１４）上にゲート電極（１３）をマスク
にして砒素イオンを注入し、図３に示すような第２の低
濃度不純物拡散領域層（１５）を形成しているので、第
１の低濃度不純物拡散領域層（１４）上に、第２の低濃
度不純物拡散領域層（１５）が形成されてなる特徴を有
する本発明に係る半導体装置を、セルフアラインで容易
に形成することが可能になる。
によれば、図１に示すようにゲート電極（１３）の両端
に燐イオンを注入して第１の低濃度不純物拡散領域層
（１４）を形成し、図２に示すように第１の低濃度不純
物拡散領域層（１４）上にゲート電極（１３）をマスク
にして砒素イオンを注入し、図３に示すような第２の低
濃度不純物拡散領域層（１５）を形成しているので、第
１の低濃度不純物拡散領域層（１４）上に、第２の低濃
度不純物拡散領域層（１５）が形成されてなる特徴を有
する本発明に係る半導体装置を、セルフアラインで容易
に形成することが可能になる。
【００１０】
【実施例】以下で本発明の実施例に係る半導体装置及び
その製造方法について図面を参照しながら説明する。本
発明の実施例に係る半導体装置は、図６に示すようなＬ
ＤＤ構造のＭＯＳ型トランジスタであって、半導体基板
（１１）上に、砒素イオンの注入で形成されるｎ+ 型拡
散領域層（１８）、低濃度の燐イオンが注入されて形成
される第１のｎ- 型拡散領域層（１４）、砒素イオンの
注入で形成される第２のｎ- 型拡散領域層（１５）から
なるソース／ドレイン領域層（１９）が形成され、か
つ、ソース／ドレイン領域層（１９）の形成領域間にSi
O2からなるゲート絶縁膜（１２）を介してゲート電極
（１３）が形成され、ゲート電極（１３）の側壁にSiO2
膜からなるサイドウオール（１７）が形成されてなる構
造を有するＬＤＤ（LightlyDoped Drain ）構造のＭＯ
Ｓ型トランジスタである。
その製造方法について図面を参照しながら説明する。本
発明の実施例に係る半導体装置は、図６に示すようなＬ
ＤＤ構造のＭＯＳ型トランジスタであって、半導体基板
（１１）上に、砒素イオンの注入で形成されるｎ+ 型拡
散領域層（１８）、低濃度の燐イオンが注入されて形成
される第１のｎ- 型拡散領域層（１４）、砒素イオンの
注入で形成される第２のｎ- 型拡散領域層（１５）から
なるソース／ドレイン領域層（１９）が形成され、か
つ、ソース／ドレイン領域層（１９）の形成領域間にSi
O2からなるゲート絶縁膜（１２）を介してゲート電極
（１３）が形成され、ゲート電極（１３）の側壁にSiO2
膜からなるサイドウオール（１７）が形成されてなる構
造を有するＬＤＤ（LightlyDoped Drain ）構造のＭＯ
Ｓ型トランジスタである。
【００１１】上記の本実施例に係る半導体装置によれ
ば、図６に示すように、半導体基板（１１）上にｎ+ 型
拡散領域層（１８）、第１のｎ- 型拡散領域層（１
４）、第２のｎ- 型拡散領域層（１５）が形成されてソ
ース／ドレイン領域層（１９）を構成している。このた
め、平坦化の要求からソース／ドレイン領域層（１９）
形成後の工程での熱処理温度を低下することなくＬＤＤ
構造のトランジスタの微細化を図る場合においても、第
１のｎ- 型拡散領域層（１４）の不純物濃度が低いの
で、微細化につれて相対的にｎ- 拡散領域層（２Ａ）の
ジャンクション深さを大きくすることが抑止され、短チ
ャネル効果を極力抑止することが可能になる。
ば、図６に示すように、半導体基板（１１）上にｎ+ 型
拡散領域層（１８）、第１のｎ- 型拡散領域層（１
４）、第２のｎ- 型拡散領域層（１５）が形成されてソ
ース／ドレイン領域層（１９）を構成している。このた
め、平坦化の要求からソース／ドレイン領域層（１９）
形成後の工程での熱処理温度を低下することなくＬＤＤ
構造のトランジスタの微細化を図る場合においても、第
１のｎ- 型拡散領域層（１４）の不純物濃度が低いの
で、微細化につれて相対的にｎ- 拡散領域層（２Ａ）の
ジャンクション深さを大きくすることが抑止され、短チ
ャネル効果を極力抑止することが可能になる。
【００１２】また、砒素イオンからなる第２のｎ- 型拡
散領域層（１５）を第１のｎ- 型拡散領域層（１４）の
上に形成しているので、ただ単に低濃度の燐イオンを注
入して短チャネル効果を抑止していた従来の装置のよう
に、ソース／ドレイン領域層（１９）が高抵抗になら
ず、当該トランジスタのドライブ能力の低下を抑止する
ことが可能になる。
散領域層（１５）を第１のｎ- 型拡散領域層（１４）の
上に形成しているので、ただ単に低濃度の燐イオンを注
入して短チャネル効果を抑止していた従来の装置のよう
に、ソース／ドレイン領域層（１９）が高抵抗になら
ず、当該トランジスタのドライブ能力の低下を抑止する
ことが可能になる。
【００１３】加えて、第３に、第２のｎ- 型拡散領域層
（１５）が第１のｎ- 型拡散領域層（１４）の上に形成
されていることにより、ゲート電極（１３）とソース／
ドレイン領域層（１９）との間の電界強度のピークがゲ
ート電極（１３）の下部までシフトされるので、従来の
装置において電界強度のピークがサイドウオールの下部
にきて、サイドウオールに電子が捕獲されやすくなるこ
とによって生じていたホットエレクトロン効果を極力抑
止することが可能になる。
（１５）が第１のｎ- 型拡散領域層（１４）の上に形成
されていることにより、ゲート電極（１３）とソース／
ドレイン領域層（１９）との間の電界強度のピークがゲ
ート電極（１３）の下部までシフトされるので、従来の
装置において電界強度のピークがサイドウオールの下部
にきて、サイドウオールに電子が捕獲されやすくなるこ
とによって生じていたホットエレクトロン効果を極力抑
止することが可能になる。
【００１４】以下で、本発明の実施例に係る半導体装置
の製造方法について図１〜図６を参照しながら説明す
る。まず図１に示すようにシリコンからなる半導体基板
（１１）上にシリコン酸化膜からなる膜厚１２０〜１５
０Åのゲート絶縁膜（１２）を形成し、その上に膜厚２
０００Åのポリシリコン層を形成してパターニングし、
ポリシリコンからなるゲート電極（１３）を形成し、こ
れをマスクにして図２に示すように燐イオン（Ｐ+ ）を
ドーズ量２×１０13cm-2, 加速電圧５０ｋｅＶの条件で
イオン注入することにより、通常のＬＤＤ構造のトラン
ジスタのそれよりも低濃度な第１のｎー 型拡散領域層
（１４）を形成する。
の製造方法について図１〜図６を参照しながら説明す
る。まず図１に示すようにシリコンからなる半導体基板
（１１）上にシリコン酸化膜からなる膜厚１２０〜１５
０Åのゲート絶縁膜（１２）を形成し、その上に膜厚２
０００Åのポリシリコン層を形成してパターニングし、
ポリシリコンからなるゲート電極（１３）を形成し、こ
れをマスクにして図２に示すように燐イオン（Ｐ+ ）を
ドーズ量２×１０13cm-2, 加速電圧５０ｋｅＶの条件で
イオン注入することにより、通常のＬＤＤ構造のトラン
ジスタのそれよりも低濃度な第１のｎー 型拡散領域層
（１４）を形成する。
【００１５】次に、ゲート電極（１３）をマスクにして
ドーズ量５×１０13cm-2, 加速電圧５０ｋｅＶの条件で
砒素イオン（Ａｓ+ ）を注入し、図３に示すように第２
のｎ- 型拡散領域層（１５）を形成する。次いで、図４
に示すようにＣＶＤ法により膜厚約２５００ÅのSiO2か
らなる絶縁膜（１６）を全面に形成する。
ドーズ量５×１０13cm-2, 加速電圧５０ｋｅＶの条件で
砒素イオン（Ａｓ+ ）を注入し、図３に示すように第２
のｎ- 型拡散領域層（１５）を形成する。次いで、図４
に示すようにＣＶＤ法により膜厚約２５００ÅのSiO2か
らなる絶縁膜（１６）を全面に形成する。
【００１６】次に、図５に示すように絶縁膜（１６）を
ドライエッチングしてサイドウオール（１８）を形成す
る。次いで、ゲート電極（１３）及びサイドウオール
（１７）をマスクにして砒素イオン（Ａｓ+ ）をドーズ
量５×１０15cm-2, 加速電圧５０ｋｅＶの条件でイオン
注入してｎ+ 型拡散領域層（１８）を形成して、第１、
第２のｎ- 型拡散領域層（１４，１５）とｎ+ 型拡散領
域層（１８）とをソース／ドレイン領域層（１９）とす
ることにより、図６に示すような本発明の実施例に係る
ＬＤＤ構造のトランジスタが形成される。
ドライエッチングしてサイドウオール（１８）を形成す
る。次いで、ゲート電極（１３）及びサイドウオール
（１７）をマスクにして砒素イオン（Ａｓ+ ）をドーズ
量５×１０15cm-2, 加速電圧５０ｋｅＶの条件でイオン
注入してｎ+ 型拡散領域層（１８）を形成して、第１、
第２のｎ- 型拡散領域層（１４，１５）とｎ+ 型拡散領
域層（１８）とをソース／ドレイン領域層（１９）とす
ることにより、図６に示すような本発明の実施例に係る
ＬＤＤ構造のトランジスタが形成される。
【００１７】以上説明したように、本発明の実施例に係
る半導体装置の製造方法によれば、図１に示すようにゲ
ート電極（１３）の両端に通常の装置よりも低濃度の燐
イオンを注入して第１のｎ- 型拡散領域層（１４）を形
成し、図２に示すように第１のｎ- 型拡散領域層（１
４）上に、ゲート電極（１３）をマスクにして砒素イオ
ンを注入し、図３に示すような第２のｎ- 型拡散領域層
（１５）を形成しているので、第１のｎ- 型拡散領域層
（１４）上に、第２のｎ- 型不純物拡散領域層（１５）
が形成されてなる本発明に係る半導体装置を、セルフア
ラインで容易に形成することが可能になる。
る半導体装置の製造方法によれば、図１に示すようにゲ
ート電極（１３）の両端に通常の装置よりも低濃度の燐
イオンを注入して第１のｎ- 型拡散領域層（１４）を形
成し、図２に示すように第１のｎ- 型拡散領域層（１
４）上に、ゲート電極（１３）をマスクにして砒素イオ
ンを注入し、図３に示すような第２のｎ- 型拡散領域層
（１５）を形成しているので、第１のｎ- 型拡散領域層
（１４）上に、第２のｎ- 型不純物拡散領域層（１５）
が形成されてなる本発明に係る半導体装置を、セルフア
ラインで容易に形成することが可能になる。
【００１８】
【発明の効果】以上説明したように本発明に係る半導体
装置によれば、半導体基板（１１）上に高濃度不純物拡
散領域層（１８）、第１の低濃度不純物拡散領域層（１
４）、第２の低濃度不純物拡散領域層（１５）が形成さ
れてソース／ドレイン領域層（１９）を構成しているの
で、平坦化の要求からソース／ドレイン領域層（１９）
形成後の工程での熱処理温度を低下することなくＬＤＤ
構造のトランジスタの微細化を図る場合においても、第
１に、微細化につれて相対的にｎ- 拡散領域層（２Ａ）
のジャンクション深さを大きくすることが抑止され、短
チャネル効果を極力抑止することが可能になり、第２
に、従来の装置のようにソース／ドレイン領域層（１
９）が高抵抗にならず、当該トランジスタのドライブ能
力の低下を抑止することが可能になり、第３に、電界強
度のピークがサイドウオール（１７）の下部にきて、サ
イドウオール（１７）に電子が捕獲されやすくなって生
じていたホットエレクトロン効果を極力抑止することが
可能になる。
装置によれば、半導体基板（１１）上に高濃度不純物拡
散領域層（１８）、第１の低濃度不純物拡散領域層（１
４）、第２の低濃度不純物拡散領域層（１５）が形成さ
れてソース／ドレイン領域層（１９）を構成しているの
で、平坦化の要求からソース／ドレイン領域層（１９）
形成後の工程での熱処理温度を低下することなくＬＤＤ
構造のトランジスタの微細化を図る場合においても、第
１に、微細化につれて相対的にｎ- 拡散領域層（２Ａ）
のジャンクション深さを大きくすることが抑止され、短
チャネル効果を極力抑止することが可能になり、第２
に、従来の装置のようにソース／ドレイン領域層（１
９）が高抵抗にならず、当該トランジスタのドライブ能
力の低下を抑止することが可能になり、第３に、電界強
度のピークがサイドウオール（１７）の下部にきて、サ
イドウオール（１７）に電子が捕獲されやすくなって生
じていたホットエレクトロン効果を極力抑止することが
可能になる。
【００１９】また、本発明に係る半導体装置の製造方法
によれば、ゲート電極（１３）の両端に燐イオンを注入
して第１の低濃度不純物拡散領域層（１４）を形成し、
第１の低濃度不純物拡散領域層（１４）上に、ゲート電
極（１３）をマスクにして砒素イオンを注入し、図３に
示すような第２の低濃度不純物拡散領域層（１５）を形
成しているので、第１の低濃度不純物拡散領域層（１
４）上に、第２の低濃度不純物拡散領域層（１５）が形
成されてなる本発明に係る半導体装置を、セルフアライ
ンで容易に形成することが可能になる。
によれば、ゲート電極（１３）の両端に燐イオンを注入
して第１の低濃度不純物拡散領域層（１４）を形成し、
第１の低濃度不純物拡散領域層（１４）上に、ゲート電
極（１３）をマスクにして砒素イオンを注入し、図３に
示すような第２の低濃度不純物拡散領域層（１５）を形
成しているので、第１の低濃度不純物拡散領域層（１
４）上に、第２の低濃度不純物拡散領域層（１５）が形
成されてなる本発明に係る半導体装置を、セルフアライ
ンで容易に形成することが可能になる。
【図１】本発明の実施例に係る半導体装置の製造方法を
説明する第１の断面図である。
説明する第１の断面図である。
【図２】本発明の実施例に係る半導体装置の製造方法を
説明する第２の断面図である。
説明する第２の断面図である。
【図３】本発明の実施例に係る半導体装置の製造方法を
説明する第３の断面図である。
説明する第３の断面図である。
【図４】本発明の実施例に係る半導体装置の製造方法を
説明する第４の断面図である。
説明する第４の断面図である。
【図５】本発明の実施例に係る半導体装置の製造方法を
説明する第５の断面図である。
説明する第５の断面図である。
【図６】本発明の実施例に係る半導体装置の製造方法を
説明する第６の断面図である。
説明する第６の断面図である。
【図７】従来例に係る半導体装置の構造を説明する断面
図である。
図である。
Claims (2)
- 【請求項１】 半導体基板（１１）上に、砒素イオンか
らなる高濃度不純物拡散領域層（１８）、燐イオンから
なる第１の低濃度不純物拡散領域層（１４）及び砒素イ
オンからなる第２の低濃度不純物拡散領域層（１５）が
順次形成されてなるソース／ドレイン領域層（１９）
と、 前記ソース／ドレイン領域層（１９）間のゲート絶縁膜
（１２）上に形成されたゲート電極（１３）と、 該ゲート電極（１３）の側部に形成されたサイドウオー
ル（１７）とからなることを特徴とする半導体装置。 - 【請求項２】 半導体基板（１１）上に、ゲート絶縁膜
（１２）及びゲート電極（１３）を形成し、該ゲート電
極（１３）の両端に燐イオンを注入して第１の低濃度不
純物拡散領域層（１４）を形成する工程と、 前記第１の低濃度不純物拡散領域層（１４）上に、前記
ゲート電極（１３）をマスクにして砒素イオンを注入
し、第２の低濃度不純物拡散領域層（１５）を形成する
工程と、 全面に絶縁膜（１６）を形成したのちにパターニングし
て、前記ゲート電極（１３）の側部にサイドウオール
（１７）を選択形成する工程と、 前記ゲート電極（１３）及び前記サイドウオール（１
７）をマスクにして砒素イオンを注入し、高濃度不純物
拡散領域層（１８）を形成する工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29572593A JPH07147397A (ja) | 1993-11-25 | 1993-11-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29572593A JPH07147397A (ja) | 1993-11-25 | 1993-11-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147397A true JPH07147397A (ja) | 1995-06-06 |
Family
ID=17824366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29572593A Pending JPH07147397A (ja) | 1993-11-25 | 1993-11-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147397A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003511875A (ja) * | 1999-10-13 | 2003-03-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 反射防止膜を備える半導体メモリ装置を製造するための方法 |
| US6597038B1 (en) | 1998-02-24 | 2003-07-22 | Nec Corporation | MOS transistor with double drain structure for suppressing short channel effect |
| US7221009B2 (en) | 2002-03-19 | 2007-05-22 | Fujitsu Limited | Semiconductor device |
-
1993
- 1993-11-25 JP JP29572593A patent/JPH07147397A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597038B1 (en) | 1998-02-24 | 2003-07-22 | Nec Corporation | MOS transistor with double drain structure for suppressing short channel effect |
| JP2003511875A (ja) * | 1999-10-13 | 2003-03-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 反射防止膜を備える半導体メモリ装置を製造するための方法 |
| JP4944328B2 (ja) * | 1999-10-13 | 2012-05-30 | スパンション エルエルシー | 反射防止膜を備える半導体メモリ装置を製造するための方法 |
| US7221009B2 (en) | 2002-03-19 | 2007-05-22 | Fujitsu Limited | Semiconductor device |
| US7416934B2 (en) | 2002-03-19 | 2008-08-26 | Fujitsu Limited | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835216B2 (ja) | 半導体装置の製造方法 | |
| JPH06275636A (ja) | 半導体装置の製造方法 | |
| JPH08139315A (ja) | Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法 | |
| US20060138567A1 (en) | Semiconductor device and fabricating method thereof | |
| JP2956626B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2002124671A (ja) | 半導体装置とその製造方法 | |
| JPH09186250A (ja) | 半導体装置及びその製造方法 | |
| JPS6344770A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0730107A (ja) | 高耐圧トランジスタ及びその製造方法 | |
| US6130135A (en) | Method of fabricating lightly-doped drain transistor having inverse-T gate structure | |
| US6492234B1 (en) | Process for the selective formation of salicide on active areas of MOS devices | |
| JP2781913B2 (ja) | Ｌｄｄ構造の半導体装置の製造方法 | |
| JPH07147397A (ja) | 半導体装置及びその製造方法 | |
| JPH09199720A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP2796047B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH0564458B2 (ja) | ||
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| JP2623902B2 (ja) | 半導体装置とその製造方法 | |
| JP2000068499A (ja) | 半導体装置とその製造方法 | |
| JP2000260989A (ja) | 半導体装置とその製造方法 | |
| KR940010543B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JP2900686B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002158349A (ja) | 半導体装置とその製造方法 | |
| US7361580B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10189964A (ja) | 半導体装置及び半導体装置の製造方法 |