CN101431099A

CN101431099A - 半导体元件

Info

Publication number: CN101431099A
Application number: CNA2007101850588A
Authority: CN
Inventors: 杨謦鹤; 陈荣庆; 王贤愈; 吴尚祁
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 2007-11-06
Filing date: 2007-11-06
Publication date: 2009-05-13
Anticipated expiration: 2027-11-06
Also published as: CN101431099B

Abstract

本发明公开了一种半导体元件，其包括隔离结构、场注入区、栅极结构以及源极/漏极掺杂区。隔离结构位于基底中，在基底中定义出第一有源区与第二有源区与位于其两者之间的沟道有源区。场注入区位于第一有源区、第二有源区以及沟道有源区周围的部分隔离结构下方，其中沟道有源区具有界定其沟道宽度的二第一边缘，各第一边缘与其相邻的场注入区的第二边缘相隔一间距d1，且各第一有源区与各第二有源区的第三边缘与场注入区的第二边缘延伸线之间具有最短的距离为d2，R＝d1/d2，其中0.15≤R≤0.85。栅极结构覆盖沟道有源区并延伸至部分隔离结构上方。源极/漏极掺杂区分别位于第一有源区与第二有源区中。

Description

半导体元件

技术领域

本发明涉及一种集成电路且特别涉及一种半导体元件。

背景技术

金属氧化物半导体元件是一种应用非常广泛的半导体元件。当元件日益缩小时，随之缩短的沟道长度会加快金属氧化物半导体晶体管的操作速度，但因沟道缩短而衍生的短沟道效应(Short Channel Effect)也会日益严重。根据电场＝电压/长度的公式，若施加的电压不变，而晶体管的沟道长度缩短，则沟道内电子的能量将会通过电场加速而提升，进而使得电击穿(ElectricalBreakdown)的情形增加；电场的强度增加，也会使得沟道内的电子能量提高，同样会产生电击穿的现象。

一般高压元件其击穿电压会较早发生。这是因为靠近漏极区边缘表面的电位拥挤(Potential Crowding)现象较早发生，以至于击穿电压不易提高。已知的高压元件主要是利用隔离结构的形成，来增加源极/漏极区和栅极之间的距离，用以降低沟道内的横向电场。此外，在隔离结构下方形成场注入区也可以达到沟道阻绝(channel stop)，提升元件击穿电压的效果。

图1为一种金属氧化物半导体元件的剖面示意图。请参照图1，为能提升元件击穿电压。通常，会在隔离结构102下方形成场注入区112。然而，由于所形成的场注入区112通常不仅仅位于隔离结构102下方，还会向上延伸而与沟道区104紧邻。当金属氧化物半导体元件应用于高压时，基底100与栅极124之间的压差较大，当达到一定的压差时，沟道区104将反转。所形成的反转层与场注入区112会形成PN结，而造成严重的漏电流。

发明内容

本发明就是在提供一种半导体元件，其具有足够高的击穿电压以及低的漏电流。

本发明提出一种半导体元件，其包括隔离结构、场注入区、栅极结构以及源极/漏极掺杂区。隔离结构位于基底中，在基底中定义出第一有源区与第二有源区与以及位于其两者之间的沟道有源区，这一些有源区之间以隔离结构相隔开。场注入区位于第一有源区、第二有源区以及沟道有源区周围的部分隔离结构下方，其中沟道有源区具有界定其沟道宽度的二个第一边缘，各第一边缘与其相邻的场注入区的第二边缘相隔一间距d1，且各第一有源区与各第二有源区的第三边缘与场注入区的第二边缘延伸线之间具有最短的距离为d2，R＝d1/d2，其中0.15≤R≤0.85。栅极结构覆盖沟道有源区并延伸至部分隔离结构上方。源极/漏极掺杂区分别位于第一有源区与第二有源区中。

依照本发明实施例所述，上述的半导体元件中，0.26≤R≤0.52。

依照本发明实施例所述，上述的半导体元件中，场入区所注入的掺杂剂的导电型与该源极/漏极掺杂区者相不同。

依照本发明实施例所述，上述的半导体元件中，半导体元件包括P型金属氧化物半导体元件。

依照本发明实施例所述，上述的半导体元件中，P型金属氧化物半导体元件包括P型高压元件。

依照本发明实施例所述，上述的半导体元件中，场注入区所注入的掺杂剂为N型。

依照本发明实施例所述，上述的半导体元件中，半导体元件包括N型金属氧化物半导体元件。

依照本发明实施例所述，上述的半导体元件中，N型金属氧化物半导体元件包括N型高压元件。

依照本发明实施例所述，上述的半导体元件中，场注入区所注入的掺杂剂为P型。

依照本发明实施例所述，上述的半导体元件中，场注入区围绕于第一有源区、第二有源区以及沟道有源区周围的部分隔离结构下方。

依照本发明实施例所述，上述的半导体元件中，位于场注入区之内的隔离结构包括第一、第二与第三隔离结构。第一隔离结构，环绕于第一有源区周围。第二隔离结构，环绕于第二有源区周围。第三隔离结构，位于沟道有源区的第一边缘周围。

依照本发明实施例所述，上述的半导体元件中，第一隔离结构与第二隔离结构突出于沟道有源区。

依照本发明实施例所述，上述的半导体元件中，第一隔离结构以及第二隔离结构与沟道有源区大致共边界。

依照本发明实施例所述，上述的半导体元件中，沟道有源区突出于第一隔离结构与第二隔离结构。

依照本发明实施例所述，上述的半导体元件中，第三隔离结构包覆沟道有源区中突出于第一隔离结构与第二隔离结构的部分的边缘。

依照本发明实施例所述，上述的半导体元件中，隔离结构包括浅沟槽隔离结构。

依照本发明实施例所述，上述的半导体元件中，隔离结构包括场氧化层。

本发明的半导体元件具有足够高的击穿电压以及低的漏电流。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1为一种金属氧化物半导体元件的剖面示意图。

图2A至2B是依照本发明实施例所绘示的一种半导体元件的制造方法的流程的剖面示意图。

图3A至3B是依照本发明实施例所绘示的一种半导体元件的制造方法的流程的上视图。

图4A至4B是依照本发明另一实施例所绘示的一种半导体元件的制造方法的流程的上视图。

图5A至5B是依照本发明又一实施例所绘示的一种半导体元件的制造方法的流程的上视图。

图6是依据本发明实施例所绘示的一种PMOS的距离比例R与击穿电压以及饱和电压与饱和电流减少百分率的关系图。

附图标记说明

20：半导体元件 202、214、216、218：隔离结构

204：沟道有源区 204a、204b、206a、208a、212a：边缘

206、208、210：有源区 212：场注入区

220、222：凹口 224：栅极结构

226：栅极介电层 228：栅极导电层

230、232、234：掺杂区 W：沟道宽度

d1、d2：间距

具体实施方式

图2A至2B是依照本发明实施例所绘示的一种半导体元件的制造方法的流程剖面示意图。图3A至3B是依照本发明实施例所绘示的一种半导体元件的制造方法的流程的上视图。图4A至4B是依照本发明另一实施例所绘示的一种半导体元件的制造方法的流程的上视图。图5A至5B是依照本发明又一实施例所绘示的一种半导体元件的制造方法的流程的上视图。

请参照图2A与3A，本发明的半导体元件的制造方法是在基底200中形成隔离结构202并在部分的隔离结构202的下方形成场注入区212。基底200例如是半导体基底如硅基底，或半导体化合物基底，抑或是绝缘层上硅(SOI)基底。隔离结构202在基底200之中定义出沟道有源区204、位于其两侧的有源区206与有源区208、以及有源区210，这些有源区204、206、208以及210彼此之间以隔离结构202相隔开。隔离结构202可以采用浅沟槽隔离工艺以形成浅沟槽隔离结构，或是采用局部区域氧化法以形成场氧化层。

场注入区212环绕于沟道有源区204以及有源区206与208的周围以及有源区210的周围。围绕于沟道有源区204周围的场注入区212与围绕在有源区206与208周围的场注入区212均未延伸到沟道有源区204以及有源区206与208周围的隔离结构202下方，而具有间距。特别是，沟道有源区具204具有界定沟道宽度W的两个第一边缘204a，各第一边缘204a与其相邻的场注入区212的第二边缘212a相隔间距d1。有源区206与208的边缘206a、208a与场注入区212的第二边缘212a的延伸线L之间最短的距离为d2。间距d1的范围可以依据实际的需要而改变。R为间距d1与距离d2之间的比例，R＝d1/d2。图6是依据本发明实施例所绘示的PMOS的比例R与击穿电压以及饱和电压与饱和电流减少(saturation current drop)百分率的关系图。当R小于0.15时，沟道有源区与离子注入区之间的间距d1过小，击穿电压将会过低。当R大于0.85时，沟道有源区与离子注入区之间的间距d1过大，沟道宽度W太窄，饱和电流将会过低而影响元件的操作特性。在一实施例中，R＝d1/d2，其中0.15≤R≤0.85。在另一实施例中，R＝d1/d2，其中0.26≤R≤0.52。

为达到0.15≤R≤0.85，隔离结构202与场注入区212的形状与位置关系可以具有各种可能的变化，以下举三实施例来说明。

图3A至3B是依照本发明实施例所绘示的一种半导体元件的制造方法的流程的上视图。图4A至4B是依照本发明另一实施例所绘示的一种半导体元件的制造方法的流程的上视图。图5A至5B是依照本发明又一实施例所绘示的一种半导体元件的制造方法的流程的上视图。

请参照图3A，在一实施例中，是通过沟道有源区204的宽度W的内缩来达成保留间距d1的目的。更具体地说，场注入区212之内的隔离结构202可包括隔离结构214、216、218。隔离结构216与218分别环绕于有源区206与208周围且突出于沟道有源区204。隔离结构214则位于沟道有源区204的边缘204a周围，其介于隔离结构216与218之间。

请参照图4A，在另一实施例中，沟道有源区204的宽度W大致维持不变，其与有源区206与208周围的隔离结构202的边界大致相同，通过场注入区212在对应于沟道有源区204的边缘204a形成凹口220来达成保留间距d1的目的。更具体地说，场注入区212之内的隔离结构202可包括隔离结构214、216、218。隔离结构216与218分别环绕于有源区206与208周围，且与沟道有源区204大致共边界。隔离结构214则位于沟道有源区204的边缘204a周围，其突出于隔离结构216、218且位于凹口220之内。

请参照图5A，在又一实施例中，沟道有源区204的宽度W较宽，其突出于有源区206与208周围的隔离结构202的边界，而通过场注入区212在对应于沟道有源区204的边缘204a及204b处形成凹口222来达成保留间距d1的目的。更具体地说，场注入区212之内的隔离结构202可包括隔离结构214、216、218。隔离结构216与218分别环绕于有源区206与208周围，但使得沟道有源区204突出于隔离结构216与218。隔离结构214则是位于隔离结构216与218之外，其包覆沟道有源区204中突出于隔离结构216与隔离结构218的部分的边缘204a及204b且位于凹口222之内。

场注入区212所注入的掺杂剂可以是P型也可以是N型。N型掺杂剂例如是磷或砷。P型掺杂剂例如是硼。场注入区212所注入的掺杂剂的导电型与后续形成的掺杂区230、232者相异。当所形成的元件为N型沟道金属氧化物半导体元件时，场注入区212所注入的掺杂剂为P型。当所形成的元件为P型沟道金属氧化物半导体元件时，场注入区212所注入的掺杂剂为N型。场注入区212可以采用离子注入法来形成。当隔离结构202是以浅沟槽隔离法来形成时，场注入区212的形成方法可以在形成浅沟槽之后，填入绝缘层之前，先在基底200上形成掩模层，接着，进行离子注入工艺以形成场注入区212，之后，再将掩模层移除。当隔离结构202是以局部区域氧化法来形成时，场注入区212的形成方法可以先形成掩模层，进行离子注入工艺，移除掩模层，之后再进行局部区域氧化工艺。

之后，请参照2B、3B、4B、5B，在基底200形成栅极结构224。栅极结构224覆盖沟道有源区204上并延伸至其周围的隔离结构202上方。栅极结构224可包括图案化的栅极介电层226与图案化的栅极导电层228。栅极介电层226的材料包括氧化硅、氮化硅、氮氧化硅或高介电常数材料。形成的方法例如是热氧化法或是化学气相沉积法。栅极导电层228的材料包括以硅为基础的材料，例如是掺杂硅、未掺杂硅、掺杂多晶硅或未掺杂多晶硅的其中之一。当栅极导电层的材料为掺杂硅或掺杂多晶硅时，在硅或多晶硅中的掺杂可以是N型掺杂，也可以是P型掺杂。在一实施例中，栅极导电层是由掺杂多晶硅层与硅化金属层所构成。硅化金属层的材料例如是耐火金属的硅化物，耐火金属例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂与该金属的合金的其中之一。栅极结构224的形成方法例如是在基底200上形成栅极介电材料层与栅极导电材料层之后，经由光刻与蚀刻工艺来图案化，以形成图案化的栅极介电层226与图案化的栅极导电层228。

其后，在有源区206、208以及210中形成掺杂区230、232、234，以完成半导体元件20的制作。掺杂区230、232、234的形成方法可以采用离子注入法将掺杂剂注入于有源区206、208以及210中。当所形成的半导体元件20为金属氧化物半导体元件时，掺杂区230、232可作为源极/漏极区；掺杂区234可作为拾取区(pick up region)。当半导体元件20为N型沟道金属氧化物半导体元件，例如是N型高压元件时，掺杂区230、232中的掺杂剂为N型。N型掺杂剂例如是磷或砷。当半导体元件20为P型沟道金属氧化物半导体元件，例如P型高压元件时，掺杂区230、232中的掺杂剂为P型。P型掺杂剂例如是硼。

在本发明的上述实施例中，将沟道有源区周围的隔离结构下方不形成场注入区而留有一比例范围的间距。依照本发明0.15≤R≤0.85的规则，由于0.15≤R，因此，在沟道区不会形成PN结，可以提升击穿电压，降低漏电流；另一方面，由于R≤0.85，因此，可控制适当的饱和电流。

在本发明的上述实施例中，可以改变沟道有源区的沟道宽度及/或是场注入区的位置，以使得沟道有源区周围的隔离结构下方留有间距，因此，其在应用时具有非常高的弹性。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims

1.一种半导体元件，包括：

隔离结构位于基底中，在该基底中定义出第一有源区与第二有源区与位于其彼此之间的沟道有源区，其彼此之间以该隔离结构相隔开；

场注入区位于该第一有源区、该第二有源区以及该沟道有源区周围的部分该隔离结构下方，其中该沟道有源区具有界定其沟道宽度的二第一边缘，各该第一边缘与其相邻的该场注入区的第二边缘相隔一间距d1，且各该第一有源区与各该第二有源区的第三边缘与该场注入区的该第二边缘延伸线之间具有最短的距离为d2，R＝d1/d2，其中0.15≤R≤0.85；

栅极结构覆盖该沟道有源区并延伸至部分该隔离结构上方；以及

二源极/漏极掺杂区分别位于该第一有源区与该第二有源区中。

2.如权利要求1所述的半导体元件，其中0.26≤R≤0.52。

3.如权利要求1所述的半导体元件，其中该场注入区所注入的掺杂剂的导电型与该源极/漏极掺杂区者相不同。

4.如权利要求1所述的半导体元件，其中该半导体元件包括P型金属氧化物半导体元件。

5.如权利要求4所述的半导体元件，其中该P型金属氧化物半导体元件包括P型高压元件。

6.如权利要求4所述的半导体元件，其中该场注入区所注入的掺杂剂为N型。

7.如权利要求1所述的半导体元件，其中该半导体元件包括N型金属氧化物半导体元件。

8.如权利要求7所述的半导体元件，其中该N型金属氧化物半导体元件包括N型高压元件。

9.如权利要求7所述的半导体元件，其中该场注入区所注入的掺杂剂为P型。

10.如权利要求1所述的半导体元件，其中该场注入区围绕于该第一有源区、该第二有源区以及该沟道有源区周围的部分该隔离结构下方。

11.如权利要求1所述的半导体元件，其中位于该场注入区之内的该隔离结构包括：

第一隔离结构，环绕于该第一有源区周围；

第二隔离结构，环绕于该第二有源区周围；以及

第三隔离结构，位于该沟道有源区的该第一边缘周围。

12.如权利要求11所述的半导体元件，其中该第一隔离结构与该第二隔离结构突出于该沟道有源区。

13.如权利要求11所述的半导体元件，其中该第一隔离结构以及该第二隔离结构与该沟道有源区大致共边界。

14.如权利要求11所述的半导体元件，其中该沟道有源区突出于该第一隔离结构与该第二隔离结构。

15.如权利要求14所述的半导体元件，其中该第三隔离结构包覆突出于该第一隔离结构与该第二隔离结构的该沟道有源区的边缘。

16.如权利要求1所述的半导体元件，其中该隔离结构包括浅沟槽隔离结构。

17.如权利要求1所述的半导体元件，其中该隔离结构包括场氧化层。