CN101276661A - 各向异性导电性部件及其制造方法 - Google Patents

各向异性导电性部件及其制造方法 Download PDF

Info

Publication number
CN101276661A
CN101276661A CNA2008100876250A CN200810087625A CN101276661A CN 101276661 A CN101276661 A CN 101276661A CN A2008100876250 A CNA2008100876250 A CN A2008100876250A CN 200810087625 A CN200810087625 A CN 200810087625A CN 101276661 A CN101276661 A CN 101276661A
Authority
CN
China
Prior art keywords
anisotropic conductive
micropore
base material
insulating properties
guiding path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100876250A
Other languages
English (en)
Other versions
CN101276661B (zh
Inventor
堀田吉则
当间隆司
畠中优介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN101276661A publication Critical patent/CN101276661A/zh
Application granted granted Critical
Publication of CN101276661B publication Critical patent/CN101276661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明提供一种各向异性导电性部件及其制造方法,其能够显著提高导通路的设置密度,即使在更加推进高集成化的现在也能够用作半导体元件等的电子器件的电连接部件或检查用插接件等。本发明的各向异性导电性部件是在绝缘性基材中由导电性部件构成的多个导通路以相互被绝缘的状态在厚度方向贯通绝缘性基材,并且以所述各导通路的一端在所述绝缘性基材的一面露出且所述各导通路的另一端在所述绝缘性基材的另一面露出的状态设置的各向异性导电性部件,其中,所述导通路的密度在200万个/mm2以上,所述绝缘性基材是由具有规则排列的微孔的铝基板的阳极氧化被膜构成的结构体。

Description

各向异性导电性部件及其制造方法
技术领域
本发明涉及各向异性导电性部件及其制造方法。
背景技术
各向异性导电性部件由于只通过插入在半导体元件等的电子器件和电路基板之间,然后加压就能获得电子器件和电路基板间的电连接,所以广泛地用作半导体元件等的电子器件等的电连接部件或进行功能检查时的检查用插接件等。
尤其,半导体元件等的电子连接部件,其小型化显著,在以往的引线接合这样的直接布线基板的方式中,进一步减小引线的直径变得很难。
因此,近年来,在绝缘材料的被膜中导电部件贯通林立的方式或配置金属球的方式的各向异性导电部件引人注目。
此外,半导体元件等的检查用插接件是为了避免以下的问题而使用的,即:如果在将半导体元件等的电子器件安装在电路基板上后进行功能检查,在电子器件不良时,电路基板也一同被处置,使损失金额增大。
即,通过使半导体元件等的电子器件,在与安装时同样的位置经由各向异性导电性部件与电路基板接触,进行功能检查,不将电子元件安装在电路基板上,也能够实施功能检查,因而能够避免上述问题。
作为这样的各向异性导电性部件,在专利文献1中,公开了“一种各向异性导电性薄膜,其特征在于:在由粘结性绝缘材料构成的薄膜基板中,由导电性材料构成的多个导通路,以相互被绝缘的状态,并且以在厚度方向贯通该薄膜基板的状态配置,在与薄膜基板的纵向平行的导通路的断面的形状的外周上的2点间的最大长度的平均值为10~30μm,邻接的导通路的间隔为上述最大长度的平均值0.5~3倍。”。
在专利文献2中,公开了“一种各向异性导电性薄膜,是在由绝缘性树脂构成的薄膜基材中,多个导通路相互被绝缘,在厚度方向贯通该薄膜基材,并且以分散排列配置的各向异性导电性薄膜,其特征在于:与导通路列内的导通路间距离相比,邻接的导通路列间的导通路间距离小。”。
作为这样的各向异性导电性薄膜的制造方法,在专利文献1及2中,公开了在将各向异性导电性材料的细引线插入在绝缘性薄膜上后,通过加热及加压形成一体化,向厚度方向划线的方法。
此外,在专利文献3中,研究了采用抗蚀剂和掩模,通过电铸制作导电性的柱,通过在其中流入绝缘性材料,然后使其固化,制造各向异性导电性薄膜的方法。
另外,在专利文献4中,公开了“一种电连接部件的制造方法,是制造具有由电绝缘材料构成的保持体、和在该保持体中以相互绝缘状态具备的多个导电部件,所述各导电部件的一端在所述保持体的一面露出,所述各导电部件的另一端在所述保持体的另一面露出的电连接部件的制造方法,其特征在于,具有:
第1工序,对具有基体和成为叠层地设在该基体上的所述保持体的绝缘层的母材,从所述绝缘层侧照射高能量束,在多个区域除去所述绝缘层的全部和所述基体的一部,在所述母材上形成多个孔;
第2工序,在形成的多个孔中,由与所述绝缘层的面的同一面或由此面突出地填充成为所述导电部件的导电材料;除去所述基体的第3工序。”。作为绝缘层还进行了有关聚酰亚胺树脂、环氧树脂、硅树脂等多种材质的研究。
可是,近年来,半导体元件等的电子器件,随着高集成化进一步发展,电极(端子)尺寸更加减小,电极(端子)数更加增加,端子间的距离变得更加狭窄。此外,还出现了以窄间距多个配置的各端子的表面比本体表面凹下的表面结构的电子器件。
因此,为了与这样的电子器件对应,各向异性导电性部件上的导通路需要更加减小其外径(粗度),并且以窄间距排列。
但是,在制造上述专利文献1~4等中所述的各向异性导电性薄膜或电邻接部件的方法中,减小导通路的尺寸是非常困难的。
专利文献1:特开2000-012619号公报
专利文献2:特开2005-085634号公报
专利文献3:特开2002-134570号公报
专利文献4:特开平03-182081号公报
发明内容
因此,本发明提供一种各向异性导电性部件及其制造方法,其能够显著提高导通路的设置密度,即使在更加推进高集成化的现在也能够用作半导体元件等电子器件的电连接部件或检查用插接件等。
本发明者为实现上述目的进行了深入研究,结果发现,通过作为绝缘性基材采用铝的阳极氧化被膜,提高存在于被膜内的微孔的规则性,能够显著提高导通路的设置密度,从而完成本发明。
即,本发明提供以下的(1)~(7)。
(1)一种各向异性导电性部件,是在绝缘性基材中,由导电性部件构成的多个导通路以相互被绝缘的状态在厚度方向贯通绝缘性基材,并且以所述各导通路的一端在所述绝缘性基材的一面露出,所述各导通路的另一端在所述绝缘性基材的另一面露出的状态设置的各向异性导电性部件,其中,
所述导通路的密度在200万个/mm2以上,所述绝缘性基材是由具有微孔的铝基板的阳极氧化被膜构成的结构体。
(2)如上述(1)所述的各向异性导电性部件,其中,关于所述微孔,由下述式(i)定义的规则化度在50%以上。
规则化度(%)=B/A×100    (i)
在所述式(i)中,A表示测定范围内的微孔的总数。B表示测定范围内的满足以下条件的微孔的数目,即,在以一微孔的重心为中心画出与其它微孔的边缘内接的最短半径的圆时,在该圆的内部能够包含所述一微孔以外的6个微孔的重心。
(3)如上述(1)或(2)所述的各向异性导电性部件,其中,所述导通路以所述各导通路的一端从所述绝缘性基材的一面突出,所述各导通路的另一端从所述绝缘性基材的另一面突出的状态设置。
(4)如上述(1)~(3)中任一项所述的各向异性导电性部件,其中,所述绝缘性基材的厚度为1~1000μm,所述导通路的直径为5~500nm。
(5)一种各向异性导电性部件的制造方法,是用于制造上述(1)~(4)中任一项所述的各向异性导电性部件的制造方法,其中,至少包括:
阳极氧化处理工序,对铝基板进行阳极氧化处理;
贯通化处理工序,在所述阳极氧化处理工序后,对孔进行贯通化,获得所述绝缘性基材,其中,所述孔是由通过所述阳极氧化而产生的微孔形成;及
金属填充工序,在所述贯通化处理工序后,在获得的所述绝缘性基材上的贯通化的孔的内部填充作为导电性部件的金属,获得所述各向异性导电性部件。
(6)如上述(5)所述的各向异性导电性部件的制造方法,其中,在所述金属填充工序后,还包括通过化学机械研磨处理使所述各向异性导电性部件的表面及背面平滑化的表面平滑处理工序。
(7)如上述(5)或(6)所述的各向异性导电性部件的制造方法,其中,另外,在所述金属填充工序后还包括修整处理工序。
如上所述,根据本发明,能够提供一种各向异性导电性部件及其制造方法,其能够显著提高导通路的设置密度,即使在更加推进高集成化的现在也能够用作半导体元件等电子器件的电连接部件或检查用插接件等。
此外,本发明的各向异性导电性部件,由于接合在电子器件的电极(垫片)部分上的导通路的数量增多,压力被分散,因此可减轻对电极的损伤。此外,由于在单一的电极上接合(接触)比较多的导通路,所以即使在导通路的一部分上产生异常对确认整体导电性的影响也非常小。另外,能够大幅度降低对评价用的电路基板的定位的负荷。
另外,本发明的各向异性导电性部件的制造方法,对于能够高效率地制造本发明的各向异性导电性部件是非常有用的。
附图说明
图1是本发明的各向异性导电性部件的一例优选的实施方式的简略图。
图2是计算孔的规则化度的方法的说明图。
图3是说明本发明的制造方法中的一例阳极氧化处理工序的模式端面图。
图4是说明本发明的制造方法中的一例金属填充工序等的模式端面图。
图5是说明比较例2的各向异性导电性部件的制造方法的顺序的模式剖视图。
图6是用于计算导电性部件(薄膜)的导通路的密度的说明图。
图7是表示[实施例]中的评价用半导体元件及评价用电路基板的连接方式的图示。
图8是用于测定按实施例1~6及比较例1及2获得的各向异性导电性部件(薄膜)的面方向的绝缘性(电阻)的装置的模式图。
图9是说明本发明的各向异性导电性部件的一例供给方试的模式图。
图10是说明本发明的各向异性导电性部件的一例供给方试的模式图。
图11是说明本发明的各向异性导电性部件的一例供给方试的模式图。
图中:1-各向异性导电性部件,2-绝缘性基材,3-导通路,4a、4b-突出部,5-基材内导通部,6-绝缘性基材的厚度,7-导通路间的宽度,8-导通路的直径,9-导通路的中心间距离(间距),12-铝基板,14a、14b、14c、14d-阳极氧化被膜,16a、16b、16c、16d-微孔,18a、18b、18c、18d-阻挡层,20-绝缘性基材,21-各向异性导电性部件,41-铜基板,42-抗蚀层,43-掩模,44-X射线,M-母模,45-微细结构抗蚀膜(残存抗蚀膜),46-镍导电性微细引线组,47-镀液,V-基板,48-片状基材材料,49-各向异性导电膜,51-微孔的单位格子,52-导电性电极部,61-器件,62-电极,71-卷芯,72-带(衬纸),73、82、92-各向异性导电性部件,81-收纳箱,91-树脂板,93-切断线,101、102、104、105、107、108-微孔,103、106、109-圆。
具体实施方式
以下,详细说明本发明的各向异性导电性部件及其制造方法。
本发明的各向异性导电性部件,是在绝缘性基材中,由导电性部件构成的多个导通路以相互被绝缘的状态在厚度方向贯通绝缘性基材,并且以上述各导通路的一端在所述绝缘性基材的一面露出,上述各导通路的另一端在所述绝缘性基材的另一面露出的状态设置的各向异性导电性部件,其中,
所述导通路的密度在200万个/mm2以上,所述绝缘性基材是由具有微孔的铝基板的阳极氧化被膜构成的结构体。
下面,参照图1对本发明的各向异性导电性部件进行说明。
图1是本发明的各向异性导电性部件的一例优选的实施方式的简略图,图1(A)是平面图、图1(B)是从图1(A)的切断面线IB-IB看的剖视图。
本发明的各向异性导电性部件1具备绝缘性基材2及由导电性部件构成的多个导通路3。
关于该导通路3,其轴线方向的长度是绝缘性基材2的厚度方向Z(Z1、Z2)的长度(厚度)以上,并且以密度达到200万个/mm2以上的方式,以相互被绝缘的状态贯通绝缘性基材2地设置。
此外,该导通路3,能以各导通路3的一端在绝缘性基材2的一面露出,各导通路3的另一端在绝缘性基材2的另一面露出的状态设置,但如图1(B)所示,优选各导通路3的一端从绝缘性基材2的一面2a突出,各导通路3的另一端从绝缘性基材2的另一面2b突出的状态设置。即,优选,各导通路3的两端具有从绝缘性基材的主面即2a及2b突出的各突出部4a及4b。
另外,该导通路3,优选以至少绝缘性基材2内的部分(以下也称为“基材内导通部5”。)与该绝缘性基材2的厚度方向Z(Z1、Z2)大致平行(在图1中平行)的方式设置。具体是,优选相对于上述绝缘性基材的厚度的上述导通路的中心线的长度(长度/厚度)为1.0~1.2,更优选为1.0~1.05。
接着,分别就绝缘性基材及导通路,对其材料、尺寸、形成方法等进行说明。
[绝缘性基材]
构成本发明的各向异性导电性部件的上述绝缘性基材,是由具有微孔的铝基板的阳极氧化被膜构成的结构体。
在本发明中,从更可靠地保证平面方向的导电部的绝缘性的观点考虑,关于所述微孔,优选由下述式(i)定义的规则化度在50%以上,更优选在70%以上,进一步优选在80%以上。
规则化度(%)=B/A×100    (i)
在上述式(i)中,A表示测定范围内的微孔的总数。B表示测定范围内的满足以下条件的微孔的数目,即,在以一微孔的重心为中心画与其它微孔的边缘内接的最短半径的圆时,在该圆的内部能够包含上述一微孔以外的6个微孔的重心。
图2是计算孔的规则化度的方法的说明图。采用图2更具体地说明上述式(i)。
图2(A)所示的微孔101,在以微孔101的重心为中心,画与其它微孔的边缘内接的半径最短的圆103(与微孔102内接。)时,在圆103的内部含有微孔101以外的6个微孔的重心。因此,微孔101被计入B。
图2(B)所示的微孔104,在以微孔104的重心为中心,画与其它微孔的边缘内接的半径最短的圆106(与微孔105内接。)时,在圆106的内部含有微孔104以外的5个微孔的重心。因此,微孔101未被计入B。
此外,图2(B)所示的微孔107,在以微孔107的重心为中心,画与其它微孔的边缘内接的半径最短的圆109(与微孔108内接。)时,在圆109的内部含有微孔107以外的7个微孔的重心。因此,微孔101未被计入B。
此外,从将后述的导通路设定为直管结构的观点考虑,上述微孔不具有分支结构,即阳极氧化被膜的一方表面的单位面积的微孔数X、和另一表面的单位面积的微孔数Y的比率,优选为X/Y=0.90~1.10,更优选为X/Y=0.95~1.05,进一步优选为X/Y=0.98~1.02。
另外,铝的阳极氧化被膜的原料即氧化氯,与构成以往公知的各向异性导电性薄膜等的绝缘性基材(例如热塑性合成橡胶等)同样,电阻率为1014Ω·cm左右。
在本发明中,优选上述绝缘性基材的厚度(图1(B)中用符号6表示的部分)为1~1000μm,更优选为30~300μm。如果绝缘性基材的厚度在此范围,则绝缘性基材的操作性良好。
此外,在本发明中,上述绝缘性基材上的上述导通路间的宽度(图1(B)中用符号7表示的部分),优选在10nm以上,更优选在20~200nm。如果绝缘性基材上的导通路间的宽度在此范围,则绝缘性基材作为绝缘性的隔壁良好地发挥作用。
在本发明中,上述绝缘性基材,例如,可通过阳极氧化铝基板,使通过阳极氧化产生的微孔贯通化来制造。
此处,关于阳极氧化及贯通化的处理工序,将在后述的本发明的各向异性导电性部件的制造方法中详述。
[导通路]
构成本发明的各向异性导电性部件的上述导通路由导电性部件构成。
上述导电性部件只要是电阻率在103Ω·cm以下的材料就不特限定。作为其具体例,优选例示金(Au)、银(Ag)、铜(Cu)、铝(Al)、镁(Mg)、镍(Ni)、掺杂有铟的锡氧化物(ITO)等。
其中,从导电性的观点考虑,优选铜、金、铝、镍,更优选铜、金。
此外,从成本的观点考虑,更优选只有从导通路的上述绝缘性基材的两面露出的面或突出的面(以下也称为“端面”。)的表面用金形成。
在本发明中,上述导通路为柱状,其直径(图1(B)中用符号8表示的部分)优选为5~500nm、更优选为20~400nm、进一步优选为40~200nm、最优选为50~100nm。由于如果导通路的直径在此范围,在流通电信号时可获得良好的应答,因此更适合将本发明的各向异性导电性部件用作电子元件的电连接部件或检查用插接件。
此外,如上所述,相对于上述绝缘性基材的厚度的上述导通路的中心线的长度(长度/厚度),优选为1.0~1.2,更优选为1.0~1.05。如果相对于上述绝缘性基材的厚度的上述导通路的中心线的长度在此范围,则能够评价上述导通路是直管结构,由于在流通电信号时可确实获得1对1的应答,因此更适合将本发明的各向异性导电性部件用作电子元件的检查用插接件或电连接部件。
此外,在本发明中,在上述导通路的两端从上述绝缘性基材的两面突出的情况下,该突出的部分(图1(B)中用符号4a及4b表示的部分,以下也称为“凸缘”。)的高度,优选为10~100nm、更优选为10~50nm。如果凸缘的高度在此范围,与电子器件的电极(垫片)部分的接合性提高。
在本发明中,上述导通路以通过上述绝缘性基材相互被绝缘状态存在,其密度在200万个/mm2以上,优选在1000万个/mm2以上、更优选在5000万个/mm2以上、进一步优选在1亿个/mm2以上。
通过上述导通路的密度在此范围,本发明的各向异性导电性部件即使在更加推进高集成化的现在也能够用作半导体元件等的电子器件的检查用插接件或电连接部件等。
在本发明中,邻接的各导通路的中心间距离(图1中用符号9表示的部分,以下也称为“间距”。),优选为20~500nm、更优选为40~200nm、进一步优选为50~140nm。如果间距在此范围,导通路直径和导通路间的宽度(绝缘性的隔壁厚度)的平衡则容易掌握。
在本发明中,上述导通路,例如,可通过向上述绝缘性基材上的贯通孔化的微孔形成的孔内部填充导电性部件即金属来制造。
此处,关于填充金属的处理工序,将在后述的本发明的各向异性导电性部件的制造方法中详述。
本发明的各向异性导电性部件,如上所述,上述绝缘性基材的厚度为1~1000μm、优选为30~300μm,并且上述导通路的直径为5~500nm、优选为20~400nm,是基于能够维持高的绝缘性,并且能够高密度确认导通的理由优选的。
本发明的各向异性导电性部件的制造方法(以下也称为“本发明的制造方法”。),是制造上述本发明的各向异性导电性部件的制造方法,至少具备以下工序:
阳极氧化处理工序,对铝基板进行阳极氧化处理;
贯通化处理工序,在所述阳极氧化处理工序后,使通过阳极氧化产生的微孔形成的孔贯通化,获得所述绝缘性基材;及
金属填充工序,在所述贯通化处理工序后,在获得的所述绝缘性基材上的被贯通化的孔的内部填充作为导电性部件的金属,获得所述各向异性导电性部件。孔进行贯通化,获得所述绝缘性基材,其中,所述孔是由通过所述阳极氧化而产生的微孔形成
接着,对本发明的制造方法中所用的铝基板以及对该铝基板实施的各处理工序进行详述。
[铝基板]
本发明的制造方法中所用的铝基板,不特别限定,作为其具体例,可列举:纯铝板;以铝为主成分含有微量异种元素的合金板;在低纯度的铝(例如回收材料)上蒸镀高纯铝的基板;在硅晶片、石英、玻璃等的表面上利用蒸镀、溅射等方法被覆了高纯铝的基板;叠层铝而成的树脂基板等。
在本发明中,在铝基板中,优选通过后述的阳极氧化处理工序设置阳极氧化被膜的表面,其铝纯度在99.5质量%以上、更优选在99.9质量%以上、进一步优选在99.99质量%以上。如果铝纯度在上述范围,则微孔排列的规则性良好。
此外,在本发明中,铝基板中的要实施后述的阳极氧化处理工序的表面,优选预先实施脱脂处理及镜面抛光处理。
<热处理>
在实施热处理时,优选用200~350℃实施30秒钟~2分钟左右。由此,通过后述的阳极氧化处理工序生成的微孔的排列的规则性提高。
优选热处理后的铝基板急速冷却。作为冷却的方法,例如,可列举直接投入水等中的方法。
<脱脂处理>
脱脂处理的目的是,采用酸、碱、有机溶剂等,溶解除去附着在铝基板表面上的尘土、脂、树脂等有机物成分等,防止在因有机成分而在后述的各处理中发生缺陷。
作为脱脂处理,具体,例如,可列举:使各种醇(例如甲醇等)、各种酮(例如甲乙酮等)、汽油、挥发油等有机溶剂在常温下与铝基板表面接触的方法(有机溶剂法);使含有肥皂、中性洗涤剂等界面活性剂的液体在从常温到80℃的温度下与铝基板表面接触,然后水洗的方法(界面活性剂法);使浓度为10~200g/L的硫酸水溶液,在从常温到70℃的温度下与铝基板表面接触30~80秒钟,然后水洗的方法;使浓度为5~20g/L的氢氧化钠水溶液在常温下与铝基板表面接触30秒钟左右,同时以铝基板表面作为阴极流通电流密度为1~10A/dm2的直流电流,进行电解,然后使浓度为100~500g/L的硝酸水溶液接触,进行中和的方法;使各种公知的阳极氧化处理用电解液在常温下与铝基板表面接触,同时以铝基板表面作为阴极流通电流密度为1~10A/dm2的直流电流,或流通交流电流,进行电解的方法;使浓度为10~200g/L的碱水溶液在40~50℃下与铝基板表面接触15~60秒钟,然后使浓度为100~500g/L的硝酸水溶液接触,进行中和的方法;使在轻油、煤油等中混合了界面活性剂、水等的乳化液在从常温到50℃的温度下与铝基板表面接触,然后水洗的方法(乳化脱脂法);使碳酸钠、磷酸盐类、界面活性剂等的混合液在从常温到50℃的温度下与铝基板表面接触30~180秒钟,然后水洗的方法(磷酸盐法)等。
在这些方法中,从能除去铝表面上的脂分,另外几乎不引起铝的溶解的观点考虑,优选有机溶剂法、界面活性剂法、乳化脱脂法、磷酸盐法。
此外,在脱脂处理中也能够采用以往公知的脱脂剂。具体讲,例如,可通过按规定的方法采用市售的各种脱脂剂来进行。
<镜面抛光处理>
镜面抛光处理是为了消除铝基板表面上的凹凸,提高利用电沉积法等的粒子形成处理的均匀性或再现性而进行的。作为铝基板表面上的凹凸,例如,在是轧制铝基板时,可列举轧制时发生的轧制痕迹。
在本发明中,镜面抛光处理不特别限定,可采用以往公知的方法。例如,机械研磨、化学研磨、电解研磨。
作为机械研磨,例如,可列举用各种市售的研磨布研磨的方法、组合市售的各种研磨剂(例如金刚石、氧化铝)和抛光轮的方法等。具体是,在采用研磨剂时,适合例示随着时间变化将使用的研磨剂从粗粒子向细粒子变更地进行的方法。在此种情况下,作为最终采用的研磨剂,优选#1500的研磨剂。由此,能够将光泽度设定在50%以上(在是轧制铝时,在其轧制方向及宽度方向都在50%以上)。
作为化学研磨,例如,可列举“铝手册”,第6版,(社)日本铝协会编,2001年,p.164-165中记载的各种方法等。
此外,还可适当地例示磷酸-硝酸法、Alupol I法、Alupol V法、AlcoaR5法、H3PO4-CH3COOH-Cu法、H3PO4-HNO3-CH3COOH法。其中,优选磷酸-硝酸法、H3PO4-CH3COOH-Cu法、H3PO4-HNO3-CH3COOH法。
通过化学研磨,能够将光泽度设定在70%以上(在是轧制铝时,在其轧制方向及宽度方向都在70%以上)。
作为电解研磨,例如,可列举:“铝手册”,第6版,(社)日本铝协会编,2001年,p.164-165中记载的各种方法;美国专利第2708655号说明书记载的方法;“实务表面技术”,vol.33,No.3,1986年,p.32-38中记载的方法等。
通过电解研磨,能够将光泽度设定在70%以上(在是轧制铝时,在其轧制方向及宽度方向都在70%以上)。
上述方法可以适宜组合使用。具体是,例如,适合列举在实施随着时间变化将研磨剂从粗粒子向细粒子变更的机械研磨,然后实施电解研磨的方法。
通过镜面抛光处理,例如,可获得平均表面粗糙度Ra在0.1μm以下、光泽度在50%以上的表面。平均表面粗糙度Ra优选在0.03μm以下、更优选在0.02μm以下。此外,光泽度优选在70%以上、更优选在80%以上。
再有,光泽度是在与轧制方向垂直的方向,可按JIS Z8741-1997的“方法3  60度镜面光泽”的标准求出的镜面反射率。具体是,采用变角光泽计(例如,VG-1D,日本电色工业制),在镜面反射率为70%以下时按入反射角度60度测定,在镜面反射率超过70%时按入反射角度20度测定。
[阳极氧化处理工序]
上述阳极氧化工序,是通过对上述铝基板实施阳极氧化处理,在该铝基板表面上形成具有微孔的氧化膜的工序。
本发明的制造方法中的阳极氧化处理,能够采用公知的方法,但由于优选上述绝缘性基材是具有以由上记式(i)定义的规则化度达到50%以上的方式排列的微孔的铝基板的阳极氧化被膜,因此优选采用后述的自规则化法或恒压处理。
自规则化法,是利用阳极氧化被膜的微孔规则地排列的性质,通过排除扰乱规则排列的因素,提高规则性的方法。具体是,使用高纯度的铝,用与电解液的种类一致的电压,用长时间(例如从几小时到几十小时)低速形成阳极氧化被膜。
在该方法中,由于微孔的直径(孔径)依赖于电压,因此通过控制电压,能够某种程度地获得所希望的孔径。
要用自规则化法形成微孔,只要至少实施后述的阳极氧化处理(A)即可,但优选用按顺序实施后述的阳极氧化处理(A)、脱膜处理(B)及再阳极氧化处理(C)的方法(自规则化法I)、或至少一次按顺序实施后述的阳极氧化处理(D)和氧化膜溶解处理(E)的方法(自规则化法II)等形成。
接着,对适合方式的自规则化法I及自规则化法II的各处理进行详述。
[自规则化法I]
<阳极氧化处理(A)>
阳极氧化处理(A)中的电解液的平均流速,优选为0.5~20.0m/min、更优选为1.0~15.0m/min、进一步优选为2.0~10.0m/min。通过按上述范围的速度进行阳极氧化处理(A),能够具有均匀且高的规则性。
此外,按上述条件使电解液流动的方法不特别限定,例如,可采用使用搅棒这样的普通搅拌装置的方法。尤其,如果采用能按数字显示控制搅拌速度的搅棒,则能够控制平均流速,因此是优选的。作为这样的搅拌装置,例如,可列举“电磁搅棒HS-50D(AS ONE制)”等。
阳极氧化处理(A),例如,可采用在酸浓度为1~10质量%的溶液中,以铝基板作为阳极进行通电的方法。
作为阳极氧化处理(A)中所使用的溶液,优选是酸溶液,更优选是盐酸、硫酸、磷酸、铬酸、草酸、氨基磺酸、苯磺酸、酰胺磺酸、乙醇酸、酒石酸、苹果酸、柠檬酸等,其中更优选硫酸、磷酸、草酸。这些酸可以单独使用,也可以组合使用2种以上。
阳极氧化处理(A)的条件,由于根据使用的电解液有多种变化,因此不能一概而定,但一般优选电解液浓度为0.1~20质量%、液温为-10~30℃、电流密度为0.01~20A/dm2、电压为3~500V、电解时间为0.5~30小时的条件,更优选电解液浓度为0.5~15质量%、液温为-5~25℃、电流密度为0.05~15A/dm2、电压为5~250V、电解时间为1~25小时的条件,进一步优选电解液浓度为1~10质量%、液温为0~20℃、电流密度为0.1~10A/dm2、电压为10~200V、电解时间为2~20小时的条件。
阳极氧化处理(A)的处理时间,优选0.5分钟~16小时,更优选1分钟~12小时、进一步优选为2分钟~8小时。
阳极氧化处理(A),除在恒压下进行以外,也能够采用使电压间断或连续变化的方法。在此种情况下,优选依次降低电压。由此,能够降低阳极氧化被膜的电阻,在阳极氧化被膜上生成微细的微孔,因此尤其在通过电沉积处理进行封孔处理时,在提高均匀性这点上优选。
在本发明中,通过这样的阳极氧化处理(A)形成的阳极氧化被膜的膜厚,优选为1~1000μm、更优选为5~500μm、进一步优选为10~300μm。
此外,在本发明中,优选通过这样的阳极氧化处理(A)形成的阳极氧化被膜的微孔的平均孔密度为50~1500个/μm2
此外,微孔所占的面积率优选为20~50%。
此处,微孔所占的面积率,按微孔的开口部的面积的合计与铝表面的面积的比例定义。
<脱膜处理(B)>
脱膜处理(B)是溶解除去通过上述阳极氧化处理(A)形成于铝基板表面上的阳极氧化被膜的处理。
在通过上述阳极氧化处理(A)在铝基板表面上形成阳极氧化被膜后,也可以立即实施后述的贯通化处理工序,但优选在上述阳极氧化处理(A)后,在另外按顺序实施了脱膜处理(B)及后述的再阳极氧化处理(C)后,实施后述的贯通化处理工序。
关于阳极氧化被膜,由于越接近铝基板规则性越提高,因此通过利用该脱膜处理(B)一次将阳极氧化被膜除去,使残存在铝基板的表面上的阳极氧化被膜的底部分在表面露出,能够获得规则的凹坑。因此,在脱膜处理(B)中,可不使铝溶解地只使由氧化铝构成的阳极氧化被膜溶解。
作为氧化铝溶解液,优选含有选自由铬化合物、硝酸、磷酸、锆系化合物、钛系化合物、锂盐、铈盐、镁盐、氟硅酸钠、氟化锌、锰化合物、钼化合物、镁化合物、钡化合物及卤素单体组成的组中的至少1种的水溶液。
作为具体的铬化合物,例如,可列举氧化铬(III)、无水铬(VI)酸等。
作为锆系化合物,例如,可列举氟化锆铵、氟化锆、氯化锆。
作为钛化合物,例如,可列举氧化钛、硫化钛。
作为锂盐,例如,可列举氟化锂、氯化锂。
作为铈盐,例如,可列举氟化铈、氯化铈。
作为镁盐,例如,可列举硫化镁。
作为锰化合物,例如,可列举过锰酸钠、过锰酸钙。
作为钼化合物,例如,可列举钼酸钠。
作为镁化合物,例如,可列举氟化镁·五水合物。
作为钡化合物,例如,可列举氧化钡、醋酸钡、碳酸钡、氯酸钡、氯化钡、氟化钡、碘化钡、乳酸钡、草酸钡、高氯酸钡、硒酸钡、亚硒酸钡、硬脂酸钡、亚硫酸钡、钛酸钡、氢化钡、硝酸钡、或它们的水合物等。
在上述钡化合物中,优选氧化钡、醋酸钡、碳酸钡,更优选氧化钡。
作为卤素单体,例如,可列举氯、氟、溴。
其中,优选上述氧化铝溶解液是含有酸的水溶液,作为酸,可列举硫酸、磷酸、硝酸、盐酸等,也可以是2种以上的酸的混合物。
作为酸浓度,优选在0.01mol/L以上、更优选在0.05mol/L以上,进一步优选在0.1mol/L以上。上限不特别限定,但一般优选在10mol/L以下、更优选在5mol/L以下。不需要地高的浓度也不经济,如果更高,则有铝基板溶解的顾虑。
氧化铝溶解液,优选在-10℃以上、更优选在-5℃以上、进一步优选在0℃以上。再有,如果采用沸腾的氧化铝溶解液,则规则化的起点被破坏、扰乱,因此优选不使其沸腾地采用。
氧化铝溶解液溶解氧化铝,但溶解铝。此处,氧化铝溶解液只要实质上不使铝溶解即可,也可以使铝稍微溶解的溶解液。
脱膜处理(B)可通过使形成有阳极氧化被膜的铝基板与上述的氧化铝溶解液接触来进行。使其接触的方法不特别限定,例如,可列举浸渍法、喷涂法。其中,优选浸渍法。
浸渍法是将形成有阳极氧化被膜的铝基板浸渍在上述氧化铝溶解液中的处理。如果在浸渍处理时进行搅拌,则能够进行均匀的处理,因此是优选的。
浸渍处理的时间,优选在10分钟以上、更优选在1小时以上、进一步优选在3小时以上、5小时以上。
<再阳极氧化处理(C)>
在通过上述脱膜处理(B)除去阳极氧化被膜,在铝基板的表面上形成规则的凹坑后,通过再实施阳极氧化处理,能够形成微孔的规则化度更高的阳极氧化被膜。
再阳极氧化处理(C)中的阳极氧化处理可以采用以往公知的方法,但优选按与上述的阳极氧化处理(A)相同的条件进行。
此外,也可以适当地采用将直流电压固定,同时断续地重复电流的开通及断开的方法、及使直流电压断续地变化,同时重复电流的开通及断开的方法。根据上述方法,可在阳极氧化被膜上生成微细的微孔,因此尤其在通过电沉积处理进行封孔处理时,在均匀性提高这点上是优选的。
此外,如果在低温下进行再阳极氧化处理(C),则微孔的排列变得规则,而且孔径也变得均匀。
另一方面,通过在相对的高温下进行再阳极氧化处理(C),可打乱微孔的排列,此外,能够使孔径的偏差在规定的范围内。此外,能够根据处理时间控制孔径的偏差。
在本发明中,通过这样的再阳极氧化处理(C)形成的阳极氧化被膜的膜厚,优选在30~1000μm、更优选在50~500μm。
此外,在本发明中,通过这样的再阳极氧化处理(C)形成的阳极氧化被膜的微孔的孔径,优选在0.01~0.5μm、更优选在0.02~0.1μm。
平均孔密度优选在1000万个/mm2以上。
在自规则化方法I中,代替上述的阳极氧化处理(A)及脱膜处理(B),例如,也可以通过物理方法、粒子射线法、嵌段共聚物法、抗蚀剂图形·曝光·刻蚀法等,形成成为利用上述再阳极氧化处理(C)生成微孔的起点的凹坑。
<物理方法>
例如,可列举采用压印法(将具有突起的基板或辊压接在铝板上,形成凹部的复制法、压印图案加工法)的方法。具体,可列举将表面具有多个突起的基板压紧在铝表面上形成凹坑的方法。例如,可采用在特开平10-121292号公报中记载的方法。
此外,还可列举在铝表面上使聚苯乙烯球以稠密状态排列,在从其上面蒸镀SiO2后,除去聚苯乙烯球,以蒸镀的SiO2作为掩模刻蚀基板,形成凹坑的方法。
<粒子射线法>
粒子射线法是通过对铝表面照射粒子射线形成凹坑的方法。粒子射线法具有能够自由地控制凹坑位置的优点。
作为粒子射线,例如,可列举带电粒子束、集束离子束(FIB:FocusedIon Beam)、电子束。
作为粒子射线法,例如,也可采用在特开2001-105400号公报中记载的方法。
<嵌段共聚物法>
嵌段共聚物法是在铝表面形成嵌段共聚物层,在通过热退火在嵌段共聚物层上形成海岛结构后,除去岛部分形成凹坑方法。
作为嵌段共聚物法,例如,可以采用在特开2003-129288号公报中记载的方法。
<抗蚀剂图形·曝光·刻蚀法>
抗蚀剂图形·曝光·刻蚀法,是利用光刻蚀法或电子束刻蚀法对铝板表面的抗蚀层实施曝光及显影,在形成抗蚀图形后将其刻蚀,设置抗蚀层,通过刻蚀形成贯通到铝表面的凹坑的方法。
[自规则化方法II]
<第1工序:阳极氧化处理(D)>
阳极氧化处理(D)能够采用以往公知的电解液,但在直流恒压条件下,规定为通电时的膜形成速度A和非通电时的膜形成速度B时,通过采用用以下通式(ii)表示的参数R满足160≤R≤200、优选170≤R≤190、更优选175≤R≤185的电解液,实施处理,能够大幅度提高孔的规则排列性。
R=A[nm/s]÷(B[nm/s]×加电压[V]……(ii)
阳极氧化处理(D)中的电解液的平均流速,与上述阳极氧化处理(A)同样,优选为0.5~20.0m/min、更优选为1.0~15.0m/min、进一步优选为2.0~10.0m/min。通过按上述范围的流速进行阳极氧化处理(D),能够具有均匀且高的规则性。
此外,按上述条件使电解液流动的方法,与上述阳极氧化处理(A)相同,不特别限定,例如,可采用使用搅棒这样的普通搅拌装置的方法。尤其,如果采用能按数字显示控制搅拌速度的搅棒,则能够控制平均流速,因此是优选的。作为这样的搅拌装置,例如,可列举“电磁搅棒HS-50D(AS ONE制)”等。
此外,作为阳极氧化处理液的粘度,25℃ 1个大气压下的粘度优选为0.0001~100.0Pa·s、更优选为0.0005~80.0Pa·s。通过用具有上述范围的粘度的电解液进行阳极氧化处理(D),能够具有均匀且高的规则性。
作为阳极氧化处理(D)中所使用的电解液,酸性、碱性都能使用,但从提高孔的正圆度的观点出发适合采用酸性的电解液。
具体地说,与上述阳极氧化处理(A)同样,更优选是盐酸、硫酸、磷酸、铬酸、草酸、乙醇酸、酒石酸、苹果酸、柠檬酸、磺胺酸、苯磺酸、酰胺磺酸等,其中更优选硫酸、磷酸、草酸。这些酸可以单独使用,也可以组合使用2种以上,可以由上述通式(ii)的计算式调整到所希望的参数后使用。
阳极氧化处理(D)的条件,由于根据使用的电解液有多种变化,因此不能一概而定,但与上述阳极氧化处理(A)同样,一般优选电解液浓度为0.1~20质量%、液温为-10~30℃、电流密度为0.01~20A/dm2、电压为3~500V、电解时间为0.5~30小时的条件,更优选电解液浓度为0.5~15质量%、液温为-5~25℃、电流密度为0.05~15A/dm2、电压为5~250V、电解时间为1~25小时的条件,进一步优选电解液浓度为1~10质量%、液温为0~20℃、电流密度为0.1~10A/dm2、电压为10~200V、电解时间为2~20小时的条件。
在本发明中,通过这样的阳极氧化处理(D)形成的阳极氧化被膜的膜厚,优选为0.1~300μm、更优选为0.5~150μm、进一步优选为1~100μm。
此外,在本发明中,优选通过这样的阳极氧化处理(D)形成的阳极氧化被膜的微孔的平均孔密度为50~1500个/μm2
此外,微孔所占的面积率优选为20~50%。
此处,微孔所占的面积率,按微孔的开口部的面积的合计与铝表面的面积的比例定义。
通过该阳极氧化处理(D),如图3(A)所示,可在铝基板12的表面上形成具有微孔16a的阳极氧化被膜14a。再有,在阳极氧化被膜14a的铝基板12侧存在阻挡层18a。
<第2工序:氧化膜溶解处理(E)>
氧化膜溶解处理(E)是使存在于通过上述阳极氧化处理(D)形成的阳极氧化被膜中的孔的直径扩大的处理(孔径扩大处理)。
氧化膜溶解处理(E),可通过使上述阳极氧化处理(D)后的铝基板与酸水溶液或碱水溶液接触来进行。使其接触的方法不特别限定,例如,可列举浸渍法、喷涂法。其中,优选浸渍法。
在氧化膜溶解处理(E)中,在采用酸水溶液时,优选采用硫酸、磷酸、硝酸、盐酸等无机酸或这些混合物的水溶液。其中,不含铬酸的水溶液在安全性优良这点上是优选的。酸水溶液的浓度优选为1~10质量%。酸水溶液的温度优选为25~60℃。
另一方面,在氧化膜溶解处理(E)中,在采用碱水溶液时,优选采用选自由氢氧化钠、氢氧化钾及氢氧化锂组成的组中的至少1种碱的水溶液。碱水溶液的浓度优选为0.1~5质量%。碱水溶液的温度优选为20~35℃。
具体,例如,适合采用50g/L、40℃的磷酸水溶液,0.5g/L、30℃的氢氧化钠水溶液、或0.5g/L、30℃的氢氧化钾水溶液。
在酸水溶液或碱水溶液中浸渍的时间,优选在8~120分钟、更优选在10~90分钟、进一步优选在15~60分钟。
此外,在氧化膜溶解处理(E)中,孔径的扩大量因阳极氧化处理(D)的条件而异,但处理前的扩大比优选为1.05倍~100倍、更优选为1.1倍~75倍、进一步优选为1.2倍~50倍。
通过该氧化膜溶解处理(E),如图3(B)所示,图3(A)所示的阳极氧化被膜14a的表面及微孔16a的内部(阻挡层18a及多孔质层)溶解,可获得在铝基板12上具有阳极氧化被膜14b且该阳极氧化被膜14b具有微孔16b的铝部件。再有,与图3(A)同样,在阳极氧化被膜14b的铝基板12侧存在阻挡层18b。
<第3工序:阳极氧化处理(D)>
在自规则化方法II中,优选在上述氧化膜溶解处理(E)后再次实施上述阳极氧化处理(D)。
通过再次的阳极氧化处理(D),如图3(C)所示,图3(B)所示的铝基板12的氧化反应进展,可获得在铝基板12上具有阳极氧化被膜14c且该阳极氧化被膜14c具有比微孔16b深的微孔16c的铝部件。再有,与图3(A)同样,在阳极氧化被膜14c的铝基板12侧存在阻挡层18c。
<第4工序:氧化膜溶解处理(E)>
在自规则化方法II中,优选在按顺序实施了上述阳极氧化处理(D)、上述氧化膜溶解处理(E)及上述阳极氧化处理(D)后,再实施上述氧化膜溶解处理(E)。
通过该处理,由于处理液进入到微孔中,所以通过在第3工序中实施的阳极氧化处理(D)形成的阳极氧化被膜全部溶解,能够通过在第3工序中实施的阳极氧化处理(D)形成的微孔的孔径扩大。
即,通过再次的氧化膜溶解处理(E),如图3(D)所示,由图3(C)所示的阳极氧化被膜14c的变曲点表面侧的微孔16c的内部溶解,可获得在铝基板12上具有阳极氧化被膜14d且该阳极氧化被膜14d具有直管状的微孔16d的铝部件。再有,与图3(A)同样,在阳极氧化被膜14d的铝基板12侧存在阻挡层18d。
此处,微孔的孔径的扩大量因在第3工序中实施的阳极氧化处理(D)的条件而异,但处理前的扩大比优选为1.05倍~100倍、更优选为1.1倍~75倍、进一步优选为1.2倍~50倍。
自规则化方法II,将上述阳极氧化处理(D)和上述氧化膜溶解处理(E)的循环进行一次以上。重复的次数越多上述孔的排列的规则性越高。
此外,通过使在临前的阳极氧化处理(D)中形成的阳极氧化被膜在氧化膜溶解处理(E)中全部溶解,从膜表面看的微孔的正圆度显著提高,因此优选将上述循环重复进行2次以上,更优选重复进行3次以上,进一步优选重复进行4次以上。
此外,在2次以上重复进行上述循环时,各次的氧化膜溶解处理及阳极氧化处理的条件可以分别相同,也可以不相同,此外,也可以以阳极氧化处理结束最终的处理。
[恒压处理]
恒压处理是用长时间(例如从几小时到几十小时)以低速使阳极氧化被膜形成的处理方法。在该处理方法中,由于孔径依赖于电压,所以从防止微孔的分支的观点出发,必须控制电压稳定。
阳极氧化处理中的电解液的平均流速,优选为0.5~20.0m/min、更优选为1.0~15.0m/min、进一步优选为2.0~10.0m/min。通过按上述范围的流速进行阳极氧化处理,能够具有均匀且高的规则性。
此外,按上述条件使电解液流动的方法不特别限定,例如,可采用使用搅棒这样的普通搅拌装置的方法。尤其,如果采用能按数字显示控制搅拌速度的搅棒,则能够控制平均流速,因此是优选的。作为这样的搅拌装置,例如,可列举“电磁搅棒HS-50D(AS ONE制)”等。
阳极氧化处理,例如,能够采用在酸浓度为1~10质量%的溶液中,以铝基板作为阳极进行通电的方法。
作为阳极氧化处理中所使用的溶液,优选是酸溶液,更优选是硫酸、磷酸、铬酸、草酸、氨基磺酸、苯磺酸、酰胺磺酸、乙醇酸、酒石酸、苹果酸、柠檬酸等,其中更优选硫酸、磷酸、草酸。这些酸可以单独使用,也可以组合使用2种以上。
阳极氧化处理的条件,由于根据使用的电解液有多种变化,因此不能一概而定,但一般优选电解液浓度为0.1~20质量%、液温为-10~30℃、电流密度为0.01~20A/dm2、电压为3~300V、电解时间为0.5~50小时的条件,更优选电解液浓度为0.5~15质量%、液温为-5~25℃、电流密度为0.05~15A/dm2、电压为5~250V、电解时间为1~25小时的条件,进一步优选电解液浓度为1~10质量%、液温为0~20℃、电流密度为0.1~10A/dm2、电压为10~200V、电解时间为2~20小时的条件。
阳极氧化处理的处理时间,优选0.5分钟~16小时,更优选1分钟~12小时、进一步优选为2分钟~8小时。
在本发明中,通过这样的阳极氧化处理形成的阳极氧化被膜的膜厚,优选为1~1000μm、更优选为5~500μm、进一步优选为10~300μm。
此外,在本发明中,优选通过这样的阳极氧化处理形成的阳极氧化被膜的微孔的平均孔径密度为50~1500个/μm2
此外,微孔所占的面积率优选为20~50%。
此处,微孔所占的面积率,按微孔的开口部的面积的合计与铝表面的面积的比例定义。
[贯通化处理工序]
上述贯通化处理工序,是在上述阳极氧化处理工序后,使通过上述阳极氧化生成的微孔形成的孔贯通化,获得上述绝缘性基材的工序。
作为上述贯通化处理工序,具体,例如,可列举:在上述阳极氧化处理工序后,将铝基板(图3(D)中用符号12表示的部分)溶解,将阳极氧化被膜的底部(图3(D)中用符号18d表示的部分)除去的方法;在上述阳极氧化处理工序后,将铝基板及铝基板附近的阳极氧化被膜切断的方法等。
接着,对适合方式的前者的方法进行详述。
<铝基板的溶解>
上述阳极氧化处理工序后的铝基板的溶解,采用难溶解阳极氧化被膜(氧化铝)而容易溶解铝的处理液。
即,采用具有铝溶解速度为1μm/分钟以上、优选为3μm/分钟以上、更优选为5μm/分钟以上,及阳极氧化被膜溶解速度为0.1nm/分钟以下、优选为0.05nm/分钟以下、更优选为0.01nm/分钟以下的条件的处理液。
具体是,使用至少含有1种其离子化倾向比铝低的金属化合物,并且pH在4以下8以上、优选3以下9以上、更优选2以下10以上的处理液,进行浸渍处理。
作为这样的处理液,优选以酸或碱为基础,配合有例如锰、锌、铬、铁、镉、钴、镍、锡、铅、锑、铋、铜、汞、银、钯、铂、金的化合物(氯化铂酸)、它们的氟化物、它们的氯化物等的处理液。
其中,优选酸水溶液基,优选混合氯化物。
尤其,从处理范围的观点出发,优选在盐酸水溶液中混合氯化汞的处理液(盐酸/氯化汞)、在盐酸水溶液中混合氯化铜的处理液(盐酸/氯化铜)。
再有,这样的处理液的组成不特别限定,例如,能够采用溴/甲醇混合物、溴/乙醇混合物、王水等。
此外,这样的处理液的酸或碱的浓度,优选为0.01~10mol/L,更优选为0.05~5mol/L。
另外,采用这样的处理液的处理温度,优选为-10℃~80℃,更优选为0℃~60℃。
在本发明中,关于铝基板的溶解,可通过使上述阳极氧化处理工序后的铝基板与上述处理液接触来进行。使其接触的方法不特别限定,例如,可列举浸渍法、喷涂法。其中,优选浸渍法。作为此时接触的时间,优选为10秒钟~5小时、更优选为1分钟~3小时。
<阳极氧化被膜的底部的除去>
关于将铝基板溶解后的阳极氧化被膜的底部的除去,可通过使其浸渍在酸水溶液或碱水溶液中来进行。通过除去底部的阳极氧化被膜,可使微孔形成的孔贯通。
关于阳极氧化被膜的底部的除去,优选,用预先将其浸渍在pH缓冲液中,在从微孔形成的孔的开口侧向孔内填充了pH缓冲液后,在开口部的反面,即阳极氧化被膜的底部使其与酸水溶液或碱水溶液接触的方法来进行。
在采用酸水溶液时,优选采用硫酸、磷酸、硝酸、盐酸等无机酸或这些混合物的水溶液。酸水溶液的浓度优选为1~10质量%。酸水溶液的温度优选为25~40℃。
另一方面,在采用碱水溶液时,优选采用选自由氢氧化钠、氢氧化钾及氢氧化锂组成的组中的至少1种碱的水溶液。碱水溶液的浓度优选为0.1~5质量%。碱水溶液的温度优选为20~35℃。
具体,例如,适合采用50g/L、40℃的磷酸水溶液,0.5g/L、30℃的氢氧化钠水溶液、或0.5g/L、30℃的氢氧化钾水溶液。
在酸水溶液或碱水溶液中浸渍的时间,优选为8~120分钟、更优选为10~90分钟、进一步优选为15~60分钟。
此外,在预先将其浸渍在pH缓冲液中时,使用与上述酸/碱适宜对应的缓冲液。
通过该贯通化处理工序,可获得图3(D)所示的没有铝基板12及阻挡层18d的状态的结构物,即,可获得图4(A)所示的绝缘性基材20。
另一方面,作为切断后者的铝基板及铝基板附近的阳极氧化被膜的方法,适合例示采用利用激光等的切削处理或各种研磨等,将铝基板(图3(D)中用符号12表示的部分)及阳极氧化被膜的底部(图3(D)中用符号18d表示的部分)物理地除去的方法。
[金属填充工序]
上述金属填充工序,是在上述贯通化处理工序后,将导电性部件即金属填充在获得的上述绝缘性基材上的贯通化的孔的内部,获得上述各向异性导电性部件的工序。
此处,填充的金属是构成各向异性导电性部件的导通路的金属,与在本发明的各向异性导电性部件中说明的相同。
在本发明的制造方法中,作为金属的填充方法,可采用电解镀膜法或无电解镀膜法。
此处,在着色等中所用的以往公知的电解镀膜法中,有选择地在孔中使金属以高纵横比析出(生长)是困难的。认为这是因为,析出金属在孔内被消耗,即使将电解进行一定时间以上镀膜也不生长。
因此,在本发明的制造方法中,在利用电解镀膜法填充金属时,在脉冲电解或恒电位电解时需要准备非工作时间。非工作时间要求在10秒钟以上、优选30~60秒钟。
此外,为了促进电解液的搅拌,最好加上超声波。
另外,电解电压通常在20V以下,最好在10V以下,但优选通过预先测定使用的电解液中的目标金属的析出电位,在该电位+1V以内进行恒电位电解。再有,在进行恒电位电解时,最好并用循环伏安测量法,可以采用Solartron公司、BAS公司、北斗电工公司、IVIUM公司等的恒电位仪。
关于镀液可以采用以往公知的镀液。
具体是,在使铜析出时一般采用硫酸铜水溶液,但硫酸铜的浓度优选为1~300g/L、更优选为100~200g/L。此外,如果在电解液中添加盐酸则能促进析出。在此种情况下,优选盐酸浓度为10~20g/L。
此外,在使金析出时,最好采用四氯化金的硫酸溶液,用交流电解进行镀膜。
再有,在无电解镀膜法中,要在由纵横比高的微孔构成的孔中完全填充金属需要长时间,因此在本发明的制造方法中,最好用电解镀膜法填充金属。
通过该金属填充工序,可获得图4(B)所示的各向异性导电性部件21。
[表面平滑化处理]
在本发明的制造方法中,优选具备在上述金属填充工序后,通过化学机械研磨处理使各向异性导电性部件的表面及背面平滑化的表面平滑化处理工序。
通过进行化学机械研磨(CMP:Chemical Mechanical Polishing)处理,能够使填充了金属后的绝缘性基材(即各向异性导电性部件)的表面及背面平滑化并将附着在表面上的多余金属除去。
在CMP处理中,能够采用FUJIMI INCORPORATED公司制的PNANERLITE-7000,日立化成公司制的GPX HSC800、旭硝子(セイミケミカル)公司制的CL-1000等CMP浆液。
再有,由于不想研磨阳极氧化被膜,因此也就不优选采用层间绝缘膜或势垒金属用的浆液。
[修整处理]
在本发明的制造方法中,在实施了上述金属填充工序或上述CMP处理时,优选,在上述表面平滑化处理工序后,具备修整处理工序。
上述修整处理工序,是在实施了上述金属填充工序或上述CMP处理时,在上述表面平滑化处理工序后,只将各向异性导电性部件的绝缘性基材部分除去,使导通路突出的工序。
此处,关于修整处理,只要是不溶解构成导通路的金属的条件,就能按与上述的氧化膜溶解处理(E)相同的处理条件实施。尤其,优选采用容易管理溶解速度的磷酸。
通过该修整处理,可获得图4(C)所示的各向异性导电性部件21。
[电沉积处理]
在本发明的制造方法中,也可以代替上述修整处理工序,或在上述修整处理工序后,具备只在图4(B)所示的导通路3的表面再使相同或不同的导电性金属析出的电沉积处理工序(图4(D))。
在本发明中,电沉积处理是还包含利用异种金属的电阴性度的差异的无电解镀膜处理的处理。
此处,无电解镀膜处理是浸渍在无电解镀膜处理液(例如,在pH1~9的含有贵金属的处理液中适宜混合了pH为6~13的还原剂处理液的液体)中的工序。
在本发明的制造方法中,优选上述修整处理及上述电沉积处理在各向异性导电性部件的使用临前实施。由于通过在使用临前实施这些处理,构成凸起部分的导通路的金属直到使用临前都不氧化,因此是优选的。
[保护膜形成处理]
在本发明的制造方法中,用氧化铝形成的绝缘性基材,由于因与空气中的水分水和,随着时间变化孔径发生变化,所以优选在上述金属填充工序前实施保护膜形成处理。
作为保护膜,可列举含有Zr元素及/或Si元素的无机保护膜、或含有水溶性聚合物的有机保护膜。
具有Zr元素的保护膜的形成方法不特别限定,例如,一般采用在溶解有锆化合物的水溶液中直接浸渍处理的方法。此外,从保护膜的强固性和稳定性的观点出发,优选采用一同溶解有磷化合物的水溶液。
此处,作为锆化合物,具体,例如,可列举锆、氟化锆、氟锆酸钠、氟锆酸钙、氯化锆、氯氧化锆、硝酸氧锆、硫酸锆、乙醇锆盐、丙醇锆盐、丁醇锆盐、锆乙酰丙酮、四氯双(四氢呋喃)锆、双(甲基环戊二烯)锆二氯化物、二环戊二烯锆二氯化物、乙烯双(茚基)锆(IV)二氯化物等,其中优选氟锆酸钠。
此外,作为水溶液中的锆化合物的浓度,从保护膜厚度的均匀性的观点考虑,优选为0.01~10wt%、更优选为0.05~5wt%。
作为磷化合物,可列举磷酸、磷酸钠、磷酸钙、磷酸氢钠、磷酸氢钙等,其中,优选磷酸氢钠。
此外,作为水溶液中的磷化合物的浓度,从保护膜厚度的均匀性的观点考虑,优选为0.1~20wt%、更优选为0.5~10wt%。
此外,作为处理温度,优选0~120℃,更优选20~100℃。
另一方面,具有Si元素的保护膜的形成方法不特别限定,例如,一般采用在溶解有碱金属硅酸盐的水溶液中直接浸渍处理的方法。
碱金属硅酸盐的水溶液,可根据硅酸盐的成分即氧化硅SiO2和碱金属氧化物M2O的比率(一般按[SiO2]/[M2O]的摩尔比表示。)和浓度进行保护膜厚度的调节。
此处,作为M,尤其适合采用钠、钾。
此外,关于摩尔比,优选[SiO2]/[M2O]为0.1~5.0、更优选为0.5~3.0。
另外,SiO2的含量,优选为0.1~20质量%、更优选为0.5~10质量%。
作为有机保护膜,优选采用在溶解有水不溶性聚合物的有机溶剂中直接浸渍后,通过加热处理只使溶剂挥发的方法。
作为水不溶性聚合物,例如,可列举聚偏氯乙烯、聚(甲)丙烯腈、聚砜、聚氯乙烯、聚乙烯、聚碳酸酯、聚苯乙烯、聚酰胺、玻璃纸等。
此外,作为有机溶剂,可列举二氯化乙烯、环己烷、甲基乙基甲酮、甲醇、乙醇、丙醇、乙二醇一甲基醚、1-甲氧基-2-丙醇、2-甲氧基乙酸乙酯、1-甲氧基-2-乙酸丙酯、二甲氧基乙烷、乳酸甲酯、N,N-二甲基乙酰胺、N,N-二甲基甲酰胺、四甲基脲醛、N-甲基吡咯烷酮、二甲基亚砜、环丁砜、γ-丁内酯、甲苯等。
作为浓度,优选为0.1~50wt%、更优选为1~30wt%。
此外,作为溶剂挥发时的加热温度,优选为30~300℃、更优选为50~200℃。
在保护膜形成处理后,包含保护膜的阳极氧化被膜的膜厚,优选为0.1~1000μm、更优选为1~500μm。
在本发明的制造方法中,可以根据要获得的各向异性导电性部件的用途,通过实施加热处理控制硬度及耐热循环性。
例如,优选用100℃以上加热,更优选用200℃以上,进一步优选用400℃以上加热。此外作为加热时间,优选10秒钟~24小时、更优选1分钟~12小时、进一步优选30分钟~8小时。通过这样的热处理硬度提高,即使在半导体制造工序等中的加热及冷却的热循环时也能抑制伸缩。
[实施例]
(实施例1)
(A)镜面抛光处理(电解研磨处理)
按10cm见方的面积将高纯度铝基板(住友轻金属公司制,纯度99.99质量%,厚度0.4mm)切断,以便进行阳极氧化处理,采用以下的组成的电解研磨液,在电压25V、液温度65℃、液流速3.0m/min的条件下,实施了电解研磨处理。
作为阴极采用碳电极,作为电源采用GP0110-30R(高砂制作所公司制)。此外,电解液的流速采用涡式流速监视器FLM22-10PCW(AS ONE制)计测。
(电解研磨液组成)
·85质量%磷酸(和光纯药公司制试剂):660mL
·纯水:160mL
·硫酸:150mL
·乙二醇:30mL
(B)阳极氧化处理工序(自规则化法I)
接着,对电解研磨处理后的铝基板,按电压25V、液温度15℃、液流速3.0m/min的条件,实施了5小时的预阳极氧化处理。
然后,将预阳极氧化处理后的铝基板在0.2mol/L无水铬酸、0.6mol/L磷酸的混合水溶液(液温:50℃)中浸渍12小时,实施脱膜处理。
然后,用0.30mol/L硫酸的电解液,在电压25V、液温度15℃、液流速3.0m/min的条件下,实施了1小时的再阳极氧化处理。
再有,预阳极氧化处理及再阳极氧化处理,都是作为阴极采用不锈钢电极,作为电源采用GP0110-30R(高砂制作所公司制)。此外,作为冷却装置采用Neo Cool BD36(Yamato科学公司制),作为搅拌加热装置采用双搅拌器PS-100(EYELA公司制)。另外,电解液的流速采用涡式流速监视器FLM22-10PCW(AS ONE制)计测。
(C)贯通化处理工序
接着,通过在30℃下将铝基板浸渍在20质量%氯化汞水溶液(升汞)中浸渍30分钟,将其溶解,另外通过在30℃下在5质量%磷酸中浸渍30分钟,将阳极氧化被膜的底部除去,制作成由具有微孔的阳极氧化被膜构成的结构体(绝缘性基材)。
(D)加热处理
接着,对按上述获得的结构体用400℃实施1小时的加热处理。
(E)金属填充处理工序
接着,在上述加热处理后的结构体的一方的表面上密合铜电极,以该铜电极作为阴极,以铂作为正极进行电解镀膜。
作为电解液,以保温在25℃的状态,使用硫酸铜/硫酸/盐酸=200/50/15(g/L)的混合溶液,通过实施恒压脉冲电解,制得在由微孔构成的孔中填充了铜的结构体(各向异性导电性部件)。
此处,关于恒压脉冲电解,通过采用山本镀金公司制的电镀装置,采用北斗电工公司制的电源(HZ-3000),在镀液中进行循环伏安测量,在确认了析出电位后,将膜侧的点位设定在-2V来进行。此外,恒压脉冲电解的脉冲波形为矩形波。具体是,为了使电解的总处理时间达到300秒钟,将1次的电解时间为60秒钟的电解处理实施5次,在各电解处理的之间设置40秒钟的非工作时间。
如果用FE-SEM观察填充了铜后的表面,为部分从阳极氧化被膜的表面溢出的形态。
(F)表面平滑化处理工序
接着,对填充了铜的结构体的表面及背面实施了CMP处理。
作为CMP浆液,采用FUJIMI INCORPORATED公司制的PNANERLITE-7000。
(G)修整处理
接着,将CMP处理后的结构体浸渍在磷酸溶液中,通过选择地溶解阳极氧化被膜,使导通路即铜的圆柱突出。
作为磷酸溶液使用与上述贯通化处理相同的溶液,处理时间为5分钟。
接着,在水洗、干燥后,用FE-SEM观察。
结果,如下记第1表所示,确认导通路的突出部的高度(凸起高度)为10nm,电极部尺寸即导通路的直径为40nm,部件的厚度为50μm。此外,确认相对于部件厚度的导通路的中心线的长度(长度/厚度)为1.01。
(实施例2)
在与实施例1同样地进行了(A)~(G)的各处理后,再进行用金覆盖从绝缘性基材(阳极氧化被膜)表面突出的铜的处理。
具体是,通过将按实施例1获得的修整处理后的各向异性导电性部件,在维持50℃的市售的无电解镀膜处理液(プレシヤスハブ)中浸渍15分钟,使金析出在从绝缘性基材突出的铜的表面上。
如果与实施例1同样地用FE-SEM观察,则突出部分带有圆角,凸起高度增加到20nm左右。此外,如下记第1表所示,确认电极部尺寸即导通路的直径为40nm,部件的厚度为50μm。此外,确认相对于部件厚度的导通路的中心线的长度(长度/厚度)为1.02。
(实施例3)
除了将上述(B)阳极氧化处理工序(自规则化法I)中的阳极氧化及再阳极氧化处理,改为0.50mol/L草酸的电解液,电压40V、液温度15℃、液流速3.0m/min的条件,将上述(G)修整处理的处理时间规定为10分钟以外,按与实施例1同样的条件进行处理,制得结构体(各向异性导电性部件)。
如果与实施例1同样地用FE-SEM观察,如下记第1表所示,确认凸起的高度为40nm,电极部尺寸即导通路的直径为120nm,部件的厚度为50μm。此外,确认相对于部件厚度的导通路的中心线的长度(长度/厚度)为1.01。
(比较例1)
首先,在由金属材料构成的线材上形成由粘结性绝缘材料构成的被覆层。被覆层的厚度通常为3~50μm左右,优选为5~20μm左右。通过将被覆层的厚度形成此等程度的厚度,能够将相对于导通路的最大长度(宽度)的平均值的导通路和导通路的间隔设定在上述规定的间隔。
将该绝缘线材卷绕在芯材上,形成辊状的绕线线圈。
关于绕线,优选应用用于制造继电器、变压器等的电磁线圈的公知技术的轴式或锭翼式等,紧密地卷绕。卷绕宽度(电磁线圈骨架的总长,与1层内的圈数有关),厚度(与层数有关)等绕线规格根据目的适宜确定。
接着,对绕线线圈实施加热及/或加压,使在层内、层间邻接的绝缘导线相互间在由粘结性绝缘材料构成的被覆层的部分熔敷及/或粘接,形成一体化,形成绕线线圈组件。
接着,通过将绕线线圈组件薄薄地切割成片状,形成各向异性导电性薄膜。
此外,为了确保导通,通过反应性刻蚀使金属材料部分露出。采用离子反应性等离子装置,作为反应性气体采用四氟化碳(CF4),一边按0.5L/min的流速流动一边用2000W的电力处理30分钟。
最好用导电性材料覆盖该导通路的两端,采用镀膜法或气相分解法等叠层金属材料。
具体是,作为粘结性绝缘材料采用聚羧酸乙酰胺树脂(玻璃化转变点170℃),作为绝缘材料采用聚酰胺乙酰胺树脂(玻璃化转变点270℃)。
此外,作为导通路采用最大长度(宽度)的平均为18μm的圆柱状的铜线,在导通路两端的表面上叠层金,邻接的导通路间的相互的中心间距离(间距)设定为35μm,各向异性导电性薄膜的厚度设定为50μm。
此外,由FE-SEM观察结果确认,如下记第1表所示,导通路的突出部的高度(凸起高度)为15μm,电极部尺寸即导通路的直径为18μm。另外,相对于各向异性导电性薄膜的厚度的导通路的中心线的长度(长度/厚度)为1.01。
(比较例2)
作为比较例2,进行了相当于专利文献3(特开2002-134570号公报)中记载的实施例的事例。
具体是,首先,如图5(A)所示,在厚0.5mm×宽30mm×长30mm的方形的铜基板41上,形成厚150μm的厚度均匀的抗蚀层(膜)42。
抗蚀材料采用聚甲基丙烯酸甲酯树脂(PMMA树脂),在涂膜形成后,在常温下进行了4小时的干燥。
接着,如图5(B)所示,在铜基板41上重叠直径20μm的圆形相互间按40μm间距以紧密填充状排列的掩模(德国卡尔斯鲁厄公司制)43,由垂直方向上方照射X射线44,使未被掩模遮蔽的抗蚀膜部分在X射线下曝光。
此处,采用抗蚀层侧壁面的形状精度优良的同步加速器辐射X射线。
接着,如图5(C)所示,通过利用显影溶解除去抗蚀膜的X射线曝光部分,形成具有微细结构的抗蚀膜45的母模M,该抗蚀膜45上形成有纵横比((长度/直径)的值)为10的多孔结构。
接着,如图5(D)所示,在所述溶解除去的部分,通过电铸形成镍导电性微细线组46。作为镀液47采用氨基磺酸溶液,将镍电极作为正极侧的电极,将铜基板作为负极侧的电极,如此进行电铸。
在电铸工序后,如图5(E)所示,将形成的镍导电性微细线组46周围的残存抗蚀膜(微细结构抗蚀膜)45溶解除去,获得在铜基板41上形成有镍导电性微细线组46的基体V。
接着,将该基体V收容在模框内,如图5(F)所示,在镍导电性微细线组46的周围填充片状基材材料48(在本例中为硅树脂),通过使其固化,在铜基板上制成硅树脂制的片状基材。]
接着,从所述制成的基材上取下铜基板,另外通过对表面·背面用受激准分子激光器进行修整处理,制成图5(G)所示的各向异性导电性薄膜49。在本例中,硅树脂层的厚度约为100μm,导电性部的突出部的高度(凸起高度)平均为10μm。再有,在获得的各向异性导电性薄膜49上,各导电性微细引线露出的端部被磨尖,另外为了降低电阻在端部实施了镀金。
此外,由FE-SEM观察结果确认,如下记第1表所示,导通路的突出部的高度(凸起高度)为10μm,电极部尺寸即导通路的直径为20μm。另外,相对于各向异性导电性薄膜的厚度的导通路的中心线的长度(长度/厚度)为1.05。
按实施例1~3以及比较例1及2获得的各向异性导电性部件(薄膜)的形状如下记第1表所示。
此处,关于规则化度,对获得的各向异性导电性部件(薄膜),用FE-SEM摄影了表面照片(倍率20000倍),按2μm×2μm的视野,对微孔测定了由上述式(i)定义的规则化度。再有,规则化度的测定在10处进行,计算出其平均值。
此外,所谓周期,指的是导通路的中心间距离(间距),对获得的各向异性导电性部件(薄膜),用FE-SEM摄影表面照片(倍率50000倍),测定50处的平均值。
此外,关于密度,如图6所示,假设以由上述式(i)定义的规则化度达到50%以上的方式排列的微孔的单位格子51中有1/2个(0.5个)导电性电极部52,通过下式计算。此处,下式中Pp表示周期。
密度(个/μm2)=(1/2个)/{Pp(μm)×Pp(μm)×√3×(1/2)}
表1                                                第1表
  规则化度(%)   周期(nm)   密度(个/mm2)  电极部尺寸   凸起高度   厚度(μm)   长度/厚度
 实施例1   92   63   约1.5亿  直径40nm   10nm   50   1.01
 实施例2   90   63   约1.5亿  直径40nm   20nm   50   1.02
 实施例3   95   200   约1400万  直径120nm   40nm   50   1.01
 比较例1   100   -   约470个  18μm   15μm   50   1.01
 比较例2   98   -   约360个  20μm   10μm   120   1.05
采用按实施例1~3以及比较例1及2获得的各向异性导电性部件(薄膜),连接评价用半导体元件及评价用电路基板,评价了其导通性。
此处,评价用半导体元件及评价用电路基板的连接条件如下记第2表所示一样,连接的方式如图7的测定例I~IV所示一样。再有,图7的测定例I是不采用各向异性导电性部件(薄膜),用探针(探针卡)直接评价的方式,测定例IV是变更评价用电路基板的信号取出部,使探针排列最佳化的方式。
此外,关于导电性的评价,是在评价用半导体元件和评价用电路基板之间插入各向异性导电性部件(薄膜),施加30kgf/芯片的压力负荷的状态下进行的。结果如第3表所示。
表2                            第2表(之一)
 评价用半导体元件   芯片尺寸(mm方)   垫片数(点)   垫片部开口尺寸(μm见方)
 测定例I、II   10   320   50
 测定例III、IV   10   1280   10
表3                        第2表(之二)
Figure A20081008762500371
表4                        第3表
Figure A20081008762500372
从第3表所示的结果看出,比较例的各向异性导电性薄膜,在评价用半导体元件的电极尺寸(垫片尺寸)大时,能充分发挥其功能(测定例II),但如果评价用电路基板的布线宽度微细化,则存在较多的不能确认导通的电极(测定例III)。此外,即使使探针最佳化,由于导通路的密度本身绝对地不足,因此导通性评价是不完全的(测定例IV)。
与此相对的是,在采用实施例1~3的各向异性导电性部件时,确认,在测定例III中因探针不足而大致达到预想的理论值的37.5%,在测定例IV中所有导电体都获得完全的导通。
此外,观察了导通性评价后的评价用半导体元件及评价用电路基板的电极表面,结果,在采用实施例1~3的各向异性导电性部件时,未发现因多点分散负荷而形成的划痕等损伤。
另一方面,在用测定例I的探针直接确认导电性的电极表面上发现了明显的划痕。
(实施例4)
除了取代上述(B)阳极氧化处理工序(自规则化法I),对电解研磨处理后的铝基板,用0.20mol/L硫酸的电解液,按电压40V、液温度10℃、液流速3.0m/min的条件,实施12小时的阳极氧化处理以外,按与实施例1相同的条件进行处理,制的结构体(各向异性导电性部件)。
再有,阳极氧化处理,都是作为阴极采用不锈钢电极,作为电源采用GP0110-30R(高砂制作所公司制)。此外,作为冷却装置采用Neo CoolBD36(Yamato科学公司制),作为搅拌加热装置采用双搅拌器PS-100(EYELA公司制)。另外,电解液的流速采用涡式流速监视器FLM22-10PCW(AS ONE制)计测。
如果与实施例1同样地用FE-SEM观察,如下记第4表所示,确认凸起高度为10nm,电极部尺寸即导通路的直径为30nm,部件的厚度为100μm,相对于部件厚度的导通路的中心线的长度(长度/厚度)为1.01。
(实施例5)
在与实施例4同样地进行了各处理后,进行了用金覆盖从绝缘性基材(阳极氧化被膜)表面突出的铜的处理。
具体是,通过将按实施例4获得的且修整处理后的各向异性导电性部件,在维持50℃的市售的无电解镀膜处理液(プレシヤスハブ)中浸渍15分钟,使金析出在从绝缘性基材突出的铜的表面上。
如果与实施例4同样地用FE-SEM观察,则突出部分带有圆角,凸起高度增加到20nm左右。此外,如下记第4表所示,确认电极部尺寸即导通路的直径为30nm,部件的厚度为100μm。此外,确认相对于部件厚度的导通路的中心线的长度(长度/厚度)为1.02。
(实施例6)
除了将上述(B)阳极氧化处理工序(自规则化法I)中的阳极氧化及再阳极氧化处理改为0.20mol/L草酸的电解液,电压50V、液温度20℃、液流速3.0m/min的条件,将上述(G)修整处理的处理时间规定为10分钟以外,按与实施例1同样的条件进行处理,制得结构体(各向异性导电性部件)。
如果与实施例1同样地用FE-SEM观察,如下记第4表所示,确认凸起的高度为40nm,电极部尺寸即导通路的直径为130nm,部件的厚度为90μm。此外,确认相对于部件厚度的导通路的中心线的长度(长度/厚度)为1.01。
按实施例4~6获得的各向异性导电性部件(薄膜)的形状如下记第4表所示。
此处,关于规则化度、周期及密度,用与实施例1同样的方法进行了测定。
表5                                        第4表
  规则化度(%)   周期(nm)   密度(个/mm2)   电极部尺寸   凸起高度   厚度(μm)   长度/厚度
 实施例4   92   63   约1.5亿   直径30nm   10nm   100   1.01
 实施例5   90   63   约1.5亿   直径30nm   20nm   100   1.02
 实施例6   95   200   约1400万   直径130nm   40nm   90   1.01
采用按实施例1~6以及比较例1及2获得的各向异性导电性部件(薄膜),评价了其各向异性导通性。
关于深度方向的导电性(导电部电阻),如图8所示,将按实施例1~6以及比较例1及2获得的各向异性导电性部件(薄膜)裁切成1.5mm×6.0mm的尺寸,形成器件61,将该器件61夹在由金构成的相同尺寸的电极62(间距:10μm)间,在200℃、0.5MPa、1分钟的条件下加压使其粘接,测定了G1和G2间的电阻。表示电阻值越小各向异性导通性越好。其结果如第5表所示。
此外,关于面方向的绝缘性(绝缘部电阻),测定了G1和G2间的电阻。表示电阻值越大各向异性导通性越好。其结果如第5表所示。
表6                            第5表
  导电部电阻[Ω]   绝缘部电阻[Ω]
  实施例1   0.3   1.4×109
  实施例2   0.3   1.3×109
  实施例3   0.2   4.0×109
  实施例4   0.3   1.4×109
  实施例5   0.3   1.3×109
  实施例6   0.2   4.0×109
  比较例1   0.8   2.5×104
  比较例2   1.0   4.0×103
本发明的各向异性导电性部件,可以用作进行半导体元件等的电子器件等功能检查时所用的检查用插接件,但是,如实施例中所示,通过与以往公知的半导体检查装置即探针卡组合,也能够一体化地使用。
此外,本发明的各向异性导电性部件,还能够用作CPU等的母插件和插入物之间的电接点(电子连接部件),也能够用作插入物和Si晶片之间的电接点。
在此种情况下,即使不用探针,通过在布线了信号取出用垫片的基板上组合本发明的膜,也能够用作检查探针。
再有,通过使本发明的各向异性导电性部件与Si晶片的信号取出面形成一体化,能够不对布线结构造成损伤地,并且制造方法上也不需要精密的调整地进行电信号的取出。
本发明的各向异性导电性部件,尤其在用作电连接部件时,如标签粘贴机所使用的在商品上标注价格显示或日期显示等的标注标签,可向卷绕在规定直径及规定量的卷芯71上的带(衬纸)72的外侧面,以粘贴有规定尺寸的各向异性导电性部件73的状态供给(参照图9。)。
此处,各向异性导电性部件的尺寸,例如,可设定为与使用其的半导体芯片的尺寸大致相同的尺寸,带的宽度可根据各向异性导电性部件的宽度适宜决定。
此外,由于各向异性导电性部件的基板是氧化铝,难从后面切断或弯曲,因此最好根据各向异性导电性部件的尺寸适宜决定卷芯的直径及宽度。具体是,最好带长度方向的各向异性导电性部件的尺寸越大,越增大卷芯的直径。
此外,各向异性导电性部件被粘贴在带上,但优选带的材质是在剥离各向异性导电性部件时粘结剂在各向异性导电性部件表面不残留的材质。
如果采用此供给方式,用户能够逐枚剥离使用粘贴在带上的各向异性导电性膜。
此外,本发明的各向异性导电性部件,尤其在用作电连接部件时,在引出型的收纳箱81中,能够以竖立并排收纳规定尺寸的各向异性导电性部件82的状态供给(参照图10。)。
此处,关于收纳箱的尺寸,可根据各向异性导电性部件的尺寸适宜变更。
此外,在收纳箱的内部,由于邻接的各向异性导电性部件相互间接触,因此最好通过在两者间插入缓冲材,或袋装各个各向异性导电性部件等,以邻接的各向异性导电性部件相互不接触的方式收纳。
如果采用此供给方式,用户能够逐枚取出收纳在收纳箱内的各向异性导电性膜。
此外,本发明的各向异性导电性部件,尤其在用作电子连接部件时,如半导体晶片,能够以在大致圆形的规定直径的树脂板91的一面的整面上粘贴有各向异性导电性部件92的状态供给(参照图11。)。
此处,树脂板的直径,例如,能够规定为与使用该各向异性导电性膜的半导体晶片的直径大致相同的5英寸或8英寸。
此外,各向异性导电性部件,例如,与半导体芯片的晶片级芯片尺寸封装(Wafer Level Chip Size Package)同样,为了能够按与使用其的半导体芯片的尺寸大致相同的尺寸切断、使用,最好预先与树脂板一同划上切断线。
如果采用该供给方式,用户在沿着切断线与树脂板一同切断粘贴在树脂板的一面的整面上的各向异性导电膜,分割成各个后,在摘除树脂板后,就能使用各向异性导电膜。
此外,在作为各个半导体芯片和插入物的连接部件使用本发明的各向异性导电性部件时,还能够以预先用各向异性导电膜连接了半导体芯片和插入物的状态供给。
另外,本发明的各向异性导电性部件还有望作为光传送元件应用。

Claims (7)

1.一种各向异性导电性部件,在绝缘性基材中由导电性部件构成的多个导通路以相互被绝缘的状态在厚度方向贯通所述绝缘性基材,并且,以所述各导通路的一端在所述绝缘性基材的一面露出且所述各导通路的另一端在所述绝缘性基材的另一面露出的状态设置,其中,
所述导通路的密度为200万个/mm2以上,所述绝缘性基材是由具有微孔的铝基板的阳极氧化被膜构成的结构体。
2.如权利要求1所述的各向异性导电性部件,其中,
关于所述微孔,由下述式(i)定义的规则化度在50%以上,
规则化度(%)=B/A×100    (i),
在所述式(i)中,A表示测定范围内的微孔的总数,B表示测定范围内的满足以下条件的微孔的数目,即,在以一微孔的重心为中心画出与其它微孔的边缘内接的最短半径的圆时,在该圆的内部能够包含所述一微孔以外的6个微孔的重心。
3.如权利要求1或2所述的各向异性导电性部件,其中,
所述导通路以所述各导通路的一端从所述绝缘性基材的一面突出,所述各导通路的另一端从所述绝缘性基材的另一面突出的状态设置。
4.如权利要求1~3中任一项所述的各向异性导电性部件,其中,
所述绝缘性基材的厚度为1~1000μm,所述导通路的直径为5~500nm。
5.一种各向异性导电性部件的制造方法,用于制造权利要求1~4中任一项所述的各向异性导电性部件,所述制造方法至少包括以下工序:
阳极氧化处理工序,对铝基板进行阳极氧化处理;
贯通化处理工序,在进行所述阳极氧化处理工序之后,对孔进行贯通化,获得所述绝缘性基材,其中,所述孔是由通过所述阳极氧化而产生的微孔形成;以及,
金属填充工序,在进行所述贯通化处理工序之后,在获得的所述绝缘性基材中的被贯通化的孔的内部填充作为导电性部件的金属,获得所述各向异性导电性部件。
6.如权利要求5所述的各向异性导电性部件的制造方法,其中,
在所述金属填充工序之后,还包括通过化学机械研磨处理使所述各向异性导电性部件的表面及背面平滑化的表面平滑处理工序。
7.如权利要求5或6所述的各向异性导电性部件的制造方法,其中,
在所述金属填充工序之后,还包括修整处理工序。
CN2008100876250A 2007-03-27 2008-03-25 各向异性导电性部件及其制造方法 Active CN101276661B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007-082190 2007-03-27
JP2007082190 2007-03-27
JP2007318661A JP5043621B2 (ja) 2007-03-27 2007-12-10 異方導電性部材およびその製造方法
JP2007-318661 2007-12-10

Publications (2)

Publication Number Publication Date
CN101276661A true CN101276661A (zh) 2008-10-01
CN101276661B CN101276661B (zh) 2012-05-23

Family

ID=39995964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100876250A Active CN101276661B (zh) 2007-03-27 2008-03-25 各向异性导电性部件及其制造方法

Country Status (2)

Country Link
JP (2) JP5043621B2 (zh)
CN (1) CN101276661B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318141A (zh) * 2009-02-17 2012-01-11 富士胶片株式会社 各向异性导电构件及其制备方法
CN102317010A (zh) * 2009-02-17 2012-01-11 富士胶片株式会社 金属构件
CN102664324A (zh) * 2010-09-24 2012-09-12 富士胶片株式会社 各向异性导电构件
CN105027230A (zh) * 2013-03-05 2015-11-04 Lg电子株式会社 导电膜、制造该导电膜的方法以及包括该导电膜的电子装置
CN105492659A (zh) * 2013-08-30 2016-04-13 富士胶片株式会社 金属填充微细结构体的制造方法
CN106063041A (zh) * 2014-01-27 2016-10-26 富士胶片株式会社 微细结构体、多层配线基板、半导体封装及微细结构体的制造方法
CN109155259A (zh) * 2016-05-27 2019-01-04 富士胶片株式会社 各向异性导电材料、电子元件、包含半导体元件的结构体及电子元件的制造方法
CN109994392A (zh) * 2014-01-08 2019-07-09 迪睿合株式会社 连接方法及接合体
CN113423872A (zh) * 2019-02-15 2021-09-21 富士胶片株式会社 阳极氧化处理方法及各向异性导电性部件的制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5363131B2 (ja) * 2009-02-02 2013-12-11 富士フイルム株式会社 異方導電性部材およびその製造方法
JP5084758B2 (ja) * 2009-02-12 2012-11-28 富士ゼロックス株式会社 異方性導電体及び光通信装置
JP2010198869A (ja) * 2009-02-24 2010-09-09 Advanced Systems Japan Inc スルーシリコンビア構造を有するウエハーレベルコネクタ
JP5385682B2 (ja) * 2009-05-19 2014-01-08 新光電気工業株式会社 電子部品の実装構造
JP2012033853A (ja) 2010-04-28 2012-02-16 Fujifilm Corp 絶縁性光反射基板
JP5435493B2 (ja) 2010-06-22 2014-03-05 富士フイルム株式会社 微細構造体およびその製造方法
KR20120022628A (ko) 2010-08-16 2012-03-12 후지필름 가부시키가이샤 Led 용 방열 반사판
JP2012078222A (ja) 2010-10-01 2012-04-19 Fujifilm Corp 回路基板接続構造体および回路基板の接続方法
EP2704156A4 (en) * 2011-04-28 2014-10-08 Fujifilm Corp DISPERSION LIQUID CONTAINING METAL NANOWIRES, AND CONDUCTIVE FILM
JP6064339B2 (ja) * 2012-02-23 2017-01-25 リコーイメージング株式会社 防塵性及び低散乱性アルミニウム反射ミラー及びその製造方法
KR101795538B1 (ko) 2013-07-22 2017-11-08 후지필름 가부시키가이샤 이방 도전성 부재의 제조 방법 및 이방 도전성 접합 패키지의 제조 방법
JP2015147969A (ja) * 2014-02-05 2015-08-20 住友電気工業株式会社 基板及びその製造方法
JP6535098B2 (ja) * 2015-09-29 2019-06-26 富士フイルム株式会社 金属充填微細構造体の製造方法
JP6644895B2 (ja) * 2016-08-24 2020-02-12 富士フイルム株式会社 保管方法
WO2018159186A1 (ja) * 2017-02-28 2018-09-07 富士フイルム株式会社 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
JP6976883B2 (ja) * 2018-02-27 2021-12-08 富士フイルム株式会社 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
WO2022014293A1 (ja) * 2020-07-16 2022-01-20 富士フイルム株式会社 異方導電性部材の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334282U (zh) * 1989-08-11 1991-04-04
JPH03285212A (ja) * 1990-03-30 1991-12-16 Ricoh Co Ltd 異方性導電膜およびその製造方法
JPH03285211A (ja) * 1990-03-30 1991-12-16 Ricoh Co Ltd 異方性導電膜およびその製造方法
JPH03289010A (ja) * 1990-04-05 1991-12-19 Ricoh Co Ltd 異方性導電膜の製造方法
JP3400051B2 (ja) * 1993-11-10 2003-04-28 ザ ウィタカー コーポレーション 異方性導電膜、その製造方法及びそれを使用するコネクタ
JPH1050145A (ja) * 1996-08-07 1998-02-20 Mitsubishi Materials Corp 異方性導電膜及びその製造方法
JP2004217961A (ja) * 2003-01-10 2004-08-05 Kanagawa Acad Of Sci & Technol 陽極酸化ポーラスアルミナ複合体及びその製造方法
JP2004241675A (ja) * 2003-02-07 2004-08-26 Renesas Technology Corp 配線接続構造を有する電子デバイスの製造方法
JP4681939B2 (ja) * 2005-05-24 2011-05-11 キヤノン株式会社 ナノ構造体の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318141A (zh) * 2009-02-17 2012-01-11 富士胶片株式会社 各向异性导电构件及其制备方法
CN102317010A (zh) * 2009-02-17 2012-01-11 富士胶片株式会社 金属构件
CN102318141B (zh) * 2009-02-17 2014-08-06 富士胶片株式会社 各向异性导电构件及其制备方法
CN102664324A (zh) * 2010-09-24 2012-09-12 富士胶片株式会社 各向异性导电构件
CN105027230B (zh) * 2013-03-05 2018-11-06 Lg电子株式会社 导电膜、制造该导电膜的方法以及包括该导电膜的电子装置
US9462681B2 (en) 2013-03-05 2016-10-04 Lg Electronics Inc. Conductive film with networked nano-material
CN105027230A (zh) * 2013-03-05 2015-11-04 Lg电子株式会社 导电膜、制造该导电膜的方法以及包括该导电膜的电子装置
CN105492659A (zh) * 2013-08-30 2016-04-13 富士胶片株式会社 金属填充微细结构体的制造方法
CN109994392A (zh) * 2014-01-08 2019-07-09 迪睿合株式会社 连接方法及接合体
CN109994392B (zh) * 2014-01-08 2023-04-07 迪睿合株式会社 连接方法及接合体
CN106063041A (zh) * 2014-01-27 2016-10-26 富士胶片株式会社 微细结构体、多层配线基板、半导体封装及微细结构体的制造方法
CN106063041B (zh) * 2014-01-27 2019-01-08 富士胶片株式会社 微细结构体、多层配线基板、半导体封装及微细结构体的制造方法
CN109155259A (zh) * 2016-05-27 2019-01-04 富士胶片株式会社 各向异性导电材料、电子元件、包含半导体元件的结构体及电子元件的制造方法
CN109155259B (zh) * 2016-05-27 2023-02-28 富士胶片株式会社 电子元件、包含半导体元件的结构体及电子元件的制造方法
CN113423872A (zh) * 2019-02-15 2021-09-21 富士胶片株式会社 阳极氧化处理方法及各向异性导电性部件的制造方法
CN113423872B (zh) * 2019-02-15 2024-06-04 富士胶片株式会社 阳极氧化处理方法及各向异性导电性部件的制造方法

Also Published As

Publication number Publication date
JP2008270157A (ja) 2008-11-06
CN101276661B (zh) 2012-05-23
JP5043621B2 (ja) 2012-10-10
JP2008270158A (ja) 2008-11-06
JP5043617B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
CN101276661B (zh) 各向异性导电性部件及其制造方法
EP1976007B1 (en) Method of manufacture of anisotropically conductive member
KR101475979B1 (ko) 미세 구조체
JP5164878B2 (ja) 異方導電性部材およびその製造方法
KR101496494B1 (ko) 이방 도전성 접합 패키지의 제조방법
CN109440060A (zh) 蒸镀用金属掩模基材及其制造方法、蒸镀用金属掩模及其制造方法
JP2009224146A (ja) 異方性導電性部材を有する積層板とその製造方法
EP2075836A1 (en) Microstructure and method of manufacturing the same
JP5253972B2 (ja) 構造体およびその製造方法
Tran et al. Monitoring of SPS concentration by the ring current using a rotating ring-disk electrode with dissolving disk copper to refresh a void free solution
JP5435484B2 (ja) 金属充填微細構造体の製造方法
Petrocelli The electrochemical behavior of aluminum: I. In solutions of cerium sulfate in sulfuric acid
Josell et al. Superconformal copper electrodeposition in complexed alkaline electrolyte
CN110178189A (zh) 导电性薄膜的制造方法及导电性薄膜
JP5523941B2 (ja) 金属充填微細構造体の製造方法
WO2022181300A1 (ja) 構造体及び構造体の製造方法
CN116670337A (zh) 金属填充微细结构体和金属填充微细结构体的制造方法
WO2020252255A1 (en) Electrode coating
JP5043691B2 (ja) 金属充填微細構造体の製造方法ならびに金属充填微細構造体および異方導電性部材
JP5693637B2 (ja) 微細構造体の製造方法
DE2164490B2 (de) Verfahren zur Herstellung eines Leitermusters einer elektronischen Schaltung durch Ätzen
JP2009287115A (ja) 電解めっき方法およびそれを用いた金属充填微細構造体の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant