CN101246861B - 封装板 - Google Patents

封装板 Download PDF

Info

Publication number
CN101246861B
CN101246861B CN2008100079107A CN200810007910A CN101246861B CN 101246861 B CN101246861 B CN 101246861B CN 2008100079107 A CN2008100079107 A CN 2008100079107A CN 200810007910 A CN200810007910 A CN 200810007910A CN 101246861 B CN101246861 B CN 101246861B
Authority
CN
China
Prior art keywords
insulating barrier
layer
heat release
release layer
package board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100079107A
Other languages
English (en)
Other versions
CN101246861A (zh
Inventor
曹硕铉
柳济光
李旻相
李善九
曹汉瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101246861A publication Critical patent/CN101246861A/zh
Application granted granted Critical
Publication of CN101246861B publication Critical patent/CN101246861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Device Packages (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种封装板以及制造这种封装板的方法。封装板包括：第一金属层；释热层，堆叠于第一金属层上，其中，第一绝缘层介于该第一金属层与该释热层之间；空腔，形成于释热层中；安装层，形成于空腔中，与第一绝缘层相接触；第一元件，安装在安装层上；以及第二绝缘层，覆盖释热层的至少一部分和空腔。该封装板可以提供改善的热释放和更薄的厚度。

Description

封装板
相关申请交叉参考 
本申请要求于2007年2月15日向韩国知识产权局提交的第10-2007-0015745号韩国专利申请的权益，其公开内容整体结合于此作为参考。 
技术领域
本发明涉及一种封装板。
背景技术
当前，最受关注的市场是用于诸如LED和图像传感器等的光学元件的市场。在此，对于LED而言，要求具有高亮度的产品，而对于图像传感器而言，要求具有高分辨率的产品。
这种光学元件可以安装在板上，但是当这些元件为表面安装型时，这可能对如何能够制造薄的板造成限制。
当根据相关技术将元件安装在印刷电路板(PCB)内时，由于绝缘层由聚合物材料制成，因而存在对实现放热的限制。
已提出利用金属芯板(core)的方法来解决释放热量问题，但在这种情况下，元件和金属芯板也彼此分隔开，因而热障仍然存在。
发明内容
本发明的一个方面在于提供一种封装板，以及一种用于制造这种封装板的方法，其改善放热并且使得能够具有更薄的厚度。
本发明的一个方面可以提供一种封装板，其包括：第一金属层；释热层，堆叠在第一金属层上，其中，第一绝缘层介于该第一金属层与该释热层之间；空腔，形成于释热层中；安装层，形成于空腔中，与第一绝缘层相接触；第一元件，安装在安装层上；以及第二绝缘层，覆盖释热层的至少一部分以及空腔。
该封装板可以进一步包括与安装层和释热层隔离开的第一电极部，其中，第一元件和第一电极部可以通过引线接合工艺电连接。
第一元件可以是发光件，并且为了使第一元件所产生的热量可以传递至释热层，安装层可以与释热层相连接。
安装层的厚度与第一元件的厚度的总和可以小于释热层的厚度。第二绝缘层可以由透明材料制成，并且在第二绝缘层的覆盖空腔的一部分中可以形成曲面。
在某些实施例中，该封装板还可以包括：第二元件，安装在第一元件的上表面上；以及第二电极部，与安装层和释热层隔离开，其中，第二元件和第二电极部可以通过引线接合工艺电连接。
并且，可以进一步包括堆叠于第二绝缘层上的第二金属层，其中，可以在第二金属层中形成预先设计的图案，以使得由第一元件产生的光可以被选择性地传输。
本发明的另一方面能够提供一种封装板，其包括：第一金属层；释热层，堆叠在第一金属层上，其中，第一绝缘层介于该第一金属 层与该释热层之间；空腔，形成于释热层中；第一元件，嵌入在空腔中；第二绝缘层，覆盖空腔和释热层；以及支柱，与释热层隔离开并且穿透第二绝缘层。
第一元件可以是发光件，并且第二绝缘层可以由透明材料制成，同时，可以在第二绝缘层的覆盖空腔的一部分中形成曲面。
可以进一步包括：安装层，堆叠于第一绝缘层上并且第一元件可以安装在该安装层上；以及第一电极部，与安装层和释热层隔离开，其中，第一元件和第一电极部可以通过引线接合工艺电连接。
某些实施例可以具有如下封装板，该封装板还包括：第二元件，安装于第一元件的上表面上；以及第二电极部，与安装层和释热层隔离开，其中，第二元件和第二电极部可以通过引线接合工艺电连接。
封装板还可以进一步包括：第三绝缘层，堆叠于第二绝缘层上；以及第二金属层，堆叠于第三绝缘层上。此外可以包括穿透第三绝缘层以电连接第二金属层和支柱的过孔。
第二绝缘层和第三绝缘层可以由相同的材料制成，并且在第二金属层中可以形成预先设计的图案，以允许由第一元件产生的光被选择性地传输。
本发明的又一方面能够提供一种制造封装板的方法。该方法包括以下步骤：设置堆叠在一起的第一金属层和释热层，其中，第一绝缘层介于该第一金属层与该释热层之间；蚀刻释热层的与第一电极部对应的部分，以使得释热层被穿透；形成其上待安装第一元件的安装层，并且通过蚀刻释热层的一部分形成第一电极部；在安装层上安装第一元件，并且电连接第一元件与第一电极部；以及堆叠 第二绝缘层，以使得第二绝缘层覆盖第一元件以及至少一部分释热层。
第二绝缘层的堆叠步骤可以通过使用液体绝缘材料的模制来进行，而蚀刻释热层的步骤可以通过电解抛光工艺或电火花磨削工艺来进行。
在某些实施例中，该方法可以进一步包括以下步骤：通过蚀刻释热层的一部分而形成与释热层隔离开的第二电极部；以及在第一元件的上表面上安装第二元件，并且电连接第二元件和第二电极部。
并且，可以进一步包括在第二绝缘层上堆叠第二金属层的操作，以及在第二金属层上形成预设计的图案的操作。
本发明的再一方面能够提供一种制造封装板的方法，该方法包括以下步骤：设置堆叠在一起的第一金属层和释热层，其中，第一绝缘层介于该第一金属层与该释热层之间；通过蚀刻释热层的一部分以使释热层被穿透，而形成空腔以及与释热层隔离开的支柱；以预定厚度蚀刻释热层的除了支柱之外的部分；在空腔中嵌入第一元件；以及堆叠第二绝缘层，以使得第二绝缘层覆盖空腔和释热层，但使得支柱的一端被露出。
堆叠第二绝缘层的步骤可以通过使用液体绝缘材料的模制来进行，而形成支柱的步骤可以通过电解抛光工艺或电火花磨削工艺来进行。
可以进一步包括在第二绝缘层上堆叠第三绝缘层的操作，其中，第三绝缘层可以由与第二绝缘层的材料相同的材料制成。
制造根据本发明某些实施例的封装板的方法可以进一步包括以下步骤：在第三绝缘层上堆叠第二金属层，以及在第二金属层上形成预先设计的图案。
本发明的其它方面和优点将在以下描述中部分地阐述，并且将从该描述中部分地显而易见，或可以通过本发明的实施而获知。
附图说明
图1是示出了根据本发明一个方面的封装板的第一公开实施例的横截面视图；
图2是示出了图1中的封装板的平面图；
图3是示出了根据本发明一个方面的封装板的第二公开实施例的横截面视图；
图4是示出了根据本发明一个方面的封装板的第三公开实施例的横截面视图；
图5是示出了根据本发明一个方面的封装板的第四公开实施例的横截面视图；
图6是示出了根据本发明一个方面的封装板的第五公开实施例的横截面视图；
图7是示出了根据本发明一个方面的封装板的第六公开实施例的横截面视图；
图8是示出了根据本发明一个方面的封装板的第七公开实施例的横截面视图；
图9是示出了根据本发明一个方面的封装板的第八公开实施例的横截面视图；
图10是示出了根据本发明一个方面的封装板的第九公开实施例的横截面视图；
图11是示出了根据本发明一个方面的封装板的第十公开实施例的横截面视图；
图12是示出了根据本发明一个方面的封装板的第十一公开实施例的横截面视图；
图13是示出了制造根据本发明另一个方面的封装板的方法的第一公开实施例的流程框图；
图14A、图14B、图14C、图14D和图14E是表示图13的制造封装板的方法流程图的横截面视图；
图15是示出了制造根据本发明另一个方面的封装板的方法的第二公开实施例的流程框图；
图16A、图16B、图16C、图16D、图16E和图16F是表示图15的制造封装板的方法流程图的横截面视图；
图17是示出了制造根据本发明另一个方面的封装板的方法的第三公开实施例的流程框图；
图18A、图18B、图18C、图18D、图18E和图18F是表示图17的制造封装板的方法流程图的横截面视图；
具体实施方式
下面将参照附图更详细地描述本发明的实施例。无论图号如何，以相同的参考标号来表示那些相同或相应的元件，并且省去多余的说明。
图1是示出了根据本发明一个方面的封装板的第一公开实施例的横截面视图，以及图2是示出了图1的封装板的平面图。在图1和图2中，示出了第一金属层110、第一绝缘层120、释热层130、安装层132、电极部134、元件140、引线142、第二绝缘层150和过孔162。
具体电路图案(未示出)可以形成于第一金属层110中，并且第一绝缘层120可以堆叠在第一金属层110上。连接形成于第一金属层110中的具体电路图案与稍后所描述的电极部134的过孔可以形成在第一绝缘层120中。
释热层130可以堆叠在第一绝缘层120上。释热层130可以由具有高导热系数的金属材料制成。当然，也可以使用除了金属之外的具有高导热系数的其他材料。
可以使用在一侧上形成有厚铜箔的敷铜箔叠层板(CCL)来代替本实施例中的第一金属层110、第一绝缘层120和释热层130。在这种情况下，该厚铜箔可以对应于释热层130。
空腔135可以形成在其中可以嵌入元件的释热层130中。空腔135可以指代释热层130中的可以嵌入元件140的空间。该空腔135可以通过蚀刻释热层130的一部分来形成。
其上可以安装元件的安装层132可以形成在空腔135中。与释热层130相似，为了增加放热，安装层132可以由诸如铜的具有高导热系数的材料制成。
安装层132的厚度与元件的厚度的总和可以小于释热层130的厚度。由于元件可以安装在安装层132上，因而，通过使得元件和安装层132的共同厚度(collective thickness)小于释热层130的厚度，封装板的厚度可以不必增加。
参照图1，安装层132可以具有与第一绝缘层120相接触的下表面以及与元件140相接触的上表面。因而，通过使得元件和安装层132直接接触，元件140中产生的热量能够有效地传递至安装层132。
并且，如图2中所示，安装层132和释热层130可以彼此连接。这可以使得已从该元件传递至安装层132的热量有效地传递至释热层130。此外，由于在连接安装层132和释热层130的部分处存在高度差，因而，如上所述，封装板的厚度可以不必增加。
元件140可以安装在安装层132上。该元件可以是诸如LED的发光件，或者可以是各种其它元件中的任意一种。如上所述，从这种元件产生的热量可以通过安装层132传递至释热层130，该安装层与该元件直接接触，以增大放热效果。
电极部134可以形成在空腔135中，该空腔用于元件140与形成在第一金属层110中的电路图案(未示出)之间的电连接。为了防止电极部134与包含有形成于第一金属层110中的电路图案(未示出)的线路网络之间出现短路，电极部134可以形成得与安装层132和释热层130隔离开。换句话说，如图2中所示，每个电极部134可以与安装层132和释热层130两者均分隔开。
电极部134可以通过引线142与安装在安装层132上的元件电连接，并且可以通过穿透第一绝缘层120的过孔162与形成在第一金属层110中的电路图案(未示出)电连接。
电极部134可以通过将导电材料粘结于第一绝缘层120的通过空腔135而露出的一部分上来形成，或者可以通过在对释热层130进行蚀刻以形成空腔135时可以保留释热层130的一部分来形成。
第二绝缘层150可以用于覆盖空腔135和释热层130，并且，在形成多层封装时，可以用作各层之间的绝缘体。
在其中嵌入空腔135中的元件是诸如LED的发光件的情况下，第二绝缘层150可以由透明材料制成，以使得光可以有效传输。为了使绝缘材料可以在空腔135的整个内部中均匀分布，第二绝缘层150可以通过使用液体绝缘材料的模制来形成。
图3是示出了根据本发明一个方面的封装板的第二公开实施例的横截面视图。图3中所示的第二公开实施例的一个具体特征在于，在覆盖空腔135的第二绝缘层250的一部分中形成有曲面。
在其中嵌入空腔135中的元件是诸如LED的发光件的情况下，可以在覆盖空腔135的这部分中形成透镜，这可以用于分散或聚集光。尽管图3示出了凸形曲面，但是，显然可以形成凹形的曲面，并且可以使用各种其他形状中的任意一种。
图4是示出了根据本发明一个方面的封装板的第三公开实施例的横截面视图。图4中所示的第三公开实施例的一个具体特征在于，第二绝缘层350形成为覆盖空腔135和一部分释热层130。
当将根据该实施例的封装板被设置在多层电路板的最外层上时，可以通过使得释热层130露出于外部而使散热效果最大化。应该理解的是，如在上述第二公开实施例中一样，在本实施例中也可以形成曲面以用作透镜。
图5是示出了根据本发明一个方面的封装板的第四公开实施例的横截面视图。图5中示出了第一金属层110、第一绝缘层120、第二绝缘层150、释热层130、支柱138、空腔135、元件140、焊料144和过孔164、166。
空腔135可以形成在释热层130中。空腔135可以形成得穿透释热层130，以便元件140可以安装在其内。尽管该具体实施例示出了穿透释热层130的空腔135，但也可以通过仅对释热层130的一部分进行蚀刻而将空腔135形成为凹入的凹槽形状。
嵌入空腔135中的元件140可以通过过孔166与第一金属层110电连接。这个具体实施例示出了通过焊料144并且通过穿透第一绝缘层120的过孔与第一金属层110电连接的元件。当然，可以使用其它方法，如图9中所示，其中，元件可以通过引线接合法与第一金属层110电连接。
支柱138可以穿透第二绝缘层150，与释热层130隔离开。支柱138的一端可以通过穿透第一绝缘层120的过孔164与第一金属层110相连接，而支柱138的另一端可以露出于外部。这样，在根据该实施例的封装中所产生的热量能够易于分散或释放。
图6是示出了根据本发明一个方面的封装板的第五公开实施例的横截面视图。图6中示出了第一金属层110、第二金属层110′、第一绝缘层120、第二绝缘层150、第三绝缘层120′、释热层130、支柱138、空腔135、元件140、焊料144和过孔164、164′、166。
根据该实施例的封装板与参照第四公开实施例所描述的具体封装板的不同之处可在于，第三绝缘层120′和第二金属层110′可以堆叠在第二绝缘层150上，并且第二金属层110′和支柱138可以通过过孔164′电连接。
这可以用来形成多层封装板，并且可以在第二金属层110′中形成具体图案(未示出)。形成为穿透第三绝缘层120′的过孔164′可以将第二金属层110′与支柱138电连接，从而支柱138可以作为连接第一金属层110和第二金属层110′的层间传导路径。
图7是示出了根据本发明一个方面的封装板的第六公开实施例的横截面视图。根据该实施例的封装板与参照第五公开实施例所描述的具体封装板的不同之处可在于，第二绝缘层150和第三绝缘层120′可以由相同的材料制成。
如果第二绝缘层150和第三绝缘层120′由相同的材料形成，则在堆叠第二绝缘层150时，通过堆叠第二绝缘层150的与第三绝缘层120′厚度相等的附加厚度(d)，就可以同时堆叠第二绝缘层150和第三绝缘层120′。这在许多情形中可以是有利的，诸如在通过使用液体绝缘材料进行模制来堆叠第二绝缘层150时。
图8是示出了根据本发明一个方面的封装板的第七公开实施例的横截面视图。图8中示出了第一金属层110、第二金属层110′、第一绝缘层120、第二绝缘层150、释热层130、支柱138、空腔135、第一元件140、第二元件140′、焊料144和过孔164、164′、166、166′。
根据该实施例的封装板与参照第六公开实施例所描述的具体封装板的不同之处可在于，可以嵌入多个元件。
参照图8，第二元件140′可以堆叠在第一元件140的上表面上。通孔146可以形成在第一元件140中以电连接第一元件140和第二元件140′，并且通孔146′也可以形成在第二元件140′中，这种通孔146、146′可以用来以简单的方式实现各层之间的电连接。
图9是示出了根据本发明一个方面的封装板的第八公开实施例的横截面视图。图9中示出了第一金属层110、第一绝缘层120、第二绝缘层150、释热层130、安装层132、电极部134、支柱138、元件140、引线142和过孔162、164。
参照该实施例示出的封装板可以被认为是基于第一公开实施例的封装板和基于第五公开实施例的封装板的组合。
即，可以形成参照第五公开实施例所示出的支柱138，并且可以形成参照第一公开实施例所示出的安装层132，以增大散热效果。
图10是示出了根据本发明一个方面的封装板的第九公开实施例的横截面视图。与参照第八公开实施例所描述的封装板相比，该实施例的一个具体特征在于，堆叠有第三绝缘层120′和第二金属层110′，这与第五公开实施例相似。
这可以用来形成多层封装板，并且可以在第二金属层110′中形成具体图案(未示出)。形成为穿透第三绝缘层120′的过孔164′可以将第二金属层110′与支柱138电连接，从而支柱138可以作为连接第一金属层110和第二金属层110′的层间传导路径。
图11是示出了根据本发明一个方面的封装板的第十公开实施例的横截面视图。
根据该实施例的封装板与参照第九公开实施例所描述的具体封装板的不同之处在于，第二绝缘层150和第三绝缘层120′可以由相同的材料制成。
如果第二绝缘层150和第三绝缘层120′由相同的材料形成，则在堆叠第二绝缘层150时，通过堆叠第二绝缘层150的与第三绝缘 层120′的厚度相等的附加厚度(d)，就可以同时堆叠第二绝缘层150和第三绝缘层120′。这在许多情形中可以是有利的，诸如在通过使用液体绝缘材料进行模制来堆叠第二绝缘层150时。
图12是示出了根据本发明一个方面的封装板的第十一公开实施例的横截面视图。根据该实施例的封装板与参照第十公开实施例所描述的具体封装板的不同之处在于，可以嵌入多个的元件。
参照图12，第二元件140′可以堆叠在第一元件140的上表面上。为了电连接第一元件140和第二元件140′，可以形成与释热层130和安装层132隔离开的第二电极部134′，并且可以利用引线接合法将第二元件140′与第二电极部134′电连接。这种结构可以用于以简单的方式实现层之间的电连接。
以上，已参照第一至第十一公开实施例描述了根据本发明某些方面的封装板。尽管已参照限于描述本发明的相应附图描述了这些实施例的组成和特征，但应该理解的是，从上面列出的这些实施例的组成和特征可以容易地构思出其他实施例。
现将如下描述根据本发明某些其他方面的制造封装板的方法。
图13是示出了制造根据本发明另一个方面的封装板的方法的第一公开实施例的流程框图，并且图14A至图14E是表示图13的制造封装板的方法流程图的横截面视图。图14A至图14E中示出了第一金属层110、第一绝缘层120、释热层130、安装层132、电极部134、元件140、引线142、第二绝缘层150和过孔162。
首先，可以设置堆叠在一起的第一金属层110和释热层130，其中，第一绝缘层120介于该第一金属层和该释热层之间(s110)。 在此，可以在第一绝缘层120中形成过孔162，以允许各层之间电信号的交换。
可以使用在一侧上形成有厚铜箔的敷铜箔叠层板(CCL)，以用于所堆叠的第一金属层110和释热层130的布置，其中，第一绝缘层120介于其间。在此，该厚铜箔可以对应于释热层130。
接着，通过蚀刻工艺穿透释热层130的与第一电极部134对应的部分(s120)。在此，对释热层130的蚀刻可以通过电解抛光工艺或电火花磨削工艺来进行。通过电解抛光工艺或电火花磨削工艺来进行蚀刻使得可以进行细微处理(minute processing)，从而可以获得较小的间距。当然，也可以使用其它方法，诸如化学蚀刻方法(见图14B)。
然后，可以通过蚀刻释热层130的一部分来形成安装层132和第一电极部134(s130)。可以通过蚀刻释热层130的一部分来形成安装层132，其中，可以使得安装层132的厚度和元件的厚度的和小于释热层130的厚度。由于可以通过使得元件和安装层132的共同厚度小于释热层130的厚度而将该元件安装在安装层132上，因此，该封装板的厚度可以不必增加(见图14C)。
并且，由于安装层132可以通过蚀刻释热层130的一部分来形成，因此，如图2中所示，安装层132和释热层130可以彼此连接。这可以使得已从该元件传递至安装层132的热有效地传递至释热层130。
为了防止线路网络中出现短路，电极部134可以形成为与安装层132和释热层130隔离开。换句话说，每个电极部134可以与安装层132和释热层130两者均分隔开，如图14A至图14E中以及图2中所示。
这种电极部134可以通过引线142与安装在安装层132上的元件140电连接，并且可以通过穿透第一绝缘层120的过孔162与形成在第一金属层110中的电路图案(未示出)电连接。
此后，可以在安装层132上安装元件140，并且可以连接第一元件140和第一电极部134(s140)。通过使第一元件140与安装层132直接接触，元件140中产生的热量能够有效地传递至安装层132。第一元件140与第一电极部134之间的连接可以使用引线142来完成(见图14D)。
接着，可以堆叠覆盖第一元件140以及至少一部分释热层130的第二绝缘层150(s150)。第二绝缘层150可以用于覆盖元件140和释热层130，并且，在形成多层封装时，该第二绝缘层可以作为各层之间的绝缘体(见图14E)。
在其中嵌入空腔135中的元件140是诸如LED的发光件的情况下，第二绝缘层150可以由透明材料制成，以使得光可以有效地传输。为了使绝缘材料可以在空腔135的整个内部中均匀分布，第二绝缘层150可以通过使用液体绝缘材料的模制来形成。
如图3中所示，可以在第二绝缘层150的覆盖元件140的一部分中形成曲面，并且如图4中所示，第二绝缘层150也可以形成为覆盖释热层130的一部分和元件140。
如图12中所示，在嵌入多个元件时，可以形成与所嵌入元件的数目一致的电极部。形成每个电极部的方法可以与上述用于形成第一电极部134的方法基本相同，因此将不再重复详细描述。
此外，如果元件140是发光件，则可以在第二绝缘层150上堆叠第二金属层110′，并且可以形成例如狭槽的具体图案，以便可以选择性地传输自元件140产生的光。
图15是示出了制造根据本发明另一个方面的封装板的方法的第二公开实施例的流程框图，并且图16A至图16F是表示图15的制造封装板的方法流程图的横截面视图。在图16A至图16F中示出了第一金属层110、第二金属层110′、第一绝缘层120、第二绝缘层150、第三绝缘层120′、释热层130、支柱138、空腔135、元件140、焊料144和过孔164、164′、166。
首先，可以设置堆叠在一起的第一金属层110和释热层130，其中，第一绝缘层120介于第一金属层110和释热层130之间(s210)。在此，可以在第一绝缘层120中形成过孔，以允许层间信号的交换。
可以使用在一侧上形成有厚铜箔的敷铜箔叠层板(CCL)，以用于堆叠在一起的第一金属层110和释热层130的布置，其中，第一绝缘层120介于第一金属层110和释热层130之间。在此，该厚铜箔可以对应于释热层130(见图16A)。
接着，可以通过蚀刻释热层130的一部分以使得该部分被穿透来形成空腔135和支柱138(s220)，并且可以以预定厚度蚀刻释热层130的除了支柱138之外的部分(s230)。在图16B和图16C中示出了这些工艺的示例。
此后，可以在空腔135中嵌入第一元件140(s240)。待嵌入空腔135中的第一元件140可以通过焊料144以及穿透第一绝缘层120的过孔166与第一金属层110的电路图案(未示出)电连接。图16D示出了嵌入在空腔135中的第一元件140。
然后，可以堆叠第二绝缘层150以覆盖空腔135和释热层130(s250)。第二绝缘层150可以用于覆盖元件140和释热层130，并且，在形成多层封装时，该第二绝缘层可以作为各层之间的绝缘体。
在某些情形中，第二绝缘层150可以被堆叠为使得每个支柱138的一端被露出。这样，可以实现如图5中所示的根据本发明一个方面的封装板的第四公开实施例。
为了制造具有多层的封装板，可以在被堆叠为使得支柱138的端部露出的第二绝缘层150之上堆叠第三绝缘层120′(s260)，并且可以在第三绝缘层120′之上堆叠第二金属层110′(s270)，如图5中所示。为了简化工艺，第二绝缘层150和第三绝缘层120′可以由相同的材料形成。例如，当通过使用液体绝缘材料进行模制来形成第二绝缘层150时，通过进行模制工艺至与第三绝缘层120′的厚度相等的附加厚度，可以同时形成第二绝缘层150和第三绝缘层120′。图16E示出了由相同材料制成的第二绝缘层150和第三绝缘层120′。
可以在第二金属层110′中形成预先设计的图案(未示出)，该图案可以是实现电信号流的电路图案，或者，当元件140是发光件时，该图案可以是使得元件140中产生的光被选择性地传输的狭槽。
在其中电路图案(未示出)形成于第二金属层110′中的情况下，支柱138可以作为连接分别形成在第一金属层110和第二金属层110′中的电路图案(未示出)的层间传导路径。为此，第二金属层110′和支柱138可以通过过孔164′彼此相连接。图16E示出了通过过孔164′与第二金属层110′相连接的支柱138。
图17是示出了制造根据本发明另一个方面的封装板的方法的第三公开实施例的流程框图，并且图18A至图18F是表示图17的 制造封装板的方法流程图的横截面视图。参照该实施例所示的制造封装板的方法可以被认为是基于第一公开实施例的方法和基于第二公开实施例的方法的组合，用于制造封装板的方法。
首先，可以设置堆叠在一起的第一金属层110和释热层130，其中，第一绝缘层120介于其间(s310)。在此，可以在第一绝缘层120中形成过孔162、164，以允许各层之间的电信号的交换(见图18A)。
接着，可以通过蚀刻释热层130的与支柱138和第一电极部134对应的部分来穿透释热层的这部分(s320)。在图18B中示出了如此被蚀刻的释热层130。
然后，可以通过蚀刻释热层130的一部分来形成第一电极部134和安装层132(s330)。第一电极部134和安装层可以通过蚀刻工艺来形成，而支柱138可以在不进行附加蚀刻工艺的情况下完整地使用。(见图18C)
此后，可以在安装层132上安装第一元件140，并且可以将第一元件140和第一电极部134连接在一起(s340)。第一元件140与第一电极部134之间的连接可以通过引线接合工艺来实现。这于图18D中示出。
然后，可以堆叠覆盖第一元件140和释热层130的第二绝缘层150，并且可以堆叠第三绝缘层120′(s350)。如上所述，和第三绝缘层120′可以由相同的材料形成，并且可以通过使用液体绝缘材料进行模制而同时形成(见图18E)。
此后，可以堆叠第二金属层110′(s360)。如上所述，可以在第二金属层110′中形成电路图案(未示出)，在这种情况下，可以 利用过孔164′将第二金属层110′的电路图案(未示出)与支柱138连接，以使得支柱138可以作为层间传导路径。除了电路图案之外，可以形成狭槽以用于选择性的光传输(见图18F)。
对于本实施例而言，显然地，当要嵌入多个元件时，可以形成与元件数目一致的电极部，这些元件可以是垂直安装的，并且每个元件可以通过附加的引线接合工艺等连接于电极部。
根据如上所示的本发明的某些方面，通过将元件设置得与金属层直接接触，可以改善放热效果，并且可以将封装板制造得更薄。
尽管已参照具体实施例详细描述了本发明的精神，但这些实施例仅是为了示意性的目的而并非限制本发明。应该理解，在不背离本发明的范围和精神的情况下，本领域技术人员可以改变或修改这些实施例，并且应该理解，除了在此所描述的这些实施例之外的各种实施例都包含在本发明中。

Claims (7)

1.一种封装板，包括：
第一金属层；
释热层，堆叠于所述第一金属层上，其中，第一绝缘层介于所述第一金属层与所述释热层之间，所述释热层由金属材料制成；
空腔，形成于所述释热层中；
安装层，形成于所述空腔中，与所述第一绝缘层相接触，其中，所述安装层由金属材料制成并且直接连接至所述金属释热层；
第一元件，安装在所述安装层上，其中，所述第一元件的下表面与所述安装层接触，并且所述第一元件中产生的热通过所述安装层传递至所述释热层；
第一电极部，与所述安装层和所述释热层隔离开，其中，所述第一元件和所述第一电极部通过引线接合工艺电连接，并且所述第一电极通过穿透所述第一绝缘层的过孔连接至所述第一金属层；以及
第二绝缘层，覆盖所述释热层的至少一部分和所述空腔。
2.根据权利要求1所述的封装板，其中，所述第一元件是发光件。
3.根据权利要求1所述的封装板，其中，所述安装层的厚度与所述第一元件的厚度的总和小于所述释热层的厚度。
4.根据权利要求1所述的封装板，其中，所述第二绝缘层由透明材料制成。
5.根据权利要求2所述的封装板，其中，在所述第二绝缘层的覆盖所述空腔的一部分中形成有曲面。
6.根据权利要求1所述的封装板，进一步包括：
第二元件，安装在所述第一元件的上表面上；以及
第二电极部，与所述安装层和所述释热层隔离开，
其中，所述第二元件和所述第二电极部通过引线接合工艺电连接。
7.根据权利要求2所述的封装板，进一步包括：
第二金属层，堆叠于所述第二绝缘层上，
其中，在所述第二金属层中形成预先设计的图案，以使得由所述第一元件产生的光被选择性地传输。
CN2008100079107A 2007-02-15 2008-02-15 封装板 Expired - Fee Related CN101246861B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070015745A KR100802393B1 (ko) 2007-02-15 2007-02-15 패키지 기판 및 그 제조방법
KR1020070015745 2007-02-15
KR10-2007-0015745 2007-02-15

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2010105198311A Division CN102044444A (zh) 2007-02-15 2008-02-15 制造封装板的方法
CN2010105198468A Division CN102034770A (zh) 2007-02-15 2008-02-15 封装板及其制造方法

Publications (2)

Publication Number Publication Date
CN101246861A CN101246861A (zh) 2008-08-20
CN101246861B true CN101246861B (zh) 2011-07-27

Family

ID=39342866

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2008100079107A Expired - Fee Related CN101246861B (zh) 2007-02-15 2008-02-15 封装板
CN2010105198311A Pending CN102044444A (zh) 2007-02-15 2008-02-15 制造封装板的方法
CN2010105198468A Pending CN102034770A (zh) 2007-02-15 2008-02-15 封装板及其制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2010105198311A Pending CN102044444A (zh) 2007-02-15 2008-02-15 制造封装板的方法
CN2010105198468A Pending CN102034770A (zh) 2007-02-15 2008-02-15 封装板及其制造方法

Country Status (4)

Country Link
US (1) US7903410B2 (zh)
JP (2) JP5002470B2 (zh)
KR (1) KR100802393B1 (zh)
CN (3) CN101246861B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2220431A4 (en) 2007-11-19 2015-03-11 Nexxus Lighting Inc DEVICE AND METHOD FOR HEAT EXTRACTION IN A LAMP
EP2220430A4 (en) 2007-11-19 2010-12-22 Nexxus Lighting Inc APPARATUS AND METHODS FOR THE THERMAL MANAGEMENT OF LIGHT EMITTING DIODES
AU2009291720A1 (en) * 2008-09-11 2010-03-18 Revolution Lighting Technologies, Inc. Light and process of manufacturing a light
JP5512992B2 (ja) * 2009-03-27 2014-06-04 国立大学法人 鹿児島大学 ヒートシンク一体化パッケージ及びその製造方法
US8508056B2 (en) * 2009-06-16 2013-08-13 Dongbu Hitek Co., Ltd. Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
US8013438B2 (en) * 2009-07-21 2011-09-06 Stmicroelectronics Asia Pacific Pte. Ltd. Semiconductor package with a stiffening member supporting a thermal heat spreader
EP2565951B1 (en) * 2010-04-26 2019-07-31 Panasonic Intellectual Property Management Co., Ltd. Light emitting unit and illuminating apparatus
JPWO2012011562A1 (ja) * 2010-07-23 2013-09-09 京セラ株式会社 光照射デバイス、光照射モジュール、および印刷装置
CN102376848A (zh) * 2010-08-27 2012-03-14 璨圆光电股份有限公司 发光装置的制造方法
KR101122225B1 (ko) * 2010-09-10 2012-03-20 주식회사 코리아써키트 부품실장형 인쇄회로기판 제조방법
DE102013102556A1 (de) * 2013-03-13 2014-09-18 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil, Leuchtmodul und Kraftfahrzeugscheinwerfer
EP3022779B1 (en) * 2013-07-19 2020-03-18 Lumileds Holding B.V. Pc led with optical element and without substrate carrier
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
KR101650016B1 (ko) * 2014-06-17 2016-08-23 (주)테크니콤 수평적 와이어 본딩이 가능한 이미지 센서용 기판 제조방법 및 그 이미지 센서용 기판
WO2016117075A1 (ja) * 2015-01-22 2016-07-28 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
KR102448104B1 (ko) * 2018-02-08 2022-09-29 삼성디스플레이 주식회사 발광 장치 및 그의 제조 방법
JP6760321B2 (ja) * 2018-03-20 2020-09-23 日亜化学工業株式会社 発光装置および発光装置の製造方法
CN111199888A (zh) 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
EP3738922A1 (en) * 2019-05-13 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hermetic optical component package having organic portion and inorganic portion
JP2024108649A (ja) * 2023-01-31 2024-08-13 ウシオ電機株式会社 光源装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199927A (zh) * 1997-05-17 1998-11-25 现代电子产业株式会社 封装集成电路元件及其制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3373084B2 (ja) * 1995-07-18 2003-02-04 イビデン株式会社 半導体パッケージ
KR100201380B1 (ko) 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
KR100192760B1 (ko) 1996-02-29 1999-06-15 황인길 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
TW398049B (en) * 1996-10-30 2000-07-11 Hitachi Chemical Co Ltd The supporting substrate for chip assembly; the semiconductor device and its manufacturing method
KR100220249B1 (ko) * 1997-05-17 1999-09-15 김영환 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
JPH1197567A (ja) 1997-09-22 1999-04-09 Sumitomo Metal Smi Electron Devices Inc キャビティダウン型ｂｇａパッケージ
JP3542297B2 (ja) * 1998-01-30 2004-07-14 新光電気工業株式会社 半導体装置用パッケージおよびその製造方法
JPH11297880A (ja) * 1998-04-10 1999-10-29 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法並びにリードフレーム及びその製造方法
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
CN1464953A (zh) * 2001-08-09 2003-12-31 松下电器产业株式会社 Led照明装置和卡型led照明光源
JP2003188533A (ja) * 2001-12-17 2003-07-04 Fujikura Ltd 回路基板及び多層回路基板及び回路基板の製造方法
JP3888438B2 (ja) * 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4138405B2 (ja) * 2002-03-29 2008-08-27 富士フイルム株式会社 ライン光源および読取用露光装置
JP3944408B2 (ja) * 2002-04-04 2007-07-11 日本電産サンキョー株式会社 ギヤードモータ
JP4139634B2 (ja) * 2002-06-28 2008-08-27 松下電器産業株式会社 Ｌｅｄ照明装置およびその製造方法
CN100352069C (zh) * 2002-11-25 2007-11-28 松下电器产业株式会社 Led照明光源
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置
JP2005159045A (ja) * 2003-11-26 2005-06-16 Sumitomo Electric Ind Ltd 半導体発光素子搭載部材とそれを用いた発光ダイオード
TWI240423B (en) * 2004-03-12 2005-09-21 Opto Tech Corp Light emitting device with high heat dissipation efficiency
JP4516337B2 (ja) * 2004-03-25 2010-08-04 シチズン電子株式会社 半導体発光装置
JP2006049814A (ja) * 2004-06-28 2006-02-16 Kyocera Corp 発光装置および照明装置
JP2006073699A (ja) * 2004-09-01 2006-03-16 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
JP2006186297A (ja) * 2004-12-03 2006-07-13 Toshiba Corp 半導体発光装置及びその製造方法
US7683393B2 (en) * 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
KR100580753B1 (ko) * 2004-12-17 2006-05-15 엘지이노텍 주식회사 발광소자 패키지
JP4343137B2 (ja) * 2005-04-25 2009-10-14 株式会社フジクラ 発光素子実装用基板、光源、照明装置、表示装置及び交通信号機、発光素子実装用基板の製造方法
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
JP2009502024A (ja) * 2005-06-27 2009-01-22 ラミナ ライティング インコーポレーテッド 発光ダイオードパッケージ及びその製造方法
KR20080027355A (ko) * 2005-06-30 2008-03-26 마츠시다 덴코 가부시키가이샤 발광 장치
KR100698526B1 (ko) * 2005-07-20 2007-03-22 삼성전자주식회사 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR100601891B1 (ko) * 2005-08-04 2006-07-19 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법
JP4238864B2 (ja) * 2005-11-02 2009-03-18 ソニー株式会社 半導体装置および半導体装置の製造方法
US20070126020A1 (en) * 2005-12-03 2007-06-07 Cheng Lin High-power LED chip packaging structure and fabrication method thereof
TW200814362A (en) * 2006-09-13 2008-03-16 Bright Led Electronics Corp Light-emitting diode device with high heat dissipation property
TW200847468A (en) * 2007-05-23 2008-12-01 Tysun Inc Heat-dissipating substrates for light-emitting diodes
US20090039382A1 (en) * 2007-08-10 2009-02-12 Iintematix Technology Center Corp. Light emitting diode package structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199927A (zh) * 1997-05-17 1998-11-25 现代电子产业株式会社 封装集成电路元件及其制造方法

Also Published As

Publication number Publication date
KR100802393B1 (ko) 2008-02-13
JP5002470B2 (ja) 2012-08-15
JP2012049577A (ja) 2012-03-08
CN102034770A (zh) 2011-04-27
US20080198552A1 (en) 2008-08-21
CN102044444A (zh) 2011-05-04
US7903410B2 (en) 2011-03-08
JP5592340B2 (ja) 2014-09-17
CN101246861A (zh) 2008-08-20
JP2008199011A (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
CN101246861B (zh) 封装板
KR101478518B1 (ko) 전자 컴포넌트 모듈
CN100517693C (zh) 电子封装和封装方法
CN101364679A (zh) 电连接组件
KR102152101B1 (ko) 차량 전장용 디바이스
CN101141850A (zh) 制造元件嵌入式印刷电路板的方法
JP2006302519A (ja) 高速伝送用基板
CN102223753B (zh) 电路板及其制作方法
CN105848405A (zh) 具有散热结构的电路板及其制作方法
CN103035169B (zh) 显示设备及其驱动器组件以及传递热的方法
CN104684252B (zh) 嵌入电子部件的基板及其制造方法
EP1976029A1 (en) Semiconductor display device and process for manufacturing the same
CN105472884A (zh) 电路板及其制造方法
US11545412B2 (en) Package structure and manufacturing method thereof
CN205232575U (zh) 电子装置、电子系统和电子设施
KR20140013947A (ko) 커넥터
CN109699115B (zh) 光模块
TWI356551B (en) Connector excellent in high-frequency characterist
CN113745187A (zh) 具有增加芯层走线面积的载板结构及其制作方法
CN205755064U (zh) 元件载体
JP7468840B2 (ja) Ｆｐｃｂ及びその製造方法
JP2010258271A (ja) 均熱プレートを備えた配線基板及びその製造方法
JP2013093138A (ja) はんだ付きグランドバー及びそれを用いたケーブルアッセンブリの製造方法
KR101251660B1 (ko) 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
CN105684175A (zh) Led封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110727

Termination date: 20150215

EXPY Termination of patent right or utility model