JP2003188533A - 回路基板及び多層回路基板及び回路基板の製造方法 - Google Patents

回路基板及び多層回路基板及び回路基板の製造方法

Info

Publication number
JP2003188533A
JP2003188533A JP2001383710A JP2001383710A JP2003188533A JP 2003188533 A JP2003188533 A JP 2003188533A JP 2001383710 A JP2001383710 A JP 2001383710A JP 2001383710 A JP2001383710 A JP 2001383710A JP 2003188533 A JP2003188533 A JP 2003188533A
Authority
JP
Japan
Prior art keywords
circuit board
hole
conductor foil
circuit
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001383710A
Other languages
English (en)
Inventor
Satoru Nakao
知 中尾
Reiji Higuchi
令史 樋口
Shoji Ito
彰二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2001383710A priority Critical patent/JP2003188533A/ja
Publication of JP2003188533A publication Critical patent/JP2003188533A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 多層回路基板における多層回路間の層間接触
抵抗を減少させて、回路全体の伝送特性を向上せしめた
回路基板、多層回路基板、回路基板の製造方法の提供。 【解決手段】 片面に導電体回路を形成する導電体箔2
を有する絶縁性基板1に貫通孔3を開口し、該貫通孔3
内に導電性樹脂4を充填して、基板の表裏10a、10
bを電気的に接続する回路基板10において、貫通孔3
部分の導電体箔2をレジストマスク5を用いたケミカル
エッチングにより除去し、除去された導電体箔2の端面
2aがレジストのサイドエッチングにより凹面となるよ
うに形成され、充填された導電性樹脂4との接触面積S
を増大させてなる回路基板と製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品を実装す
る配線板又はパッケージ基板に係わり、特に表面実装密
度を向上せしめるため2層以上の多層の回路層を有する
多層回路基板、これに用いられる回路基板及び回路基板
の製造方法に関するものである。
【0002】
【従来の技術】電子機器の軽薄短小化、半導体チップや
部品の小型化、及び端子の狭ピッチ化等に伴って、プリ
ント基板においても実装面積の縮小や配線の精細化が進
められて来ている。又、同時に情報関連機器では、信号
周波数の広域化に対応して部品間を連結する配線の短距
離化が求められてきており、高密度、高性能を達成する
ための回路基板の多層化が必要不可欠な技術となって来
ている。そして、この多層基板では、従来の平面回路に
は無かった層間を電気的に接続する回路形成が鍵となる
技術となっている。
【0003】しかるに、多層基板の第1ステップである
両面配線基板は、絶縁基材に貫通孔を穿孔して、孔の壁
面に沿って導体をメッキして表裏の配線を接続して形成
している。例えば、工業調査会刊行の福田泰生著の「は
じめてのエレクトロニクス実装技術(第71ページ)」
に開示されているように、IBM社で実施されているS
LC(Surface Laminar Circuit)に代表されるビル
ドアップ多層基板においても、回路層間の絶縁層の一部
をレーザ等で除去して、メッキによって回路層間を接続
する方法が用いられている。このメッキを用いた配線の
接続は、微細な回路を低く安定した接続抵抗で連結する
ことが出来る利点を有するが、工程が複雑で、工数も多
いためコストが高くなり、多層基板の用途を限られた分
野に制限する要因となっていた。
【0004】又、近年メッキに代わる安価な層間接続方
法として、松下電器産業株式会社発行の「松下テクニカ
ルジャーナル Vol.45 No.4 p.401 (1999)」に開示され
ている、ALIVH(Any Layer Interstitial Via
Hole、多層膜層間貫通孔)や、株式会社工業調査会刊
行の「電子材料 Vol.34 No.16 p.31 (1995)」に開示さ
れている、株式会社東芝でのB2it(Buried Bump In
terconnection Technology 埋設突き合わせ相互連結技
術)で代表される導電性樹脂を用いた多層基板が実用化
されるようになって、多層基板の用途が急速に拡大する
こととなった。
【0005】前者のALIVHの技術では、絶縁樹脂板
を出発材料として、レーザを用いて貫通孔(ビアホー
ル)を開口した後、印刷法によって導電性ペーストを貫
通孔内に充填し、表裏接続回路としている。所望の箇所
に導電性樹脂による接続部が設けられた絶縁基材を銅箔
で挟んで圧着することを繰り返して、多層接続回路を構
成する。このALIVHの工法以外にも、前記したSL
Cのように絶縁層として感光性樹脂を用いて露光・現像
を行うことにより、ビアホールを形成したり、ケミカル
あるいはドライエッチングによって、樹脂を除去する方
法をも適用出来る可能性がある。しかるに、導電性樹脂
を用いた多層基板の製造方法は安価である反面、樹脂で
接続される部分の電気抵抗が高く、銅箔回路との接触抵
抗が安定しない等の幾つかの不都合も存在するが、これ
らも逐次克服、解消されつつあるのが現状である。
【0006】このような現状にあって、多層チップモジ
ュール等のペアチップを実装する基板では、配線の高密
度化に伴なって、一層の厚さを減少せしめる傾向にあ
る。そして、層厚の減少によって絶縁フィルム単体で
は、基板の撓みや皺が発生しやすくなり、寸法の安定性
が確保し難くなっている。これに鑑みて、銅箔付きフィ
ルムを出発材料とすることによって、フィルムの剛性が
高まり、高い寸法精度を容易に維持することが可能であ
るが、この銅箔付き材料を出発材料として使用すると、
以下の如き不都合が生じる。
【0007】導電性樹脂は、フィラーとして含まれる銀
や銅等の導電性粒子同士の接触によって、電気伝導性を
発現しているものである。そこで、基板上の回路用の導
電体箔と貫通孔に充填した導電性樹脂との連結状態につ
いて図5を参照して考察する。図5に図示する回路基板
50では、絶縁基板51上の銅箔等の回路用導電体箔5
2と貫通孔53に導電連結用として充填される導電性樹
脂54のフィラーとの間の接触は点接触に近く、両者の
接触点55の接触面積Sが狭くなると、回路抵抗が急激
に増加する。
【0008】又、冷−熱サイクル等の状態の変化によっ
て、繰り返しの応力が発生すると、上記接触点55や導
電性樹脂54のフィラー間の接触抵抗が増加するため、
多層回路を構成した時に良好な伝送特性が得られなくな
る問題があった。特に、回路の微細化に伴って回路用導
体層の導電体箔52が薄くなるほど接触面積が減少し、
抵抗の増大が顕著になる。そこで、回路用導電体箔52
と導電性樹脂54間の接触抵抗を安定して低く維持する
ために、貫通孔53に導電性樹脂54を充填した後に、
図6に図示する回路基板60では、その貫通孔53の開
口部53aにメッキ56を施して、回路用の導電体箔5
2と接続する構造が提案されている。しかしながら、こ
の場合、ペーストと回路用の導電体箔52との接触面積
を広げることができて、接触抵抗を十分低く抑えること
は出来るが、メッキによる加工コストの上昇は避けられ
ず、導電性樹脂による層間接続法の利点が失われてしま
うこととなる。
【0009】
【発明が解決しようとする課題】本発明は上記した事情
に鑑みなされたものであり、その目的とするところ、絶
縁基板の表裏両面に銅箔の如き導電体箔を、絶縁性基板
に設ける貫通孔に充填した導電性樹脂を介して連結して
なる回路基板にあって、回路用の導電体箔と導電性樹脂
のフィラーとの接触抵抗を低下せしめて、多層回路基板
における回路間の層間接触抵抗を減少させて、回路全体
の伝送特性を向上せしめた多層回路基板、それに用いら
れる回路基板、回路基板の製造方法を提供することにあ
る。
【0010】
【課題を解決するための手段】本発明は、上記課題を解
決するため以下の如き手段をなしたものである。請求項
1記載の発明は、導電体回路を形成する導電体箔を片面
に有する絶縁性材料の基板に貫通孔が形成され、この貫
通孔内に充填された導電性樹脂によって基板の表裏を電
気的に接続するための貫通配線が形成されている回路基
板において、貫通孔に臨む導電体箔の端面が凹面に成形
され、充填された導電性樹脂との接触面積が増大されて
いることを特徴とする。請求項2記載の発明は、請求項
1記載の回路基板において、導電体箔の端面の凹面に成
形された部分の導電体箔厚さ(t)と深さ(d)との比
がt/d≦1.6/1であることを特徴とする。請求項
3記載の発明は、請求項1又は2記載の回路基板におい
て、貫通孔に臨む導電体箔の端面が導電体箔表面に向か
って階段状に広がるように成形されていることを特徴と
する。請求項4記載の発明の多層回路基板は、請求項1
〜3のいずれかに記載の回路基板を複数積層し、電気的
に連結したことを特徴とする。請求項5記載の発明は導
電体回路を形成する導電体箔を片面に有する絶縁性材料
の基板に貫通孔を開口し、該貫通孔内に導電性樹脂を充
填して、基板の表裏を電気的に接続するための貫通配線
を有する回路基板を製造する方法において、前記貫通孔
の形成前に、前記貫通孔部分の導電体箔をレジストマス
クを用いたケミカルエッチングにより除去することで、
除去された導電体箔の端面をレジストのサイドエッチン
グにより凹面となるように成形して、前記貫通孔に充填
する導電性樹脂との接触面積を増大せしめた後、絶縁性
材料の所定位置に貫通孔を穿孔し、該貫通孔に導電性樹
脂を充填して貫通配線を有する回路基板を形成すること
を特徴とする。請求項6記載の発明は、請求項5記載の
回路基板の製造方法において、貫通孔部分の導電体箔の
ケミカルエッチングによる除去を等方性エッチングによ
って行って、導電体箔の端面の凹面に成形された部分の
導電体箔厚さ(t)とサイドエッチング深さ(d)との
比がt/d≦1.6/1となるように開口することを特
徴とする。請求項7記載の発明は、請求項5又は6記載
の回路基板の製造方法において、貫通孔部分の導電体箔
のケミカルエッチングによる除去を2以上の段階に分け
てケミカルエッチングによって行って、除去された端面
が導電体箔表面に向かって階段状に広がるように成形す
ることを特徴とする。請求項8記載の発明は、請求項5
〜7のいずれかに記載の回路基板の製造方法において、
複数の回路基板を積層配置して一体化する前に、貫通配
線を形成した基板の前記導電体箔をケミカルエッチング
により回路パターンに従った回路に形成することで回路
基板を形成することを特徴とする。
【0011】
【発明の実施の形態】本発明の一例についての実施の形
態を図面を参照して説明する。図1は本発明の多層回路
基板を構成する回路基板の一例を説明する概略断面図で
ある。図1に示す回路基板10は、片面に導電体回路を
形成する銅箔の如き回路用の導電体箔2(以下、導電体
箔2の代表として「銅箔」と記す)を有する絶縁性基板
1に、貫通孔3を開口し、該貫通孔3内に導電性樹脂4
を充填して基板の表裏10a−10bを電気的に接続す
るための貫通配線を形成したものであり、レジストマス
ク5の除去後、この回路基板10を複数枚積層、一体化
することで例えば図3(ト)の如き多層回路基板40が
形成される。この回路基板10は、貫通孔3部分の回路
用の導電体箔2を構成する銅箔の如き導体をレジストマ
スク5を用いた化学エッチングにより除去して、除去さ
れた銅箔でなる導電体箔2の貫通孔2bに臨む端面2a
がレジストマスク5の配置でサイドエッチングにより凹
面(ここでは凹曲面。以下凹曲面と称する場合がある)
となるように形成されてなり、前記貫通孔3に充填した
導電性樹脂4との接触面2−4の面積を増大せしめたも
のである。
【0012】図2は、貫通孔2b付近の部分拡大断面図
である。上記した構造の本発明に係る回路基板10の概
略を図2を参照して説明すると、回路用の導電体箔2で
ある銅箔をエッチングして貫通孔2bを形成する時、回
路用の導電体箔2の銅箔上面に配したレジストマスク5
の裏面への浸食(サイドエッチング)6を促進して、導
電体箔2の貫通孔2bの端面2aを凹曲面として表面積
を増大せしめる。具体的には、回路用の導電体箔2の銅
箔上面に所定のレジストマスク5を形成した被加工物を
エッチング液に浸漬してエッチングするにあたって、導
電体箔2の厚さ(t)とサイドエッチング深さ(d)と
の比をt/d≦1.6/1として、エッチングを等方的
に進めて、所望の形状の貫通孔を得ものである。
【0013】
【実施例】本発明について、以下実施例を例示して詳細
に説明する。 <実施例1>図3は多層回路基板40を製造する工程図
であり、片面に回路用の導電体箔2として銅箔23の付
いた銅箔付きポリイミドフィルムを出発材料20(図3
−(イ)参照)として、銅箔の回路エッチング、貫通孔
エッチング、貫通孔への導電性樹脂を充填した基材を複
数貼り合わせて、本発明に係る回路基板を形成して得た
例を例示する。なお、図中、図1及び図2とその構成部
が共通するものは、同一符号を付してその説明を省略す
る。
【0014】前記出発材料20としての銅箔付きポリイ
ミドフィルムのポリイミドフィルム21には、例えばデ
ュポン社製のカプトン(商品名)や鐘淵化学社製のアピ
カルNPI(商品名)をコアとして、このコア両面に熱
可塑製ポリイミド22が形成されたものを使用できる。
なお、この他に、銅箔の片面に熱可塑性ポリイミド層が
形成されたフィルムなども使用できる。又、前記ポリイ
ミド以外にも液晶ポリマー等から形成された熱可塑性フ
ィルムなどを適用することもできる。更に、銅箔23と
反対側のフィルム面にはPET(ポリエチレンテレフタ
レート)のフィルム24を予め貼っておく。これによ
り、導電性樹脂4を熱可塑製ポリイミド22のフィルム
面より突出させ、積層時の層間接続を密接なものとする
ことが出来る。
【0015】次に、図3−(ロ)に図示する如く、銅箔
23の上面に30μmの厚さのレジストマスク5をラミ
ネートし、該レジストマスク5に、後工程でポリイミド
に形成する貫通孔25と整合するパターンを、露光、現
像してエッチングマスクを形成した。そして、このよう
な上面にパターンを現像したレジストマスク5を形成し
た銅箔付きポリイミドフィルムよりなる出発材料20
を、塩化第2鉄溶液をエッチング液として満たしたエッ
チング浴槽に浸漬して銅箔23をエッチング処理した。
このときのエッチングは等方性エッチングであり、銅箔
付きポリイミドフィルムよりなる出発材料20の面の前
記貫通孔25と整合する領域を露出させ、この露出させ
た領域から銅箔23表面(図3中では上側の面)に向か
ってテーパ状に広がる形状の開口部を銅箔23に形成し
た。この時、エッチング液の拡散を妨げるように、レジ
ストマスク5の膜厚をより厚くした方が等方性のエッチ
ングにより近づく。なお、エッチング液としては、前記
塩化第2鉄溶液に代えて塩化第2銅を使用しても同様の
エッチング形状の開口が得られる。
【0016】ここで、前記銅箔23として厚さ12μm
の銅箔を使用し、開口部23bの口径を100μmとし
た場合、図3−(ハ)に図示するようにエッチングされ
た銅箔23の開口部23aの断面は円弧状(正確には楕
円)の凹曲面となり、銅箔23の厚さtに対するサイド
エッチングの深さdの割合はt/d≦1.6/1となっ
た。この値は、およそ同様の実験を繰り返し行って得ら
れた他の結果と一致していて、これは、貫通孔23bの
開口径に対するレジストマスク5の厚さを増大させるこ
とにより、更に1に近づけられる可能性があることが確
認された。そして、前記銅箔23の厚さtとサイドエッ
チングの深さdとの比t/d≦1.6/1の時、銅箔2
3の端面形状を楕円に近似して、その表面積を求める
と、端面が基板に垂直の場合に比べて30%面積が増加
することが推定される。
【0017】次いで、図3−(ニ)に図示する如く、銅
箔23のエッチングを完了した後、銅箔23をマスクと
して、炭酸ガス(CO2)レーザを用いてポリイミド2
1、熱可塑性ポリイミド22、及びPET24等のフィ
ルムを貫通する貫通孔25を開口した。この貫通孔25
の開口には、レーザ加工以外にプラズマエッチング等の
ドライエッチングや強アルカリを用いた化学エッチング
なども適用可能である。
【0018】引き続いて、図3−(ホ)に図示する如
く、前記工程で開口した銅箔23の貫通孔23b及び前
記貫通孔25に、ペースト状の導電性樹脂4をフィルム
銅箔23面側から印刷法により充填した。この導電性樹
脂4にはフィラー径1〜5μmの銀又は銅を混入したエ
ポキシ樹脂を用いた。なお、フィラーとしてはニッケル
やカーボン等の導電体やこれらの混合物を使用したり、
又樹脂としてはエポキシ樹脂の他にウレタン系、アクリ
ル系等の樹脂も適宜選択して使用することも出来る。導
電性樹脂4のフィラーの種類、フィラー径、樹脂の種類
は、上記した以外のものを用いても、程度の差は見られ
るものの、本発明の効果を同様に奏することが出来る。
又、貫通孔25の縦横比(アスペクト比)が大きく、所
望の樹脂を用いても空孔を発生せしめること無く充填す
ることが困難な場合は、真空印刷機を使用すると良い。
【0019】導電性樹脂4を貫通孔23b及び25に充
填した後、続いて図3−(ヘ)に図示するように、貫通
孔23b、25を開口する前に貼っておいたPETフィ
ルム24を剥がすことにより、PETフィルム24にお
ける貫通孔25の形成部分に導電性樹脂4が充填された
部分が熱可塑性ポリイミドフィルム22の面より突出す
る突出部4aとして露出された状態となる。なお、前記
導電性樹脂4の貫通孔23b、25への印刷による充填
は、上記した銅箔23側とは反対側の面(PETフィル
ム24面側)からも印刷することが出来る。これは、本
発明の効果に影響することが無いので、導電性樹脂4の
充填でボイドの発生が少なく、充填性が良好な方を適宜
選択して行うことが出来る。
【0020】次いで、再度銅箔23上面にレジストマス
クをラミネート(図示略)して、回路パターンを露光、
現像した後、塩化第2鉄溶液を用いて銅箔23をエッチ
ングして、所望する回路26を形成して回路基板30
(図3−(へ)参照)得た。回路形成の場合、銅箔23の
端面には垂直性が要求されるため、スプレー式エッチン
グ装置を用いて行い、(垂直方向のエッチング速度)/
(サイドエッチング速度)の速度比に高い値を得た。
【0021】次いで、同様にして回路26の形成までの
工程を完了した複数の回路基板30(図3−(ト)では
各層の回路基板の区別のため符号30−1、30−2を
付した)を、それぞれレジストマスクを除去して、図3
−(ト)に図示するように、これらを積層して加熱圧着
した。これにより接着層の熱可塑性ポリイミド22が加
熱により軟化して各層の回路基板30−1、30−2を
接合すると同時に、表面に存在する銅箔23でなる回路
26の凹凸をカバーして隙間無く埋め込む。この加熱の
際、貫通孔23b、25に充填した導電性樹脂4も同時
に硬化させて、各回路基板30−1、30−2の層間を
電気的に接続した状態で固定し、多層回路基板40を形
成せしめ得た。
【0022】<実施例2>次に、実施例2として、別の
実施例を図4に図示して説明する。なお、図4において
図3に図示した構成部と共通する構成は同一符号を付し
て詳細な説明は省略する。この実施例2においては、出
発材料20を貫通する貫通孔25の形成に先だって、こ
の貫通孔25が形成される部分と整合する位置に貫通孔
23bを回路用の導電体箔2を形成する銅箔23にエッ
チングによって形成する工程を2段階に分けて行って、
階段状の2段の銅箔23の端面23a(区別のため符号
23a−1、23a−2を付す)を形成して、導電性樹
脂4との接触面積Sを増大せしめたものである。この方
法による第1段階では、目標とする貫通孔23bよりも
一回り大きな孔径で、銅箔23の厚さの1/2の深さま
で貫通孔23b−1をエッチングし、レジストマスクを
剥離した後、第2段階で所望する貫通孔23b径に一致
する寸法でレジストを形成し、熱可塑性ポリイミドフィ
ルム22面が露出するまでエッチングして貫通孔23b
−2を形成した。そして、以後の工程は上記実施例1の
図3−(ニ)以下の工程と同様な工程を経て本発明の多
層回路基板を得た。この場合も、各端面23a−1、−
2は、銅箔23表面(図4では上側の面)に向かってテ
ーパ状に広がる形状である。また、各端面23a−1、
−2には、導電体箔2の厚さ(t)とサイドエッチング
深さ(d)との比がt/d≦1.6/1の関係を確保す
ることが好ましい。
【0023】なお、上記各実施例では、回路用の導電体
箔2として銅箔23を用いた例について説明したが、本
発明はこれに限定されるものでなく、導電体であれば如
何なる材料でも適用することが出来る。又、多層の層数
も2層に限定されずそれ以上の層数の多層回路基板をも
優れた伝送特性を維持して製作することが出来る。
【0024】
【発明の効果】本発明の回路基板及び多層回路基板及び
回路基板の製造方法は、上記した形態で実施され、以下
の如き効果を奏する。片面に導電体回路を形成する導電
体箔貼りの絶縁性材料の基板を出発材料として、貫通孔
部の導電体箔に等方性のエッチングを行って貫通孔を形
成することによって、導電体箔の貫通孔の端面の表面積
を増大させ、貫通孔に充填した導電性樹脂との接触抵抗
を低下させることが可能となる。このような回路基板の
複数個を、貫通孔に充填した導電性樹脂によって多層に
して、電気的に連結して多層回路基板を形成せしめるの
で、多層回路の層間接続抵抗を減少させ、回路全体の伝
送特性を向上せしめることが出来る。
【図面の簡単な説明】
【図1】 本発明に係る回路基板の概略断面図。
【図2】 導電体箔に形成する貫通孔の態様を説明する
貫通孔部の部分拡大断面図。
【図3】 実施例1の本発明の多層回路基板形成工程
図。
【図4】 実施例2の本発明の多層回路基板での導電体
箔の貫通孔形成を説明する概略断面図。
【図5】 従来の多層回路基板の一例を説明する概略断
面図。
【図6】 従来の多層回路基板の別の例を説明する概略
断面図。
【符号の説明】
1…絶縁性基板、 2…導電体箔、 2b…導電体箔に
形成する貫通孔、2a…導電体箔の貫通孔端面、 3…
絶縁性基板の貫通孔、 4…導電性樹脂、5…レジスト
マスク、 6…浸食、 10…回路基板、 20…出発
材料、21…ポリイミド、 22…熱可塑性ポリイミ
ド、 23…銅箔、23b…銅箔の貫通孔、 23a…
銅箔の貫通孔の端面、 24…PETフィルム、 25
…貫通孔、 26…銅箔でなる回路、 30…回路基
板、 40…多層回路基板、S…導電体箔の貫通孔端面
と導電性樹脂との接触面積、 t…導電体箔の厚さ、d
…サイドエッチングの深さ
フロントページの続き (72)発明者 伊藤 彰二 千葉県佐倉市六崎1440番地 株式会社フジ クラ佐倉事業所内 Fターム(参考) 5E317 AA24 BB03 BB12 CC17 CC25 CD27 CD32 GG11 5E339 AA02 AB02 AC01 AE01 BC02 BD02 BD07 BE13 CE20 CF16 CF17 DD02 5E346 AA43 CC10 CC32 DD02 DD12 EE13 FF18 GG15 GG19 GG22 HH07

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 導電体回路を形成する導電体箔を片面に
    有する絶縁性材料の基板に貫通孔が形成され、この貫通
    孔内に充填された導電性樹脂によって基板の表裏を電気
    的に接続するための貫通配線が形成されている回路基板
    において、 貫通孔に臨む導電体箔の端面が凹面に成形され、充填さ
    れた導電性樹脂との接触面積が増大されていることを特
    徴とする回路基板。
  2. 【請求項2】 導電体箔の端面の凹面に成形された部分
    の導電体箔厚さ(t)と深さ(d)との比がt/d≦
    1.6/1であることを特徴とする請求項1記載の回路
    基板。
  3. 【請求項3】 貫通孔に臨む導電体箔の端面が導電体箔
    表面に向かって階段状に広がるように成形されているこ
    とを特徴とする請求項1又は2記載の回路基板。
  4. 【請求項4】 請求項1〜3のいずれかに記載の回路基
    板を複数積層し、電気的に連結したことを特徴とする多
    層回路基板。
  5. 【請求項5】 導電体回路を形成する導電体箔を片面に
    有する絶縁性材料の基板に貫通孔を開口し、該貫通孔内
    に導電性樹脂を充填して、基板の表裏を電気的に接続す
    るための貫通配線を有する回路基板を製造する方法にお
    いて、 前記貫通孔の形成前に、前記貫通孔部分の導電体箔をレ
    ジストマスクを用いたケミカルエッチングにより除去す
    ることで、除去された導電体箔の端面をレジストのサイ
    ドエッチングにより凹面となるように成形して、前記貫
    通孔に充填する導電性樹脂との接触面積を増大せしめた
    後、絶縁性材料の所定位置に貫通孔を穿孔し、該貫通孔
    に導電性樹脂を充填して貫通配線を有する回路基板を形
    成することを特徴とする回路基板の製造方法。
  6. 【請求項6】 貫通孔部分の導電体箔のケミカルエッチ
    ングによる除去を等方性エッチングによって行って、導
    電体箔の端面の凹面に成形された部分の導電体箔厚さ
    (t)とサイドエッチング深さ(d)との比がt/d≦
    1.6/1となるように開口することを特徴とする請求
    項5記載の回路基板の製造方法。
  7. 【請求項7】 貫通孔部分の導電体箔のケミカルエッチ
    ングによる除去を2以上の段階に分けてケミカルエッチ
    ングによって行って、除去された端面が導電体箔表面に
    向かって階段状に広がるように成形することを特徴とす
    る請求項5又は6記載の回路基板の製造方法。
  8. 【請求項8】 複数の回路基板を積層配置して一体化す
    る前に、貫通配線を形成した基板の前記導電体箔をケミ
    カルエッチングにより回路パターンに従った回路に形成
    することで回路基板を形成することを特徴とする請求項
    5〜7のいずれかに記載の回路基板の製造方法。
JP2001383710A 2001-12-17 2001-12-17 回路基板及び多層回路基板及び回路基板の製造方法 Withdrawn JP2003188533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001383710A JP2003188533A (ja) 2001-12-17 2001-12-17 回路基板及び多層回路基板及び回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001383710A JP2003188533A (ja) 2001-12-17 2001-12-17 回路基板及び多層回路基板及び回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003188533A true JP2003188533A (ja) 2003-07-04

Family

ID=27593679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001383710A Withdrawn JP2003188533A (ja) 2001-12-17 2001-12-17 回路基板及び多層回路基板及び回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2003188533A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049577A (ja) * 2007-02-15 2012-03-08 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法
JP2014049701A (ja) * 2012-09-03 2014-03-17 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20150083685A (ko) * 2014-01-10 2015-07-20 삼성전기주식회사 기판 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049577A (ja) * 2007-02-15 2012-03-08 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法
JP2014049701A (ja) * 2012-09-03 2014-03-17 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20150083685A (ko) * 2014-01-10 2015-07-20 삼성전기주식회사 기판 및 그 제조 방법
KR102149797B1 (ko) * 2014-01-10 2020-08-31 삼성전기주식회사 기판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP2003332752A (ja) メタルコア基板およびその製造方法
JPWO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法
JP2005286112A (ja) プリント配線板及びその製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR100965341B1 (ko) 인쇄회로기판의 제조방법
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JPH10284841A (ja) 多層プリント配線板の製造方法
JP2003188533A (ja) 回路基板及び多層回路基板及び回路基板の製造方法
JP2003179321A (ja) 回路基板及び多層回路基板及び回路基板の製造方法
JP2003179316A (ja) 放熱性に優れたプリント配線板の構造
JP4012022B2 (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2006165242A (ja) プリント配線板およびその製造方法
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2001332858A (ja) 多層プリント配線板
JP2004103716A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004221192A (ja) 多層基板、多層基板用基材およびその製造方法
JP2005108941A (ja) 多層配線板及びその製造方法
JP2004193278A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004221426A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004014559A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
JP2003338668A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
JP2005260012A (ja) 両面配線基板及び多層配線基板の製造方法
JP2004014672A (ja) 半導体装置用基板及びその製造方法
JP2005175388A (ja) 多層基板用基材、多層配線板およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301