CN101154458A - 多块存储器设备擦除方法及相关存储器设备 - Google Patents

多块存储器设备擦除方法及相关存储器设备 Download PDF

Info

Publication number
CN101154458A
CN101154458A CNA2007101617969A CN200710161796A CN101154458A CN 101154458 A CN101154458 A CN 101154458A CN A2007101617969 A CNA2007101617969 A CN A2007101617969A CN 200710161796 A CN200710161796 A CN 200710161796A CN 101154458 A CN101154458 A CN 101154458A
Authority
CN
China
Prior art keywords
voltage
storage block
wiped
block
oscillator signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101617969A
Other languages
English (en)
Other versions
CN101154458B (zh
Inventor
金厚成
姜炯奭
李真烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101154458A publication Critical patent/CN101154458A/zh
Application granted granted Critical
Publication of CN101154458B publication Critical patent/CN101154458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Abstract

提供对包括多个存储块的存储器设备执行多块擦除操作的方法。依照这些方法，基于待擦除的存储块的数量，控制在多块擦除操作期间施加到待擦除的存储块的第一电压上升的速度。存储器设备可以是快闪存储器设备，并且第一电压可以是施加到快闪存储器设备的衬底的擦除电压。第一电压上升的速率可以被设置，从而使快闪存储器设备的衬底在近似相同的时间达到擦除电平，而无论待擦除的存储块的数量如何。

Description

多块存储器设备擦除方法及相关存储器设备
技术领域
本发明涉及半导体存储器设备，并且更具体地说涉及电可擦除可编程半导体存储器设备。
背景技术
半导体存储器设备被用于广泛的应用，包括例如数字逻辑电路、微处理器和计算机。对于改进制造半导体存储器设备的方法存在稳定的需求，包括例如减小半导体存储器设备的尺寸(并且因此增加集成水平)的方法以及增加半导体存储器设备运行速度的方法。
半导体存储器设备通常可以分为易失性存储器设备和非易失性存储器设备。易失性存储器设备的代表类型包括静态随机存取存储器(RAM)设备和动态RAM设备。在静态RAM设备中，通过设定双稳态触发器回路的逻辑状态来存储逻辑信息(即二进制数据)。在动态RAM设备中，逻辑信息被存储为电容器中的充电电平(charge level)。只要设备连接到电源，易失性半导体存储器设备就能维持存储的数据，但是当电源被切断时数据丢失。
非易失性存储器设备包括例如磁性只读存储器设备(MROM)、可编程只读存储器设备(PROM)、可擦除可编程只读存储器设备(EPROM)以及电可擦除可编程只读存储器设备(EEPROM)。即使当设备的电源被切断时，非易失性存储器设备也能够保留存储的数据。根据设备类型，存储的数据可以是不可变的(即不可改变的)或者可重新编程的。非易失性存储器设备被广泛用于计算机、航天、通信、消费电子产品以及许多其他应用中，用于存储程序文件以及微代码。此外，非易失性RAM(nvRAM)经常被用于需要在易失性和非易失性存储模式之间频繁并且高速地进行数据传送和存储的系统中。
存储在MROM、PROM和EPROM非易失性半导体存储器设备中的数据不能被普通用户方便地重新编程，因为这些类型的设备通常不是被设计成允许用户容易地擦除存储在其中的数据。相反，EEPROM非易失性半导体存储器设备可以被电擦除并利用新数据重新编程。因此，EEPROM设备一般被应用于更新所存储数据的应用中，以及/或者用于辅助存储单元应用。特别是，能够具有相当高的集成密度的快闪EEPROM(此后，称为“快闪存储器设备”)经常被应用于需要大容量辅助存储单元的应用。NAND快闪存储器设备经常被用于代替NOR快闪存储器设备，因为NAND快闪存储器设备通常表现出更高的集成密度水平。
传统的快闪存储器设备一般包括存储单元阵列，该存储单元阵列包括多个存储块。存储器快在读、擦除和编程操作中可以独立操作。在一些应用中，擦除一个存储块或者多个存储块所需的时间可能是限制包括快闪存储器设备的系统性能的因素。为了减小该擦除时间，提出了用于同时擦除存储单元阵列的多个存储块的技术。例如，在名称为“MULTI-BLOCK ERASE ANDVERIFICATION CIRCUIT IN A NONVOLATILE SEMICONDUCTORMEMORY DEVICE AND A METHOD THEREOF”(非易失性半导体存储器设备中的多块擦除和验证电路及其方法)的美国专利No.5,841,721和名称为“MULTI-STATE FLASH EEPROM SYSTEM WITH SELECTIVEMULTI-SECTOR ERASE”(具有选择性多扇区擦除的多态快闪EEPROM系统)的美国专利No.5,999,446中，公开了用于同时擦除快闪存储器设备的两个或者更多个存储块的技术。
如图1所示，当擦除快闪存储器设备的存储单元时，可以将0V的电压施加到连接到快闪存储器单元控制栅的字线上，并且可以将通常为高电压(例如20V)的擦除电压Verase施加到在其中形成存储单元的衬底(或者pocketP阱)。当施加这些电压时，待擦除的每个存储单元的源极和漏极区域被置于浮置状态。在这样的偏置条件下，存储在每个待擦除的存储单元的浮栅中的电荷通过Fowler-Nordheim(F-N)隧道效应被释放到pocket P阱中。Pocket P阱的电压达到擦除电压Verase所花费的时间是pocket P阱和字线(控制栅)之间电容的函数。
在多块擦除操作期间，被选择的待擦除存储块的字线被设置为例如0V，而未被选择的存储块(即，将不被擦除的存储块)的字线可以被置于浮置状态。当字线被置于浮置状态时，在pocket P阱和浮置的字线之间没有电容。因此，pocket P阱的电压达到擦除电压Verase所花费的时间是被擦除的存储块的数量的函数。例如，如图2所示，当在多块擦除操作中擦除两个存储块时，pocket P阱的电压可以沿着由“A”表示的实线增加。相反，当在多个擦除操作中擦除全部存储块时，pocket P阱的电压可以沿着由“C”表示的实线增加。因此，如图2所示，pocket P阱的电压达到擦除电压所花费的时间是基于待擦除的存储块的数量以及pocket P阱和字线之间的电容而变化的。
在图2中，T1表示当擦除两个存储块时pocket P阱的电压达到擦除电压的时间。类似地，T2表示当擦除M个存储块时pocket P阱的电压达到擦除电压的时间，并且T3表示当擦除全部存储块时pocket P阱的电压达到擦除电压的时间。
虽然pocket P阱的电压达到擦除电压所花费的时间依据待擦除的存储块的数量而变化，但是无论存储块的数量是多少，擦除时间都是恒定的。因此，擦除的存储块的数量越少，擦除电压施加到pocket P阱的时间就越长。例如，当擦除两个存储块时，擦除电压施加到pocket P阱的时间段比当擦除全部存储块时擦除电压施加到pocket P阱的时间段长ΔT1。类似地，当擦除M个存储块时(其中这里的M比全部存储块少，但是比两个存储块多)，擦除电压施加到pocket P阱的时间段比当擦除全部存储块时擦除电压施加到pocket P阱的时间段长ΔT2。因此，被选择擦除的存储块的数量越少，擦除电压施加到P阱的时间就越长，这增加了对存储块的存储单元的应力(stress)。这种来自擦除操作的应力可能导致单元晶体管中氧化膜的老化、电荷捕获的增加和/或其他可能造成存储单元可靠性的逐渐恶化或者突然恶化的问题。
发明内容
根据本发明的实施例，提供对包括多个存储块的存储器设备执行多块擦除操作的方法。根据这些方法，基于待擦除的存储块的数量控制在多块擦除操作期间施加到待擦除的存储块的第一电压上升的速率。在这些方法的一些中，所述存储器设备可以是快闪存储器设备，并且所述第一电压可以是施加所该快闪存储器的衬底的擦除电压。在这样的方法中，可以设置第一电压上升的速率，从而使快闪存储器设备的衬底以近似相同的时间达到擦除电压电平，而无论待擦除的存储块的数量如何。在这些方法中，在多块擦除操作中被选择以擦除的存储块的数量越少，第一电压就被设置为以越低的速率上升。作为多块擦除操作的一部分，第一电压可以被施加到被选择以擦除的存储块的每个存储单元。待擦除的存储块的字线可以由字线电压驱动，并且剩余的存储块的字线可以被置于浮置状态。第一电压上升的速率可以通过执行至少下列步骤之一进行控制：(a)根据待擦除的存储块的数量调整振荡信号的周期，并且响应于具有调整过的周期的振荡信号产生第一电压，(b)根据待擦除的存储块的数量调整振荡信号的电压电平，并且响应于具有调整过的电压电平的振荡信号产生第一电压，或者(c)根据待擦除的存储块的数量调整泵的容量，并且借助于具有调整过的容量的泵产生第一电压。
依照本发明的另一实施例，提供擦除包括多个存储块的快闪存储器设备的方法。依照这些方法，确定将被同时擦除的存储块的数量。之后，根据确定的值设置擦除电压上升的斜率。然后被设置为以所设置的斜率上升的擦除电压被施加在其中形成存储块的衬底。在这些方法中，擦除电压上升的斜率可以被设置，从而使向其施加擦除电压的衬底在近似相同的时间达到预先选择的电压电平，而无论待擦除的存储块的数量如何。
在这些方法中，通过检测多块选择命令的输入并且之后响应于对多块选择命令的输入的检测对块地址的输入数量计数，来确定将被同时擦除的存储块的数量。在这些方法中，将被同时擦除的存储块的字线被字线电压驱动，并且剩余存储块的字线被置于浮置状态。
在这些方法的一些实施例中，可以通过基于对将被同时擦除的存储块的数量的确定结果调整振荡信号的周期，并且之后响应于具有调整过的周期的振荡信号产生擦除电压，来设置擦除电压上升的斜率。在其他实施例中，可以通过基于对将被同时擦除的存储块的数量的确定结果调整振荡信号的电压电平，并且之后响应于具有调整过的电压电平的振荡信号产生擦除电压，来设置擦除电压上升的斜率。在其他实施例中，可以通过基于的将被同时擦除的存储块的数量的确定结果调整泵的容量，并且之后借助于具有调整过的容量的泵产生擦除电压，来设定擦除电压上升的斜率。在这些实施例中，待擦除的存储块的数量越少，振荡信号的周期越长，振荡信号的电压电平越长，或者泵的容量越小。调整振荡信号的周期，从而使衬底处于擦除电压的时间更加一致，而无论待擦除的存储块的数量如何。
依照本发明另外的实施例，提供包括在半导体衬底中的多个存储块的快闪存储器设备。这些设备还包括第一电路，其被配置成，确定作为多块擦除操作的一部分的待擦除的存储块的数量。该设备还包括电压产生器，其被配置成产生提供到半导体衬底的擦除电压，以及控制电路，被配置成执行至少同时擦除两个存储块的多块擦除操作。在这些设备中，控制电路被配置成至少部分地基于对待擦除的存储块的数量的确定控制电压产生器，以便在近似相同的时间内将半导体衬底提升到擦除电压，而无论待擦除的存储块的数量如何。
第一电路可以包括标记信号产生器，其被配置为响应于选择待擦除的存储块的块地址的输入，产生脉冲的标记信号，以及计数器，被配置为对标记信号的脉冲的数量计数。在这些实施例中，控制电路可以响应于计数的标记信号的脉冲的数量控制电压产生器。
电压产生器可以包括振荡器，其被配置为产生振荡信号；泵，其被配置为产生擦除电压；上升速率调节器，被配置为根据振荡信号和擦除电压控制擦除电压。在这些实施例中，控制电路可以根据对待擦除的存储块的数量的确定，调节振荡器以改变振荡信号的周期或者振荡信号的电压电平。待擦除的存储块的数量越少，振荡信号的周期/电压电平可以越长。在其他实施例中，控制电路可以根据对待擦除的存储块的数量的确定调节泵以改变泵的容量，其中待擦除的存储块的数量越少，泵的容量可以越小。在以上各种实施例中，衬底可能是在其中形成存储块的pocket P阱。
附图说明
所包括的附图是为了提供对本发明实施例的进一步理解，它们结合在本申请中并构成本申请的一部分，附图中示出了本发明的特定实施例。在图中：
图1是示出快闪存储单元的偏置条件的示意截面图；
图2是示出达到擦除电压所花费的时间如何基于待擦除的存储块的数量而变化的图；
图3是示出根据本发明的实施例的快闪存储器设备的框图；
图4是示出根据本发明的实施例的行解码电路、块解码器和页缓冲器电路的示意图；
图5是示出图3中示出的高电压产生器的特定实施例的框图；
图6是示出根据本发明特定实施例的多块擦除方法的流程图；
图7是示出在多块擦除操作期间擦除电压的上升斜率基于待擦除的存储块的数量而变化的图；
图8是示出根据本发明实施例的包括快闪存储器设备的计算系统的框图；并且
图9和图10是示出图3中所示的高电压产生器的替代实施例的框图。
具体实施方式
下面将参照示出本发明实施例的附图更全面地描述本发明的实施例。但是，本发明可以以许多不同的形式来实施，而不应当被解释为局限于这里所阐述的实施例。相反，提供这些实施例是为了使本公开准确而且完整，并且将本发明的范围全面地传达给本领域技术人员。相似的附图标记始终表示相似的元素。
应当理解，尽管这里可能使用术语第一、第二等来描述不同的元素，但这些元素不应该被这些术语限制。这些术语仅用于将一个元素与另一个元素区别开。例如，第一元素可以被称为第二元素，并且相似地，第二元素也可以被称为第一元素，而不偏离本发明的范围。如此处所使用的，术语“和/或”包括一个或多个相关所列项目中的任何一个和所有组合。
应当理解，当一个元素被描述为“连接到”或者“耦接到”另一个元素时，它可以是直接连接到或者耦接到其他元素，或者可能存在居间的元素。相反，当一个元素被描述为“直接连接到”或者“直接耦接到”另一个元素时，不存在居间的元素。用于描述元素之间关系的其他词汇应该以相似的方式理解(例如“之间”与“直接地中间”，“邻近”对“直接邻近”，等等)
这里使用的术语仅用于描述具体实施例，并且不意味着对本发明的限制。如这里所使用的，单数形式的“一”，“一个”旨在也包括复数形式，除非上下文明显指出相反含义。还应当理解，当在这里使用时，术语“包括”和/或“包含”指示所述特征、整体、步骤、操作、元素和/或组件的存在，但是不排除存在或添加一个或者多个其他特征、整体、步骤、操作、元素、组件和/或它们的组。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)的含义与本发明所属领域的普通技术人员所通常理解的含义相同。还应当理解，这里使用的术语应该被解释为其含义与它们在本公开内容的上下文和相关领域中的含义一致，而不应当从理想化或过分形式化的意义来进行解释，除非这里明确地这样定义。
图3是示出根据本发明特定实施例的快闪存储器设备的框图。虽在图3中绘出的快闪存储器设备是NAND快闪存储器设备，但是应当认识到，在本发明的其他实施例中存储器设备可以包括例如PRAM、MROM、PROM、NOR快闪存储器等。
参考图3，快闪存储器设备100包括在其中存储数据的存储单元阵列110。存储单元阵列110包括多个存储块BLK0～BLKn-1。存储单元阵列110存储N比特数据，其中N是正整数。快闪存储器设备100也包括地址缓冲器120、预解码器130、块解码器140、行解码器150、擦除控制器160、页缓冲器电路170、列地址解码器180、列选通(gate)电路190(Y-Gate)、接口电路200、通过/失败检测电路210和高电压产生器220。
地址缓冲器120由擦除控制器160调节。地址缓冲器120通过接口电路200接收列/行地址。预解码器130对从地址缓冲器120输出的行地址解码。解码后的地址包含用于选择存储块的块地址信息和用于选择所选择的存储块的页(或者字线)的页地址信息。块解码器140由擦除控制器160调节。块解码器140响应于从预解码器130输出的块地址信息选择存储块。当处于多块擦除模式时，如在美国专利5,842,721中所讨论的，块解码器140被配置成在擦除控制器160的调节下，存储待擦除的存储块的块地址信息。行解码电路150以从高电压产生器220提供的字线电压驱动所选择的存储块的页。
页缓冲器电路170包括多个耦接到位线(所有存储块共享)的页缓冲器。每个页缓冲器可以根据操作模式用作感测放大器或者写驱动器。例如，在读操作期间，页缓冲器电路170通过位线感测来自所选择的存储块的页数据。在编程操作期间，页缓冲器电路170锁存将被编程的数据，并且根据锁存的数据驱动位线达到电源电压或者接地电压。列地址解码器180对从地址缓冲器170输出的列地址解码，并且列选通电路190响应于来自列解码器180的解码后的列地址选择页缓冲器电路170的页缓冲器。在读操作期间，由页缓冲器电路170读取的数据经由列选通电路190和接口电路200输出到外部电路。在编程操作期间，将被编程到存储单元阵列110中的数据经由列选通电路190和接口电路200被传送到页缓冲器电路170。
虽然在图3中未示出，但是列/地址解码器180可以包括地址计数器，该地址计数器用于通过顺序地增加初始列地址来产生列地址。因此待编程或者待读出的页数据可以通过列选通电路190以比特为单位传送。
在擦除验证操作期间，通过/失败检测电路210通过列选通电路190接收由页缓冲电路170读出的页数据比特。通过/失败检测电路210确定接收到的页数据比特是否与待擦除的数据相同(即，通过数据值)。通过/失败检测电路210的确定结果被传送到擦除控制器160。高电压产生器220由擦除控制器160调节，产生多块擦除和擦除验证操作所必需的字线电压和擦除电压。字线电压通过行解码电路150被传送到所选择的块的页(即，字线)，并且擦除电压被提供给在其中形成存储块的存储单元的pocket P阱。
也如图3所示，快闪存储器设备110还包括标记信号产生器230和计数电路240。标记信号产生器230和计数电路240构成可用于确定待擦除的存储块数量的电路。擦除控制器160根据该确定结果调节高电压产生器220。标记信号产生器230运行以响应于块地址的输入产生脉冲的标记信号FADD_IN。块地址的输入可以通过各种方法被检测到。例如，标记信号产生器230响应于控制信号CLE、ALE、/CE、/RE和/WE输出指明块地址的输入的脉冲标记信号FADD_IN。当ALE和/RE处于高电平并且CLE和/CE处于低电平时，标记信号产生器230与控制信号/WE从高到低的转换同步地输出脉冲标记信号FADD_IN。计数电路240运行以对标记信号FADD_IN的脉冲的数量进行计数。由计数电路240计数的值被提供给擦除控制器160。当第一次向其输入多块选择命令时，计数电路240被擦除控制器160初始化。多块选择命令用于指明块地址的输入。
擦除控制器160运行以控制高电压产生器220。具体来说，擦除控制器160调节高电压产生器220，以基于待擦除的存储块的数量改变擦除电压Verase上升沿的斜率。例如，当待擦除的存储块的数量少时，擦除控制器160控制高电压产生器220从而使擦除电压Verase以相对慢的速率增加到目标电平。当待擦除的存储块的数量较大时，擦除控制器160控制高电压产生器220以使擦除电压Verase以相对快的速率增加到目标电平。计数电路240的计数(count-up)操作可以由擦除控制器160直接调节，而无需标记信号产生器230。
如上所述，可以通过基于待擦除的存储块的数量改变擦除电压上升沿的斜率来减少或者最小化由于擦除应力带来的存储单元可靠性的恶化。
图4是示出根据本发明特定实施例的图3中的行解码电路150、块解码器140和页缓冲器电路170的实施例的示意图。
如图4所示，存储块BLK0包括多个串111。每个串111可以包括串选择晶体管SST、接地选择晶体管GST、和串联连接在选择晶体管SST和GST之间的多个存储单元MC0～MCm-1。每个串111连接到位线BL0～BLk-1中相应的一个。位线BL0～BLk-1被排列为被存储单元阵列110中的存储块BLK0～BLKn-1共享。在每个串111中，串选择晶体管SST耦接到串选择线SSL；接地选择晶体管GST耦接到接地选择线GST；并且存储单元晶体管MCm-1～MC0耦接到各个字线WL0～WLm-1。
串选择线SSL、字线WLm-1～WL0以及接地选择线GSL通过选择晶体管ST0～STi-1连接到它们相应的选择线SO～Si-1。在多块擦除操作期间，选择线S0和Si-1被置于浮置状态，同时选择线S1～Si-2被设置为接地电压。选择晶体管ST0～STi-1可以构成行解码电路150。行解码电路150也包括解码器151，该解码器151用于响应于从预解码器130提供的页地址信息将电压从图3的高电压产生器220传送到的相应的选择线。
如图4所示，选择晶体管ST0～STi-1的栅极公共地耦接到块选择线BSC。块选择线BSC由块解码器140控制。块解码器140由擦除控制器160控制，该擦除控制器160响应于块地址信息激活或者去激活块选择线BSC。页缓冲器电路170包括多个页缓冲器PB，该页缓冲器PB每个都耦接到位线BL0～BLk-1中相应的一个。页缓冲器PB通过列选通电路190将擦除验证操作读取的数据值nWD0～nWDk-1输出到图3的通过/失败检测电路210。数据值nWD0～nWDk-1可以被用于确定存储块是否被正常擦除。
在图4的实施例中，每个页缓冲器PB耦接到单个位线。但是，应当认识到，在其他实施例中，一些或者全部页缓冲器可以耦接到两个或者多个位线。
图5是示出图3中高电压产生器220的一部分的框图。高电压产生器200可以被配置为擦除电压产生器、通过电压产生器和/或编程电压产生器。图5显示了被配置为擦除电压产生器的高电压产生器。
高电压产生器220，即擦除电压产生器，包括泵(pump)221、分压器222、比较器223、振荡器224和时钟驱动器225。分压器222、比较器223和时钟驱动器225构成调节器电路，用于将高电压产生器220的输出电压维持在恒定的电平。
泵221响应于从时钟驱动器225提供的信号CLK_PUMP产生擦除电压Verase。分压器222分割泵221的输出电压(即擦除电压Verase)从而将分割的电压Vdiv提供给比较器223。比较器223将分压器222的分割的电压Vdiv与参考电压Vref比较，并且根据比较结果产生时钟使能信号CLK_EN。例如，如果来自分压器222的分割的电压Vdiv低于参考电压Vref，或者如果擦除电压Verase仍未达到目标电平，则比较器223激活时钟使能信号CLK_EN。时钟驱动器225响应于时钟使能信号CLK_EN输出振荡信号OSC(从振荡器224提供)，以作为时钟信号CLK_PUMP。当时钟使能信号CLK_EN被激活时，时钟驱动器225从振荡信号OSC输出时钟信号CLK_PUMP。结果，泵221操作以将擦除电压Verase提高到目标电平。当时钟使能信号CLK_EN被去激活时，振荡信号OSC被中断，并且因此终止触发时钟信号CLK_PUMP。这意味着泵221不再操作。
根据本发明实施例的擦除电压产生器220的振荡器224由图3中的擦除控制器160进行调节。具体来说，擦除控制器160调节振荡器224，以根据待擦除的存储块的数量改变振荡信号OSC的循环周期(cycle period)。在这个具体实施例中，当全部存储块都将被选择时，振荡信号OSC的循环周期比只有一些存储块被选择的情况下的循环周期短。因此，振荡信号OSC的循环周期随着待擦除的存储块数量的增加而变得更短。当振荡信号OSC的周期时，擦除电压Verase达到目标电压所花费的时间也同样增加。
在本实施例中，当全部存储块被选择时，振荡信号OSC的周期可以被设置为默认值。
如上面讨论的，当待擦除的存储块的数量较小时，在pocketP阱和字线之间的电容比当待擦除的存储块的数量较大时的低。因此，当要选择的存储块的数量小时，达到擦除电压Verase的目标电平所花费的时间较短，当要选择的存储块的数量较大时，花费的时间较长。该时间差来自于待擦除的存储块的数量。因此，根据本发明实施例的快闪存储器设备可以通过改变擦除电压Verase的上升斜率来以更加一致的时间周期达到擦除电压Verase的目标电平。
在本发明的另一实施例中，擦除电压Verase的上升斜率可以通过各种其他的方式来控制。例如，如图9所示，擦除电压Verase的上升斜率可以基于待擦除的存储块的数量通过时钟驱动器225提供的泵浦时钟信号CLK_PUMP的电压电平进行控制。另外，如图10所示，也可以通过基于待擦除的存储块的数量控制泵221的容量来设置擦除电压Verase的上升斜率。
图6是示出根据本发明特定实施例的多块擦除方法的流程图，并且图7是示出了在多块擦除操作期间擦除电压Verase的上升斜率如何根据待擦除的存储块的数量改变的图。
为了部分地或者完全地擦除一个或者多个存储块，待擦除的存储块的块地址首先被锁存到块解码器140中。如图6所示，为了完成这此步骤，可以首先将多块选择命令提供给快闪存储器设备100(方框S100)。然后，通过接口电路200、地址缓冲器120和预解码器130传送待擦除的存储块的块地址，并且将所传送的块地址锁存到块解码器140中(方框S110)。该步骤可以被重复用于多个块地址，并且接收到的块地址的数量的计数被保留。例如可以通过使标记信号产生器230响应于块地址的输入而输出标记信号FADD_IN、并且计数器240对标记信号FADD_IN被激活的次数进行计数来完成该计数。如上述讨论地，计数器240可以在输入第一个多块选择命令时由擦除控制器160进行初始化。
在图6的方框S120中，擦除控制器160确定是否输入了多块擦除命令。如果没有，操作返回到方框S100，并且方框S100～S120的操作被重复，直到接收到多块擦除命令。如果在方框S120确定接收到了多块擦除命令，则操作前进到图6的方框S130，基于计数的块地址的数量设置擦除电压Verase的上升斜率。
作为一个例子，当存储单元阵列110的全部存储块被选择时，可以使用默认周期产生振荡信号OSC。在这种情况下，擦除电压Verase可以例如沿着图7中所示的实线401上升。相反，当只有存储单元阵列110的存储块的子集被选择时(例如，M个存储块被选择，其中，在该例子中，M大于2但是小于存储块的总数量)，擦除控制器160调节振荡器224以产生具有比默认值长的循环周期的振荡信号OSC。如以上参考图2所讨论的，在传统的存储器设备中，在这些情况下擦除电压的上升的斜率通常会沿着图7中的线403。但是，通过将振荡信号OSC的周期延长到比默认值更长，结果使擦除电压Verase上升的斜率变成图7所示的实线401。类似地，当存储单元阵列110的两个存储块被选择时，擦除控制器160控制振荡器224产生振荡信号OSC，该振荡信号OSC具有比默认值或者在M(M＞2)个存储块被选择的情况下的值更长的循环周期。结果，擦除电压Verase上升的斜率再次沿着图7中示出的实线401(相反，在传统设备中它将沿着图7中的实线402)。
再次回到图6，在方框S140，所选择的存储单元被同时擦除。在所选择的存储单元被擦除之后，过程终止。在擦除操作之后，可以执行用于检测所选择的存储块是否被成功擦除的擦除验证操作。在一些实施例中，在完成擦除操作之后，可以根据从外部源提供的擦除验证命令和块地址来执行擦除验证操作。
如图7所示，根据本发明实施例的快闪存储器设备可以通过基于待擦除存储块的数量改变擦除电压Verase的上升斜率，来提供用于达到擦除电压Verase的目标电平的更一致的时间。结果，在擦除操作期间，存储单元可以以更一致的方式和/或者速率被施加应力(stressed)。
如上面提到的，快闪存储器是即使当设备的电源被切断时也能维持存储的数据的非易失性存储器设备。随着例如蜂窝电话、个人数字助理(PDA)、数字照相机，便携式游戏控制台和MP3播放器等移动设备使用的迅速增长，快闪存储器设备正被广泛应用于代码和数据存储。根据本发明实施例的快闪存储器设备可以用于这样的移动设备，也可以用于例如诸如高清晰电视、数字多功能盘(DVD)、路由器以及全球定位系统的家庭应用。图8是示出包括根据本发明特定实施例的包括快闪存储器设备的示例计算系统的框图。如图8所示，该计算系统包括诸如微处理器或者中央处理单元的处理单元3000、用户接口4000、诸如基带芯片组的调制解调器5000、存储器控制器2000和快闪存储器设备1000。快闪存储器设备1000可以被配置例如如图3所示。在快闪存储器设备1000中，通过存储器控制器2000提供将被处理单元3000处理的N比特数据(N是正整数)。如果在图8中所示的计算系统是移动设备，则它还可以包括电池6000。虽然在图8中未示出，但是计算系统还可以配备应用芯片组、照相机图像处理器(例如，CMOS图像传感器；CIS)、移动DRAM等。
根据本发明实施例的快闪存储器设备中，在一些情况下可以通过基于待擦除的存储块的数量控制擦除电压的上升斜率来减少擦除时间。该特征可以例如通过调整振荡信号OSC的循环周期、振荡信号OSC的电压电平或者泵221的容量来实现。
如上所述，根据本发明的实施例，通过基于待擦除的存储块的数量改变擦除电压Verase的上升斜率，可以实现更一致的达到擦除电压Verase的目标电平的时间(或者施加擦除电压的时间)。
在附图和说明书中，已经公开了本发明的典型实施例，并且，虽然使用了特定的术语，但它们仅仅在普通的和描述性的意义上使用，并不是出于限制的目的，本发明的范围在随后的权利要求中限定。

Claims (35)

1.一种对包括多个存储块的存储器设备执行多块擦除操作的方法，该方法包括：
根据待擦除的存储块的数量控制在多块擦除操作期间施加到待擦除的存储块的第一电压上升的速率。
2.权利要求1所述的方法，其中，所述第一电压由电荷泵提供，并且其中，对该电荷泵进行控制，以便在多块擦除操作中被选择的待擦除存储块的数量越小，则该电荷泵提供的电荷越少。
3.权利要求1所述的方法，其中，所述存储器设备包括快闪存储器设备，并且其中，所述第一电压包括施加到该快闪存储器设备的衬底的擦除电压。
4.权利要求3所述的方法，其中，所述第一电压上升的速率被控制，从而无论待擦除的存储块的数量如何，快闪存储器设备的衬底都在近似相同的时间达到擦除电压电平。
5.权利要求2所述的方法，其中，作为所述多块擦除操作的一部分，所述第一电压被施加到被选择的待擦除存储块的每个存储单元。
6.权利要求2所述的方法，其中，作为所述多块擦除操作的一部分，待擦除的存储块的字线被字线电压驱动，并且剩余的存储块的字线被置于浮置状态。
7.权利要求1所述的方法，其中，根据待擦除的存储块的数量控制第一电压上升的速率包括至少以下步骤之一：
(a)基于待擦除的存储块的数量调整振荡信号的周期，并且响应于具有调整后的周期的振荡信号产生所述第一电压；或者
(b)基于待擦除的存储块的数量调整振荡信号的电压电平，并且响应于具有调整后的电压电平的振荡信号产生所述第一电压；或者
(c)基于待擦除的存储块的数量调整泵的容量，并且借助于具有调整后的容量的泵产生所述第一电压。
8.一种擦除包括多个存储块的快闪存储器设备的方法，该方法包括：
确定将被同时擦除的存储块的数量；
基于确定的值设置擦除电压上升的斜率；并且
向在其中形成存储块的衬底提供以设置的斜率上升的擦除电压。
9.权利要求8所述的方法，其中，设置所述擦除电压上升的斜率，以使得无论待擦除的存储块的数量如何，擦除电压都在近似相同的时间达到预先选择的电平。
10.权利要求8所述的方法，其中，确定将被同时擦除的存储块的数量包括：
检测多块选择命令的输入；并且
响应于对多块选择命令的输入的检测，对块地址的输入数量进行计数。
11.权利要求8所述的方法，其中，确定将被同时擦除的存储块的数量包括：
对与所述多块擦除操作相关的块地址的数量进行计数。
12.权利要求8所述的方法，其中，将被同时擦除的存储块的字线由字线电压驱动，并且剩余的存储块的字线被置于浮置状态。
13.权利要求8所述的方法，其中，基于确定的值设置擦除电压上升的斜率包括：
基于对将被同时擦除的存储块的数量的确定结果，调整振荡信号的周期；以及
响应于具有调整后的周期的振荡信号产生所述擦除电压。
14.权利要求13所述的方法，其中，待擦除的存储块的数量越少，所述振荡信号的周期越长。
15.权利要求8所述的方法，其中，基于所述确定的值设置擦除电压上升的斜率包括：
基于对将被同时擦除的存储块的数量的确定结果，调整振荡信号的电压电平；
响应于具有调整后的电压电平的振荡信号产生擦除电压。
16.权利要求15所述的方法，其中，待擦除的存储块的数量越少，所述振荡信号的电压电平越低。
17.权利要求8所述的方法，其中，基于所述确定的值设置所述擦除电压上升的斜率包括：
基于对将被同时擦除的存储块的数量的确定结果，调整泵的容量；
借助于具有调整后的容量的泵产生所述擦除电压。
18.权利要求17所述的方法，其中，待擦除的存储块的数量越少，所述泵的容量越小。
19.权利要求13所述的方法，其中，调整所述振荡信号的周期，以便无论待擦除的存储块的数量如何，擦除电压施加到衬底的时间都更加一致。
20.权利要求19所述的方法，其中，确定将被同时擦除的存储块的数量包括：
检测多块选择命令的输入；并且
响应于对多块选择命令的输入的检测，对块地址的输入数量进行计数。
21.权利要求19所述的方法，其中，将被同时擦除的存储块的字线由字线电压驱动，而剩余的存储块的字线被置于浮置状态。
22.权利要求19所述的方法，其中，所述衬底是pocket P阱。
23.权利要求15所述的方法，其中，所述衬底是pocket P阱，并且其中，调整振荡信号的周期，以使擦除电压施加到pocket P阱的时间更加一致，而无论待擦除的存储块的数量如何。
24.权利要求23所述的方法，其中，将被同时擦除的存储块的字线被字线电压驱动，并且剩余的存储块的字线被置于浮置状态。
25.权利要求17所述的方法，其中，所述衬底是pocket P阱，并且其中，所述泵的容量被调整，以使擦除电压施加到pocket P阱的时间更加一致，而无论待擦除的存储块的数量如何。
26.权利要求25所述的方法，其中，将被同时擦除的存储块的字线被字线电压驱动，而剩余的存储块的字线被置于浮置状态。
27.一种快闪存储器设备，包括：
在半导体衬底上的多个存储块；
被配置为确定待擦除的多个存储块的数量的第一电路；
被配置为产生施加到所述半导体衬底的擦除电压的电压产生器；以及
被配置为执行多块擦除操作的控制电路，在该多块擦除操作中，至少两个存储块被同时擦除，
其中，所述控制电路被配置为，至少部分地基于对待擦除的存储块的数量的确定，控制所述电压产生器，以便在近似相同的时间内将擦除电压施加到半导体衬底，而无论待擦除的存储块的数量如何。
28.权利要求27所述的快闪存储器设备，其中，所述第一电路包括：
标记信号产生器，其被配置为响应于用于选择待擦除的存储块的块地址的输入，产生脉冲的标记信号；以及
计数器，其被配置为对所述标记信号的脉冲的数量进行计数，
其中，所述控制电路响应于所计数的标记信号的脉冲的数量控制所述电压产生器。
29.权利要求28所述的快闪存储器设备，其中，所述电压产生器包括：
被配置为产生振荡信号的振荡器；
被配置为产生擦除电压的泵；以及
被配置为响应于所述振荡信号和擦除电压控制擦除电压的增加速率的调节器，
其中，所述控制电路被配置为调节振荡器，以使其基于对待擦除的存储块的数量的确定，改变所述振荡信号的周期。
30.权利要求29所述的快闪存储器设备，其中，待擦除的存储块的数量越小，振荡信号的周期越长。
31.权利要求28所述的快闪存储器设备，其中，所述电压产生器包括：
被配置为产生振荡信号的振荡器；
被配置为产生擦除电压的泵；以及
被配置为响应于振荡信号和擦除电压控制擦除电压的增加速率的调节器，
其中，所述控制电路被配置为调节振荡器，以使其基于对待擦除的存储块的数量的确定改变振荡信号的电压电平。
32.权利要求31所述的快闪存储器设备，其中，待擦除的存储块的数量越少，振荡信号的电压电平越长。
33.权利要求28所述的快闪存储器设备，其中，所述电压产生器包括：
被配置为产生振荡信号的振荡器；
被配置为产生擦除电压的泵；以及
被配置为响应于振荡信号和擦除电压控制擦除电压的增加速率的调节器，
其中，所述控制电路被配置为调节所述泵，以便基于对待擦除的存储块的数量的确定，改变泵的容量。
34.权利要求33所述的快闪存储器设备，其中，待擦除的存储块的数量越少，所述泵的容量越小。
35.权利要求28所述的快闪存储器设备，其中，所述衬底包括在其中形成存储块的pocket P阱。
CN2007101617969A 2006-09-26 2007-09-26 多块存储器设备擦除方法及相关存储器设备 Active CN101154458B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93635/06 2006-09-26
KR1020060093635A KR100830575B1 (ko) 2006-09-26 2006-09-26 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법

Publications (2)

Publication Number Publication Date
CN101154458A true CN101154458A (zh) 2008-04-02
CN101154458B CN101154458B (zh) 2012-07-18

Family

ID=39224766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101617969A Active CN101154458B (zh) 2006-09-26 2007-09-26 多块存储器设备擦除方法及相关存储器设备

Country Status (3)

Country Link
US (1) US7813184B2 (zh)
KR (1) KR100830575B1 (zh)
CN (1) CN101154458B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102177506A (zh) * 2008-08-11 2011-09-07 韩商英得联股份有限公司 闪存的控制方法和控制设备
CN102449704A (zh) * 2009-06-03 2012-05-09 美光科技公司 存储器擦除方法及装置
CN110660441A (zh) * 2018-06-29 2020-01-07 美光科技公司 存储器装置中多个块的擦除
CN111667869A (zh) * 2019-03-07 2020-09-15 力晶积成电子制造股份有限公司 非易失性半导体存储器装置及其擦除控制电路、方法
US10908824B2 (en) 2018-11-08 2021-02-02 Winbond Electronics Corp. Flash memory storage device and method thereof

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851550B1 (ko) * 2007-02-27 2008-08-11 삼성전자주식회사 테스트 시스템 및 그것의 고전압 측정 방법
KR101348173B1 (ko) * 2007-05-25 2014-01-08 삼성전자주식회사 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템
US20090266044A1 (en) * 2008-04-25 2009-10-29 Coers Bruce A Integrated draper belt support and skid shoe in an agricultural harvesting machine
JP5474327B2 (ja) * 2008-10-02 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるデータ処理システム
US8189390B2 (en) 2009-03-05 2012-05-29 Mosaid Technologies Incorporated NAND flash architecture with multi-level row decoding
KR101060899B1 (ko) * 2009-12-23 2011-08-30 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
US8553466B2 (en) * 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
KR101710089B1 (ko) * 2010-08-26 2017-02-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5606883B2 (ja) * 2010-11-22 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101762828B1 (ko) 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR101733620B1 (ko) * 2011-05-25 2017-05-11 삼성전자주식회사 기판에 적층된 복수의 메모리 셀들을 포함하는 불휘발성 메모리
KR101753767B1 (ko) 2011-07-12 2017-07-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR101988434B1 (ko) 2012-08-31 2019-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 서브-블록 관리 방법
US8958244B2 (en) 2012-10-16 2015-02-17 Conversant Intellectual Property Management Inc. Split block decoder for a nonvolatile memory device
US9704580B2 (en) * 2012-10-22 2017-07-11 Conversant Intellectual Property Management Inc. Integrated erase voltage path for multiple cell substrates in nonvolatile memory devices
US9030879B2 (en) 2012-11-15 2015-05-12 Conversant Intellectual Property Management Incorporated Method and system for programming non-volatile memory with junctionless cells
US10403766B2 (en) 2012-12-04 2019-09-03 Conversant Intellectual Property Management Inc. NAND flash memory with vertical cell stack structure and method for manufacturing same
KR102003745B1 (ko) * 2013-03-05 2019-10-01 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9202931B2 (en) 2013-03-14 2015-12-01 Conversant Intellectual Property Management Inc. Structure and method for manufacture of memory device with thin silicon body
US9214235B2 (en) 2013-04-16 2015-12-15 Conversant Intellectual Property Management Inc. U-shaped common-body type cell string
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
US20150324132A1 (en) * 2014-05-07 2015-11-12 Sandisk Technologies Inc. Method and Computing Device for Fast Erase of Swap Memory
US9928169B2 (en) 2014-05-07 2018-03-27 Sandisk Technologies Llc Method and system for improving swap performance
US9633233B2 (en) 2014-05-07 2017-04-25 Sandisk Technologies Llc Method and computing device for encrypting data stored in swap memory
US9710198B2 (en) 2014-05-07 2017-07-18 Sandisk Technologies Llc Method and computing device for controlling bandwidth of swap operations
US9665296B2 (en) 2014-05-07 2017-05-30 Sandisk Technologies Llc Method and computing device for using both volatile memory and non-volatile swap memory to pre-load a plurality of applications
KR20170004698A (ko) * 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
CN105224248B (zh) * 2015-09-25 2019-06-21 北京兆易创新科技股份有限公司 一种存储类型的闪存中的块操作方法和装置
TWI602058B (zh) * 2016-09-08 2017-10-11 宜鼎國際股份有限公司 具備實體銷毀功能之快閃記憶體裝置
US10984871B2 (en) 2017-11-22 2021-04-20 Samsung Electronics Co., Ltd. Non-volatile memory device and method of erasing the same
KR102341260B1 (ko) 2017-11-22 2021-12-20 삼성전자주식회사 불휘발성 메모리 장치 및 그 소거 방법
EP4102550A4 (en) 2020-02-05 2023-02-01 Kabushiki Kaisha Yaskawa Denki TRANSPORT SYSTEM, TRANSPORT METHOD AND TRANSPORT DEVICE

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69033262T2 (de) 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
KR970005644B1 (ko) 1994-09-03 1997-04-18 삼성전자 주식회사 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법
KR100223263B1 (ko) 1996-06-29 1999-10-15 김영환 플래쉬 메모리 셀의 소거방법
FR2768846B1 (fr) * 1997-09-19 1999-12-24 Sgs Thomson Microelectronics Procede et circuit de generation de la tension de programmation et d'effacement dans une memoire non volatile
IT1303204B1 (it) * 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
KR20000038416A (ko) 1998-12-07 2000-07-05 윤종용 멀티-뱅크 플래시 메모리 장치의 소거 방법
KR100414146B1 (ko) * 2000-06-27 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법
US6671208B2 (en) * 2001-07-27 2003-12-30 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device with limited consumption current during erasure and erase method therefor
JP2003331585A (ja) 2002-05-08 2003-11-21 Toshiba Corp 不揮発性半導体記憶装置
KR100550789B1 (ko) * 2002-07-18 2006-02-08 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램/소거 전압 공급 회로
JP4073330B2 (ja) 2003-02-18 2008-04-09 スパンション エルエルシー 不揮発性半導体記憶装置
JP4315767B2 (ja) 2003-09-04 2009-08-19 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7110301B2 (en) * 2004-05-07 2006-09-19 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and multi-block erase method thereof
KR100604561B1 (ko) * 2004-05-11 2006-07-31 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 메모리 소자 및 이의 웰 형성 방법
KR100748553B1 (ko) * 2004-12-20 2007-08-10 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치
US20070047327A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Erase method for flash memory
KR100744014B1 (ko) * 2006-07-31 2007-07-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102177506A (zh) * 2008-08-11 2011-09-07 韩商英得联股份有限公司 闪存的控制方法和控制设备
CN102449704A (zh) * 2009-06-03 2012-05-09 美光科技公司 存储器擦除方法及装置
CN102449704B (zh) * 2009-06-03 2016-01-20 美光科技公司 存储器擦除方法及装置
CN110660441A (zh) * 2018-06-29 2020-01-07 美光科技公司 存储器装置中多个块的擦除
US11567688B2 (en) 2018-06-29 2023-01-31 Micron Technology, Inc. Erasure of multiple blocks in memory devices
US10908824B2 (en) 2018-11-08 2021-02-02 Winbond Electronics Corp. Flash memory storage device and method thereof
CN111667869A (zh) * 2019-03-07 2020-09-15 力晶积成电子制造股份有限公司 非易失性半导体存储器装置及其擦除控制电路、方法
CN111667869B (zh) * 2019-03-07 2022-06-14 力晶积成电子制造股份有限公司 非易失性半导体存储器装置及其擦除控制电路、方法

Also Published As

Publication number Publication date
KR100830575B1 (ko) 2008-05-21
US7813184B2 (en) 2010-10-12
CN101154458B (zh) 2012-07-18
KR20080028179A (ko) 2008-03-31
US20080074931A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
CN101154458B (zh) 多块存储器设备擦除方法及相关存储器设备
KR100890016B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
US9928915B2 (en) Non-volatile semiconductor storage device
KR100660544B1 (ko) 신뢰성을 향상시킬 수 있는 플래시 메모리 장치
US7269068B2 (en) Flash memory device and method of programming the same
US7372754B2 (en) Method and apparatus for controlling slope of word line voltage in nonvolatile memory device
JP5534569B2 (ja) プログラム性能を向上させることができるフラッシュメモリ装置及びそのプログラム方法
KR100875538B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 및 소거 방법
KR101463584B1 (ko) 비휘발성 메모리 장치 및 그것의 프로그램 방법
US7800955B2 (en) Programming method of a non-volatile memory device
KR100684873B1 (ko) 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
KR100322470B1 (ko) 고밀도 노어형 플래시 메모리 장치 및 그것의 프로그램 방법
KR100290282B1 (ko) 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치
WO2000024002A1 (en) A scheme for page erase and erase verify in a non-volatile memory array
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
JP2002230981A (ja) 不揮発性半導体メモリ装置およびその消去方法
JP2007035249A (ja) ワードライン電圧の勾配を制御する不揮発性メモリ装置及びそのプログラム方法
KR100735009B1 (ko) 소거 시간을 줄일 수 있는 플래시 메모리 장치
CN108335709B (zh) 操作用于改变恢复区段的非易失性存储器装置的方法
KR101504342B1 (ko) 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법
KR20150051057A (ko) 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템
US8767474B2 (en) Nonvolatile memory device and method for controlling the same
KR20060055698A (ko) 소거 시간을 단축시킬 수 있는 불 휘발성 메모리 장치의소거 방법
KR20090120683A (ko) 불휘발성 메모리 장치의 프로그램 방법 및 소거 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant